-
GEBIET DER VORLIEGENDEN ERFINDUNG
-
Die vorliegende Erfindung betrifft allgemein die Herstellung integrierter Schaltungen und betrifft insbesondere die Herstellung modernster integrierter Schaltungen mit Transistorstrukturen unterschiedlicher Schwellwertspannung.
-
BESCHREIBUNG DES STANDS DER TECHNIK
-
Der Fertigungsprozess für integrierte Schaltungen wird auf diverse Weisen verbessert, wobei dies durch das ständige Bemühen gespeist wird, die Strukturgrößen der einzelnen Schaltungselemente zu verringern. Ein wesentlicher Aspekt bei der Entwicklung integrierter Schaltungen mit erhöhter Packungsdichte und verbessertem Leistungsverhalten ist die Größenreduzierung der Transistorelemente, etwa von MOS-Transistoren, um die Anzahl der Transistorelemente zu erhöhen, so dass das Leistungsverhalten moderner CPUs und dergleichen im Hinblick auf die Arbeitsgeschwindigkeit und die Funktionsvielfalt verbessert wird. Ein wichtiger Aspekt bei der Herstellung von Feldeffekttransistoren mit kleinen Abmessungen ist die Verkürzung der Gateelektrode, die die Ausbildung eines leitenden Kanals steuert, der das Sourcegebiet und das Draingebiet des Transistors voneinander trennt. Die Source- und Draingebiete des Transistorelements sind leitende Halbleitergebiete mit Dotierstoffen mit einer inversen Leitfähigkeitsart im Vergleich zu den Dotiermitteln in dem umgebenden kristallinen aktiven Gebiet, das auch als Substrat- oder Wannengebiet bezeichnet wird.
-
Obwohl die Verringerung der Gatelänge notwendig ist, um kleinere oder schnellere Transistorelemente zu erhalten, zeigt sich dennoch, dass eine Vielzahl zusätzlicher Probleme auftreten, wenn eine korrekte Transistorleistung bei einer geringeren Gatelänge aufrechtzuerhalten ist. Beispielsweise können so genannte Kurzkanaleffekte für Transistorelemente mit sehr kleinen Abmessungen auftreten, woraus sich eine geringere Steuerbarkeit des Kanalgebiets ergibt, was zu erhöhten Leckströmen und im Allgemeinen zu einem beeinträchtigten Transistorverhalten führt. Eine herausfordernde Aufgabe in dieser Hinsicht ist daher das Bereitstellen geeignet gestalteter Übergangsgebiete in Form flacher pn-Übergänge zumindest in dem Bereich in der Nähe des Kanalgebiets, d. h. bei den Source- und Drainerweiterungsgebieten, die dennoch eine moderat hohe Leitfähigkeit zeigen sollen, um den Widerstand für das Leiten von Ladungsträgern von dem Kanal zu einem entsprechenden Anschlussbereich der Drain- und Sourcebereiche auf einem relativ kleinen Wert zu halten, wobei auch die parasitäre Drain/Source-Kapazität und die elektrische Feldstärke im Abschneidegebiet zu steuern ist. Das Erfordernis für flache pn-Übergänge mit einer relativ guten Leitfähigkeit bei Gewährleistung einer ausreichenden Kanalsteuerbarkeit wird allgemein dadurch erfüllt, dass eine Ionenimplantationssequenz auf der Grundlage einer Abstandshalterstruktur ausgeführt wird, um eine hohe Dotierstoffkonzentration mit einem Profil zu erhalten, das lateral und auch in der Tiefe variiert. Das Einführen einer hohen Dosis an Dotiermitteln in einen kristallinen Substratbereich erzeugt jedoch schwere Schäden in der Kristallstruktur, und daher werden eine oder mehrere Ausheizzyklen typischerweise erforderlich, um die Dotiermittel zu aktivieren, d. h. die Dotiermittel an Kristallplätzen anzuordnen, und um die schweren Kristallschäden auszuheilen. Jedoch ist die elektrisch wirksame Dotiermittelkonzentration durch die Fähigkeit der Ausheizzyklen begrenzt, die Dotiermittel elektrisch zu aktivieren. Diese Fähigkeit wiederum ist durch die Festkörperlöslichkeit der Dotierstoffe in dem Siliziumkristall und die Temperatur und die Dauer des Ausheilprozesses, die mit den Prozesserfordernissen kompatibel sind, beschränkt. Neben der Dotierstoffaktivierung und dem Ausheilen von Kristallschäden kann auch eine Dotierstoffdiffusion während des Ausheizens auftreten, was zu einem ”Verschmieren” des Dotierstoffprofils führt. Dieser Effekt kann in einigen Fällen zum Definieren kritischer Transistoreigenschaften vorteilhaft sein, etwa für den Überlapp zwischen den Erweiterungsgebieten und der Gateelektrode. Daher sind für modernste Transistoren die Positionierung, die Formgebung und das Beibehalten eines gewünschten Dotierstoffprofils wichtige Eigenschaften, um das endgültige Verhalten des Bauelements festzulegen, da der gesamte Reihenwiderstand des leitenden Wegs zwischen dem Drain- und Sourcekontakt sowie die Steuerbarkeit des Kanalgebiets einem wesentlichen Aspekt zum Bestimmen des Transistorverhaltens repräsentieren kann.
-
Ferner werden auch andere wichtige Transistoreigenschaften gegenwärtig auf der Grundlage des komplexen Dotierstoffprofils in den aktiven Gebieten der Transistorelemente eingestellt. Beispielsweise ist die Schwellwertspannung bzw. Einsetzspannung eines Transistors, d. h. die zwischen der Gateelektrode und dem Sourceanschluss des Transistorelements angelegte Spannung, bei der sich ein leitender Kanal in dem Kanalgebiet ausbildet, eine Transistoreigenschaft, die im Wesentlichen das gesamte Transistorverhalten beeinflusst. Typischerweise ist die fortschreitende Verringerung der kritischen Abmessungen der Transistoren auch mit einer ständigen Verringerung der Versorgungsspannung elektronischer Schaltungen verknüpft. Folglich muss für leistungsorientierte Transistorelemente die entsprechende Schwellwertspannung ebenfalls reduziert werden, um einen gewünschten hohen Sättigungsstrom bei einer geringeren Gatespannung zu erreichen, da die geringere Versorgungsspannung auch den verfügbaren Spannungshub zum Steuern des Kanals des Transistors reduziert. Jedoch kann die Verringerung der Schwellwertspannung, was typischerweise durch geeignetes Dotieren des Wannen- bzw. Potenzialtopfgebiets des Transistors in Verbindung mit aufwändigen Halo-Implantationsprozessen erreicht wird, die so gestaltet sind, dass ein geeigneter Dotierstoffgradient an den pn-Übergängen und die Gesamtleitfähigkeit des Kanalgebiets erreicht wird, auch die statischen Leckströme der Transistoren beeinflussen. Das heißt, durch Absenken der Schwellwertspannung steigt im Allgemeinen der Sperrstrom der Transistoren an, wodurch insgesamt zur Leistungsaufnahme einer integrierten Schaltung beigetragen wird, die Millionen entsprechender Transistorelemente aufweisen kann. Zusätzlich zu erhöhten Leckströmen, die durch äußerst dünne Gatedielektrikamaterialien hervorgerufen werden, kann die statische Leistungsaufnahme zu einer insgesamt nicht akzeptablen hohen Leistungsaufnahme führen, die mit den Wärmeabfuhrmöglichkeiten integrierter Schaltungen, die für allgemeine Zwecke gestaltet sind, gegebenenfalls nicht kompatibel ist. In einem Versuch, den gesamten statischen Leckstrom auf einem akzeptablen Niveau zu halten, werden komplexe Schaltungen typischerweise so gestaltet, dass geschwindigkeitskritische Wege erkannt und selektiv Transistoren der geschwindigkeitskritischen Wege so gestaltet werden, dass sie eine geringe Schwellwertspannung besitzen, während weniger kritische Signalwege auf der Grundlage von Transistoren mit einer höheren Schwellwertspannung realisiert werden, wodurch die statischen Leckströme verringert werden, wobei doch auch die Schaltgeschwindigkeit dieser Transistoren verringert wird. Beispielsweise werden in modernen zentralen Recheneinheiten (CPU) mehrere unterschiedliche ”Leistungsarten” von Transistoren eingesetzt, um die unterschiedliche Hierarchie im Hinblick auf die Signalverarbeitungsgeschwindigkeit zu berücksichtigen. Folglich wird während der komplexen Implantationssequenz zum Definieren des Dotierstoffprofils in den aktiven Gebieten der Transistoren mit unterschiedlichen Schwellwertspannungen ein geeignetes Maskierungsschema eingesetzt, um es möglich zu machen, Implantationsprozesse auf Grundlage geeignet ausgewählter Prozessparameter insbesondere während der entsprechenden Potenzialtopf- bzw. Wanneimplantationsprozesse und Halo-Implantationsprozesse in Verbindung mit den flachen Erweiterungsgebietsimplantationen durchzuführen, um den diversen Entwurfserfordernissen im Hinblick auf das Einrichten von Transistoren mit unterschiedlicher Schwellwertspannung Rechnung zu tragen. Obwohl deutliche Fortschritte in Bezug auf das Erreichen eines gewünschten gesamten Leistungsverhaltens komplexer integrierter Schaltungen erreicht werden, ohne dass in unerwünschter Weise die gesamte statische Leistungsaufnahme ansteigt, ist dennoch das Ziel der Halbleiterhersteller, das Leistungsverhalten von Transistoren zu verbessern, insbesondere für Transistoren mit kleiner Schwellwertspannung, d. h., den Durchlassstrom zu erhöhen, ohne im Wesentlichen Leckströme anzuheben. In dieser Hinsicht wird vorgeschlagen, das Transistorleistungsverhalten durch Erhöhen der Miller-Kapazität zu vergrößern, indem der Überlapp der Drain- und Sourceerweiterungsgebiete mit der Gateelektrodenstruktur vergrößert wird. Obwohl dieses Konzept ein vielversprechender Ansatz zur Verbesserung des Transistorleistungsverhaltens ist, muss eine effiziente Umsetzung für gut etablierte CMOS-Technologien realisiert werden.
-
Die
US 7 119 408 B2 beschreibt ein Halbleiterbauelement mit Transistoren unterschiedlicher Konfiguration, deren komplexe Dotierstoffprofile in separaten Prozeßschritten erzeugt werden. Beispielsweise werden insbesondere die Drain- und Sourceerweiterungsgebiete für beide Transistorarten in unterschiedlichen Sequenzen hergestellt.
-
Die
US 6 617 214 B2 beschreibt eine integrierte Schaltung, in der Transistoren mit unterschiedlichen Eigenschaften in der gleichen Dotierwanne hergestellt werden. Dabei werden die unterschiedlichen Eigenschaften durch beispielsweise unterschiedlich tiefe Source-/Draingebiete und mit relativem dicken Gatedielektrikum hergestellt, während andere Transistoren ein dünnes Gatedielektrikum und relativ flache Drain- und Sourcegebiete erhalten. Dazu werden beispielsweise die Drain- und Sourceerweiterungsgebiete von Transistoren mit flachen Drain- und Sourcegebieten gemeinsam erzeugt unter Anwendung der Gateelektroden als Implantationsmaske, so dass sich gleiche Drain- und Sourceerweiterungsstrukturen ergeben. Daraufhin wird eine Haloimplantation mit einem gewissen Neigungswinkel ausgeführt, woraufhin ein Transistor abgedeckt wird und eine weitere Haloimplantation ausgeführt wird, so dass sich ein Unterschied im Transistorverhalten ergibt.
-
Die
US 2005/0 179 078 A1 zeigt nicht flüchtige Speicherbauelemente, in denen Transistoren mit unterschiedlich hohen Spannungen betrieben werden, etwa für das Auslesen und das Beschreiben von Speicherzellen, wobei die erhöhte Spannungsfestigkeit durch einen größeren Abstand der tieferen Drain- und Sourcebereiche bewerkstelligt wird, während jedoch die Erweiterungsgebiete für alle Transistoren in einheitlicher Weise erzeugt werden. Zwar werden in dieser Druckschrift Abstandshalter mit unterschiedlicher Breite beschrieben, die allerdings nur für das Erzeugen der tieferen Drain- und Sourcebereiche verwendet werden, während die Erweiterungsgebiete keine entsprechende Modifizierung erfahren.
-
Die
US 2006/0 151 840 A1 beschreibt ein Halbleiterbauelement, in welchem Transistoren mit unterschiedlichem Aufbau, etwa mit unterschiedlicher Gatelänge, unterschiedlicher Dicke des Gatedielektrikums, unterschiedlich tiefen Drain- und Sourcegebieten, sowie unterschiedlichen Erweiterungsgebieten hergestellt werden. Insbesondere werden in diesen unterschiedlichen Transistoren die Drain- und Sourceerweiterungsgebiete durch separate Implantationsprozesse hergestellt.
-
Die
US 6 403 487 B1 beschreibt ein Verfahren zur Herstellung separater Abstandshalterstrukturen in integrierten Schaltungen, in denen Schaltungselemente, etwa Transistoren, für unterschiedliche Zwecke vorgesehen werden.
-
Die
DE 10 2004 057 809 A1 beschreibt ein Verfahren zur Herstellung von Seitenwandabstandshaltern in Transistorelementen, wobei eine Modifizierung des Abstandshaltermaterials zu einer unterschiedlichen Ätzrate führt.
-
Angesichts der zuvor beschriebenen Situation betrifft die vorliegende Erfindung Verfahren für Halbleiterbauelemente, in denen Transistoren mit unterschiedlicher Schwellwertspannung effizient bereitgestellt werden können, indem die Miller-Kapazität erhöht wird, ohne in unerwünschter Weise zur Gesamtkomplexität beizutragen, wodurch eines oder mehrere der oben erkannten Probleme vermieden oder zumindest reduziert werden.
-
ÜBERBLICK ÜBER DIE ERFINDUNG
-
Im Allgemeinen betrifft die vorliegende Erfindung Verfahren für Halbleiterbauelemente, in denen eine Vergrößerung der Miller-Kapazität selektiv für Transistorelemente erreicht wird, die eine geringere Schwellwertspannung erfordern, indem in einigen anschaulichen hierin offenbarten Aspekten Techniken in den gesamten Prozessablauf eingebunden werden, um eine Breite von Seitenwandabstandshaltern vor dem Einführen einer Dotierstoffsorte zur Bildung der Drain- und Sourceerweiterungsgebiete anzupassen. Auf diese Weise kann die Überlappung und damit die Miller-Kapazität erhöht werden, ohne dass im Wesentlichen zusätzliche Schwellwertimplantationsverfahren während der Bildung der Wannen- und Halo-Gebiete erforderlich sind. In anderen anschaulichen hierin offenbarten Aspekten wird zusätzlich oder alternativ zu dem geeigneten Anpassen der Abstandshalterbreite für Transistoren der gleichen Leitfähigkeitsart der Neigungswinkel für das Bilden der lateralen Dotierstoffprofile von Transistoren mit unterschiedlicher Schwellwertspannung selektiv variiert, wodurch ebenfalls eine geeignet angepasste Miller-Kapazität geschaffen wird. Beispielsweise wird für Transistoren mit geringer Schwellwertspannung eine zusätzliche geneigte Erweiterungsimplantation ausgeführt, wodurch nicht nur die laterale Eindringtiefe unter die Gateelektrodenstruktur, sondern auch die Gesamtdotierstoffkonzentration erhöht wird, was zu einer effizienteren Modifizierung der Miller-Kapazität während der nachfolgenden Ausheizverfahren führt. Folglich kann eine effiziente Einstellung von Schwellwertspannungen von Transistoren der gleichen Leitfähigkeitsart erreicht werden, indem die Miller-Kapazität auf der Grundlage eines geeigneten Maskierungsschemas angepasst wird, wobei nicht unerwünschterweise zur Gesamtprozesskomplexität beigetragen wird, da in einigen anschaulichen Aspekte andere Maskierungsschritte, beispielsweise zum geeigneten Definieren unterschiedlicher Schwellwertspannungspegel mittels Halo- und Wannenimplantationen weggelassen werden können.
-
Die Erfindung löst die Aufgabe insbesondere durch Verfahren gemäß den Ansprüchen 1 und 10.
-
KURZE BESCHREIBUNG DER ZEICHNUNG
-
Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
-
1a–1d schematisch Querschnittsansichten eines Halbleiterbauelements mit Transistoren der gleichen Leitfähigkeitsart und einer unterschiedlichen Schwellwertspannung während diverser Fertigungsphasen zeigen, in denen eine Abstandshalterstruktur zum Definieren des lateralen Dotierstoffprofils für den Transistor mit geringer Schwellwertspannung gemäß anschaulicher Ausführungsformen verkleinert wird;
-
1e und 1f schematisch Querschnittsansichten des Halbleiterbauelements mit Transistoren unterschiedlicher Schwellwertspannung während diverser Fertigungsphasen zeigen, in denen eine Abstandshalterbreite verringert wird, in dem die Ätzrate über einem der Transistoren durch Ionenbeschuss vor dem Bilden der Abstandshalterelemente in einem gemeinsamen Ätzprozess gemäß weiterer anschaulicher Ausführungsformen selektiv modifiziert wird;
-
1g–1i schematisch Querschnittsansichten des Halbleiterbauelements mit Transistoren unterschiedlicher Schwellwertspannung in diversen Fertigungsphasen zeigen, in denen eine verkleinerte Abstandshalterbreite in dem Transistor mit geringer Schwellwertspannung vorgesehen wird, in dem eine Dicke der Abstandshalterschicht selektiv über dem Transistor mit geringer Schwellwertspannung vor dem Ausführen eines gemeinsamen Ätzprozesses zur Herstellung der Abstandshalterelemente gemäß noch weiterer anschaulicher Ausführungsformen verringert wird;
-
1j–1l schematisch Querschnittsansichten eines Halbleiterbauelements mit Transistorelementen mit drei unterschiedlichen Schwellwertspannungen und diversen Fertigungsphasen zeigen, wobei eine geeignet eingestellte Abstandshalterbreite für jeden der Transistoren mit unterschiedlicher ”Auslegung” gemäß noch weiterer Ausführungsformen vorgesehen wird; und
-
2a und 2b schematisch Querschnittsansichten eines Halbleiterbauelements mit Transistoren unterschiedlicher Schwellwertspannung zeigen, wobei die Miller-Kapazität erhöht wird, indem selektiv ein geneigter Implantationsprozess gemäß noch weiterer anschaulicher Ausführungsformen ausgeführt wird.
-
DETAILLIERTE BESCHREIBUNG
-
Im Allgemeinen betrifft die vorliegende Erfindung Techniken für Halbleiterbauelemente, in denen die Schwellwertspannung von Transistoren eingestellt wird, indem in geeigneter Weise eine Miller-Kapazität mit einer spezifizierten Größe geschaffen wird, um damit einen gewünschten hohen Sättigungsstrom zu erhalten, wobei dennoch der Sperrstrom auf einem kleinen Strom gehalten wird. Folglich können die Leckströme für Hochleistungstransistoren, d. h. Transistoren, die einen hohen Durchlassstrom aufgrund einer geringen Schwellwertspannung bieten, auf einem tiefen Niveau gehalten werden, wodurch ebenfalls die statischen Leckströme gering gehalten werden. Dies kann erreicht werden, indem effiziente Fertigungstechniken eingerichtet werden, die das Vergrößern der Überlappung der Drain- und Sourceerweiterungsgebiete mit der Gateelektrodenstruktur ermöglichen, ohne dass zu einer insgesamt größeren Prozesskomplexität im Vergleich zu konventionellen Strategien beigetragen wird, in denen die Schwellwertspannung typischerweise auf der Grundlage selektiv ausgeführter Wannen- und Halo-Implantationsprozesse eingestellt wird. Zu diesem Zweck wird in einigen anschaulichen Ausführungsformen die Abstandshalterstruktur mit einer geringeren Breite für Transistoren bereitgestellt, die eine geringe Schwellwertspannung benötigen, wodurch die laterale Strecke von Dotierstoffsorten unter der Gateelektrodenstruktur nach der Beendigung der grundlegenden Transistorherstellungsprozesse vergrößert wird, wodurch eine erhöhte Miller-Kapazität erreicht wird. Die größere Miller-Kapazität sorgt wiederum für eine geringere Schwellwertspannung, selbst wenn andere strukturelle Maßnahmen, etwa das Wannen-Dotierstoffprofil und/oder eine Halo-Implantation für Transistoren der gleichen Leitfähigkeitsart identisch sind. Wenn somit eine Vielzahl unterschiedlicher Arten von Transistoren der gleichen Leitfähigkeitsart, etwa n-Kanaltransistoren mit unterschiedlichen Schwellwertspannungen und p-Kanaltransistoren mit unterschiedlichen Schwellwertspannungen erforderlich sind, kann jede gewünschte Schwellwertspannung mit einer entsprechenden Abstandshalterbreite verknüpft werden, wodurch eine effiziente Anpassung des gesamten Leistungsverhaltens der betrachteten integrierten Schaltung ermöglicht wird.
-
In anderen Ausführungsformen wird zusätzlich oder alternativ zum Modifizieren der Abstandshalterbreite zumindest einiger Transistorarten mit unterschiedlicher ”Grundeinstellung” die Miller-Kapazität auf der Grundlage eines Implantationsprozesses eingestellt, der unter Anwendung eines unterschiedlichen Neigungswinkels ausgeführt wird, um in geeigneter Weise das laterale Eindringen der Dotierstoffsorte während der Implantationsprozesse zum Definieren der Drain- und Sourceerweiterungsgebiete einzustellen. Zu diesem Zweck wird ein geeignetes Maskierungsschema vorgesehen, in welchem Transistorbereiche für Transistoren mit geringer Schwellwertspannung mindestens einen geneigten Implantationsschritt erfahren, in welchem ein Neigungswinkel größer ist im Vergleich zu anderen Transistorbereichen. Auch in diesem Falle können eine Vielzahl unterschiedlicher Schwellwertspannungen eingestellt werden, indem ein geeignetes Maskierungsschema vorgesehen wird, in welchem zumindest ein Neigungswinkel für die unterschiedlichen Transistorbereiche unterschiedlich ist, um damit ein unterschiedliches Maß an Überlappung zwischen den Drain- und Sourceerweiterungsgebieten und den Gateelektroden zu erreichen. In einigen anschaulichen Ausführungsformen wird der geneigte Implantationsprozess zusätzlich zu einem Implantationsprozess ausgeführt, der auch für andere Transistorbereiche, die eine erhöhte Schwellwertspannung erfordern, ausgeführt wird, wodurch gleichzeitig die gesamte Dotierstoffkonzentration in dem Transistor mit geringer Schwellwertspannung erhöht wird, was ferner zu einem verbesserten Bauteilverhalten aufgrund der besseren Leitfähigkeit und eines größeren Dotierstoffgradienten im Hinblick auf das benachbarte Kanalgebiet oder Halo-Gebiet beiträgt, wodurch auch für eine erhöhte Miller-Kapazität gesorgt wird. In einigen anschaulichen Aspekten wird eine sehr effiziente Einstellung der Miller-Kapazität erreicht, indem eine geeignete Anpassung einer Abstandshalterbreite mit geneigten Erweiterungsimplantationsprozessen kombiniert wird, so dass ein moderater Unterschied in der Abstandshalterbreite und den ausgewählten Implantationsparametern dennoch für eine ausgeprägte Differenz in den sich ergebenden Schwellwertspannungen unterschiedlicher Transistoren sorgt.
-
Mit Bezug zu den begleitenden Zeichnungen werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben.
-
1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100, das ein Substrat 101 aufweist, über welchem eine Halbleiterschicht 103 gebildet ist. Das Substrat 101 repräsentiert ein beliebiges geeignetes Trägermaterial, etwa ein Halbleitermaterial, ein isolierendes Material und dergleichen. Die Halbleiterschicht 103 kann eine silizium-basierte Schicht repräsentieren, da typischerweise die große Mehrzahl komplexer integrierter Schaltungen, die auf Basis der CMOS-Technologie hergestellt werden, gefertigt werden, indem Silizium als Basismaterial aufgrund der nahezu unbeschränkten Verfügbarkeit und der gut bekannten Eigenschaften des Materials verwendet wird. In anderen Fällen enthält die Halbleiterschicht 103 andere Komponenten, etwa Germanium, Kohlenstoff und dergleichen oder erhält diese Komponenten, um damit die grundlegenden elektronischen Eigenschaften von Schaltungselementen einzustellen, die in und über der Halbleiterschicht 103 zu bilden sind. In noch anderen anschaulichen Ausführungsformen repräsentiert die Halbleiterschicht 103 eine beliebige geeignete Halbleiterverbindung entsprechend den gesamten Bauteilerfordernissen. Das Substrat 101 und die Halbleiterschicht 103 können eine SOI(Silizium-auf-Isolator)-Konfiguration bilden, zumindest lokal innerhalb des Bauelements 100, indem eine vergrabene isolierende Schicht (nicht gezeigt) zwischen dem Substrat 101 und der Halbleiterschicht 103 vorgesehen wird. In anderen Fällen wird die Halbleiterschicht 103 auf einem im Wesentlichen kristallinen Halbleitermaterial gebildet, ohne dass ein dazwischen liegendes isolierendes Material bereitgestellt wird. Es sollte beachtet werden, dass beide Konfigurationen, d. h. eine SOI-Architektur und eine Vollsubstratarchitektur, gleichzeitig in dem Bauelement 100 an unterschiedlichen Bauteilgebieten bereitgestellt werden können. In der gezeigten Fertigungsphase umfasst das Halbleiterbauelement 100 ferner entsprechende Isolationsstrukturen 102, die in Form von flachen Grabenisolationen und dergleichen vorgesehen werden können, um damit mehrere aktive Gebiete 104l, 104r in der Halbleiterschicht 103 zu bilden. In dieser Hinsicht ist ein aktives Gebiet als ein Halbleitergebiet zu verstehen, in welchem die Leitfähigkeit zumindest lokal durch Einführen geeigneter Dotierstoffsorten so eingestellt wird, dass beispielsweise pn-Übergänge, Kanalbereiche und dergleichen, gebildet werden. Das aktive Gebiet 104l repräsentiert den transistoraktiven Bereich eines ersten Transistors 150l, der einen Transistor mit einer speziellen Leitfähigkeitsart, etwa einen n-Transistor oder einen p-Transistor, repräsentiert, der eine moderat geringe Schwellwertspannung erfordert, wie dies auch zuvor erläutert ist. Andererseits repräsentiert das zweite aktive Gebiet 104r den transistoraktiven Bereich eines zweiten Transistors 150r, der als ein Transistor mit regulärer Schwellwertspannung angegeben ist, d. h. dessen Schwellwertspannung höher ist als die Schwellwertspannung des Transistors 150l. Beispielsweise wird der Transistor 150l innerhalb eines kritischen Signalwegs des Halbleiterbauelements 100 vorgesehen, in welchem ein größerer Durchlassstrom erforderlich ist. Andererseits ist der Transistor 150r mit einem weniger kritischen Signalweg verknüpft, wodurch ein geringerer Durchlassstrom bei jedoch geringeren statischen Leckströmen bereitgestellt wird.
-
Des Weiteren umfassen die Transistoren 150l, 150r eine Gateelektrodenstruktur 151 oder eine Platzhalterstruktur, wenn eine eigentliche Gateelektrodenstruktur in einer späteren Fertigungsphase vorzusehen ist. Beispielsweise umfasst die Gateelektrodenstruktur 151 eine Gateelektrode oder einen Platzhalter 151a, die bzw. der aus einem beliebigen geeigneten Material, etwa Polysilizium und dergleichen, hergestellt ist. Des Weiteren ist eine Gateisolationsschicht 151b oder ein geeignetes Platzhaltermaterial, beispielsweise in Form eines Siliziumdioxid-basierten Materials und dergleichen, vorgesehen. Ferner kann eine Abstandshalterstruktur 152l für den Transistor 150l und eine Abstandshalterstruktur 152r für den Transistor 150r vorgesehen sein, die im Wesentlichen die gleiche Konfiguration in der in 1a gezeigten Fertigungsphase besitzt. Das heißt, die Strukturen 1521, 152r sind aus im Wesentlichen dem gleichen Materialien aufgebaut und besitzen im Wesentlichen die gleiche Breite, d. h. die gleiche Entwurfsbreite, wobei dennoch prozessbezogene Schwankungen einen Unterschied in den aktuellen Abstandshalterbreiten hervorrufen können. Des Weiteren ist, wie gezeigt, eine Ätzmaske 105 vorgesehen, um den zweiten Transistor 150r abzudecken, während der erste Transistor 150l der Einwirkung einer Ätzumgebung 106 ausgesetzt ist.
-
Das in 1a gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Vor oder nach der Herstellung der Isolationsstruktur 102, was aufwändige Lithografie-, Ätz-, Abscheide- und Einebnungstechniken beinhaltet, wird ein gewünschtes Dotierstoffprofil in den aktiven Gebieten 104l, 104r erzeugt, um damit die grundlegenden Transistoreigenschaften einzustellen. Wie zuvor erläutert ist, werden üblicherweise entsprechende Wannen- bzw. Potenzialtopfimplantationsprozesse für Transistoren der gleichen Leitfähigkeitsart auf der Grundlage eines entsprechenden Maskierungsschemas ausgeführt, um die unterschiedlichen Schwellwertspannungen einzustellen. In einigen anschaulichen Ausführungsformen wird der Potenzialtopfimplantationsprozess für die aktiven Gebiete 104l, 104r als ein gemeinsamer Prozess ausgeführt, da eine unterschiedliche Schwellwertspannung auf der Grundlage einer unterschiedlichen Abstandshalterbreite eingestellt wird, wie dies nachfolgend detaillierter beschrieben ist. Als Nächstes werden die Gatestrukturen 151 durch Bilden der Gateisolationsschichten 151b auf Grundlage geeigneter und gut etablierter Prozesstechniken hergestellt, woran sich das Abscheiden des Elektrodenmaterials 151a anschließt, das beispielsweise in Form von Polysilizium und dergleichen bereitgestellt wird, woraufhin ein Strukturierungsschema eingesetzt wird, um die Gateelektrodenstruktur 151 mit einer Gatelänge zu erhalten, d. h. in 1a die horizontale Abmessung des Gateelektrodenmaterials 151a, wie es den Entwurfsregeln entspricht. Beispielsweise wird für modernste integrierte Schaltungen eine Gatelänge von 50 nm oder deutlich weniger eingesetzt. Als Nächstes werden die Abstandshalterstrukturen 152l, 152r in einem gemeinsamen Fertigungsprozess gebildet, indem beispielsweise eine Abstandshalterschicht unter Anwendung gut etablierter Abscheidetechniken aufgebracht wird, etwa thermisch aktivierter CVD (chemische Dampfabscheidung). Das Abscheiden kann ferner die Abscheidung einer Ätzstoppbeschichtung bei Bedarf beinhalten, etwa eines Siliziumdioxidmaterials und dergleichen, woran sich ein anisotroper Ätzprozess anschließt, um vorzugsweise Material von horizontalen Bauteilbereichen zu entfernen, wodurch die Abstandshalterstrukturen 152l, 152r mit im Wesentlichen der gleichen Breite erhalten werden, wie dies auch zuvor erläutert worden ist. Somit ist die Abstandshalterbreite im Wesentlichen durch die anfängliche Schichtdicke und die Parameter des entsprechenden Ätzprozesses bestimmt, wobei dies so gestaltet werden kann, dass ein gewünschter Abstand zu der Gateelektrode 152a erreicht wird, wie dies für den Transistor 150r erforderlich ist. Das heißt, die Abstandshalterstruktur 152r wird in geeigneter Weise so dimensioniert, dass die Ionenblockierwirkung während einer nachfolgenden Implantationssequenz zur Bildung von Drain- und Sourceerweiterungsgebieten erreicht wird, möglicherweise in Verbindung mit Halo-Implantationen, um damit eine gewünschte reguläre Schwellwertspannung für den Transistor 150r zu erreichen. Als Nächstes wird die Ätzmaske 105 gebildet, beispielsweise in Form eines Lackmaterials, in dem gut etablierte Lithografietechniken eingesetzt werden, wodurch der Transistor 150r abgedeckt und der Transistor 150l freigelassen wird. Als Nächstes wird die Ätzumgebung 106 eingerichtet, beispielsweise auf der Grundlage ähnlicher Prozessparameter, wie sie zuvor während des Ätzens einer Abstandshalterschicht angewendet werden, um damit die Abstandshalterstrukturen 152l, 152r zu erhalten. Während des Ätzprozesses 106 wird somit weiteres Material der Abstandshalterstruktur 152l entfernt, wodurch die Abstandshalterstruktur 152l in Höhe und Breite verringert wird. In anderen anschaulichen Ausführungsformen wird die Ätzumgebung 106 in Form einer isotropen Ätzumgebung eingerichtet, beispielsweise unter Anwendung plasmaunterstützter Techniken oder nass-chemischer Ätzrezepte, etwa heißer Phosphorsäure und dergleichen, wodurch die Breite der Abstandshalterstruktur 152l eingestellt wird, wobei dennoch eine gewisse Höhe beibehalten wird, um die erforderliche Ionenblockierwirkung während eines nachfolgenden Implantationsprozesses bereitzustellen.
-
1b zeigt schematisch eine Querschnittsansicht des Halbleiterbauelements 100 nach dem Ätzprozess 106. Folglich besitzt die Abstandshalterstruktur 152l eine geringere Breite 152w, die in geeigneter Weise so eingestellt ist, dass während der nachfolgenden Implantationsprozesse ein gewünschtes Maß an Überlappung mit der Gateelektrode 151a für einen gegebenen Parametersatz für die nachfolgenden Prozesse erreicht wird, etwa Implantationsprozesse, Ausheizprozesse und dergleichen. Es sollte beachtet werden, dass die Abstandshalterstrukturen 152l, 152r speziell gestaltete Abstandshalterelemente repräsentieren können, die für den gewünschten Abstand eines Erweiterungsgebiets sorgen, wobei in einer späteren Fertigungsphase weitere Abstandshalterelemente hinzugefügt werden können, um damit ein komplexes laterales Profil der Drain- und Sourcegebiete zu erhalten. Auch in diesem Falle sorgt eine Verringerung der Abstandshalterstruktur 152l in der Breite für eine entsprechende ”Verschiebung” des gesamten Drain- und Sourcedotierstoffprofils in dem Transistor 150l in Richtung der Gateelektrode 151a, so dass das gewünschte Drain- und Source-interne Dotierstoffprofil beibehalten wird.
-
1c zeigt schematisch das Halbleiterbauelement 100 nach dem Entfernen der Ätzmaske 105, was durch gut etablierte Lackabtragungsprozesse erreicht werden kann, etwa nasschemische Rezepte, plasmaunterstützte Prozesse und dergleichen. Es sollte beachtet werden, dass in einigen anschaulichen Ausführungsformen, wenn die vorhergehenden Implantationsprozesse für beispielsweise das Definieren der Wannen- bzw. Potenzialtopfdotierung für die Transistoren 150l, 150r als gemeinsamer Prozess ausgeführt werden, die Gesamtdurchlaufzeit des Bauelements 100 im Vergleich zu konventionellen Strategien nicht verlängert wird, da in diesem Falle eine entsprechende Implantationsmaske, die für die selektive Wannendotierung der Transistoren unterschiedlicher Schwellwertspannung in konventionellen Bauelementen erforderlich ist, weggelassen werden kann. Als Nächstes wird eine Implantationssequenz ausgeführt, um eine Dotierstoffsorte einer speziellen Leitfähigkeitsart in die Transistoren 150l, 150r einzuführen, wobei die reduzierte Breite 152w für einen geringeren Abstand zu dem Gateelektrodenmaterial 151a sorgt, wie dies zuvor erläutert ist.
-
1d zeigt schematisch das Halbleiterbauelement 100 in einem weiter fortgeschrittenen Herstellungsstadium. Wie gezeigt, enthalten die Transistoren 150l, 150r Drain- und Sourcegebiete 153 mit entsprechenden Erweiterungsgebieten 153l, 153r. Ferner können, wie durch die gestrichelten Linien dargestellt ist, die Abstandshalterstrukturen 152l, 152r ein oder mehrere zusätzliche Abstandshalterelemente 152a aufweisen, wenn ein ausgeprägtes laterales Dotierstoffprofil in den Drain- und Sourcegebieten 153 erforderlich ist.
-
Das in 1d gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Unter Anwendung der Abstandshalterstrukturen 152l, 152r wird eine entsprechende Dotierstoffsorte, etwa ein n-Dotiermittel für n-Kanaltransistoren oder ein p-Dotiermittel für p-Kanaltransistoren in einem ersten Implantationsprozess eingeführt, während vor oder nach dem Implantationsprozess bei Bedarf eine Halo-Implantation ausgeführt wird. Das heißt, es wird eine Dotierstoffsorte mit entgegengesetzter Leitfähigkeitsart im Vergleich zur Dotierstoffsorte, die die Drain- und Sourcegebiete 153 bildet, eingeführt, um den Grad an Gegendotierung in den Erweiterungsgebieten 153l, 153r einzustellen und damit auch einen Dotierstoffgradienten an dem entsprechenden pn-Übergang einzustellen. Auch in diesem Falle werden in einigen anschaulichen Ausführungsformen im Wesentlichen die gleichen Prozessbedingungen während einer Halo-Implantation angewendet, da die entsprechende Eindringtiefe der Dotierstoffsorte ebenfalls proportional zu den Erweiterungsgebieten 153l, 153r auf der Grundlage der unterschiedlich dimensionierten Abstandshalterstrukturen 152l, 152r skaliert. Folglich wird in einigen anschaulichen Ausführungsformen auch eine Halo-Implantation bei Bedarf gemeinsam für die Transistoren 150l, 150r ausgeführt. Nach dem Bilden der Erweiterungsgebiete 153l, 153r wird in einigen Fällen ein Ausheizprozess ausgeführt, um die Dotierstoffe zu aktivieren und ein gewisses Maß an Dotierstoffdiffusion bei Bedarf in Gang zu setzen, um damit die gewünschte Überlappung der Gebiete 153l, 153r mit dem Gateelektrodenmaterial 151a zu erhalten. In anderen anschaulichen Ausführungsformen wird ein Ausheizprozess in einer späteren Phase ausgeführt, wenn weitere Implantationsprozesse ausgeführt werden, um die Drain- und Sourcegebiete 153 zu erhalten. Beispielsweise werden, wie durch die Abstandshalterelemente 152a angegeben ist, ein oder mehrere zusätzliche Abstandshalterelemente vorgesehen, um damit die laterale Größe einer Implantationsmaske zu vergrößern, die durch die Gateelektrodenstrukturen 151 und die Abstandshalterstrukturen 152l, 152r gebildet ist, die das zusätzliche Element 152a aufweisen. Nach einer entsprechenden Herstellung eines zusätzlichen Abstandshalterelements, etwa des Elements 152a, was auf der Grundlage im Wesentlichen der gleichen Techniken erreicht werden kann, wie sie zuvor mit Bezug zu den Abstandshalterstrukturen 152l, 152r gemäß 1a beschrieben sind, wird ein weiterer Implantationsprozess ausgeführt. Wenn der letzte Implantationsprozess abgeschlossen ist, wird ein entsprechender Ausheizprozess ausgeführt, möglicherweise auf der Grundlage anspruchsvoller Ausheiztechniken, etwa auf Blitzlicht basierenden Prozessen, auf Laser basierten Ausheiztechniken und dergleichen, in denen die Prozessparameter so angewendet werden, dass ein gewisses Maß an Dotierstoffdiffusion erhalten wird, wobei der geringere Abstand, der durch die reduzierte Breite 152w geschaffen wird, zu einem größeren Überlapp 154a in dem Transistor 150l im Vergleich zu dem Transistor 150r führt, wodurch für eine erhöhte Miller-Kapazität 154 gesorgt wird. Folglich sind die resultierenden Schwellwertspannungen für die Transistoren 150l, 150r unterschiedlich, wobei eine kleinere Schwellwertspannung in dem Transistor 150l aufgrund der erhöhten Kopplung des Gateelektrodenmaterials 151a an das Kanalgebiet 155 des Transistors 150l erreicht wird.
-
Mit Bezug den 1e und 1f werden weitere anschauliche Ausführungsformen nunmehr beschrieben, in denen die reduzierte Breite 152w durch Modifizieren der Ätzrate einer Abstandshalterschicht vor dem Ausführen eines gemeinsamen Ätzprozesses erreicht wird.
-
1e zeigt schematisch das Bauelement 100 in einer Fertigungsphase, in der eine Abstandshalterschicht 152, möglicherweise in Verbindung mit einer Ätzstoppbeschichtung (nicht gezeigt), über den Transistoren 150l, 150r ausgebildet ist. Des Weiteren ist eine Maske 105a so vorgesehen, dass ein Teil der Abstandshalterschicht 152, der über dem Transistor 150r gebildet ist, abgedeckt wird, während der Bereich der Abstandshalterschicht 152, der über dem Transistor 150l ausgebildet ist, freiliegt. Die Abstandshalterschicht 152, möglicherweise in Verbindung mit einer Ätzstoppbeschichtung, wird auf Grundlage von Prozesstechniken hergestellt, wie dies zuvor beschrieben ist, woran sich ein Lithografieprozess anschließt, um die Maske 105a vorzusehen, beispielsweise in Form eines Lackmaterials. Als Nächstes wird ein Ionenbeschuss 107 ausgeführt, um die Struktur des freigelegten Teils der Abstandshalterschicht 152 zu modifizieren, wodurch verstärkte Diffusionspfade bereitgestellt werden, die somit das gesamte Ätzverhalten des freigelegten Bereichs der Schicht 152 modifizieren. Beispielsweise werden während des Ionenbeschusses 107, der etwa auf der Grundlage eines Ionenimplantationsprozesses ausgeführt wird, geeignete Sorten, etwa Xenon, Germanium, Silizium und dergleichen, in den freiliegenden Bereichen der Schicht 152 eingeführt, wodurch eine entsprechende modifizierende Wirkung während des Beschusses 107 effizient auf Grundlage von Simulation, Experimenten und dergleichen festgelegt werden kann. Das heißt, für eine gegebene Sorte, etwa Xenon, kann die Eindringtiefe für spezifizierte Implantationsparameter berechnet und/oder durch Experimente bestimmt werden, wobei auch eine entsprechende Änderung in der Ätzrate im Voraus festlegbar ist, beispielsweise durch Durchführen entsprechender Testmessungen. Folglich kann für eine gegebene anfängliche Schichtdicke und ein spezielles Maß an Ätzratenmodifizierung eine Differenz in der endgültigen Abstandshalterbreite in einer gut steuerbaren Weise erreicht werden. Folglich wird nach dem Entfernen der Maske 105a ein Ätzprozess gemeinsam für die Transistoren 150l, 150r ausgeführt, indem festgelegte Ätzparameter angewendet werden, die so gewählt sind, dass eine gewünschte Breite der resultierenden Abstandshalterstruktur für den Transistor 150r erreicht wird, während die vorhergehende Modifizierung durch den Prozesse 107 zu einer steuerbaren Verringerung der Abstandshalterbreite für den Transistor 150l führt.
-
1f zeigt schematisch das Bauelement 100 nach der zuvor beschrieben Prozesssequenz, in der die Abstandshalterstruktur 152l mit der geringeren Breite 152w vorgesehen ist. Danach wird die weitere Bearbeitung fortgesetzt, wie dies auch mit Bezug zu 1d beschrieben ist.
-
Mit Bezug den 1g–1i werden nunmehr weitere anschauliche Ausführungsformen beschrieben, in denen zusätzlich oder alternativ zum Modifizieren der Ätzrate der Abstandshalterschicht 152, wie dies mit Bezug zu 1e und 1f beschrieben ist, eine Verringerung der Schichtdicke selektiv eingesetzt wird, um eine gewünschte geringere Breite der resultierenden Abstandshalterstruktur in den Transistor 150l zu erhalten.
-
1g zeigt schematisch das Bauelement 100 mit der Abstandshalterschicht 152 und einer Ätzmaske 105b, die den Transistor 150r abdeckt, während der Transistor 150l freiliegt, d. h. der Bereich der Abstandshalterschicht 152, der darauf gebildet ist, liegt frei. Des Weiteren unterliegt das Bauelement 100 der Einwirkung einer Ätzumgebung 108, die auf Basis eines plasmaunterstützten Prozesses, eines nass-chemischen Prozesses und dergleichen eingerichtet wird. Beispielsweise ist die Ätzumgebung 108 auf der Grundlage im Wesentlichen der gleichen Prozessbedingungen eingerichtet, wie sie typischerweise für Herstellung von Abstandshalterelementen angewendet werden, wodurch eine gewisse Ätzverzögerung für den Transistor 150r während eines nachfolgenden Ätzschrittes nach dem Entfernen der Ätzmaske 105b erreicht wird. In anderen anschaulichen Ausführungsformen wird der Ätzprozess 108 auf der Grundlage eines anderen Ätzrezeptes ausgeführt, beispielsweise als ein isotroper Ätzprozess und dergleichen, wobei ebenfalls eine spezielle Selektivität in Bezug zu anderen Materialien, etwa einer Ätzstoppbeschichtung (nicht gezeigt), die in Verbindung mit der Abstandshalterschicht 152 vorgesehen werden kann, nicht erforderlich ist, solange eine gewisse Menge an Material der Abstandshalterschicht 152 über dem Transistor 150l beibehalten wird. Danach wird die Maske 105b entfernt, was in anschaulichen Ausführungsformen in der gleichen Ätzkammer bewerkstelligt werden kann, in der der Ätzprozess 108 ausgeführt wird, wodurch ein insgesamt effizienter Gesamtprozessablauf erreicht wird.
-
1h zeigt schematisch das Bauelement 100 nach dem Ätzprozess 108 und dem Entfernen der Maske 105b. Wie gezeigt, ist eine Dicke 152t der Abstandshalterschicht 152 über dem Transistor 150l verringert, wobei die Größe der Dickenreduzierung auf der Grundlage der Ätzzeit in dem Prozess 108 für einen gegebenen Satz von Ätzparametern eingestellt werden kann.
-
1i zeigt schematisch das Halbleiterbauelement 100, wenn es einer Ätzumgebung 109 ausgesetzt ist, die auf der Grundlage geeignet ausgewählter Parameter eingerichtet wird, wie sie im Stand der Technik für Abstandshalterätzprozesse gut bekannt sind. Beispielsweise wird der Ätzprozess 109 etwa auf Grundlage im Wesentlichen der gleichen Prozessparameter, wie der Prozess 108 ausgeführt, wodurch ein sehr effizienter Fertigungsablauf erreicht wird, wobei in einigen Fällen die gleiche Prozesskammer verwendet wird, wodurch weitere zusätzliche Transportaktivitäten vermieden werden. Während des Ätzprozesses 109 führt die geringere Dicke 152t der Abstandshalterschicht 152 zu einer geringeren Breite der resultierenden Abstandshalterstruktur, wie dies auch zuvor beschrieben ist. Folglich wird nach dem Ätzprozess 109 die Weiterbearbeitung so fortgesetzt, wie dies auch zuvor beschrieben ist, wobei die geringere Breite der resultierenden Abstandshalterstruktur für eine größere Miller-Kapazität im Transistor 150l sorgt.
-
Mit Bezug zu den 1j–1l werden nunmehr weitere anschauliche Ausführungsformen beschrieben, in denen mehrere unterschiedliche Schwellwertspannungen auf der Grundlage entsprechend angepasster Abstandshalterstrukturen eingerichtet werden.
-
1j zeigt schematisch das Bauteil 100 mit den Transistoren 150l, 150r, wobei ebenfalls ein Transistor 150h vorgesehen ist, der eine Schwellwertspannung erfordert, die höher ist als die Schwellwertspannung des Transistors 150r. Inder gezeigten Fertigungsphase wird eine Maske 105c vorgesehen, um die Transistoren 150h, 150r abzudecken, während der Transistor 150l freiliegt. Des Weiteren wird das Halbleiterbauelement 100 einer Ätzumgebung 106c ausgesetzt, die gestaltet ist, Material von der Abstandshalterstruktur 152l zu entfernen, wobei die Maske 105c einen Materialabtrag der Abstandshalterstruktur 152r des Transistors 150r und einer Abstandshalterstruktur 152h des Transistors 150h verhindert. In Bezug auf Eigenschaften des Ätzprozesses 106c gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu dem Ätzprozess erläutert sind (siehe 1a).
-
1k zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase, in der eine weitere Ätzmaske 105d so vorgesehen ist, dass der Transistor 150h abgedeckt ist, während die Transistoren 150r, 150l der Einwirkung einer Ätzumgebung 106d ausgesetzt sind. Während des Ätzprozesses 106d wird die Abstandshalterstruktur 152l weiterhin in der Dicke und in der Höhe verringert. In ähnlicher Weise wird auch die Abstandshalterstruktur 152r in der Dicke und Höhe verringert, wodurch die gewünschte Abstandshalterbreite für die Transistoren 150r, 150l eingestellt wird. Andererseits besitzt der Transistor 150h weiterhin die anfängliche Abstandshalterbreite, die so ausgewählt ist, dass eine gewünschte hohe Schwellwertspannung für den Transistor 150h während der weiteren Bearbeitung des Bauelements 100 erreicht wird.
-
11 zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, sind Drain- und Sourcegebiete 153 gebildet, wovon jedes entsprechende Erweiterungsgebiete besitzt. Das heißt, der Transistor 150l besitzt die Erweiterungsgebiete 153l mit einer größeren Überlappung in Bezug auf das Gateelektrodenmaterial 151a. In ähnlicher Weise besitzt der Transistor 150r die Erweiterungsgebiete 153r mit einer weniger ausgeprägten Überlappung, während der Transistor 150h, der die höchste Schwellwertspannung erfordert, eine sehr geringe Überlappung, oder keine Überlappung, zwischen seinen Erweiterungsgebieten 153h und dem Gateelektrodenmaterial 151a aufweist. Des Weiteren können die Abstandshalterstrukturen 152l, 152r, 152h bei Bedarf zusätzliche Abstandshalterelemente, etwa das Abstandshalterelement 152a aufweisen, um damit ein anspruchsvolles laterales Konzentrationsprofil in den Drain- und Sourcegebieten 153 vorzusehen, wie dies auch zuvor erläutert ist. Folglich können eine Vielzahl unterschiedlicher ”Transistorausprägungen” auf der Grundlage einer geeignet gestalteten Abstandshalterbreite geschaffen werden. Es sollte beachtet werden, dass das obige Maskierungsschema auch auf Techniken angewendet werden kann, die eine selektive Modifizierung der Ätzrate und/oder einen selektiven Ätzschritt, etwa den Ätzprozess 108 (siehe 1g) beinhalten.
-
Mit Bezug den 2a und 2b werden nunmehr weitere anschauliche Ausführungsformen beschrieben, in denen eine Vergrößerung der Miller-Kapazität erreicht wird, indem ein Implantationsprozess mit einem Neigungswinkel während des Einführens der Erweiterungsdotiermittel angewendet wird.
-
2a zeigt schematisch ein Halbleiterbauelement 200, das im Wesentlichen die gleiche Konfiguration wie das in 1a gezeigte Halbleiterbauelement 100 besitzt. Somit sind entsprechende Komponenten mit den gleichen Bezugszeichen belegt, mit Ausnahme der ersten Zahl, die eine ”2” anstelle einer ”1” ist, und eine detaillierte Beschreibung der entsprechenden Komponenten wird weggelassen. Somit weist das Bauelement 200 ein Substrat 201 und eine Halbleiterschicht 203 mit Isolationsstrukturen 202 auf, die aktive Gebiete für Transistoren 250l, 250r definieren, die von gleicher Leitfähigkeitsart sind und die unterschiedliche Schwellwertspannungen erhalten sollen, wie dies zuvor erläutert ist. Die Transistoren 250l, 250r umfassen eine Gateelektrodenstruktur 251 in Verbindung mit einer Abstandshalterstruktur 252. Des Weiteren ist der Transistor 250r von einer Maske 205 abgedeckt, etwa einer Lackmaske, während der Transistor 250l freigelegt ist.
-
Das Halbleiterbauelement 200, wie es in 2a gezeigt ist, kann auf der Grundlage der gleichen Prozesstechniken hergestellt werden, wie sie zuvor mit Bezug zu 1a beschrieben sind. Des Weiteren wird in dieser Fertigungsphase das Bauelement 200 einem Implantationsprozess 210 unterzogen, der unter Anwendung eines Neigungswinkels ausgeführt wird, um damit die laterale Eindringtiefe der entsprechenden Dotierstoffsorte zu vergrößern. Es sollte beachtet werden, dass eine geneigte Implantation als ein Implantationsprozess zu verstehen ist, in welchem der eintreffende Ionenstrahl unter einem Winkel in Bezug auf die Oberflächennormale 211 eintrifft, der nicht null ist, wie dies durch den Winkel α angegeben ist. Wie gezeigt, enthält, wenn eine symmetrische Konfiguration der Überlappungen zwischen den Drain- und Sourceerweiterungen gewünscht ist, der Implantationsprozess 210 auch einen geneigten Implantationsschritt mit einem Winkel –α. In anderen Fällen wird eine asymmetrische Gestaltung der Erweiterungsgebiete verwendet, wobei dies von den gesamten Bauteilerfordernissen abhängt. In einer anschaulichen Ausführungsform wird der Implantationsprozess 210 mit dem Neigungswinkel α vor dem Bilden von Erweiterungsgebieten in dem Transistor 250r ausgeführt, während in anderen Fällen der Prozess 210 nach dem Bereitstellen einer gewünschten Erweiterungsdotierstoffkonzentration in dem Transistor 250r und möglicherweise in dem Transistor 250l ausgeführt wird. In dem zuletzt genannten Fall erhält der Transistor 250l zusätzlich zu einer größeren lateralen Eindringtiefe und damit einer größeren Überlappung auch eine größere Dotierstoffkonzentration, die zu einem verbesserten Transistorleistungsverhalten beiträgt, beispielsweise im Hinblick auf einen geringeren Reihenwiderstand, im Hinblick auf eine höhere Dotierstoffdiffusion und damit auch eine höhere Miller-Kapazität. In einigen anschaulichen Ausführungsformen wird die Maske 205 entfernt und es wird ein weiterer Implantationsprozess ausgeführt, um Erweiterungsgebiete in dem Transistor 250r zu bilden, wobei abhängig von der gesamten Prozessstrategie der Transistor 250l weiterhin nicht abgedeckt ist, wodurch die zuvor bereitgestellte Dotierstoffkonzentration weiter erhöht wird, während in anderen Fällen der Transistor 250l durch eine entsprechende Implantationsmaske abgedeckt ist.
-
2d zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Das heißt, nach dem geneigten Implantationsprozess 210 in Verbindung mit einem weiteren Implantationsprozess unter Anwendung eines Neigungswinkels von Null oder unter Anwendung zumindest eines Neigungswinkels, der kleiner ist als der Neigungswinkel α in dem Prozess 210, können weitere Implantationsprozesse ausgeführt werden, falls dies erforderlich ist, indem beispielsweise zusätzliche Abstandshalterelemente eingesetzt werden, wie dies auch zuvor erläutert ist, um damit das gewünschte Gesamtdotierstoffprofil zu erhalten. Danach werden geeignete Ausheizprozesse ausgeführt, wie dies auch zuvor erläutert ist, wodurch das endgültige Dotierstoffprofil eingestellt wird, wodurch auch die durch Implantation hervorgerufenen Gitterschäden verringert werden. Somit werden entsprechende Drain- und Sourcegebiete 253 in der Halbleiterschicht 203 gebildet, wobei ein Erweiterungsgebiet 253l des Transistors 250l für eine erhöhte Miller-Kapazität 254 im Vergleich zu den Erweiterungsgebieten 253r des Transistors 250r sorgt. Somit wird auch in diesem Falle eine geringere Schwellwertspannung für den Transistor 250l auf der Grundlage des geneigten Implantationsprozesses 210 erreicht.
-
Es sollte beachtet werden, dass in anderen anschaulichen Ausführungsformen eine Vielzahl unterschiedlicher Schwellwertspannungen erhalten werden kann, indem ein geeignetes Maskierungsschema eingesetzt wird, wie es zuvor beispielsweise auch mit Bezug zu dem Bauelement 100 und den 1j–1l beschrieben ist, wobei für mehrere unterschiedliche Transistoren zumindest unterschiedliche Neigungswinkel eingesetzt werden, möglicherweise in Verbindung mit unterschiedlichen Gesamtkonzentrationen der Erweiterungsgebiete, um die entsprechenden Schwellwertspannungen geeignet einzustellen. Des Weiteren wird in anderen anschaulichen Ausführungsformen der Implantationsprozess 210 mit Prozesstechniken kombiniert, wie sie zuvor beschrieben sind, in denen der Transistor, der die geringste Schwellwertspannung erfordert, zusätzlich mit einer geringeren Abstandshalterbreite versehen wird, wodurch die Effizienz des geneigten Implantationsprozesses 210 weiter verbessert wird. In diesem Falle ist eine moderat gering ausgeprägte Differenz, beispielsweise in der Abstandshalterbreite und/oder dem Neigungswinkel und/oder der Dotierstoffkonzentration in entsprechenden Transistoren in Kombination ausreichend, um einen moderat großen Unterschied der jeweiligen Schwellwertspannungen zu schaffen, wodurch ein effizienter Gesamtmechanismus zum Einstellen unterschiedlicher Schwellwertspannungen bereitgestellt wird, ohne unnötig zur Gesamtprozesskomplexität beizutragen. Das heißt, entsprechende Implantationsmasken können auch als Ätzmasken verwendet werden, wodurch Lithografieschritte vermieden werden. Beispielsweise kann beginnend von dem in 2a gezeigten Halbleiterbauelement 200 der geneigte Implantationsprozess 210 ausgeführt werden und danach kann die Maske 205 als eine Ätzmaske zum Reduzieren der Breite der Abstandshalterstruktur 252 des Transistors 250l verwendet werden, bevor ein gemeinsamer Implantationsprozess nach dem Entfernen der Maske 205 ausgeführt wird, um damit die Erweiterungsgebiete 253r des Transistors 250r zu bilden, wobei auch die Dotierstoffkonzentration des Transistors 250l vergrößert wird.
-
Es gilt also: die vorliegende Erfindung stellt Fertigungstechniken für Halbleiterbauelemente bereit, in denen eine effiziente Einstellung von Schwellwertspannungen erreicht wird, in denen eine Abstandshalterbreite und/oder ein Neigungswinkel des Implantationsprozesses geeignet angepasst werden, um damit unterschiedliche Überlappung und somit Miller-Kapazitätswerte für Transistoren der gleichen Leitfähigkeitsart zu schaffen. Somit wird im Vergleich zu konventionellen Strategien eine moderat geringe Schwellwertspannung erreicht, indem die Miller-Kapazität erhöht wird, was zu einem besseren Transistorleistungsverhalten im Vergleich zu konventionellen Transistoren mit geringer Schwellwertspannung führt, da die universelle Kurve für Transistoren mit geringer Schwellwertspannung, die auf der Grundlage einer höheren Miller-Kapazität erreicht wird, einen geringeren statischen Leckstrom bei einem gegebenen gewünschten Sättigungsstrom zeigt.