[go: up one dir, main page]

JP2010098295A - マトリクス内に集積した多部品装置 - Google Patents

マトリクス内に集積した多部品装置 Download PDF

Info

Publication number
JP2010098295A
JP2010098295A JP2009168270A JP2009168270A JP2010098295A JP 2010098295 A JP2010098295 A JP 2010098295A JP 2009168270 A JP2009168270 A JP 2009168270A JP 2009168270 A JP2009168270 A JP 2009168270A JP 2010098295 A JP2010098295 A JP 2010098295A
Authority
JP
Japan
Prior art keywords
buffer layer
parts
coating material
flank
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009168270A
Other languages
English (en)
Inventor
Jean-Charles Souriau
スリオ ジャン−シャルル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JP2010098295A publication Critical patent/JP2010098295A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W70/614
    • H10P72/74
    • H10W70/093
    • H10W72/0198
    • H10W74/121
    • H10W72/07251
    • H10W72/20
    • H10W90/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/26Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/269Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension including synthetic resin or polymer layer or component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • Y10T428/31551Of polyamidoester [polyurethane, polyisocyanate, polycarbamate, etc.]
    • Y10T428/31645Next to addition polymer from unsaturated monomers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • Y10T428/31678Of metal
    • Y10T428/31692Next to addition polymer from unsaturated monomers

Landscapes

  • Micromachines (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】ウェハにおける制約上のTECの違いによる衝撃を減少させ、製造された装置および接着層の間の接触面(界面)を改良した、ウェハのスケールでのマイクロシステムまたはナノシステムの組立てによる電子装置を提供する。
【解決手段】電子装置は、a)前面8の側部分に現れる部品の活性面、b)部品に対して少なくとも横方向に存在し、いわゆる部品が装置において保持されるのを確実にする、コーティング材3、c)部品の活性面10にはなく、コーティング材3がこの部品4から分離される、絶縁緩衝層6を具える。
【選択図】図3

Description

本発明は、例えばシリコンのような半導体材料から形成される、ウエハのスケールでマイクロシステムまたはナノシステムの組立ての分野に関する。
とくに、一般的に“アバブIC(Above IC)”として既知の、直接回路上にある、受動素子、検出器またはオプトエレクトロニクス部品またはMEMS(微小電気機械システム)またはNEMS(ナノ電気機械システム)の高密度集積技術を必要とする適用に関する。
現在、異種(不均一)集積プロセスは、シリコンウエハ全体でのみ行うことができる。したがって、“アバブIC”プロセスは、マイクロシステムのインテグレーターがウエハを持つことができる分野に制限され、マスクのセットおよび溶解炉でのウエハの製造には莫大な費用がかかってしまう。
また、テレフォニー(電話方式)等の適用に関して、集積回路の活性表面は、システムに必要なすべての要素(受動素子、増幅器、スイッチ、SAW(表面弾性波)またはBAWの部品)を適応させる(収容する)のに十分でなく、これは、とくに、チップの複雑性が増加するときに収率が低くなるという事実からである。したがって、PCB(printed circuit/プリント回路基板)またはセラミックのタイプ(種類、型)の基板上の異なる要素を製造後に組み立てる必要がある。アーキテクチャ(基本設計)は、複雑であることが多く、また、組立体(アセンブルー)および相互接続は、多くの独立した操作(部品の配置およびケーブリング(ケーブル布線))が必要である。
膨大な機能を同じチップ上に集積し、同時に良好な収率を与える別の技術がある。この技術において、ウエハは、支持ウエハ上に設置した別個のチップから再構成し、その後コーティング材でそれを密封し、支持ウエハが除去される、この再構成ウエハは、“アバブIC”型の集積を遂行し、多数のソース(供給源)からもたらされる部品を混合し、そして製造者に利用可能な堆積ツール(depositing tools)に適した形式において組み立てる。また、この技術は、機能的な部品だけを選定することによって、異なる基板上に形成される部品を含む複合デバイスを製造する。
この技術は、この部品の活性面が接着剤上の一時的なスタック(積層)であり、その後コーティングされ、そしてその上を新ルートに切り替えられる(リルートされる)ものとして、1992年に、Chang-Lee Chen(チャン-リーチェン)らによって、“IEEE Transactions On component Hybrids and Manufacturing Technology(IEEEトランスアクションズ・オン・コンポーネント・ハイブリッド・アンド・マニュファクチャリング・テクノロジー)、第15巻第4号、第451−456頁” に明らかにされる、“Bond Wireless Multipchip Packaging Technology for High-Speed Circuits(高速回路のためのボンドワイヤレスのマルチプチップ・パッケージング技術)”と題する論文において、公表された(非特許文献1)。
この種の技術において、これらのプロセスは、文献(特許文献1および特許文献2)に記述され、文献(特許文献3)に記述される技術のように、同様に既知である。文献(特許文献4)において記述される技術は、既にボックス内にある部品に適用するもので、非常に複雑であり、それはこのボックスの一部が接地し、部品との接触が取られなければならないからである。
最後に、他の方法によると、文献(特許文献5)において記述され、図8A〜8Cにおいて概略的に示され、これらの別個のチップは、受入ウエハにおいて存在する空隙107において置かれ、その後、コーティング材で密封され、これらの部品を含む再構成されたウエハを形成する。このようにして示される技術は、接着膜122が存在する支持基板121を利用し、ある意味でその稼動(操作)に必要である。この接着層は、移送(キャリング)ウエハを保持し、その後プロセスステップの間、充填材がまだ置かれず、再構成ウエハの要素の機械的性能を確実にできない間に、活性チップを支持基板上に保持する。
米国特許第5353498号明細書 米国特許第5497033号明細書 仏国特許発明第2857157号明細書 仏国特許発明第2864342号明細書 英国特許第2202673号明細書
このコーティング層は、図8A〜8Cにおいて例示するように、3種の欠陥を持つことがある。
まず、コーティング材が堆積している間、この材料は、接着層に付着できず(図8A)、それどころか、接着層と過度に相互作用することがあり、その結果、混和性となる(図8B)。場合により、これによって、1種の抑制帯域(restraint zone)または複数の抑制帯域113(図8A)または材料103および接着剤122の混合帯域123(図8B)のいずれかが得られる。接着層が収縮する間、混和性または濡れていないこれらの場合には、このコーティング材または部品が引き離され、そしてまた、ウエハ上に大きな制約(significant constraints)が見られ、または、部品の性能が乏しいものとなる。
それらの間の異なる熱膨張係数(TEC)によって、一方では、コーティング材103(TECは10ppm/℃に近く、またはこの値より大きい)で、また他方では、受入ウエハ102および/または部品104の基板(TECはシリコンに対して2.3ppm/℃に近い)であり、それは、温度が変動している間、例えば、コーティング層の硬化(ハードニング)の間に、コーティング層において強い制約の出現を引き起こす(図8C)。これらの制約は、ウエハの変形および破裂さえも引き起こす。それらは、図8Cにおいて帯域110、110´として確認され、そして部品104の周辺上、またはそれらの後面上のいずれでも位置する。
本発明は、これらの問題を解決することを目的とする。
とくに、ウエハにおける制約上のTECの違いによる衝撃を減少させることを目的とする。
本発明の他の目的は、製造された装置および接着層の間の接触面(界面)を改良することである。
(本発明の説明)まず、本発明は電子装置に関し、前面および後面を持ち、少なくとも1種の別個の集積部品を設けられ、この部品の活性面は、前面の側部分に現れ、また、
・部品に対して少なくとも側面に沿って(横方向に)存在し、前記部品が装置において保持されるのを確実にするコーティング材、
・部品の活性面には存在せず、コーティング材が1種の部品または複数の部品から分離される緩衝層
を具える。
2つの隣り合った部品の場合、緩衝層は、部品間の空間を完全に充填することはなく、部品間、または部品の側部分上に存在する緩衝層の部分の間で残った空間は、コーティング材によって占められ(塞がれ)る。
1具体例において、1種または複数の部品は、受入マトリクスにおいて存在する少なくとも1種の空隙に置かれ、1種または複数の空隙は受入マトリクスを通過し、緩衝層は1種または複数の空隙の側腹部(フランク、側面部)上に少なくとも存在する。したがって、緩衝層は、コーティング材を1種もしくは複数の部品から、および受入マトリクスから分離され、そして受入マトリクスの前面には存在しない。それは、1種または複数の空隙の側腹部および部品の側腹部の間の空間を完全に充填することはない。
具体例に関係なく、緩衝層は、制約を制限または吸収(緩和)することができる特性を持ち、それは温度が上昇および/または低下する間、一方はコーティング材で、他方は1種または複数の部品および光学ウエハであるそれらの間に現れる。
2つの異なる先行する各々の装置によると、
・緩衝層は、コーティング材を装置の前面でマスクすることができ、
・コーティング材は、装置の前面で可視的である(見る)ことができ、緩衝層は、部品の側腹部上にのみ存在し、コーティング材および緩衝層は、部品の活性表面にあるか、またはそれに対して後方に傾いて(横たわって)いる。
同様に、本発明は、ウエハ、つまり前記再構成ウエハ内に、少なくとも1種の別個の集積部品を集積する方法(プロセス)に関し、方法では、
a)少なくとも1種の別個の部品は基材(基板)上に配置され、前記支持基材は、
b)その後、緩衝層を、部品の後面および側腹部上に少なくとも堆積し、前記緩衝層は基材と接触した表面上に堆積されない。
c)その後、コーティング材は部品に対して少なくとも横方向に堆積され、この材料は、緩衝層によって覆われた表面上にのみ堆積される。
工程(ステップ)a)は、受入マトリクスを通過する1種もしくはそれより多くの空隙において、1種またはそれより多くの部品を配置することを含むことができる。
工程b)の間に緩衝層の形成を、マトリクスの後面および1種または複数の空隙の側腹部上で少なくとも行い、前記緩衝層は、空隙の側腹部および部品の側腹部の間の空間を完全に充填することはなく、工程c)の完了の際に、コーティング材を受入マトリクスの材料から分離する。
まず、マトリクスを支持基材上に配置することができ、その後、部品を受入マトリクスの1種または複数の空隙において配置する。逆に、マトリクスは、別個の部品を配置した後にだけ置くことができ、1種または複数の空隙は部品を取り囲む。
支持基材は、シリコン、またはガラス、またはアルミナ、または石英から形成することができる。
本発明に従ったプロセスにおいて、接着層は、工程a)に先立って支持基材上に堆積することができ、b)で堆積される緩衝層は、部品によって占められない接着材の少なくとも一部分、1種または複数の部品の後面および側腹部上、および随意的に受入マトリクスの背後部分および空隙の側腹部上に堆積する。
本発明に従ったプロセスにおいて、緩衝層は有利には、接着層に、および1種または複数の部品の後面および補助的側腹部(aux flanks)に付着し、および好ましくは、接着層と混和性でない(非混和性(immiscible)である)。したがって、緩衝層は、接着層の表面上で反応材料が形成されるのを妨げ、その一方支持基材上の異なる要素を維持する。
また、制約の効果を減少させるため、緩衝層は、例えばアバブIC集積プロセスの間またはコーティング材の硬化の間に、再構成ウエハにおいて現れ、有利には、コーティング材のガラス体転移温度より低いガラス体転移温度を持つ。それは制約の影響下で圧縮すると変形する。緩衝層もまた好ましくは、低いヤング率を持ち、その変形を温度の負の変動の間に確実にする。
本発明に従ったプロセスにおいて、緩衝層は、気相において、またはALDによって、またはCVDによって、またはゾルゲルプロセスによって堆積することができる。
本発明に従ったプロセスまたは装置において、1種または複数の部品は、主に、例えばシリコン、AsGa、またはInP、またはガラスから形成される支持基板を持つ。また、各部品は、同じウエハ内に集積した他の部品の寸法または種類と異なる大きさおよび種類であることができ、例として、電子部品の種類、またはMEMSまたはNEMS、またはMOEMSまたはNOEMS、またはバイオ部品、または受動素子、または装置の前面および後面の間で導電性経路(conductive passage)として単に作動する(機能する)部品のものである。
緩衝層は有利には、10nm〜10μmの間の厚さを持つ。これは、PMDA−DAHまたはPMDA EADまたはPMDA ODA、またはポリ−V3D3、または有機鉱物(天然)樹脂またはパリレンCまたはパリレンNまたはパリレンDから形成することができる。
本発明に従ったプロセスまたは装置において、コーティング材は、以下の種類であることができ、エポキシまたはポリウレタンまたはエラストマーまたはシリコンまたはアクリルまたはメタクリル樹脂(メタクリル酸塩)またはポリプロピレンまたは可溶性ガラスまたはシリカ粒子と混合される可溶性ガラスの種類である。
本発明に従ったプロセスまたは装置において、空隙を有する受入マトリクスがある場合、この受入マトリクスは、シリコンまたはAsGAまたはInPから形成することができる。また、このウエハの表面は、電子部品、MEMSまたはNEMS、MOEMSまたはNOEMS、またはバイオ部品、または受動素子を含む1種またはそれよりも多くの半導体部品を含むことができる。
本発明に従う装置の例を示す図である。 本発明に従う装置の例を示す図である。 本発明に従う装置の例を示す図である。 本発明に従う装置の1種を、再構成ウエハの形態において例示する図である。 本発明に従う方法を実行する例の工程を示す図である。 本発明に従う方法を実行する例の工程を示す図である。 本発明に従う方法を実行する例の工程を示す図である。 本発明に従う方法を実行する例の工程を示す図である。 本発明に従う方法を実行する例の工程を示す図である。 本発明に従う方法を実行する例の工程を示す図である。 本発明の範囲内において、緩衝層として提案した材料の特性を挙げた表である。 本発明に従う第2の方法を実行する例の工程を示す図である。 本発明に従う第2の方法を実行する例の工程を示す図である。 本発明に従う第2の方法を実行する例の工程を示す図である。 本発明に従う第2の方法を実行する例の工程を示す図である。 本発明に従う第2の方法を実行する例の工程を示す図である。 本発明に従う第2の方法を実行する例の工程を示す図である。 本発明者によって確認された問題を例示する図である。 本発明者によって確認された問題を例示する図である。 本発明者によって確認された問題を例示する図である。 アバブ−IC処理ラインを通過後、本発明に従って作成される装置の適用の例を示す図である。
本発明の具体例を以下に詳述し、図1から7につき例示するが、図面における異なる要素の参照番号は、異なる図面でも共通である。
本発明に従う第1の装置は断面で図1において例示する。
この装置は、最大で厚さhおよび幅L1の電子部品4および4´を1種またはそれよりも多く含む。これらの部品の活性面は、参照番号10および10´によって指定され、すなわちこれらは、部品の機能性を規定する基本的成分を具現する面であるか、またはその上で前記基本的成分が作成される。これらの面10および10´は、表面8、装置の前記前面と同一平面である。このモードに従う装置は、しかし、他の具体例に従う装置と似て、平面xyにおいて実質的に拡がり、方向zにおいてその厚さhであり、この同じ平面x0yにおいて拡がるその方向に対して小さな平面x0yに垂直であり、厚さhは10μmまたは300μmから数ミリメートル、例えば1mmまたは5mmまで変動し、装置の寸法は平面x0yにおいて、150mmから400mmまで、またはさらによれよりも大きく、とくにガラス練り板(glass slab)のためである。
この装置はまた、部品の側腹部5および5´上ならびに装置の面8上に少なくとも存在する緩衝層6を含む。この例だけでなく以下の例においても、装置の平面x0yにほぼ垂直なこれらの部品の一部分は、部品の側腹部(フランク)と呼ばれる。この緩衝層は、厚さeを持つ。結果的に、1種以上の部品があるとき、厚さeは、2つの部品の間の空間wを完全に充填することがないように選定する。有利には、eは、wで、この空間の幅の0.1倍よりも小さい。
最後に、緩衝層の材料と異なるコーティング材またはカプセル化材3が存在し、部品4および4´および装置の表面8から緩衝層6によって分離する。したがって、表面8または平面x0yの平面と平行な軸に沿った2つの部品の間は、表面8に近い厚さeを除いて、2つの部品が、少なくとも緩衝層の第1部分、コーティング材の層、および緩衝層の第2部分によって分離される。
1種またはそれよりも多くの部品4は、異なる種類のマイクロ電子部品から選ぶことができ、例えば、それぞれは、集積回路、および/またはMEMSまたはNEMSセンサー、および/または光学部品(MOEMSまたはNOEMS)および/またはバイオ成分および/またはスイッチ、および/または装置の2つの面の間で導電性経路として単に作用する部品であることができる。これらの部品は、すべて同じであることができ、または異なることができる(それらはとくに他の部品と異なる厚さを持つことができる)。
その後、面8は、マイクロ電子または“アバブ−IC”型のプロセスによって、以下で説明するように処理することができる。
緩衝層6は、制約を制限または吸収することを許容する特性を持ち、その制約は、一方はコーティング材で、および他方は1種または複数の部品および随意的なウエハであり、温度が上昇または低下する間、それらの間に現れることがある。
したがって、この緩衝層は好ましくは、低いヤング率を持ち、それはコーティング樹脂のものよりも低い。この緩衝層のヤング率は有利には、1.5GPaおよび10GPaの間である。
緩衝層は好ましくは、ガラス体転移温度Tg(6)で、コーティング材3のものTg(3)よりも低いものを持ち、例えば80℃および150℃の間であり(これはパリレンに対するの場合であり)、コーティング材3は、−および特にここで例によって与えられるものである−、概して120℃および220℃のガラス体転移温度を持つ。
例として、緩衝層は、PMDA−DAHまたはPMDA EDAまたはPMDA ODAまたはPMDA−DNBまたはPMDA−PDA、またはポリ−V3D3(これはポリ(1,3,5−トリビニルトリメチルシクロトリシロキサン)である)または有機鉱物樹脂またはパリレンCまたはパリレンNまたはパリレンDから作成することができる。有利には、緩衝層6は、パリレンCまたはパリレンNまたはパリレンDから作成し、これらのものの特性を図6での表において与える。PMDAは1,2,3,5−ベンゼンテトラカルボン酸無水物(tetracarboxylic anhydride)であり、DNBは2,4−ジアミノニトロベンゼンであり、ODAは4,4−オキシジアニリンであり、およびEDAはエチレンジアミンであり、DAHは1,6−ジアミノヘキサンであり、PDAは1,4−フェニレンジアミンであることが思い出される。
コーティング材3は有利には、低い熱膨張係数(TEC)を持ち、すなわち、例えば5ppm/℃および50ppm/℃の間、より一層好ましくは20ppm/℃より低い。
コーティング材3の例は、エポキシ樹脂、ポリウレタン、エラストマー、シリコン材料、アクリル、メタクリル樹脂、ポリプロピレン、または可溶性ガラスである。これらの材料のそれぞれのTECを低くするため、粒子、例えばシリカ、または別の種類の材料とそれを混合するように選択を行い、得られるコーティング材に、電子的および/または熱的および/または機械的な特性を与えることを目的とすることができる。
図2は、本発明の第1の具体化の特定の場合を例示し、ここでこの装置は、隣り合う部品を持たない単独の部品4だけを備える。この特定の場合では、表面8に触れる緩衝層もまた除去されており、材料3の表面9が露出し、厚さの段差(ステップ)eは、表面10および表面9の間に存在する。この装置はさらに、装置の後面に強化支持基材80のスタックを備える。
図3は、本発明の第3の具体化を示し、そこでは異なる別個の部品4,4´および4´´が、厚さhのマトリクス2の内側に作成される1種またはそれよりも多くの空隙7および7´において置かれる。同じ空隙においていくつかの部品を持つことが可能であることに注目される(これは、図3の2つの部品4、4´の場合である)。マトリクス2の前面11は、装置の表面8に触れ、そしてしたがって、それは部品4の面10、10´および10´´とおよそ同じレベル(高さ)である。受入マトリクスは好ましくは、TECが別個の部品のそれと同じまたは近い材料から形成される。それは例えば、シリコンのような半導体材料から作成される。
マトリクス2において、2つの隣り合った空隙7、7´は、部品の幅を表すL、Lによって指定される距離だけ離すことができる。hの寸法についての規模の桁で、LおよびLは以下に与えられる。
図3の具体化において、空隙7の側腹部は、緩衝層6によって覆われ、そこでの厚さeは、2つの部品の間の空間、および空隙7の縁部分(エッジ)および部品の縁部分5、5´または5´´の間の間隔を完全に充填することがないように選定する。有利には、eは、wおよびw´で、それぞれこれらの間隔の幅であるものの0.1倍より小さい。
図4は、図3の種類の、本発明に従う集積装置を例示する。この装置は、受入マトリクス2によって構成される支持基材を備える。複数の部品4、4´、4´´を、このマトリクス中に挿入し、装置の面8の平面において、その活性表面10、10´、10´´が可視的である。異なる部品は、異なる厚さを持つことができ、そしてとくに、マトリクス2の厚さとは異なる。マトリクス2の面11は、空隙7の形成に先立って処理(加工)させることができる。本発明の方法の応用に従って、図4の再構成ウエハはその後、以下に説明するように、“アバブIC”型のプロセスによって処理することができる。
図3および図4の具体化の緩衝層およびコーティング層のための物質の例は、図1および図2と併せて既に上記に与えたものである。
上に記載したすべての例に関して、寸法h、w、e、LおよびLの規模の桁は、以下のものであることができ、
・hは、10μmおよび数mmの間で、例えば5mmのオーダーであることができ、
・wおよびw´は、100μmおよび数mmの間であることができ、これらの値は、例えば1mmのオーダーであり、
・eは、10nmおよび数μmの間で、例えば10μmのオーダーであることができ、
・Lは、100μmおよび数mmの間で、例えば2cmのオーダーであることができ、
・Lは、100μmおよび数mmの間で、例えば2cmのオーダーであることができる。
これらの値は、例であり、そして他の値も、示した範囲を超えて可能である。
図1、2、および3に関連して記載される装置で、部品4、コーティング材3、および緩衝層6を有するものは、作成された後に、種々の処理またはプロセスの対象であることができる。したがって、“アバブIC”型のプロセスは、例として引き合いに出すことができる。“アバブ−IC”型のこれらのプロセスは、装置の面8上および部品の活性面10上、また随意的にはマトリクス2の面11上に作成するのが適切であり、以下の種類であることができ、
・受動素子の薄膜の集積(thin-layer integration)(抵抗および/または容量および/またはインダクタンス)、
・および/または、電気接触(電気接点)の別経路切替え(rerouting)および/もしくは部品4、4´および4´´の間のトラック(行路)および接触の複合体の集合の形成である。この集合は、例として相互接続が形成されるように、金属材料および絶縁体材料のスタックから構成することができる(図3の層30)、
・および/または集積で、部品4の表面10上のもので、光学部品(例えばマイクロレンズ)または相互接続スタッド(留め具)の、例えば、可溶性ボールの成長、またはボールの移入によるもの、または“スタッド・バンプ(Stud Bump)”の製造、またはマイクロ挿入(micro-inserts)の成長、またはウエハ上の部品のハイブリッド形成(ウエハ上のチップ(チップ・オン・ウエハ)である。
これらの同じ処理は、どの装置に対しても遂行することができ、少なくとも1種の部品4、緩衝層6およびコーティング材3とを備え、先に記載した3つの具体化のすべてまたは1部分を組み合わせることによって得ることができる。
本発明に従う方法の例を、図5A〜5Fに関連して今回与えられる。このプロセスの例は、とくに図1および2の装置を生産する。
第1工程は、1種または複数の部品4および4´の、硬い平面の支持体21上への配置であり、それは、例えばシリコン、またはガラスから作成される支持基材、または石英マスクまたはアルミナまたはポリマーのプレート(板)である(図5A)。有利には、この支持基材は、あるTECを持ち、それは部品4のものに近いか、またはさらに同一であり、部品を良好な配置を確実にする(したがって、コーティング材3の硬化の時点での置換(移動)および/または制約を制限する(例えば200℃近くで加熱することによって行われる))。
1種または複数の部品4の配置機材(placement equipment)は、5.10−4radより良好な並行度を有する、マイクロニックの横方向の精度を達成する。面8上のその後の集積の間、これらの値は、概して数十μmのオーダーの幅を持つ活性面上に位置される部品の接続スタッド上の接触を取るのに十分である。
支持体21上の1種または複数の部品の一時的な挙動は好ましくは、支持体上に堆積される接着層22によって生じる(図5A)。この層22は好ましくは、樹脂3の熱的硬化処理のその後の支持体に対して適切である。次いで除去することができる。例えば、これは、旋回物によって堆積される樹脂、またはラミネート接着膜、または感光性のポリマー、またはスプレーであることができる。
これらの部品は次いで、支持体21の方に、または支持体21上に形成される随意の接着層22の方に向き直る活性面10と共に配置される。それらは、支持基材21上または接着層22上に前もって固定されているロッド(棒)またはマーク(印)のために整列されることができる。したがって2つの部品の間に空間Xが存在する。
次いで、厚さeの緩衝層6を、実質均一に堆積する(図5B)。この緩衝層6は、1種または複数の部品4、4´の後面部および側面部5、ならびに支持基材21(または随意の接着層22)を覆う。
この層6は好ましくは、湿潤性および化学的慣性のその質に関して、支持基材21(および/または随意の接着層22)の物質と共に選定する。
有利には、緊張状態における制約を吸収するため、また温度が下がった際に容易に変形させるため、緩衝層は、低いヤング率、有利には1.5GPaおよび10GPaの間を持つ。逆に、アニーリングの間の圧縮における制約を吸収させるため、この緩衝層は好ましくは、コーティング材3のガラス体転移温度Tg(3)よりも低いガラス体転移温度Tg(6)を持つ。Tg(6)は、例えば、80℃および150℃の間であり、コーティング材3は概して120℃および220℃の間のガラス体転移温度を持つ。
この緩衝層6の厚さeは、2つの部品間の空間Xを完全に充填することがないように選定する。例えば、0.1倍のwよりも小さくなるように選定し、wは空間Xの幅を指定する。
この緩衝層6は、ALDによって、またはCVDによって、またはゾルゲルプロセスによって、または気相において堆積することができ、これらのプロセスを、所望の厚さに適合させる。有利には、緩衝層6は、パリレンCまたはパリレンNまたはパリレンDから形成し、その特性は、図6の表において与えられる。
次の工程は、コーティング材3を用い、緩衝層6によって覆われる部品4の間で存在する自由な空間の充填である(図5C)。材料3は、1種または複数の部品から、支持基材から、および随意の接着層から、少なくとも緩衝層6によって分離される。この材料3は、例えば、シリンジ(注射筒)または何かによって、より一層大ざっぱには、型において1滴または大粒の滴群を堆積させることによって、またはスピナーもしくは旋回物による堆積によって、局所的に分配される。2つの部品間のコーティング材の浸透を、次いで真空にすることによって促進させることができる。次いで、このコーティング材3を硬化(キュア)させる(例えば、加熱による)。
その後、後面8´の薄化(Thinning)および研磨を完了させることができる(図5D)。ある一定の部品4についって、または部品4のすべてについて、この薄化(薄くすること)は、部品4の後面上に存在する緩衝層を排除することができる。また、この装置の薄化によって、部品群の一部またはすべての厚さを減少を導くことができる。
その後、この装置を、支持体21から、および随意の接着層22から分離することができる(図5E)。これらは、それらの性質に従って、剥離、化学的エッチング、または支持体21が透明であれば支持体を介して接着層22を日射することによって、これらを除去することができる。一定の場合において、支持体が維持され、とくに、支持基材21(および随意の接着層22)が一定の波長で透明である場合、および1種またはそれよりも多くの部品4が光学的部品である場合である。
支持体21の除去工程の前または後に、装置の後面を、強化支持体80に取り付けて、アセンブリ(組立て体)を強固にすることが実現可能である(図5E)。
次いで、前面8上で、緩衝層6の厚さeの排除を進行させることが可能であり、(図5F)、このようにしてコーティング材3が露出され、とくに、部品4を分離する領域においてである。しかし、緩衝層の材料はまだ、コーティング材3および部品4の側腹部の間の分離を許すように存在することができ、このようにして、材料3および緩衝層6は、1種または複数の部品4の面10に対して厚さの段差eを見せる。
次いで、この装置は、“アバブIC”ステップのためのマイクロエレクトロニクス型の、例えば既に上述した種類のラインに導入することができる。
本発明の第2の具体例に従う方法は、図7A〜7Fに関連して存在する。この方法はとりわけ図3の装置を生産する。
ウエハ1を選定し(図7A)、それは1種または複数の部品のTECに近いTECを持つ材料から形成される。例えば、それは、AsGaまたはバージン(未使用)シリコンから形成され、またはそれは、既に処理されている。このウエハには、とりわけ、ロッドもしくはマーク、および/または部品(例えば薄膜において)および/またはウエハを通過する導電性ホールを配置することが含まれる。
空隙7は、レーザーエッチング、化学的エッチング、または超音波機械加工のような技術によって、このウエハにおいて作成され(図7B)、このようにして、受入マトリクス2が形成される。
次の工程は、空隙7における部品4の配置であり(図7C)、これらの部品4は、先に記載した方法において存在するものと同じ種類であることができる。この効果に対して、受入マトリクス2は、例えば、シリコンまたはガラスから形成される別のウエハ、または石英マスクまたはアルミナのプレートの、硬性で、および平面の支持基材21上に配置することができる。有利には、支持基材は同様に、受入マトリクス2および部品4のTECと近いまたは同一でさえあるTECを持ち、コーティング材3の硬化の時点(例えば200℃近くでの加熱によって遂行される)の置換および/または制約を制限することによって、部品の良好な配置が確実にされる。
支持体21上の部品の、および受入マトリクスの一時的な挙動は、支持体上に堆積される接着層22のためである場合がある(図7C)。この層22は、前述した第1の方法におけるのと同じやり方で選定する。
次いで、これらの部品は、支持体21の方に、または支持体21上に形成される随意の接着層22の方に向き直るそれらの活性面10と共に配置される。空隙における整列は、受入マトリクス2上または、支持基材21上、または接着層22上のいずれかでも、前もって置かれたロッドまたはマークを介して行うことができる。変形として、まずこれらの部品を支持体21上(または接着層22上)に置き、そして次いで配置された部品の周りで受入マトリクス2を置くことが可能である。
2つの部品の間、または部品およびそれらを囲む空隙の側腹部の間に、空間Xおよび残るX´がある。
緩衝層6を次いで、実質均一性を伴って堆積する(図7D)。この緩衝層6は、部品の後面および側部分5、ウエハの後面11´、空隙7の側腹部および支持基材21(または随意の接着層22)を覆う。この緩衝層6は、先に言及したのと同じ基準に応答するように選定し、そしてそれを同じ手段によって堆積する。
この緩衝層6の厚さeは、それが隙間XおよびX´を完全には充填することがないように選定する。この厚さは有利には、0.1倍(少なくとも10倍より小さい)のw´よりも小さく、w´は空間X´の幅を指定し、w´はwで、空間Xの幅と同じオーダーの規模である。
次の工程は、各空隙7において、コーティング材3で自由な空間を充填することであり(図7E)、材料3は、緩衝層6とだけ直接接触して置かれる。この材料は、例えばシリンジまたは何かによって、より一層大ざっぱには、ウエハ上に1滴または大粒の滴群を堆積させることによって局所的に分配される。2つの部品間において、および空隙7においてコーティング樹脂の浸透は、真空にすることによって促進することができる。この充填材3は次いでキュアされる(例えば、加熱によって)。
次に、後面8を研磨すること、および/または支持基材の除去および/または強化基材の付加の工程が、先の具体例におけるのと同様にわれる(図7F)。
図7Fは、支持基材の除去工程の間または後に、装置の前面上に存在する緩衝層の排除が遂行される可能性を例示する。こうして、コーティング材3が露出され、緩衝層の材料は、コーティング材3および空隙7の、および部品4の側腹部の間の分離を許すように、まだ存在する。最後に、材料3および緩衝層6は、受入マトリクスの面11および1種または複数の部品4の面10に対して厚さ段差eを見せる。
次に、このウエハを、“アバブIC”ステップのためにマイクロエレクトロニクス型で、例えば既に上述した種類のものラインに再導入することができる。
先行するプロセスに関連して、受入マトリクスの付加の利点は、部品4の周りに、マイクロ電子部品および/またはMEMS/NEMSの集積を既に完了させることができる表面を存在させることである。このようにして、本発明を実現するこのプロイセスは、多物品装置(multi-component device)を創作するだけでなく、1種または複数の部品を受入マトリクス上で初期に存在する部品の集積と一緒の“アバブIC”型の同時集積を受けることができる“スステム・イン・チィップ”型の装置を創作し、このようにして接続の過剰の厚さが避けられる。
図7Cから7Fまでに明らかであるように、受入マトリクス2の同じ空隙内に集積されるいくつかの部品を持つことができる。
図5Aから5Fまでによって例示されるプロセスは、2つよりも多い部品を集積することができ、そしてまたこのプロセスは、これらの部品の周りの受入マトリクスを利用することがなく、再構成ウエハは、別個の集積部品から構成され、緩衝層は、これらの部品および少なくともコーティング材3によって構成されるマトリクスに対して少なくとも横方向に存在する。
ウエハにおける部品組立体の慣習的技術(“チップ・イン・ウエハ”として既知である技術)に関し、緩衝層の物理的特性のために、本発明に従うプロセスは、ウエハを曲げることができる充填材における制約を最小限にする。また、これらのプロセスは、コーティング材3および接着層の間の混和性および乏しい湿潤性のリスクを排除することによって、このプロセスの産業化を推し進める。
最後に、本発明に従うプロセスは、既に試験され(“ノウン・グッド・ダイ(Known Good Die)”)、同じマトリクス2において異なるソース(供給源)および厚さを持つ部品4を混合する。例えば、マトリクスの2つの面の間で導電性経路として単に作用する部品を集積することができる。
図9は、本発明に従う装置100の使用の場合を例示する。この装置によると、“アバブIC”タイプのプロセスによって堆積される層30の付加があり、この薄層は、電気接触、抵抗の受動素子、インダクタンス、容量タイプ、フィルター、光学的導波管(optic wave guides)などの再分配ラインから構成されることがきる。
少なくとも1種の電子部品40は、再構成ウエハに挿入される部品と同種のものであり、この層30の上に堆積された。この、またはこれらの上側部品40は、可溶性のボールのタイプ45、マイクロ挿入物、スタッドバンプ、ポリマー導体などの接続素子を用いて固定される。

Claims (28)

  1. 電子装置であって、前面および後面を有し、少なくとも1種の個別の集積部品を設けられ、部品の活性面は、装置の前面の側部分に現れており、
    a)コーティング材であり、部品に対して横方向に少なくとも存在し、前記部品が装置において保持されるのを確実にするもの、
    b)絶縁緩衝層であり、部品の活性面にはなく、コーティング材がこの部品から分離されるもの
    を具える、装置。
  2. 部品は、主にシリコン、またはAsGa、またはInPまたはガラスから作成される支持基材を備える、請求項1記載の装置。
  3. コーティング材は、エポキシまたはポリウレタンまたはエラストマーまたはシリコンまたはアクリルまたはメタクリル樹脂(メタクリル酸塩)またはポリプロピレンまたは可溶性ガラスまたは例えばシリカから形成される粒子と混合された可溶性ガラスまたは電気的および/または熱的および/または機械的な特性をこのようにして形成した材料に与える目的を有する若干の他の種類の材料である、請求項1記載の装置。
  4. 緩衝層は10nmおよび10μmの間の厚さを持つ、請求項1記載の装置。
  5. 緩衝層は、PMDA−DAHまたはPMDA EADまたはPMDA ODA、またはポリ−V3D3、または有機鉱物樹脂またはパリレンCまたはパリレンNまたはパリレンDから形成される、請求項1記載の装置。
  6. いくつかの個別の部品を備え、緩衝層は部品間の空間を完全には充填せず、部品間に残る空間はコーティング材によって占められる、請求項1記載の装置。
  7. ・部品は受入マトリクスにおいて存在し、この受入マトリクスを通過する少なくとも1種の空隙において置かれ、
    ・緩衝層は1種の空隙または複数の空隙の側腹部に少なくとも存在し、コーティング材が受入マトリクスの材料から分離され、緩衝層は受入マトリクスの前面には存在せず、前記緩衝層は1種の空隙または複数の空隙の側腹部および部品の側腹部の間の空間を完全には充填せず、残る空間はコーティング材によって占められる
    請求項1記載の装置。
  8. 受入マトリクスは、その表面上で、電子部品、MEMSまたはNEMS、MOEMSまたはNOEMS、バイオ部品、受動素子の中から1種またはそれよりも多くの半導体部品を受け入れるかまたは備える、請求項7記載の装置。
  9. 受入マトリクスは、シリコンまたはAsGA、InPまたはガラスから形成される、請求項7記載の装置。
  10. 装置の後面は、機械的剛性を確実にするために強化基材に固定される、請求項1記載の装置。
  11. 緩衝層は装置の前面上でコーティング材をマスクする、請求項1記載の装置。
  12. コーティング材は装置の前面上で可視的であり、緩衝層は部品の側腹部上にしか存在せず、コーティング材および緩衝層は、段差(ステップ)または厚さの段差を現すか、または部品の活性表面に対して後方に傾く、請求項1記載の装置。
  13. 各部品は、電子部品、またはMEMSまたはNEMS、またはMOEMSまたはNOEMS、またはバイオ部品、または受動素子、または装置の前面および後面の間に導電性経路を形成するための部品である、請求項1記載の装置。
  14. 少なくとも1種の個別の部品をウエハにおいて集積するための方法であって、前記の再構成ウエハは、
    a)少なくとも1種の個別の部品が支持基材上に配置され、前記支持基材は、
    b)緩衝層が部品の後面および側腹部上に少なくとも堆積され、前記緩衝層は基材と接触する部品の表面上には堆積せず、
    c)コーティング材が部品に対して横方向に少なくとも堆積され、この材料は、緩衝層によって覆われた表面上に堆積される
    方法。
  15. 支持基材は、シリコン、またはガラス、またはアルミナ、または石英、またはポリマーから形成される、請求項14記載の方法。
  16. 接着層は工程a)に先立って支持基材上に堆積され、b)において堆積される緩衝層は部品によって占められない接着材料の少なくとも1部分上に堆積され、および部品の後面および側腹部上に堆積される、請求項14記載の方法。
  17. 緩衝層は接着層と非混和性である、請求項16記載の方法。
  18. 緩衝層は1種の部品または複数の部品の後面および側腹部上に付着する、請求項16記載の方法。
  19. 緩衝層は、気相において、または、ALDによって、またはCVDによって、またはゾルゲル法によって堆積される、請求項14記載の方法。
  20. いくつかの部品が配置され、工程b)で堆積される緩衝層は部品間で空間を完全には充填せず、残りの空間はコーティング材によって占められる、請求項14記載の方法。
  21. ・工程a)は、受入マトリクスを通過する1種またはそれよりも多くの空隙において、1種またはそれよりも多くの部品を配置することを含み、
    ・および、工程b)は、マトリクスの後面および1種の空隙または複数の空隙の側腹部上に少なくとも緩衝層を形成することを含み、空隙の側腹部および部品の側腹部の間で空間を完全には充填せずに、また、工程c)の完了の際、コーティング材を受入マトリクスの材料から分離する
    請求項14記載の方法。
  22. ウエハはまず支持基材上に配置され、次いで部品は受入マトリクスの1種の空隙または複数の空隙において配置される、請求項21記載の方法。
  23. ウエハは個別の部品を配置した後にのみ設置され、1種の空隙または複数の空隙は部品を囲む、請求項21記載の方法。
  24. さらに、ウエハの後面を薄くする工程を含む、請求項21記載の方法。
  25. さらに、機械的性能を確実にするために役立つ強化基材の後面上への接着工程を含む、請求項24記載の方法。
  26. さらに、それらの性質に従い、剥離によって、または化学的エッチングによって、または日射によって、または研磨によって、支持基材の、および随意の接着層の除去工程を含み、再構成ウエハの、表面、前記前面(8)を露出させる、請求項14記載の方法。
  27. さらに、再構成ウエハの前面上に存在する緩衝層の少なくとも1部分を除去する工程を含み、コーティング材はむき出しにされ、そして段差が示され、または1種または複数の部品に対して後方に傾き、緩衝層は1種または複数の部品の側腹部の少なくとも1部分上にまだある、請求項26記載の方法。
  28. 緩衝層は、PMDA−DAHまたはPMDA EADまたはPMDA ODAまたはPMDA DNBまたはPMDA PDA、またはポリ−V3D3、または有機鉱物樹脂またはパリレンCまたはパリレンNまたはパリレンDから形成される、請求項14記載の方法。
JP2009168270A 2008-07-21 2009-07-16 マトリクス内に集積した多部品装置 Pending JP2010098295A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0854944A FR2934082B1 (fr) 2008-07-21 2008-07-21 Dispositif multi composants integres dans une matrice

Publications (1)

Publication Number Publication Date
JP2010098295A true JP2010098295A (ja) 2010-04-30

Family

ID=40506434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009168270A Pending JP2010098295A (ja) 2008-07-21 2009-07-16 マトリクス内に集積した多部品装置

Country Status (4)

Country Link
US (1) US8466568B2 (ja)
EP (1) EP2148366B1 (ja)
JP (1) JP2010098295A (ja)
FR (1) FR2934082B1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2917234B1 (fr) * 2007-06-07 2009-11-06 Commissariat Energie Atomique Dispositif multi composants integres dans une matrice semi-conductrice.
FR2947948B1 (fr) * 2009-07-09 2012-03-09 Commissariat Energie Atomique Plaquette poignee presentant des fenetres de visualisation
US8772087B2 (en) * 2009-10-22 2014-07-08 Infineon Technologies Ag Method and apparatus for semiconductor device fabrication using a reconstituted wafer
US8900663B2 (en) 2009-12-28 2014-12-02 Gvd Corporation Methods for coating articles
FR2974942B1 (fr) * 2011-05-06 2016-07-29 3D Plus Procede de fabrication de plaques reconstituees avec maintien des puces pendant leur encapsulation
US9202963B2 (en) 2012-11-21 2015-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Dual-side illumination image sensor chips and methods for forming the same
US9530762B2 (en) 2014-01-10 2016-12-27 Taiwan Semiconductor Manufacturing Company Limited Semiconductor package, semiconductor device and method of forming the same
CN107078087A (zh) * 2014-04-22 2017-08-18 美国思睿逻辑有限公司 用于承载单个设备封装的系统和方法
KR102542796B1 (ko) * 2017-01-20 2023-06-14 미쓰이 가가쿠 토세로 가부시키가이샤 점착성 필름 및 전자 장치의 제조 방법
FR3084204B1 (fr) 2018-07-18 2021-05-14 Commissariat Energie Atomique Procede d'integration de structures dans un support et dispositif associe
GB2582388A (en) * 2019-03-22 2020-09-23 Cirrus Logic Int Semiconductor Ltd Composite structures
GB2582383A (en) * 2019-03-22 2020-09-23 Cirrus Logic Int Semiconductor Ltd Semiconductor structures

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4322980A (en) 1979-11-08 1982-04-06 Hitachi, Ltd. Semiconductor pressure sensor having plural pressure sensitive diaphragms and method
JPS59188947A (ja) * 1983-04-11 1984-10-26 Matsushita Electronics Corp 樹脂封止形半導体装置の製造方法
DE3572421D1 (en) 1984-02-17 1989-09-21 American Telephone & Telegraph Integrated circuit chip assembly
US6379998B1 (en) 1986-03-12 2002-04-30 Hitachi, Ltd. Semiconductor device and method for fabricating the same
US4958216A (en) 1987-03-23 1990-09-18 Kyocera Corporation Package for housing semiconductor elements
GB2202673B (en) 1987-03-26 1990-11-14 Haroon Ahmed The semi-conductor fabrication
GB2224600B (en) 1988-10-29 1992-03-18 Stc Plc Circuit assembly
US5353498A (en) 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5353195A (en) * 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
US5904502A (en) 1997-09-04 1999-05-18 International Business Machines Corporation Multiple 3-dimensional semiconductor device processing method and apparatus
US6224711B1 (en) * 1998-08-25 2001-05-01 International Business Machines Corporation Assembly process for flip chip package having a low stress chip and resulting structure
SE515032C2 (sv) 1998-09-09 2001-06-05 Ericsson Telefon Ab L M Elektronikanordning innefattande en komponentbärare samt dylik komponentbärare och en metod för framställning av anordningen
DE19907295C1 (de) * 1999-02-22 2001-02-08 Univ Dresden Tech Verfahren zur Montage elektronischer und/oder optischer Bauelemente und Baugruppen auf der Rückseite einseitig bestückter flexibler Leiterplatten
US6982478B2 (en) 1999-03-26 2006-01-03 Oki Electric Industry Co., Ltd. Semiconductor device and method of fabricating the same
JP2001024312A (ja) * 1999-07-13 2001-01-26 Taiyo Yuden Co Ltd 電子装置の製造方法及び電子装置並びに樹脂充填方法
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
CN1449583A (zh) * 2000-07-25 2003-10-15 Ssi株式会社 塑料封装基底、气腔型封装及其制造方法
US6706553B2 (en) * 2001-03-26 2004-03-16 Intel Corporation Dispensing process for fabrication of microelectronic packages
JP2002368028A (ja) * 2001-06-13 2002-12-20 Nec Corp 半導体パッケージ及びその製造方法
TWI270968B (en) * 2002-04-11 2007-01-11 Koninkl Philips Electronics Nv Electronic device and method of manufacturing same
DE10239866B3 (de) * 2002-08-29 2004-04-08 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
JP4057589B2 (ja) * 2003-03-25 2008-03-05 富士通株式会社 電子部品搭載基板の製造方法
SG143932A1 (en) * 2003-05-30 2008-07-29 Micron Technology Inc Packaged microelectronic devices and methods of packaging microelectronic devices
WO2004112136A1 (en) 2003-06-12 2004-12-23 Koninklijke Philips Electronics N.V. Electronic device
FR2857157B1 (fr) 2003-07-01 2005-09-23 3D Plus Sa Procede d'interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant
FR2864342B1 (fr) 2003-12-19 2006-03-03 3D Plus Sa Procede d'interconnexion de composants electroniques sans apport de brasure et dispositif electronique obtenu par un tel procede
DE102004010956B9 (de) 2004-03-03 2010-08-05 Infineon Technologies Ag Halbleiterbauteil mit einem dünnen Halbleiterchip und einem steifen Verdrahtungssubstrat sowie Verfahren zur Herstellung und Weiterverarbeitung von dünnen Halbleiterchips
TWI256095B (en) * 2004-03-11 2006-06-01 Siliconware Precision Industries Co Ltd Wafer level semiconductor package with build-up layer and process for fabricating the same
JP4381860B2 (ja) 2004-03-24 2009-12-09 日東電工株式会社 補強半導体ウエハに固定された補強板の分離方法およびその装置
TWI271807B (en) * 2005-03-29 2007-01-21 Phoenix Prec Technology Corp Chip embedded package structure and fabrication method thereof
DE102005024431B4 (de) 2005-05-24 2009-08-06 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterbauteilen unter Verwendung einer Trägerplatte mit doppelseitig klebender Klebstofffolie
US7768113B2 (en) 2005-05-26 2010-08-03 Volkan Ozguz Stackable tier structure comprising prefabricated high density feedthrough
US7176567B2 (en) * 2005-07-06 2007-02-13 Advanced Chip Engineering Technology Inc. Semiconductor device protective structure and method for fabricating the same
TWI283462B (en) * 2005-09-27 2007-07-01 Via Tech Inc Bumpless chip package and fabricating process thereof
US20070080458A1 (en) * 2005-10-11 2007-04-12 Tsuyoshi Ogawa Hybrid module and method of manufacturing the same
JP5164362B2 (ja) * 2005-11-02 2013-03-21 キヤノン株式会社 半導体内臓基板およびその製造方法
US20080142946A1 (en) * 2006-12-13 2008-06-19 Advanced Chip Engineering Technology Inc. Wafer level package with good cte performance
US7906860B2 (en) * 2007-10-26 2011-03-15 Infineon Technologies Ag Semiconductor device

Also Published As

Publication number Publication date
US20100047567A1 (en) 2010-02-25
US8466568B2 (en) 2013-06-18
FR2934082B1 (fr) 2011-05-27
EP2148366B1 (fr) 2019-05-01
FR2934082A1 (fr) 2010-01-22
EP2148366A1 (fr) 2010-01-27

Similar Documents

Publication Publication Date Title
JP2010098295A (ja) マトリクス内に集積した多部品装置
US8409971B2 (en) Integrated multicomponent device in a semiconducting die
US8567051B2 (en) Process for the vertical interconnection of 3D electronic modules by vias
TWI533412B (zh) 半導體元件封裝結構及其形成方法
CN101409241B (zh) 半导体芯片封装、半导体芯片组件和制造器件的方法
TWI417995B (zh) 具有晶粒埋入式以及雙面覆蓋重增層之基板結構及其方法
US5637536A (en) Method for interconnecting semiconductor chips in three dimensions, and component resulting therefrom
CN100580869C (zh) 基板处理方法和半导体装置的制造方法
CN101971326B (zh) 集成电路管芯封装的电磁屏蔽形成
US20110309473A1 (en) Chip package with die and substrate
JP5227019B2 (ja) カプセル封入された電気構成素子およびその製造方法
CN101202253A (zh) 具有良好热膨胀系数效能的圆片级封装及其方法
WO2005119776A1 (ja) 三次元積層構造を持つ半導体装置及びその製造方法
KR20040047902A (ko) 반도체 장치 및 그 제조방법
TW200908249A (en) Structure of semiconductor device package and the method of the same
CN101211945A (zh) 具晶粒接收通孔的半导体影像元件封装结构及其方法
TW201205759A (en) Microelectronic elements having metallic pads overlying vias
CN107622957B (zh) 双面SiP的三维封装结构的制造方法
JP7501133B2 (ja) 半導体装置の製造方法
KR20250163417A (ko) 멀티칩 능동/수동 기판에 광자 다이/모듈을 부착하기 위한 공동-패키징 어셈블리 및 방법
US8327532B2 (en) Method for releasing a microelectronic assembly from a carrier substrate
CN100397629C (zh) 半导体器件及其制造方法
WO2007037106A1 (ja) 三次元積層構造を持つ集積回路装置の製造方法
CN114203689B (zh) 一种扇出式封装方法及封装结构
US20080029865A1 (en) Electronic Device and Method For Producing the Same