[go: up one dir, main page]

CN101211945A - 具晶粒接收通孔的半导体影像元件封装结构及其方法 - Google Patents

具晶粒接收通孔的半导体影像元件封装结构及其方法 Download PDF

Info

Publication number
CN101211945A
CN101211945A CNA2007103008344A CN200710300834A CN101211945A CN 101211945 A CN101211945 A CN 101211945A CN A2007103008344 A CNA2007103008344 A CN A2007103008344A CN 200710300834 A CN200710300834 A CN 200710300834A CN 101211945 A CN101211945 A CN 101211945A
Authority
CN
China
Prior art keywords
substrate
crystal grain
die
layer
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007103008344A
Other languages
English (en)
Inventor
杨文焜
张瑞贤
王东传
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Chip Engineering Technology Inc
Original Assignee
Advanced Chip Engineering Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Chip Engineering Technology Inc filed Critical Advanced Chip Engineering Technology Inc
Publication of CN101211945A publication Critical patent/CN101211945A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/024—Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses
    • H10W70/093—
    • H10W70/60—
    • H10W70/682—
    • H10W70/685—
    • H10W72/0198—
    • H10W72/241—
    • H10W72/9413—
    • H10W90/00—

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明揭露一种具晶粒接收通孔的半导体影像元件封装结构及其方法，所述的封装结构包含，基板，其具有晶粒接收通孔、连接通孔结构及第一接触垫；晶粒，其具有微透镜区域且配置于晶粒接收通孔内；透明盖，其覆盖微透镜区域；周围材料，其形成于晶粒下方且填充于晶粒与晶粒接收通孔侧壁间的间隔内；介电层，其形成于晶粒及基板上；重分布层(RDL)，其形成于介电层上且耦合至第一接触垫；保护层，其形成于重分布层上；以及第二接触垫，其形成于基板的下表面且于连接通孔结构的下方。本发明提供的扩散型晶圆级封装(FO－WLP)结构具有良好热膨胀系数(CTE)表现及锐减的尺寸，且亦提供较佳的电路板级温度循环测试可靠度。

Description

具晶粒接收通孔的半导体影像元件封装结构及其方法
技术领域
本发明是有关于具晶粒接收通孔的半导体影像元件封装结构及其方法，特定而言是有关于具有形成于基板内的晶粒接收通孔及互连通孔的扩散型晶圆级封装。
背景技术
于半导体元件的领域中，元件的密度持续增加且元件的尺寸持续缩小。为配合上述情况，如此高密度元件中封装或互连技术的需求亦日益增加。传统上，覆晶封装(flip-chip)附着方法中焊锡凸块阵列形成于晶粒的表面。焊锡凸块的形成可利用焊锡复合材料通过防焊层(solder mask)而予以施行，以用于产生期望的焊锡凸块形态。晶片封装的功能包含功率分配、信号分配、散热、保护及支撑等。当半导体变为更加复杂，传统封装技术例如导线架封装、软性封装、刚性封装技术已无法满足欲产生具较高密度元件的较小晶片的需求。
此外，因传统封装技术必须将晶圆上的晶粒(die)分割成各别的晶粒且接着分别封装所述的晶粒，故此类技术对于制造程序而言很耗时。因晶片封装技术大为受到集成电路发展的影响，故当电子装置的尺寸变为高要求时，封装技术也是如此。由于上述的理由，封装技术的趋势朝向现今的锡球阵列(BGA)、覆晶封装(覆晶锡球阵列(FC-BGA))、晶片尺寸封装(CSP)、晶圆级封装(WLP)。晶圆级封装(WLP)被了解为晶圆上整体封装、所有互连及其他程序步骤于单一化成晶粒之前施行。一般而言，于完成所有组装程序或封装程序之后，独立的半导体封装与具数个半导体晶粒的晶圆分开。所述的晶圆级封装具有极小的尺寸并结合极佳的电子特性。
晶圆级封装(WLP)技术为高级封装技术，借其晶粒于晶圆上予以制造及测试，且接着借切割而单一化以用于在表面粘着生产线中组装。因晶圆级封装技术利用整个晶圆作为目标，而非利用单一晶片或晶粒，因此于进行刻划程序之前，封装及测试皆已完成。此外，晶圆级封装(WLP)为如此之高级的技术，因此线接合、晶粒粘着及底部填充的程序可予以忽略。借利用晶圆级封装技术，可减少成本及制造时间且晶圆级封装的结果结构可相当于晶粒，故此技术可满足电子装置的微型化需求。
虽晶圆级封装技术具有上述优点，然而仍存在一些影响晶圆级封装技术的接受度的问题。例如，晶圆级封装结构与主机板(PCB)的材料间的热膨胀系数(CTE)差异(不匹配)变为另一造成结构的机械不稳定的关键因素。美国第6,271,469号专利所揭露的封装结构受困于热膨胀系数(CTE)不匹配的问题。其由于现有技术利用以塑模材料封装的硅晶粒。如此领域的技艺者所熟知，硅材料的热膨胀系数为2.3，但塑模材料的热膨胀系数约为40至80。由于塑模材料及介电层材料的固化温度(curing temperature)较高，此配置会造成程序期间晶片位置被偏移，因此互连焊垫将会偏移，而产生产量及效能问题。于温度循环期间欲回复至原本位置相当困难(因为固化温度接近或超过玻璃化转变温度(Tg)时环氧树脂的特性)。也就是现有的结构封装不能以较大尺寸加工，且会造成较高制造成本。
再者，关于利用直接形成于基板上表面的晶粒的技术，如此领域的技术人员所熟知，半导体晶粒上的焊垫通过牵涉到重分布层(RDL)的重分布程序予以重分布进入数个区域阵列形的金属垫。积层将会增加封装尺寸。因此，封装的厚度会增加，可能与减少晶片尺寸的需求相抵触。
此外，现有技术受困于用以形成“面板型”封装的复杂程序。其需要塑模工具以用于封装及注入塑模材料。由于材料热固化后形成的变形，故无法控制晶粒与材料的表面于同一平面上，因此可能需要利用化学机械研磨(CMP)程序以刨光不平坦的表面，而成本遂增加。
本发明提供的扩散型晶圆级封装(FO-WLP)结构具有良好热膨胀系数(CTE)表现及锐减的尺寸，且亦提供较佳的电路板级温度循环测试可靠度。
发明内容
本发明的一目的为提供具绝佳热膨胀系数表现及锐减尺寸的扩散型晶圆级封装。
本发明的另一目的为提供具有内含晶粒接收通孔的基板的扩散型晶圆级封装，以改善可靠度及减小元件尺寸。
本发明揭露一封装结构，包含基板，其具有晶粒接收通孔、连接通孔结构及第一接触垫；晶粒，其具有微透镜区域且配置于晶粒接收通孔内；透明盖，其覆盖微透镜区域；周围材料，其形成于晶粒下方且填充于晶粒与晶粒接收通孔侧壁间的间隔内；介电层，其形成于晶粒及基板上；重分布层(RDL)，其形成于介电层上且耦合至第一接触垫；保护层，其形成于重分布层上；以及第二接触垫，其形成于基板的下表面且于连接通孔结构的下方。
基板的材料包含耐高温玻璃纤维板(FR5)、玻璃纤维板(FR4)、双马来酰亚胺三嗪树脂(BT)、硅、印刷电路板(PCB)材料、玻璃或陶瓷。另外，基板的材料包含合金或金属。基板的热膨胀系数(CTE)最好接近主机板(PCB)的热膨胀系数，约为16至20。介电层的材料包含弹性介电材料、感光材料、含硅型介电材料、硅氧烷聚合物(SINR)、聚亚酰胺(PI)或硅树脂。
本发明提供的扩散型晶圆级封装(FO-WLP)结构具有良好热膨胀系数(CTE)表现及锐减的尺寸，且亦提供较佳的电路板级温度循环测试可靠度。
附图说明
图1A为本发明说明扩散型晶圆级封装结构(平面闸格阵列(LGA)型)的横切面示意图。
图1B为本发明说明微透镜结构的横切面示意图。
图2为本发明说明扩散型晶圆级封装结构(锡球阵列(BGA)型)的横切面示意图。
图3为本发明说明基板的横切面示意图。
图4为本发明说明基板及玻璃载板的结合的横切面示意图。
图5为本发明的基板的俯视图。
图6为本发明说明互补型金属氧化物半导体影像感测器(CIS)模块的横切面示意图。
具体实施方式
本发明将以较佳实施例及所附图式加以详细叙述。然而，此领域的技艺者将得以领会，本发明的较佳实施例是为说明而叙述，而非用以限制本发明的权利要求范围。除此处明确叙述的较佳实施例之外，本发明可广泛实行于其他实施例，且本发明的范围除权利要求书所明定之外不特别受限。
本发明揭露扩散型晶圆级封装结构，其利用具有形成其上的预定终端接触金属垫3及形成其内的预形成通孔4的基板2。晶粒配置于基板的晶粒接收通孔内且附着于核心粘胶材料。例如，弹性核心粘胶材料充填入晶粒边缘与基板的晶粒接收通孔侧壁间的间隔内或于晶粒下方。感光材料涂布于晶粒及预形成基板上(包含核心粘胶区域)。感光材料最好以弹性材料形成。
图1A为根据本发明的一实施例说明扩散型晶圆级封装(FO-WLP)的横切面示意图。如图1A所示，扩散型晶圆级封装(FO-WLP)结构包含基板2，其具有第一终端接触导电垫3(用于有机基板)及形成其内的晶粒接收通孔4以接收晶粒6。晶粒接收通孔4从基板的上表面形成穿透基板至其下表面。通孔4预先形成于基板2内。核心粘胶材料21印刷或涂布于晶粒6的下表面下方，借此密封晶粒6。核心粘胶材料21亦充填入晶粒边缘6与通孔4侧壁间的间隔(空隙)内。导电(金属)层24涂布于晶粒接收通孔4的侧壁上。
晶粒6配置于基板2内的晶粒接收通孔4内。如此领域的技术人员所熟知，接触垫(接合垫)10形成于晶粒6上。感光层或介电层12形成于晶粒6及基板2的上表面上。数个开孔通过光刻蚀刻程序或曝光及显影程序形成于介电层12内。数个开孔分别对准于接触垫(或输出入焊垫)10及基板上表面上的第一终端接触导电垫3。重分布层(RDL)14，亦称为导线14，借由移除形成于介电层12上的选定部分金属层而予以形成于介电层12上，其中重分布层(RDL)14通过输出入焊垫10及第一终端接触导电垫3与晶粒6保持电性连接。基板2还包含形成于基板2内的连接通孔22。第一终端接触金属垫3形成于连接通孔22上。导电材料充填入连接通孔22以用于电性连接。第二终端接触导电垫18设置于基板2的下表面且于连接通孔22下方，借此通过连接通孔22连接至基板的第一终端接触导电垫3。切割线28定义于封装单元之间以用于分离每一单元，切割线28上可选择性没有介电层。保护层26用以覆盖重分布层14。
此领域的技术人员应注意，晶粒6包含形成于其上的微透镜区域60。请参照图1B，微透镜区域60具有形成于其上的保护层62。
由于介电层12具有弹性特性，故介电层12及核心粘胶材料21可作用为缓冲区域，其吸收温度循环期间晶粒6与基板2间的热机械应力。上述结构是构成平面闸格阵列(LGA)型封装。
一替代性实施例可参阅图2，导电球20形成于第二终端接触导电垫18上。此类型称为锡球阵列(BGA)型。其他部分类似于图1A，故省略详细叙述。终端垫18可作用为此实施例中锡球阵列(BGA)结构下的球底层金属(UBM)。数个接触导电垫3形成于基板2的上表面且于重分布层14下方。
基板2的材料最好为有机基板，例如具已定义通孔的环氧型耐高温玻璃纤维板(FR5)、双马来酰亚胺三嗪树脂(BT)、印刷电路板(PCB)或具预蚀刻电路的铜金属。其热膨胀系数最好与主机板(PCB)的热膨胀系数相同。具高玻璃化转变温度(Tg)的有机基板最好为环氧型耐高温玻璃纤维板(FR5)或双马来酰亚胺三嗪树脂(BT)型基板。亦可利用铜金属(热膨胀系数约为16)。玻璃、陶瓷或硅亦可用作为基板。弹性核心粘胶材料由硅胶弹性材料所形成。
因环氧型有机基板(耐高温玻璃纤维板(FR5)/双马来酰亚胺三嗪树脂(BT))的热膨胀系数(X/Y方向)约为16，而利用玻璃材料作为晶片重分布的工具其热膨胀系数约为5至8，故耐高温玻璃纤维板(FR5)/双马来酰亚胺三嗪树脂(BT)于温度循环(所述的温度接近玻璃化转变温度(Tg))后无法回复至原本位置，而于需要数个高温程序例如介电层及核心粘胶固化等程序的晶圆级封装(WLP)程序期间造成板型中晶粒的偏移。
基板可为圆形例如晶圆型，其半径可为200毫米、300毫米或以上。基板亦可为矩形例如面板型。基板2预先形成晶粒接收通孔4。切割线28定义于封装单元之间以用于分离每一单元。请参照图3，其显示基板2包含数个预形成的晶粒接收通孔4及连接通孔22。导电材料充填入连接通孔22，借此构成连接通孔结构。
本发明的一实施例中，介电层12最好为弹性介电材料，其以含硅介电型材料组成，包含硅氧烷聚合物(SINR)、道康宁(Dow Corning)WL5000系列及其结合。另一实施例中，介电层由包含聚亚酰胺(PI)或硅树脂的材料所组成。其最好为感光层以简化制造工艺。
本发明的一实施例中，弹性介电层为一种具有大于100(ppm/℃)的热膨胀系数、约40％的伸长率(最好30％至50％)及介于塑胶及橡胶之间的硬度的材料。弹性介电层12的厚度取决于在温度循环测试期间累积于重分布层/介电层介面内的应力。
图4说明工具40例如玻璃载板及基板2。粘胶材料42例如紫外光(UV)固化型材料形成于工具40的周围区域上。一实施例中，工具40可由面板形玻璃构成。如图4所示，连接通孔结构将不会形成于基板的边缘上。图4的下部说明所述的工具与基板的结合。面板型封装将与玻璃载板粘结，而所述的玻璃载板将会于程序期间粘附且支撑面板型封装。
图5说明具有晶粒接收通孔4的基板的俯视图。基板的边缘区域50没有晶粒接收通孔，其用以于晶圆级封装(WLP)程序期间粘附至玻璃载板。于晶圆级封装(WLP)程序完成之后，基板2将沿着虚线从玻璃载板上切割开，意指虚线以内的内部区域将经过切割程序的处理以用于封装分离。
请参照图6，上述元件封装可整合入互补型金属氧化物半导体影像感测器(CIS)模块，其于具导线74的印刷电路板(PCB)72上方具有透镜支架70。连接器76形成于印刷电路板72的一端。印刷电路板72最好包含可挠性印刷电路板(FPC)。元件封装100利用表面粘着技术(SMT)程序通过经焊锡接合(糊状或球状)于可挠性印刷电路板(FPC)上及透镜支架70内的接触金属垫75而形成于印刷电路板72上。透镜78形成于支架70的顶端，且红外线滤镜(IR filter)82设置于透镜支架70内且于元件100与透镜78之间。至少一被动元件80可形成于可挠性印刷电路板(FPC)上且于透镜支架70之内或之外。
硅晶粒(热膨胀系数(CTE)约为2.3)封装于元件封装内。耐高温玻璃纤维板(FR5)或双马来酰亚胺三嗪树脂(BT)等有机环氧型材料(热膨胀系数(CTE)约为16)用作为基板，且其热膨胀系数与印刷电路板(PCB)或主机板(Mother Board)相同。晶粒与基板间的间隔(空隙)以填充材料(最好为弹性核心粘胶)充填，以吸收热膨胀系数不匹配(晶粒与环氧型耐高温玻璃纤维板(FR5)/双马来酰亚胺三嗪树脂(BT)之间)所造成的热机械应力。再者，介电层12包含弹性材料以吸收晶粒垫与印刷电路板(PCB)间的应力。重分布层(RDL)的金属为铜或金材料且其热膨胀系数约为16，与印刷电路板(PCB)及有机基板相同，而接触凸块的凸块底层金属(UBM)设置于基板的终端接触金属垫18下方。印刷电路板(PCB)的金属焊垫为铜组成金属，铜的热膨胀系数约为16，与印刷电路板(PCB)的热膨胀系数相匹配。从以上所述，本发明可提供绝佳的热膨胀系数(于X/Y方向充分匹配)解决方案以用于晶圆级封装(WLP)。
积层下方(印刷电路板(PCB)及基板)热膨胀系数匹配问题可明显由本发明所解决，亦可提供较佳可靠度(电路板级测试期间基板上的终端垫(焊锡球/凸块)得于X/Y方向上无热应力)，且弹性介电层用以吸收Z方向的应力。晶片边缘与基板的通孔侧壁间的间隔(空隙)可用以填充弹性介电材料以吸收机械/热应力。
本发明的一实施例中，重分布层的材料包含钛/铜/金合金或钛/铜/镍/金合金，其厚度于2微米至15微米之间。钛/铜合金借由溅镀技术形成作为种子金属层，且铜/金或铜/镍/金合金借由电镀技术形成。利用电镀程序形成重分布层可使重分布层具有足够的厚度及较佳的机械特性以抵抗温度循环期间的热膨胀系数不匹配。金属垫可为铝或铜或其结合。若扩散型晶圆级封装(FO-WLP)结构利用硅氧烷聚合物(SINR)作为弹性介电层且利用铜作为重分布层的金属，根据未图示于此的应力分析，累积于重分布层/介电层介面内的应力则会降低。
如图1A及图2所示，重分布层(RDL)从晶粒扩散出且朝第二终端垫向下连通。与先前技术不同，晶粒6由基板内预形成的晶粒接收通孔所接收，借此减少封装厚度。先前技术违反减少晶粒封装厚度的规则。本发明的封装将较先前技术为薄。此外，基板于封装之前预先备妥。晶粒接收通孔4预先定义。因此，生产率将较以前得到大幅改善。本发明揭露具有减小的厚度及良好的热膨胀系数匹配表现的扩散型晶圆级封装。
本发明包含预备一基板(最好为有机基板如玻璃纤维板(FR4)/耐高温玻璃纤维板(FR5)/双马来酰亚胺三嗪树脂(BT))，且接触金属垫形成于其顶部表面上。晶粒接收通孔系以每一侧约大于晶粒尺寸100微米的尺寸形成。其深度与晶粒厚度约相同(或约大于晶粒厚度25微米)。
具保护层的微透镜形成于经处理的硅晶圆上，其可借由避免粒子污染而改善扩散型晶圆级封装(FO-WLP)程序期间的产量。接续的步骤为借由晶背薄化将晶圆磨薄至期望厚度。晶圆接着引至切割程序以分离晶粒。
其后，本发明的程序包含提供晶粒重分布(对准)工具，其具有形成其上的对准图型。接着，图样化粘着剂予以印刷于工具上(用以黏附晶粒的表面)，接续为利用具覆晶功能的取放精密对准系统以重分布期望晶粒于工具上使其具期望的间距。图样化粘着剂将粘着晶片(于主动面侧)于工具上。之后，基板(具晶粒接收通孔)结合于工具且接着印刷弹性核心粘胶材料于晶粒与基板(耐高温玻璃纤维板(FR5)/双马来酰亚胺三嗪树脂(BT))内通孔侧壁间的间隔(空隙)内以及于晶粒背侧。最好保持核心粘胶材料及基板的表面于同一平面上。接着，利用固化程序以固化核心粘胶材料以及利用紫外光固化程序结合玻璃载板。板结合剂用以结合基座至基板及晶粒背侧上。亦可施行真空结合，接着从面板型晶圆分离所述的工具。
一旦晶粒重分布于基板(板型)上，则施行洁净程序以湿式清洗及/或干式清洗清洁晶粒表面。其后步骤为涂布介电材料于板型的表面上。接着，施行光刻蚀刻程序以开启接触金属通孔、铝接合垫及微透镜区域或切割线(选择性)。之后，执行等离子清洗(plasma clean)步骤以清洗通孔及铝接合垫的表面。下一步骤为溅镀钛/铜作为种子金属层，及接着涂布光刻胶(PR)于介电层及种子金属层上以用于形成重分布金属层图形。接续，进行电镀程序以形成铜/金或铜/镍/金作为重分布层金属，随后剥除光刻胶(PR)及进行金属湿蚀刻以形成重分布层金属导线。其后，涂布或印刷顶部介电层及开启接触金属通孔(选择性用于最终测试)或开启切割线(选择性)。
于介电层形成之后或于保护层形成之后，微透镜区域可予以暴露出。
于设置球或印刷焊锡糊剂后，施行热回融程序以回焊锡球处(用于锡球阵列)。利用垂直式或悬壁梁式(epoxy ring)探针卡(probe card)接触所述的接触金属通孔而施行板晶圆级最终测试。于测试之后，切割基板以分离封装成独立单元。接着，封装单元分别取放至托盘或卷带及卷轴上。
本发明的优点为：
制造工艺步骤易于形成面板晶圆类型且易于控制面板表面的粗糙度。面板的厚度易于控制且于程序期间将排除晶粒偏移的问题。可省略注入塑模工具且亦将不会导致引入化学机械研磨(CMP)所引发的刨光变形。面板晶圆易于以晶圆级封装程序加工。
基板预先备妥预形成通孔、互连通孔及终端接触金属垫(用于有机基板)。通孔尺寸等于晶粒尺寸于每一侧约加100微米。借由填充弹性核心粘胶材料可用作为应力缓冲释放区域，以吸收硅晶粒与基板(耐高温玻璃纤维板(FR5)、双马来酰亚胺三嗪树脂(BT))间热膨胀系数不匹配所造成的热应力。由于应用简化的积层于晶粒表面上方，故封装生产率将会增加(制造循环时间减少)。终端垫形成于晶粒主动面的相反侧。
晶粒放置程序与现行程序相同。弹性核心粘胶材料(树脂、环氧型化合物、硅胶等)充填于晶粒边缘与通孔侧壁间的间隔内，以用作本发明的热应力释放缓冲，接着即应用真空热固化程序。热膨胀系数匹配问题于板型制造期间利用具较低且接近硅晶粒的热膨胀系数的玻璃载板而克服。唯独含硅型介电材料(最好为硅氧烷聚合物(SINR))涂布于晶粒主动面及基板(最好为玻璃纤维板(FR4)、耐高温玻璃纤维板(FR5)或双马来酰亚胺三嗪树脂(BT))表面上。由于介电层(硅氧烷聚合物(SINR))为感光层，故只利用光遮罩程序即得以开启接触垫用通孔。晶粒及基板与玻璃载板结合。封装及电路板级二者的可靠度较先前技术为佳，特别于电路板级温度循环测试，因基板及印刷电路主机板的热膨胀系数为相同，故无热机械应力作用于焊锡凸块/球上。现有技术中于电路板级测试的温度循环期间的失败模式(焊锡球损毁)于本发明下变得不明显。成本得降低且程序步骤简化。亦易于形成多重晶粒封装。
虽本发明的较佳实施例已叙述如上，然而，此领域的技术人员将得以了解，本发明不应受限于所述的较佳实施例。更确切而言，此领域的技术人员可于权利要求书所定义的本发明的精神及范围内做若干改变或修改。

Claims (10)

1.一种半导体元件封装结构，其特征在于，所述的半导体元件封装结构包含：
一基板，具有一晶粒接收通孔、一连接通孔结构及一第一接触垫；
一晶粒，具有一微透镜区域且配置于所述的晶粒接收通孔内；
一周围材料，形成于所述的晶粒下方且填充于所述的晶粒与所述的晶粒接收通孔的侧壁间的间隔内；
一介电层，形成于所述的晶粒及所述的基板上，以暴露所述的微透镜区域；
一重分布层，形成于所述的介电层上且耦合至所述的第一接触垫；
一保护层，形成于所述的重分布层上；以及
一第二接触垫，形成于所述的基板的下表面且于所述的连接通孔结构的下方。
2.如权利要求1所述的半导体元件封装结构，其特征在于，所述的半导体元件封装结构更包含耦合至所述的第二接触垫的导电凸块。
3.如权利要求1所述的半导体元件封装结构，其特征在于，所述的重分布层包含钛/铜/金合金或钛/铜/镍/金合金，并且所述的基板的材料包含双马来酰亚胺三嗪树脂、硅、印刷电路板材料、玻璃、陶瓷、合金、金属、环氧型耐高温玻璃纤维板或者玻璃纤维板。
4.如权利要求1所述的半导体元件封装结构，其特征在于，所述的周围材料包含弹性核心黏胶材料，并且所述的介电层包含弹性介电层、感光层、含硅介电型层、硅氧烷聚合物层、聚亚酰胺层或硅树脂层。
5.如权利要求1所述的半导体元件封装结构，其特征在于，其中所述的半导体元件封装形成于具导线的印刷电路板上，透镜支架设置于所述的印刷电路板上且覆盖所述的半导体元件封装，透镜设置于所述的透镜支架的顶端以及滤镜设置于所述的透镜与所述的半导体元件封装之间。
6.一用于形成半导体元件封装的方法，其特征在于，所述的方法的步骤包含：
提供具有晶粒接收通孔、连接通孔结构及接触金属垫的基板；
印刷图样化黏着剂于晶粒重分布工具上；
借由取放精密对准系统重分布具微透镜区域的期望晶粒于所述的晶粒重分布工具上，使其具期望的间距；
结合所述的基板至所述的晶粒重分布工具；
充填弹性核心黏胶材料于所述的晶粒与通孔侧壁间的间隔内且于所述的晶粒的背侧；
分离所述的晶粒重分布工具；
涂布介电层于所述的晶粒的主动面及所述的基板的上表面上；
形成开孔以暴露微透镜、所述的晶粒的接触垫及所述的基板；
形成至少一个导电积层于所述的介电层上；
形成接触结构于所述的至少一个导电积层上；
形成保护层于所述的至少一个导电积层上；以及
暴露所述的微透镜区域。
7.如权利要求6所述的方法，其特征在于，所述的方法的步骤更包含：形成耦合至所述的接触结构的导电凸块。
8.如权利要求6所述的方法，其特征在于，所述的介电层包含弹性介电层、感光层、含硅介电型材料层、聚亚酰胺层或硅树脂层，并且所述的含硅介电型材料包含硅氧烷聚合物、道康宁WL5000系列或其结合。
9.如权利要求6所述的方法，其特征在于，所述的至少一个导电积层包含钛/铜/金合金或钛/铜/镍/金合金。
10.如权利要求6所述的方法，其特征在于，所述的基板的材料包含双马来酰亚胺三嗪树脂、硅、印刷电路板材料、玻璃、陶瓷、合金、金属、环氧型耐高温玻璃纤维板或者玻璃纤维板。
CNA2007103008344A 2006-12-29 2007-12-29 具晶粒接收通孔的半导体影像元件封装结构及其方法 Pending CN101211945A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/647,217 2006-12-29
US11/647,217 US7459729B2 (en) 2006-12-29 2006-12-29 Semiconductor image device package with die receiving through-hole and method of the same

Publications (1)

Publication Number Publication Date
CN101211945A true CN101211945A (zh) 2008-07-02

Family

ID=39466027

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007103008344A Pending CN101211945A (zh) 2006-12-29 2007-12-29 具晶粒接收通孔的半导体影像元件封装结构及其方法

Country Status (7)

Country Link
US (2) US7459729B2 (zh)
JP (1) JP2008211179A (zh)
KR (1) KR20080063223A (zh)
CN (1) CN101211945A (zh)
DE (1) DE102007063342A1 (zh)
SG (1) SG144128A1 (zh)
TW (1) TWI358806B (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569324A (zh) * 2012-02-22 2012-07-11 苏州晶方半导体科技股份有限公司 图像传感器的封装结构及封装方法
CN103681537A (zh) * 2012-09-25 2014-03-26 精材科技股份有限公司 晶片封装体及其形成方法
CN104037146A (zh) * 2014-06-25 2014-09-10 苏州晶方半导体科技股份有限公司 封装结构以及封装方法
CN104576575A (zh) * 2013-10-10 2015-04-29 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN105742301A (zh) * 2014-12-29 2016-07-06 爱思开海力士有限公司 嵌入式图像传感器封装及其制造方法
CN107827079A (zh) * 2017-11-17 2018-03-23 烟台睿创微纳技术股份有限公司 一种mems芯片的制作方法
CN107958881A (zh) * 2017-11-28 2018-04-24 华进半导体封装先导技术研发中心有限公司 一种cis器件封装结构及封装方法
CN109196668A (zh) * 2018-08-24 2019-01-11 深圳市汇顶科技股份有限公司 发光器件的封装方法、封装结构及电子设备
WO2020019863A1 (zh) * 2018-07-23 2020-01-30 宁波舜宇光电信息有限公司 感光组件及其制作方法
CN112117354A (zh) * 2011-08-09 2020-12-22 晶元光电股份有限公司 光电组件及其制造方法
CN112166504A (zh) * 2018-06-13 2021-01-01 索尼半导体解决方案公司 摄像装置
TWI804702B (zh) * 2018-12-28 2023-06-11 美商應用材料股份有限公司 無黏合劑的基板接合至載板
CN116864484A (zh) * 2022-05-31 2023-10-10 上海沛塬电子有限公司 一种晶圆级功率模组及其制作方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7419852B2 (en) * 2004-08-27 2008-09-02 Micron Technology, Inc. Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies
US7812434B2 (en) * 2007-01-03 2010-10-12 Advanced Chip Engineering Technology Inc Wafer level package with die receiving through-hole and method of the same
US20080169556A1 (en) * 2007-01-16 2008-07-17 Xin Tec Inc. Chip package module heat sink
US7863088B2 (en) * 2007-05-16 2011-01-04 Infineon Technologies Ag Semiconductor device including covering a semiconductor with a molding compound and forming a through hole in the molding compound
TWI474447B (zh) * 2009-06-29 2015-02-21 日月光半導體製造股份有限公司 半導體封裝結構及其封裝方法
US8772087B2 (en) 2009-10-22 2014-07-08 Infineon Technologies Ag Method and apparatus for semiconductor device fabrication using a reconstituted wafer
US8934052B2 (en) * 2010-11-02 2015-01-13 Stmicroelectronics Pte Ltd Camera module including an image sensor and a laterally adjacent surface mount device coupled at a lower surface of a dielectric material layer
US20120217049A1 (en) * 2011-02-28 2012-08-30 Ibiden Co., Ltd. Wiring board with built-in imaging device
CN102903722A (zh) * 2011-07-26 2013-01-30 旭丽电子(广州)有限公司 薄型化有源检测模块及其制作方法
CN103187508B (zh) * 2011-12-31 2015-11-18 刘胜 Led圆片级芯片尺寸封装结构及封装工艺
CN102646660B (zh) * 2012-04-27 2014-11-26 苏州晶方半导体科技股份有限公司 半导体封装方法
KR101985236B1 (ko) 2012-07-10 2019-06-03 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
US9219091B2 (en) 2013-03-12 2015-12-22 Optiz, Inc. Low profile sensor module and method of making same
KR102159548B1 (ko) * 2014-01-28 2020-09-24 엘지이노텍 주식회사 임베디드 인쇄회로기판
KR102158068B1 (ko) * 2014-02-05 2020-09-21 엘지이노텍 주식회사 임베디드 인쇄회로기판
EP2908341B1 (en) * 2014-02-18 2018-07-11 ams AG Semiconductor device with surface integrated focusing element
CN105530410B (zh) * 2014-09-30 2019-05-07 豪威光电子科技（上海）有限公司 镜头包封模块的形成方法
US9543347B2 (en) 2015-02-24 2017-01-10 Optiz, Inc. Stress released image sensor package structure and method
CN204760384U (zh) * 2015-05-18 2015-11-11 华天科技（昆山）电子有限公司 高像素影像传感芯片的晶圆级封装结构
KR102647496B1 (ko) * 2015-09-30 2024-03-15 스카이워크스 솔루션즈, 인코포레이티드 실드된 모듈들의 제조에 관한 디바이스들 및 방법들
KR102016492B1 (ko) * 2016-04-25 2019-09-02 삼성전기주식회사 팬-아웃 반도체 패키지
KR20190088812A (ko) 2018-01-19 2019-07-29 삼성전자주식회사 팬-아웃 센서 패키지
KR102016495B1 (ko) * 2018-01-31 2019-10-21 삼성전기주식회사 팬-아웃 센서 패키지
TWI688073B (zh) * 2019-05-22 2020-03-11 穩懋半導體股份有限公司 半導體積體電路及其電路佈局方法
EP4610695A4 (en) * 2022-11-18 2025-12-03 Shenzhen Yinwang Intelligent Technology Co Ltd INTEGRATED DEVICE, DETECTION DEVICE, TERMINAL AND MANUFACTURING METHOD

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69408558T2 (de) * 1993-05-28 1998-07-23 Toshiba Ave Kk Verwendung einer anisotropischen leitfähigen Schicht für die Verbindung von Anschlussleitern einer Leiterplatte mit den elektrischen Anschlusskontakten einer photoelektrischen Umwandlungsvorrichtung und Verfahren zur Montage dieser Vorrichtung
US6297540B1 (en) * 1999-06-03 2001-10-02 Intel Corporation Microlens for surface mount products
US6271469B1 (en) 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
JP4944301B2 (ja) * 2000-02-01 2012-05-30 パナソニック株式会社 光電子装置およびその製造方法
US6407411B1 (en) * 2000-04-13 2002-06-18 General Electric Company Led lead frame assembly
JP2003198897A (ja) * 2001-12-27 2003-07-11 Seiko Epson Corp 光モジュール、回路基板及び電子機器
US7074638B2 (en) * 2002-04-22 2006-07-11 Fuji Photo Film Co., Ltd. Solid-state imaging device and method of manufacturing said solid-state imaging device
US6970491B2 (en) * 2002-10-30 2005-11-29 Photodigm, Inc. Planar and wafer level packaging of semiconductor lasers and photo detectors for transmitter optical sub-assemblies
US6982470B2 (en) * 2002-11-27 2006-01-03 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, cover for semiconductor device, and electronic equipment
JP3800335B2 (ja) * 2003-04-16 2006-07-26 セイコーエプソン株式会社 光デバイス、光モジュール、半導体装置及び電子機器
US7061106B2 (en) * 2004-04-28 2006-06-13 Advanced Chip Engineering Technology Inc. Structure of image sensor module and a method for manufacturing of wafer level package
US7329856B2 (en) * 2004-08-24 2008-02-12 Micron Technology, Inc. Image sensor having integrated infrared-filtering optical device and related method
US7498646B2 (en) * 2006-07-19 2009-03-03 Advanced Chip Engineering Technology Inc. Structure of image sensor module and a method for manufacturing of wafer level package

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112117354B (zh) * 2011-08-09 2022-04-26 晶元光电股份有限公司 光电组件及其制造方法
CN112117354A (zh) * 2011-08-09 2020-12-22 晶元光电股份有限公司 光电组件及其制造方法
CN102569324A (zh) * 2012-02-22 2012-07-11 苏州晶方半导体科技股份有限公司 图像传感器的封装结构及封装方法
CN103681537A (zh) * 2012-09-25 2014-03-26 精材科技股份有限公司 晶片封装体及其形成方法
CN103681537B (zh) * 2012-09-25 2016-08-17 精材科技股份有限公司 晶片封装体及其形成方法
CN104576575A (zh) * 2013-10-10 2015-04-29 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN104576575B (zh) * 2013-10-10 2017-12-19 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN104037146A (zh) * 2014-06-25 2014-09-10 苏州晶方半导体科技股份有限公司 封装结构以及封装方法
CN104037146B (zh) * 2014-06-25 2016-09-28 苏州晶方半导体科技股份有限公司 封装结构以及封装方法
CN105742301A (zh) * 2014-12-29 2016-07-06 爱思开海力士有限公司 嵌入式图像传感器封装及其制造方法
CN105742301B (zh) * 2014-12-29 2020-08-21 爱思开海力士有限公司 嵌入式图像传感器封装及其制造方法
CN107827079B (zh) * 2017-11-17 2019-09-20 烟台睿创微纳技术股份有限公司 一种mems芯片的制作方法
CN107827079A (zh) * 2017-11-17 2018-03-23 烟台睿创微纳技术股份有限公司 一种mems芯片的制作方法
CN107958881A (zh) * 2017-11-28 2018-04-24 华进半导体封装先导技术研发中心有限公司 一种cis器件封装结构及封装方法
US11800249B2 (en) 2018-06-13 2023-10-24 Sony Semiconductor Solutions Corporation Imaging device for connection with a circuit element
CN112166504A (zh) * 2018-06-13 2021-01-01 索尼半导体解决方案公司 摄像装置
US11245863B2 (en) 2018-06-13 2022-02-08 Sony Semiconductor Solutions Corporation Imaging device for connection with a circuit element
WO2020019863A1 (zh) * 2018-07-23 2020-01-30 宁波舜宇光电信息有限公司 感光组件及其制作方法
US12426395B2 (en) 2018-07-23 2025-09-23 Ningbo Sunny Opotech Co., Ltd. Photosensitive assembly and manufacturing method thereof
CN109196668B (zh) * 2018-08-24 2022-05-03 深圳市汇顶科技股份有限公司 发光器件的封装方法、封装结构及电子设备
CN109196668A (zh) * 2018-08-24 2019-01-11 深圳市汇顶科技股份有限公司 发光器件的封装方法、封装结构及电子设备
TWI804702B (zh) * 2018-12-28 2023-06-11 美商應用材料股份有限公司 無黏合劑的基板接合至載板
CN116864484A (zh) * 2022-05-31 2023-10-10 上海沛塬电子有限公司 一种晶圆级功率模组及其制作方法
CN116864484B (zh) * 2022-05-31 2024-06-04 上海沛塬电子有限公司 一种晶圆级功率模组及其制作方法

Also Published As

Publication number Publication date
SG144128A1 (en) 2008-07-29
DE102007063342A1 (de) 2008-07-03
TWI358806B (en) 2012-02-21
TW200834840A (en) 2008-08-16
US20080261346A1 (en) 2008-10-23
US7459729B2 (en) 2008-12-02
KR20080063223A (ko) 2008-07-03
JP2008211179A (ja) 2008-09-11
US20080157312A1 (en) 2008-07-03

Similar Documents

Publication Publication Date Title
CN101211945A (zh) 具晶粒接收通孔的半导体影像元件封装结构及其方法
US7655501B2 (en) Wafer level package with good CTE performance
TWI533412B (zh) 半導體元件封裝結構及其形成方法
US8178964B2 (en) Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for WLP and method of the same
TWI417995B (zh) 具有晶粒埋入式以及雙面覆蓋重增層之基板結構及其方法
US8350377B2 (en) Semiconductor device package structure and method for the same
US8178963B2 (en) Wafer level package with die receiving through-hole and method of the same
US7812434B2 (en) Wafer level package with die receiving through-hole and method of the same
US20080083980A1 (en) Cmos image sensor chip scale package with die receiving through-hole and method of the same
US20080191297A1 (en) Wafer level image sensor package with die receiving cavity and method of the same
US20080274579A1 (en) Wafer level image sensor package with die receiving cavity and method of making the same
US20080191335A1 (en) Cmos image sensor chip scale package with die receiving opening and method of the same
US20080116564A1 (en) Wafer level package with die receiving cavity and method of the same
US20080217761A1 (en) Structure of semiconductor device package and method of the same
US20080136002A1 (en) Multi-chips package and method of forming the same
US20080191333A1 (en) Image sensor package with die receiving opening and method of the same
US20080237828A1 (en) Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for wlp and method of the same
US20080157358A1 (en) Wafer level package with die receiving through-hole and method of the same
TWI409923B (zh) 具有晶粒埋入式以及雙面覆蓋重增層之基板結構及其方法
US20080211075A1 (en) Image sensor chip scale package having inter-adhesion with gap and method of the same
KR20080077934A (ko) 축소된 구조를 갖는 멀티칩 패키지 및 그 형성 방법
CN101339951A (zh) 利用可移除式保护膜之影像传感器封装及其方法
CN102034768B (zh) 具有晶粒埋入式以及双面覆盖重增层的基板结构及其方法
CN101286503A (zh) 具有多晶粒并排配置的半导体组件封装结构及其方法
CN101728368A (zh) 具有多晶粒的半导体组件封装结构及其方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication