JP2010098141A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】ゲート絶縁膜におけるリーク電流を抑制し、安定なＦＥＴ特性を得ること。
【解決手段】本半導体装置の製造方法は、基板上１０にＧａＮ系半導体層１５を形成する工程と、ＧａＮ系半導体層上１５に、ＴＭＡと、Ｏ_２またはＯ_３とを用い、酸化アルミニウムからなるゲート絶縁膜１８をＡＬＤ法により形成する工程と、ゲート絶縁膜１８の上にゲート電極２４を形成する工程と、を含む。本半導体装置の製造方法によれば、ゲート絶縁膜中のリーク電流を抑制し、安定なＦＥＴ特性を得ることができる。
【選択図】図６

Description

本発明は半導体装置の製造方法に関し、特に、ＧａＮ系半導体装置上にゲート絶縁膜を形成する工程を有する半導体装置の製造方法に関する。

Ｇａ（ガリウム）とＮ（窒素）とを含む化合物半導体（ＧａＮ系半導体）層を用いたＦＥＴ（Field Effect Transistor）等は、高周波数かつ高出力で動作する高周波高出力増幅用素子として注目されている。ＧａＮ系半導体は窒化ガリウム（ＧａＮ）を含む半導体であり、例えば、ＧａＮと窒化アルミニウム（ＡｌＮ）との混晶であるＡｌＧａＮ、ＧａＮと窒化インジウム（ＩｎＮ）との混晶であるＩｎＧａＮ、またはＧａＮとＡｌＮとＩｎＮとの混晶であるＡｌＩｎＧａＮ等の半導体がある。

ＧａＮ系半導体を用いたＦＥＴとして、ＧａＮ系半導体層とゲート電極との間にゲート絶縁膜を有するＦＥＴ（ＭＩＳＦＥＴ：Metal Insulator Semiconductor FET）が知られている（特許文献１）。ＭＩＳＦＥＴにおいては、ゲート絶縁膜を用いることによりゲート電極と半導体層との間のリーク電流を抑制することができる。

ＧａＮ系半導体を用いたＭＩＳＦＥＴのゲート絶縁膜として、ＡＬＤ（Atomic Layer Deposition）法により形成された酸化アルミニウムを用いることが知られている（非特許文献１）。ＡＬＤ法は、原料ガスを反応炉内に交互に導入することにより、原子１層毎に成膜する方法である。ＡＬＤ法によって酸化アルミニウムを形成する場合、最初にＴＭＡ（Tri Methyl Aluminium）を基板へ供給してこれを基板面に吸着し、ついで、ＴＭＡをパージする。この後、Ｈ_２Ｏを基板へ供給し、前記吸着したＴＭＡと反応させた後、パージが実行されることで１原子層が形成される。ＡＬＤ法は、この一連のサイクルを１ステップとして繰り返すことで、所望の膜を形成するものである。ＡＬＤ法を用いることにより、ＣＶＤ（Chemical Vapor Deposition）法を用いての成膜が難しい酸化アルミニウム等の絶縁膜を成膜することができる。これにより、高品質のゲート絶縁膜を得ることができる。
特開２００６−２８６９４２号公報 Apply Physics Letters 86, 063501 (2005)

しかしながら、ＡＬＤ法を用いゲート絶縁膜を形成しても、膜中の不純物によりリーク電流が増大し、ＦＥＴ特性が不安定となってしまう場合がある。

本発明は、上記課題に鑑みなされたものであり、ゲート絶縁膜中のリーク電流を抑制し、安定なＦＥＴ特性を得ることが可能な半導体装置の製造方法を提供することを目的とする。

本半導体装置の製造方法は、基板上にＧａＮ系半導体層を形成する工程と、前記ＧａＮ系半導体層上に、トリメチルアルミニウムと、Ｏ_２またはＯ_３とを用い、酸化アルミニウムからなるゲート絶縁膜をＡＬＤ法により形成する工程と、前記ゲート絶縁膜の上にゲート電極を形成する工程と、を含む。この構成によれば、酸化力の強いＯ_２またはＯ_３を酸化原料として用いることでゲート絶縁膜中のＣ濃度を低減し、リーク電流を抑制することができる。その結果、安定なＦＥＴ特性を得ることができる。

上記構成において、前記ゲート絶縁膜の炭素濃度は、２×１０^２０／ｃｍ^３以下である構成とすることができる。この構成によれば、リーク電流をさらに抑制することができる。

上記構成において、前記ＧａＮ系半導体層上に、前記ゲート電極を挟んでソース電極およびドレイン電極を形成する工程を含む構成とすることができる。

上記構成において、前記ＧａＮ系半導体層上にソース電極を、前記基板の前記ＧａＮ系半導体層が形成された面と反対側の面にドレイン電極を形成する工程を含む構成とすることができる。

上記構成において、前記基板上にＧａＮ系半導体層を形成する工程は、ＭＯＣＶＤ法を用いてＭＯＣＶＤ装置内で行い、前記ゲート絶縁膜をＡＬＤ法により形成する工程は、前記ＧａＮ系半導体層を形成する工程に続けて、前記基板を前記ＭＯＣＶＤ装置から取り出さずに、前記ＭＯＣＶＤ装置内で行う構成とすることができる。この構成によれば、より良好なゲート絶縁膜を得ることができる。

本半導体装置の製造方法によれば、ゲート絶縁膜中のリーク電流を抑制し、安定なＦＥＴ特性を得ることができる。

まず、本発明者が行った実験について説明する。本実験では、実施例１に係るサンプルＡ及び比較用のサンプルＢを使用する。

図１は実験に用いたサンプルＡ及びＢの断面図である。図１のように、基板５０上にＭＯＣＶＤ（Metal Organic CVD）法を用いＧａＮからなるＧａＮ系半導体層５２が形成されている。ＧａＮ系半導体層５２上に絶縁膜５４としてＡｌ_２Ｏ_３膜が形成されている。絶縁膜５４上に下からＮｉ／Ａｕからなる電極５６が形成されている。後述するように、サンプルＡとＢでは絶縁膜５４の形成工程が異なり、その他の条件は同じである。

図２（ａ）は、サンプルＡの絶縁膜５４の形成工程を示す図であり、図２（ｂ）は、サンプルＢの絶縁膜５４の形成工程を示す図である。図２（ａ）に示すように、最初に、基板５０上に形成されたＧａＮ層の表面を以下の順番により表面処理する（ステップＳ１０）。表面処理としては、（１）硫酸と過酸化水素水との混合液を用いた有機汚染の洗浄、（２）アンモニアと過酸化水素水との混合液を用いた粒子状汚染の洗浄、及び（３）４０℃程度に過熱したアンモニア水による洗浄の順に行う。次に、基板５０をＡＬＤ装置内に配置し（ステップＳ１２）、キャリアガスとして窒素ガスを導入し、成長温度である４００℃に昇温する（ステップＳ１４）。

続いて、ＡＬＤ装置内において、ＴＭＡ（トリメチルアルミニウム：（ＣＨ_３）_３Ａｌ）およびＯ_３を交互に供給しＡｌ_２Ｏ_３膜を成長する（ステップＳ１６）。このとき、成長温度は４００℃、圧力は１ｔｏｒｒである。ＴＭＡおよびＯ_３の供給時間は各々０．３秒である。ＴＭＡからＯ_３へのガスの切り替え、Ｏ_３からＴＭＡへのガスの切り替えの際、窒素ガスによるパージを５秒間行う。ＴＭＡとＯ_３の供給で１サイクルとし、５００サイクル行うことで膜厚が約４０ｎｍのＡｌ_２Ｏ_３絶縁膜５４を形成する。なお、ステップＳ１６では、酸素（Ｏ）の供給源としてＯ_３を使用したが、Ｏ_３の代わりにＯ_２を用いてもよい。

最後に、降温した後にＡＬＤ装置から基板を取り出す（ステップＳ１８）。以上の工程により、基板５０上にＡｌ_２Ｏ_３からなる絶縁膜５４が形成される。

サンプルＢの絶縁膜５４の形成工程は、Ａｌ_２Ｏ_３膜の原料としてＯ_３ではなくＨ_２Ｏを用いる点がサンプルＡと異なる。すなわち、図２（ｂ）のステップＳ１６ａにおいて、ＡＬＤ装置内でＴＭＡとＨ_２Ｏを交互に供給することによりＡｌ_２Ｏ_３絶縁膜５４を形成する。その他の工程（ステップＳ１０〜Ｓ１８）については、サンプルＡと共通であるため、詳細な説明を省略する。

図３は、絶縁膜５４としてＡＬＤ法により形成されたＡｌ_２Ｏ_３を用いた場合における、膜中の炭素（Ｃ）濃度とリーク電流との関係を示した図である。リーク電流は、ゲートの順方向に３．５ＭＶの電圧を印加した際の電流値を測定した。これは、ＦＥＴの破壊電界に比べ約２分の１の大きさである。また、絶縁膜中のＣ濃度はＳＩＭＳ（Secondary Ionization Mass Spectrometer）法により測定した。図示するように、Ｃ濃度が減少するに従ってリーク電流の値も減少しており、両者が強い相関関係にあることが分かる。例えば、図中に破線で示すように、Ｃ濃度の値が２×１０^２０／ｃｍ^３以下である場合、リーク電流の値は１×１０^−６Ａ／ｃｍ²に抑制される。

図４は、絶縁膜５４としてＡＬＤ法により形成されたＡｌ_２Ｏ_３を用いた場合における、ゲート順方向の電圧とリーク電流の関係を示した図である。サンプルＡを実線で、サンプルＢを破線にて示す。なお、各サンプルは、同様の条件で生成されたものを複数（サンプルＡは４つ、サンプルＢは５つ）用意して測定を行った。

図示するように、Ａｌ_２Ｏ_３膜の原料としてＯ_３を用いたサンプルＡは、Ａｌ_２Ｏ_３膜の原料としてＨ_２Ｏを用いたサンプルＢに比べ、リーク電流の値が小さい傾向にある。例えば、図３で示したＥ＝３．５ＭＶの条件の下で両者を比較すると、サンプルＡ群ではリーク電流値が１×１０^−６Ａ／ｃｍ²以下であるのに対し、サンプルＢ群ではリーク電流値が１×１０^−４Ａ／ｃｍ²以上であり、２桁以上の開きがあることが分かる。

この違いについては、以下のように推測する。Ａｌ_２Ｏ_３膜に含まれる炭素（Ｃ）は、原料として用いられるＴＭＡ中のメチル基に由来するものである。ＴＭＡのメチル基は、図２のステップＳ１６でＴＭＡと共に供給される酸化剤により離脱する。ここで、サンプルＡで用いたＯ_３は、サンプルＢで用いたＨ_２Ｏに比べ大きい酸化力を有する。これにより、ＴＭＡのメチル基の離脱反応が促進され、Ａｌ_２Ｏ_３膜中の炭素濃度が低減すると考えられる。

ＡＬＤ法では、比較的緩やかな条件下（成長温度２５０℃〜４００℃）で絶縁膜の成長を行うため、炭素をはじめとする不純物を効果的に取り除くことが難しい。そこで、Ａｌ_２Ｏ_３膜形成の際に、酸化力の高いＯ_３を酸素の供給源として用いることで、絶縁膜中の炭素濃度を低減し、リーク電流を抑制することができたと考えられる。本発明は、ゲート絶縁膜として酸化アルミニウムを用いる場合においては、Ｃ濃度とリーク電流との関係が重要であることを見出し、その対策として酸化力の高い原料を用いるものである。

以下に、ゲート絶縁膜中の炭素濃度を低減させたＦＥＴに係る実施例を説明する。

実施例１は、本発明を横型のＦＥＴに適用する例である。図５（ａ）から図６（ｃ）は実施例１に係る半導体装置の製造方法を示す断面図である。図５（ａ）のように、Ｓｉ基板１０上にＭＯＣＶＤ法を用いてバッファ層（不図示）を形成する。バッファ層上に膜厚が１０００ｎｍのＧａＮ電子走行層１２を形成する。ＧａＮ電子走行層１２上に膜厚が３０ｎｍのＡｌＧａＮ電子供給層１４を形成する。ＡｌＧａＮ電子供給層１４のＡｌ組成は０．２である。ＡｌＧａＮ電子供給層１４上に、膜厚が３ｎｍのＧａＮキャップ層１６を形成する。以上により、基板１０上に、ＧａＮ電子走行層１２、ＡｌＧａＮ電子供給層１４およびＧａＮキャップ層１６からなるＧａＮ系半導体層１５が形成される。

図５（ｂ）のように、ＧａＮ系半導体層１５上にＡｌ_２Ｏ_３膜からなる膜厚が４０ｎｍのゲート絶縁膜１８を形成する。ゲート絶縁膜１８の形成方法は図２（ａ）と同じであり、ＧａＮ系半導体層１５上に、ＴＭＡとＯ_３とを用い、Ａｌ_２Ｏ_３からなるゲート絶縁膜をＡＬＤ法により形成する。図５（ｃ）を参照に、ＢＣｌ_３／Ｃｌ_２ガスによるエッチングにより素子間分離（不図示）を行う。ゲート絶縁膜１８に開口部を設ける。開口部に上からＴｉ／Ａｌからなるソース電極２０およびドレイン電極２２を形成する。

図６（ａ）のように、ゲート絶縁膜１８上にＮｉ／Ａｕからなるゲート電極２４を形成する。図６（ｂ）のように、ソース電極２０およびドレイン電極２２にそれぞれ接続するＡｕ系の配線２６を形成する。図６（ｃ）のように、ゲート電極２４および配線２６を覆う保護膜２８を形成する。以上により、実施例１に係る半導体装置が完成する。

以上のように、実施例１では、ＧａＮ系半導体層上に、ＴＭＡとＯ_３とを用い、Ａｌ_２Ｏ_３からなるゲート絶縁膜をＡＬＤ法により形成する。（図２のステップＳ１６）。これにより、ゲート絶縁膜１８中の炭素（Ｃ）濃度を低減し、リーク電流を抑制することができる。その結果、安定なＦＥＴ特性を得ることができる。

図２（ａ）のステップＳ１６の絶縁膜形成条件は、膜中のＣ（炭素）濃度が２×１０^２０／ｃｍ^３以下となるようにすることが好ましく、１×１０^２０／ｃｍ^３以下となるようにすることがさらに好ましい。これにより、リーク電流をさらに抑制し、ＦＥＴの特性をより安定させることができる。

実施例１では、ＧａＮ系半導体層１５のゲート絶縁膜１８と接する層としてＧａＮ層を例に説明したが、ＡｌＧａＮ層であってもよい。

実施例２は、本発明を縦型のＦＥＴに適用する例である。図７は実施例２の断面図である。図７のように、導電性のＳｉＣ基板６０上に、ｎ型ＧａＮドリフト層６２、ｐ型ＧａＮバリア層６４およびｎ型ＧａＮキャップ層６６が形成されている。これらの層にはドリフト層６２に達する開口部８２が形成されている。開口部８２を覆うように再成長層として、不純物を添加しないＧａＮ電子走行層６８、ＡｌＧａＮ電子供給層７０が形成されている。電子供給層７０上にゲート絶縁膜７２が形成されている。ゲート絶縁膜７２は、図２（ａ）の方法で形成されている。開口部８２に沿ってキャップ層６６上にソース電極７４、開口部８２内にゲート電極７８、基板６０の裏面にドレイン電極８０が形成されている。

ＦＥＴは、実施例１のように、ＧａＮ系半導体層１５上にゲート電極２４を挟んでソース電極２０およびドレイン電極２２が形成された横型のＦＥＴでもよい。また、実施例２のように、ｎ型ＧａＮキャップ層６６上にソース電極７４が、基板６０のＧａＮ系半導体層が形成された面と反対側の面にドレイン電極８０が形成された縦型のＦＥＴでもよい。

実施例１および実施例２では、ＧａＮ系半導体層はＭＯＣＶＤ法を用いてＭＯＣＶＤ装置内で形成されている。基板上にＧａＮ系半導体層を形成した後、基板をＭＯＣＶＤ装置から取り出さずに、ＭＯＣＶＤ装置の材料ガスをＴＭＡとＯ_３に切り替えて、ＡＬＤ法によりゲート絶縁膜を形成することもできる。これにより、より良好なゲート絶縁膜を得ることができる。また、実施例１および実施例２ではＯ_３を用いたが、これ以外にもＯ_２を用いてもよい。

基板として、実施例１ではＳｉ基板の例、実施例２では、ＳｉＣ基板の例を説明したが、サファイア基板またはＧａＮ基板を用いることもできる。

以上、発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

図１は、実験に用いたサンプルの断面図である。 図２（ａ）は、サンプルＡにおける絶縁膜の形成工程を示すフローチャートであり、図２（ｂ）は、サンプルＢにおける絶縁膜の形成工程を示すフローチャートである。 図３は、絶縁膜中の炭素濃度とリーク電流との関係を示す図である。 図４は、ゲート順方向の電圧とリーク電流との関係を示した図である。 図５（ａ）から図５（ｃ）は、実施例１に係るＦＥＴの製造工程を示す断面図（その１）である。 図６（ａ）から図６（ｃ）は、実施例１に係るＦＥＴの製造工程を示す断面図（その２）である。 図７は、実施例２に係るＦＥＴの断面図である。

符号の説明

１０、５０ 基板
１２ ＧａＮ電子走行層
１４ ＡｌＧａＮ電子供給層
１５、５２ ＧａＮ系半導体層
１６ ＧａＮキャップ層
１８ ゲート絶縁膜
２０ ソース電極
２２ ドレイン電極
２４ ゲート電極
５４ 絶縁膜
５６ 電極

Claims (5)

1. 基板上にＧａＮ系半導体層を形成する工程と、
   前記ＧａＮ系半導体層上に、トリメチルアルミニウムと、Ｏ_２またはＯ_３とを用い、酸化アルミニウムからなるゲート絶縁膜をＡＬＤ法により形成する工程と、
   前記ゲート絶縁膜の上にゲート電極を形成する工程と、
   を含むことを特徴とする半導体装置の製造方法。
2. 前記ゲート絶縁膜の炭素濃度は、２×１０^２０／ｃｍ^３以下であることを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記ＧａＮ系半導体層上に、前記ゲート電極を挟んでソース電極およびドレイン電極を形成する工程を含むことを特徴とする請求項１記載の半導体装置の製造方法。
4. 前記ＧａＮ系半導体層上にソース電極を、前記基板の前記ＧａＮ系半導体層が形成された面と反対側の面にドレイン電極を形成する工程を含むことを特徴とする請求項１記載の半導体装置の製造方法。
5. 前記基板上にＧａＮ系半導体層を形成する工程は、ＭＯＣＶＤ法を用いてＭＯＣＶＤ装置内で行い、-
   前記ゲート絶縁膜をＡＬＤ法により形成する工程は、前記ＧａＮ系半導体層を形成する工程に続けて、前記基板を前記ＭＯＣＶＤ装置から取り出さずに、前記ＭＯＣＶＤ装置内で行うことを特徴とする請求項１記載の半導体装置の製造方法。

Images