JP2010068231A - アナログ信号処理回路 - Google Patents

Abstract

【課題】信号の相加平均の精度を向上させる。
【解決手段】アナログ信号処理回路は、第１の信号線ＮＳＩＧ１と、第２の信号線ＮＳＩＧ２と、第１の電極が第１の信号線に接続され、第２の電極が第１のノードＮＢ１に接続された第１のコンデンサＣＡＰ２１と、第３の電極が第２の信号線に接続され、第４の電極が第２のノードＮＢ２に接続された第２のコンデンサＣＡＰ２２と、第１の入力電極が第１のノードに接続され、第１の出力電極が第３のノードＮＣ１に接続され、第１の負帰還スイッチＳ３１を有する第１の反転増幅器ＩＮＶ１と、第２の入力電極が第２のノードに接続され、第２の出力電極が第４のノードＮＣ２に接続され、第２の負帰還スイッチＳ３２を有する第２の反転増幅器ＩＮＶ２と、第１及び第２のノードを開放又は短絡する第１の平均化スイッチＳＢと、第３及び第４のノードを開放又は短絡する第２の平均化スイッチＳＣとを具備する。
【選択図】 図１

Description

本発明は、信号の平均化を行うためのスイッチを備えたアナログ信号処理回路に関する。

従来のＣＭＯＳイメージセンサには、画像情報を取得するため、光量に応じた電圧を出力する画素が多数配置されている。これらの画素からの出力は、Ａ／Ｄ変換及びデジタル信号処理を行うことで、カラー画像となる。ここで、画素数が多いほうが光の情報をより細かく取得できるため、近年は１チップに多くの画素を配置する製品が主流となっている。

ところが、画素数が多くなると画像の解像度が上がる反面、データ量の増加によりＡ／Ｄ変換及びデジタル信号処理に必要な時間が増え、一枚の画像を撮像する時間が延びる欠点と記録容量が有限な記録媒体に保存可能な画像の枚数が減る欠点がある。このため、近年のＣＭＯＳイメージセンサでは、近接画素の信号をＡ／Ｄ変換する前に平均化することで、Ａ／Ｄ変換するべき信号の量を実際の画素数よりも少なくする機能が搭載されている（例えば、特許文献１参照）。しかしながら、従来の平均化方法では、高精度な相加平均は得られなかった。
米国特許第6,794,627号明細書

本発明は、信号の相加平均の精度を向上させることが可能なアナログ信号処理回路を提供する。

本発明の一態様によるアナログ信号処理回路は、第１の信号線と、第２の信号線と、第１の電極が前記第１の信号線に接続され、第２の電極が第１のノードに接続された第１のコンデンサと、第３の電極が前記第２の信号線に接続され、第４の電極が第２のノードに接続された第２のコンデンサと、第１の入力電極が前記第１のノードに接続され、第１の出力電極が第３のノードに接続され、第１の負帰還スイッチを有する第１の反転増幅器と、第２の入力電極が前記第２のノードに接続され、第２の出力電極が第４のノードに接続され、第２の負帰還スイッチを有する第２の反転増幅器と、前記第１及び第２のノードを開放又は短絡する第１の平均化スイッチと、前記第３及び第４のノードを開放又は短絡する第２の平均化スイッチとを具備する。

本発明によれば、信号の相加平均の精度を向上させることが可能なアナログ信号処理回路を提供できる。

本発明の実施の形態を以下に図面を参照して説明する。尚、本発明の各実施形態に係る固体撮像装置は、例えばＣＭＯＳイメージセンサとして用いられる。

［１］第１の実施形態
第１の実施形態は、２本の垂直信号線にそれぞれつながるインバータＩＮＶ１、ＩＮＶ２の入出力端を短絡又は開放する平均化スイッチＳＢ、ＳＣを設ける例である。尚、以下の各実施形態において、平均化スイッチで短絡又は開放するカラム数は２本の場合を説明するが、これに限定されず、３本以上でも可能である。

［１−１］構成
図１は、本発明の第１の実施形態に係る固体撮像装置の回路図を示す。以下に、第１の実施形態に係る固体撮像装置の回路構成について説明する。

図１に示すように、固体撮像装置は、画素群１０、行選択回路２０、サンプルホールド信号変換回路群３０、駆動回路４０、ランプ波発生回路５０を具備している。ここで、サンプルホールド信号変換回路群３０、駆動回路４０及びランプ波発生回路５０は、ＡＤ（Analog to Digital）変換器ＡＤＣ（アナログ信号処理回路）を構成している。

画素群１０は、複数の画素Ｐ（例えばＰ１、Ｐ２）を有している。複数の画素Ｐは、縦方向にｍ行、横方向にｎ列だけ２次元的に配置されている。この場合のｍ、ｎは自然数である。各画素Ｐは、光の強さに比例した電圧を垂直信号線ＮＳＩＧ（例えばＮＳＩＧ１、ＮＳＩＧ２）に出力する。縦方向に並ぶ画素Ｐは垂直信号線ＮＳＩＧを共有しているため、垂直信号線ＮＳＩＧはｎ本存在する。行選択回路２０により、１つの垂直信号線ＮＳＩＧに接続される縦方向ｍ個の画素Ｐの中から任意の画素Ｐが選択される。選択された画素Ｐ内の電気信号は、垂直信号線ＮＳＩＧに出力され、さらに、サンプルホールド信号変換回路群３０内の各サンプルホールド信号変換回路に入力される。

サンプルホールド信号変換回路群３０は、垂直信号線ＮＳＩＧと同じくｎ組のサンプルホールド信号変換回路を有している。１組のサンプルホールド信号変換回路は、スイッチ、コンデンサ、インバータ、Ｔ／Ｄ（Time to Digital）変換器により構成されている。ここで、Ｔ／Ｄ変換器は、ある時刻以降のカウンタ値を保持及び出力する。スイッチは、例えば、ＮＭＯＳトランジスタ、ＰＭＯＳトランジスタ等、どのようなスイッチング素子でもよい。

駆動回路４０は、サンプルホールド信号変換回路群３０内の各スイッチの共通制御線ＮＳ１、ＮＳ２、ＮＳ３、ＮＳＢ、ＮＳＣの電圧を制御する。共通制御線ＮＳ１、ＮＳ２、ＮＳ３、ＮＳＢ、ＮＳＣは、サンプルホールド信号変換回路群３０内の全てのサンプルホールド信号変換回路で共通である。駆動回路４０は、通常処理と平均化処理のどちらを行うかを判断する判断回路を有している。

ランプ波発生回路５０は、ランプ波信号線ＮＲＥＦを介して、ＡＤ変換のための基準電圧を出力する。ランプ波信号線ＮＲＥＦは、サンプルホールド信号変換回路群３０内の全てのサンプルホールド信号変換回路で共通である。

このような本実施形態における固体撮像装置について、画素Ｐ１、Ｐ２に着目して以下に詳説する。

画素Ｐ１、Ｐ２は、垂直信号線ＮＳＩＧ１、ＮＳＩＧ２にそれぞれ接続されている。垂直信号線ＮＳＩＧ１、ＮＳＩＧ２は、サンプルホールド信号変換回路群３０内のサンプルホールド信号変換回路にそれぞれ接続されている。

垂直信号線ＮＳＩＧ１に対応したサンプルホールド信号変換回路は、スイッチＳ１１、Ｓ２１、Ｓ３１、コンデンサＣＡＰ１１、ＣＡＰ２１、インバータＩＮＶ１、Ｔ／Ｄ変換器ＴＤＣ１を有している。

スイッチＳ１１は、共通制御線ＮＳ１によって制御され、垂直信号線ＮＳＩＧ１とノードＮＡ１とを開放又は短絡する。スイッチＳ２１は、共通制御線ＮＳ２によって制御され、ランプ波信号線ＮＲＥＦとノードＮＶ１とを開放又は短絡する。スイッチＳ３１は、共通制御線ＮＳ３によって制御され、ノードＮＢ１とノードＮＣ１とを開放又は短絡する。コンデンサＣＡＰ１１において、一方の電極はノードＮＡ１に接続され、他方の電極はノードＮＶ１に接続されている。コンデンサＣＡＰ２１において、一方の電極はノードＮＡ１に接続され、他方の電極はノードＮＢ１に接続されている。インバータＩＮＶ１において、反転入力電極はノードＮＢ１に接続され、出力電極はノードＮＣ１に接続されている。ここで、インバータＩＮＶ１とスイッチＳ３１により、負帰還スイッチを有する反転増幅器が構成されている。Ｔ／Ｄ変換器ＴＤＣ１は、入力端子がノードＮＣ１に接続され、一定時刻以後のノードＮＣ１の電圧がハイレベルからロウレベルに切り替わるタイミングのカウンタ値を保持及び出力する。

垂直信号線ＮＳＩＧ２に対応したサンプルホールド信号変換回路は、スイッチＳ１２、Ｓ２２、Ｓ３２、コンデンサＣＡＰ１２、ＣＡＰ２２、インバータＩＮＶ２、Ｔ／Ｄ変換器ＴＤＣ２を有している。

スイッチＳ１２は、共通制御線ＮＳ１によって制御され、垂直信号線ＮＳＩＧ２とノードＮＡ２とを開放又は短絡する。スイッチＳ２２は、共通制御線ＮＳ２によって制御され、ランプ波信号線ＮＲＥＦとノードＮＶ２とを開放又は短絡する。スイッチＳ３２は、共通制御線ＮＳ３によって制御され、ノードＮＢ２とノードＮＣ２とを開放又は短絡する。コンデンサＣＡＰ１２において、一方の電極はノードＮＡ２に接続され、他方の電極はノードＮＶ２に接続されている。コンデンサＣＡＰ２２において、一方の電極はノードＮＡ２に接続され、他方の電極はノードＮＢ２に接続されている。インバータＩＮＶ２において、反転入力電極はノードＮＢ２に接続され、出力電極はノードＮＣ２に接続されている。ここで、インバータＩＮＶ２とスイッチＳ３２により、負帰還スイッチを有する反転増幅器が構成されている。Ｔ／Ｄ変換器ＴＤＣ２は、入力端子がノードＮＣ２に接続され、一定時刻以後のノードＮＣ２の電圧がハイレベルからロウレベルに切り替わるタイミングのカウンタ値を保持及び出力する。

上記構成の垂直信号線ＮＳＩＧ１、ＮＳＩＧ２に対応した２組のサンプルホールド信号変換回路は、平均化スイッチＳＢ、ＳＣを共通して有している。平均化スイッチＳＢは、共通制御線ＮＳＢによって制御され、ノードＮＢ１とノードＮＢ２とを開放又は短絡する。平均化スイッチＳＣは、共通制御線ＮＳＣによって制御され、ノードＮＣ１とノードＮＣ２とを開放又は短絡する。平均化スイッチＳＢ、ＳＣを短絡することで、垂直信号線ＮＳＩＧ１、ＮＳＩＧ２に出力された画素Ｐ１、Ｐ２による信号の平均化を図ることができる。

［１−２］通常動作
図１及び図２を用いて、本実施形態の係る固定撮像装置の通常動作について説明する。尚、ここでは、行選択回路２０が画素Ｐ１、Ｐ２の行を選択している場合を例に挙げる。

通常動作時、すなわち、垂直信号線ＮＳＩＧ１、ＮＳＩＧ２の平均化を行わない場合、平均化スイッチＳＢ、ＳＣは開放される。この動作シーケンスでは、画素Ｐ１、Ｐ２の信号出力は個別にデジタルデータに変換される。その過程を、図２のタイミングチャートに従って説明する。

時刻Ｔ１において、画素Ｐ１、Ｐ２は、基準電圧レベルＶｒｓｔ１、Ｖｒｓｔ２を垂直信号線ＮＳＩＧ１、ＮＳＩＧ２にそれぞれ出力している。このとき、共通制御線ＮＳ１、ＮＳ３により、スイッチＳ１１、Ｓ１２、Ｓ３１、Ｓ３２が短絡される。

ここで、スイッチＳ１１、Ｓ１２が短絡されることで、ノードＮＡ１、ＮＡ２の電圧は垂直信号線ＮＳＩＧ１、ＮＳＩＧ２の電圧Ｖｒｓｔ１、Ｖｒｓｔ２とそれぞれ等しくなる。スイッチＳ３１が短絡されることで、インバータＩＮＶ１は負帰還がかかり、ノードＮＢ１、ＮＣ１の電圧はインバータＩＮＶ１の回路閾値Ｖｔ１に等しくなる。スイッチＳ３２が短絡されることで、インバータＩＮＶ２は負帰還がかかり、ノードＮＢ２、ＮＣ２の電圧はインバータＩＮＶ２の回路閾値Ｖｔ２に等しくなる。

このため、コンデンサＣＡＰ２１の容量をＣｐ２１とすると、コンデンサＣＡＰ２１には、ノードＮＡ１〜ＮＢ１間に、Ｃｐ２１×（Ｖｒｓｔ１−Ｖｔ１）の電荷が充電される。また、コンデンサＣＡＰ２２の容量をＣｐ２２とすると、コンデンサＣＡＰ２２には、ノードＮＡ２〜ＮＢ２間に、Ｃｐ２２×（Ｖｒｓｔ２−Ｖｔ２）の電荷が充電される。

時刻Ｔ２において、スイッチＳ３１、Ｓ３２を開放する。

時刻Ｔ３において、垂直信号線ＮＳＩＧ１、ＮＳＩＧ２の電圧は、それぞれ画素Ｐ１、２の信号出力電圧Ｖｒｄ１、Ｖｒｄ２になるように変化し始める。ここで、画素Ｐ１、Ｐ２の出力電位差（Ｖｒｓｔ１−Ｖｒｄ１）、（Ｖｒｓｔ２−Ｖｒｄ２）は、入力光量に比例する。簡単のため、電圧Ｖｒｓｔ１、Ｖｒｓｔ２の方が電圧Ｖｒｄ１、Ｖｒｄ２よりそれぞれ高く、（Ｖｒｓｔ１−Ｖｒｄ１）＜（Ｖｒｓｔ２−Ｖｒｄ２）として説明する。

時刻Ｔ４において、共通制御線ＮＳ２によって制御されるスイッチＳ２１、Ｓ２２を短絡すると、時刻Ｔ５の時点では、ノードＮＶ１、ＮＶ２の電圧はノードＮＶＲＥＦと同じくＶｃｌｍｐとなり、垂直信号線ＮＳＩＧ１、ＮＳＩＧ２の電圧はＶｒｄ１、Ｖｒｄ２となる。

このため、コンデンサＣＡＰ１１の容量をＣｐ１１とすると、コンデンサＣＡＰ１１には、ノードＮＶ１〜ＮＡ１間に、Ｃｐ１１×（Ｖｃｌｍｐ−Ｖｒｄ１）の電荷が充電される。また、コンデンサＣＡＰ１２の容量をＣｐ１２とすると、コンデンサＣＡＰ１２には、ノードＮＶ２〜ＮＡ２間に、Ｃｐ１２×（Ｖｃｌｍｐ−Ｖｒｄ２）の電荷が充電される。

時刻Ｔ２〜Ｔ５において、ノードＮＡ１の電圧はＶｒｓｔ１からＶｒｄ１に変化するため、その差分は（Ｖｒｄ１−Ｖｒｓｔ１）である。時刻Ｔ２以降では、スイッチＳ３１、Ｓ３２、ＳＢが開放されているため、電荷保存則により、ノードＮＡ１、ＮＡ２の電圧が変動した場合もコンデンサＣＡＰ２１、ＣＡＰ２２に充電された電荷量は変わらない。このため、時刻Ｔ２〜Ｔ５では、ノードＮＢ１の電圧変化分はノードＮＡ１の電圧変化分と等しく、（Ｖｒｄ１−Ｖｒｓｔ１）である。このため、ノードＮＢ１の電圧Ｖｎｂ１は、以下の式（１）のように表される。ノードＮＣ１は、インバータＩＮＶ１の出力のため、ノードＮＢ１の電圧がＶｔ１より低ければ、ノードＮＣ１の電圧はハイレベルとなる。

同様に、時刻Ｔ２〜Ｔ５では、ノードＮＢ２の電圧変化分はノードＮＡ２の電圧変化分と等しく、（Ｖｒｄ２−Ｖｒｓｔ２）である。このため、ノードＮＢ２の電圧Ｖｎｂ２は、以下の式（２）のように表される。ノードＮＣ２は、インバータＩＮＶ２の出力のため、ノードＮＢ２の電圧がＶｔ２より低ければ、ノードＮＣ１の電圧はハイレベルとなる。

時刻Ｔ６において、スイッチＳ１１、Ｓ１２を開放すると、電荷保存則により、ランプ波信号線ＮＲＥＦ、ノードＮＡ１、ＮＢ１、ＮＡ２、ＮＢ２の電圧変動分は等しくなる。

時刻Ｔ７において、ランプ波信号線ＮＲＥＦの電圧を一度下げる。その後、時刻Ｔ８から、ランプ波信号線ＮＲＥＦの電圧を時間に対して一定の割合で上昇させると、時刻Ｔ９には、電圧Ｖｃｌｍｐとなる。

さらに、ランプ波信号線ＮＲＥＦの電圧が増加して、Ｖｃｌｍｐ＋（Ｖｒｓｔ１−Ｖｒｄ１）となると、ノードＮＡ１は、Ｖｒｄ１＋（Ｖｒｓｔ１−Ｖｒｄ１）＝Ｖｒｓｔ１となり、ノードＮＢ１は、Ｖｔ１−（Ｖｒｓｔ１−Ｖｒｄ１）＋（Ｖｒｓｔ１−Ｖｒｄ１）＝Ｖｔ１となり、インバータＩＮＶ１の出力のノードＮＣ１における信号は反転する。この瞬間を時刻Ｔ１０とする。ここで、Ｔ／Ｄ変換器１は、時刻Ｔ９〜Ｔ１０までのクロック数をカウントして、デジタルデータＤ１とする。

また、ランプ波信号線ＮＲＥＦの電圧が増加して、Ｖｃｌｍｐ＋（Ｖｒｓｔ２−Ｖｒｄ２）となると、ノードＮＡ２は、Ｖｒｄ２＋（Ｖｒｓｔ２−Ｖｒｄ２）＝Ｖｒｓｔ２となり、ノードＮＢ２は、Ｖｔ２−（Ｖｒｓｔ２−Ｖｒｄ２）＋（Ｖｒｓｔ２−Ｖｒｄ２）＝Ｖｔ２となり、インバータＩＮＶ２の出力のノードＮＣ２における信号は反転する。この瞬間を時刻Ｔ１１とする。ここで、Ｔ／Ｄ変換器ＴＤＣ２は、時刻Ｔ９〜Ｔ１１までのクロック数をカウントして、デジタルデータＤ２とする。

以上のような本実施形態の通常動作では、ランプ波信号線ＮＲＥＦの電圧の増加量は一定である。このため、時刻Ｔ９〜Ｔ１０のカウント数と電圧差（Ｖｒｓｔ１−Ｖｒｄ１）との関係、時刻Ｔ９〜Ｔ１１のカウント数と電圧差（Ｖｒｓｔ２−Ｖｒｄ２）との関係は、比例関係にある。従って、アナログ電圧差（Ｖｒｓｔ１−Ｖｒｄ１）、（Ｖｒｓｔ２−Ｖｒｄ２）は、一定の比に従って、デジタルデータＤ１、Ｄ２に変換されたことになる。このようにして、画素Ｐ１、Ｐ２から異なる信号出力がなされた場合、平均化スイッチＳＢ、ＳＣが開放されていれば、Ｔ／Ｄ変換器ＴＤＣ１、ＴＤＣ２は、画素Ｐ１、Ｐ２の出力電位差をデジタルデータＤ１、Ｄ２としてそれぞれ出力する。

尚、ここでは、画素Ｐ１、Ｐ２について説明したが、同じ行の他の画素出力電位差も同様にデジタルデータとなる。また、他の行の画素も同様に駆動することで、出力電位差がデジタルデータとなる。また、Ｖｒｓｔ１＞Ｖｒｄ１、Ｖｒｓｔ２＞Ｖｒｄ２を前提として説明したが、Ｖｒｓｔ１＜Ｖｒｄ１、Ｖｒｓｔ２＜Ｖｒｄ２の場合は、ランプ波信号線ＮＲＥＦの電圧の駆動電圧を反転すれば、同様の結果が得られる。また、（Ｖｒｓｔ１−Ｖｒｄ１）＞（Ｖｒｓｔ２−Ｖｒｄ２）であれば、時刻Ｔ１０は時刻Ｔ１１より遅くなり、Ｄ１＜Ｄ２となる。

［１−３］平均化動作
図１及び図３を用いて、本実施形態の係る固定撮像装置の平均化動作について説明する。尚、ここでは、行選択回路２０が画素Ｐ１、Ｐ２の行を選択している場合を例に挙げる。

平均化動作時、すなわち、垂直信号線ＮＳＩＧ１、ＮＳＩＧ２の平均化を行う場合、平均化スイッチＳＢ、ＳＣは短絡される。この動作シーケンスでは、画素Ｐ１、Ｐ２の信号出力は平均化されてデジタルデータに変換される。その過程を、図３のタイミングチャートに従って説明する。

まず、平均化スイッチＳＢ、ＳＣが短絡されると、インバータＩＮＶ１、ＩＮＶ２の入出力端が短絡され、インバータＩＮＶ１、ＩＮＶ２が共通の閾値Ｖｔ３を持つようになる。

時刻Ｔ１では、ノードＮＡ１、ＮＡ２の電圧は画素Ｐ１、Ｐ２の出力電圧Ｖｒｓｔ１、Ｖｒｓｔ２となり、ノードＮＢ１とノードＮＢ２の電圧はＶｔ３と等しくなる。コンデンサＣＡＰ２１、ＣＡＰ２２には、Ｑ１＝Ｃｐ２１×（Ｖｒｓｔ１−Ｖｔ３）、Ｑ２＝Ｃｐ２２×（Ｖｒｓｔ２−Ｖｔ３）が充電され、時刻Ｔ２にて保持される。この時刻Ｔ２において、スイッチＳ３１、Ｓ３２を開放する。

時刻Ｔ３において、垂直信号線ＮＳＩＧ１、ＮＳＩＧ２の電圧は、それぞれ画素Ｐ１、２の信号出力電圧Ｖｒｄ１、Ｖｒｄ２になるように変化し始める。

時刻Ｔ４において、共通制御線ＮＳ２によって制御されるスイッチＳ２１、Ｓ２２を短絡する。

時刻Ｔ５では、コンデンサＣＡＰ１１、ＣＡＰ１２に、Ｃｐ１１×（Ｖｃｌｍｐ−Ｖｒｄ１）、Ｃｐ１２×（Ｖｃｍｌｐ−Ｖｒｄ２）がそれぞれ保持される。ここで、平均化スイッチＳＢは短絡されているため、ノードＮＡ１、ＮＡ２の電圧がそれぞれＶｒｓｔ１、Ｖｒｓｔ２からＶｒｄ１、Ｖｒｄ２と変化した場合、変化後のノードＮＢ１、ＮＢ２の電圧をＶｎｂ３とすると、Ｑ１＋Ｑ２＝Ｃｐ２１×（Ｖｒｄ１−Ｖｎｂ３）＋Ｃｐ２２×（Ｖｒｄ２−Ｖｎｂ３）が成り立つ。よって、電圧Ｖｎｂ３は、以下の式（３）のように表される。

この際、ノードＮＣ１、ＮＣ２は短絡されているため電圧は等しく、ノードＮＢ１の電圧がＶｔ３より低ければ、ノードＮＣ１の電圧はハイレベルとなる。但し、インバータＩＮＶ１、ＩＮＶ２の供給電源電圧の範囲は超えない。

時刻Ｔ６において、スイッチＳ１１、Ｓ１２を開放すると、電荷保存則により、ランプ波信号線ＮＲＥＦ、ノードＮＡ１、ＮＢ１、ＮＡ２、ＮＢ２の電圧変動分は等しくなる。

時刻Ｔ７において、ランプ波信号線ＮＲＥＦの電圧を一度下げる。その後、時刻Ｔ８から、ランプ波信号線ＮＲＥＦの電圧を時間に対して一定の割合で上昇させると、時刻Ｔ９には、電圧Ｖｃｌｍｐとなる。

さらに、ランプ波信号線ＮＲＥＦの電圧が増加すると、時刻Ｔ１０にて、ランプ波信号線ＮＲＥＦ、ノードＮＡ１、ＮＡ２、ＮＢ１、ＮＢ２の電圧は、以下の式（４）乃至（７）のようになる。

ここで、ノードＮＢ１、ＮＢ２電圧は、インバータＩＮＶ１、ＩＮＶ２の合成閾値Ｖｔ３と等しい。このため、この瞬間にインバータＩＮＶ１、ＩＮＶ２の出力のノードＮＣ１、ＮＣ２における信号は反転する。Ｔ／Ｄ変換器ＴＤＣ１、ＴＤＣ２は、時刻Ｔ９〜Ｔ１０までのクロック数をカウントして、デジタルデータＤ１、Ｄ２とする。

以上のような本実施形態の平均化動作では、ランプ波信号線ランプ波信号線ＮＲＥＦの電圧の増加量は一定である。このため、カウント数と以下の（８）との関係は比例関係にある。従って、アナログ電圧差（Ｖｒｓｔ１−Ｖｒｄ１）、（Ｖｒｓｔ２−Ｖｒｄ２）は、一定の比に従って、デジタルデータＤ１、Ｄ２に変換されたことになる。

このようにして、画素Ｐ１、Ｐ２から異なる信号出力がなされた場合、平均化スイッチＳＢ、ＳＣが短絡されていれば、Ｔ／Ｄ変換器ＴＤＣ１、ＴＤＣ２は、画素Ｐ１、Ｐ２の出力電位差を平均化して、デジタルデータＤ１、Ｄ２として出力する。また、この比は、コンデンサＣＡＰ２１、ＣＡＰ２２の容量Ｃｐ２１、Ｃｐ２２に依存しており、容量Ｃｐ２１と容量Ｃｐ２２とが等しければ、相加平均となる。

尚、ここでは、画素Ｐ１、Ｐ２について説明したが、同じ行の他の画素出力電位差も同様にデジタルデータとなる。また、他の行の画素も同様に駆動することで、出力電位差がデジタルデータとなる。また、Ｖｒｓｔ１＞Ｖｒｄ１、Ｖｒｓｔ２＞Ｖｒｄ２を前提として説明したが、Ｖｒｓｔ１＜Ｖｒｄ１、Ｖｒｓｔ２＜Ｖｒｄ２の場合は、ランプ波信号線ＮＲＥＦの電圧の駆動電圧を反転すれば、同様の結果が得られる。また、デジタルデータＤ１、Ｄ２は共に画素Ｐ１、Ｐ２の出力電圧差の平均をデジタル値にしたものであるため、一方のデータは不要である。このため、出力が必要なデータは、平均化スイッチＳＢ、ＳＣが開放されていたときと比較して半分となる。

［１−４］効果
上記本実施形態の固体撮像装置によれば、インバータＩＮＶ１、ＩＮＶ２の入出力端を短絡又は開放する平均化スイッチＳＢ、ＳＣを有している。従って、平均化スイッチＳＢ、ＳＣを短絡することで、複数の画素の信号出力は、内蔵容量Ｃｐ２１、Ｃｐ２２の比に従った平均値として出力することができる。この際、容量Ｃｐ２１、Ｃｐ２２を等しくすることで、高精度な相加平均値を得ることができる。

また、本実施形態の固体撮像装置は、平均化スイッチＳＢ、ＳＣを解放すれば通常動作となり、平均化スイッチＳＢ、ＳＣを短絡すれば平均化動作となる。つまり、駆動回路４０により、通常動作と平均化動作を用途に応じて選択することができる。このため、例えば動画処理等のように高速性が求められる場合は、平均化動作を行うために、平均化スイッチＳＢ、ＳＣを短絡すればよい。一方、例えば静止画処理等のように高解像度が求められる場合は、通常動作を行うために、平均化スイッチＳＢ、ＳＣを開放すればよい。

［２］第２の実施形態
第２の実施形態は、第１の実施形態の変形例であり、ＡＤ変換器を２つ設け、用途に応じて画素の出力信号を２つのＡＤ変換器に振り分ける例である。尚、ここでは、第１の実施形態と異なる点について説明する。

［２−１］構成
図４は、本発明の第２の実施形態に係る固体撮像装置の回路図を示す。以下に、第２の実施形態に係る固体撮像装置の回路構成について説明する。

図４に示すように、第２の実施形態において、第１の実施形態と異なる点は、画素群１０の中から選択された画素Ｐの信号をＡＤ変換器ＡＤＣ１、ＡＤＣ２のいずれか一方に出力する点である。このため、第２の実施形態の固体撮像装置は、２つのＡＤ変換器ＡＤＣ１、ＡＤＣ２、切り替えスイッチＳ４１、Ｓ４２、Ｓ５１、Ｓ５２を具備している。

本図において、ＡＤ変換器ＡＤＣ１とスイッチＳ４１、Ｓ４２のペアは、画素群１０の下部に配置され、ＡＤ変換器ＡＤＣ２とスイッチＳ５１、Ｓ５２のペアは、画素群１０の上部に配置される。

ＡＤ変換器ＡＤＣ１は、入力端子ＮＤ１、ＮＤ２の数が垂直信号線ＮＳＩＧ１ａ、ＮＳＩＧ１ｂ、ＮＳＩＧ２ａ、ＮＳＩＧ２ｂの半数になっている。同様に、ＡＤ変換器ＡＤＣ２は、入力端子ＮＥ１、ＮＥ２の数が垂直信号線ＮＳＩＧ１ａ、ＮＳＩＧ１ｂ、ＮＳＩＧ２ａ、ＮＳＩＧ２ｂの半数になっている。

スイッチＳ４１は、画素群１０内の垂直信号線ＮＳＩＧ１ａ、ＮＳＩＧ１ｂの一方をＡＤ変換器ＡＤＣ１の入力端子ＮＤ１に接続させる。スイッチＳ４２は、画素群１０内の垂直信号線ＮＳＩＧ２ａ、ＮＳＩＧ２ｂの一方をＡＤ変換器ＡＤＣ１の入力端子ＮＤ２に接続させる。スイッチＳ５１は、画素群１０内の垂直信号線ＮＳＩＧ１ａ、ＮＳＩＧ１ｂの一方をＡＤ変換器ＡＤＣ２の入力端子ＮＥ１に接続させる。スイッチＳ５２は、画素群１０内の垂直信号線ＮＳＩＧ２ａ、ＮＳＩＧ２ｂの一方をＡＤ変換器ＡＤＣ２の入力端子ＮＥ２に接続させる。スイッチＳ４１、Ｓ４２の制御は、ＡＤ変換器ＡＤＣ１内の駆動回路４０によって行われ、スイッチＳ５１、Ｓ５２の制御は、ＡＤ変換器ＡＤＣ２内の駆動回路４０によって行われる。

［２−２］動作
図４を用いて、本実施形態の係る固定撮像装置の動作について説明する。尚、ここでは、行選択回路２０が画素Ｐ１、Ｐ２、Ｐ３、Ｐ４の行を選択している場合を例に挙げ、垂直信号線ＮＳＩＧ１ａ、ＮＳＩＧ２ａは奇数列であり、垂直信号線ＮＳＩＧ１ｂ、ＮＳＩＧ２ｂは偶数列であるとする。

例えば、スイッチＳ４１、Ｓ４２によりＡＤ変換器ＡＤＣ１の入力端子ＮＤ１、ＮＤ２を偶数列の垂直信号線ＮＳＩＧ１ｂ、ＮＳＩＧ２ｂに接続させ、スイッチＳ５１、Ｓ５２によりＡＤ変換器ＡＤＣ２の入力端子ＮＥ１、ＮＥ２を奇数列の垂直信号線ＮＳＩＧ１ａ、ＮＳＩＧ２ａに接続させる。この場合、ＡＤ変換器ＡＤＣ１は、偶数列の垂直信号線ＮＳＩＧ１ｂ、ＮＳＩＧ２ｂに接続される画素Ｐ２、Ｐ４の出力信号を処理し、ＡＤ変換器ＡＤＣ２は、奇数列の垂直信号線ＮＳＩＧ１ａ、ＮＳＩＧ２ａに接続される画素Ｐ１、Ｐ３の出力信号を処理する。

一方、スイッチＳ４１、Ｓ４２によりＡＤ変換器ＡＤＣ１の入力端子ＮＤ１、ＮＤ２を奇数列の垂直信号線ＮＳＩＧ１ａ、ＮＳＩＧ２ａに接続させ、スイッチＳ５１、Ｓ５２によりＡＤ変換器ＡＤＣ２の入力端子ＮＥ１、ＮＥ２を偶数列の垂直信号線ＮＳＩＧ１ｂ、ＮＳＩＧ２ｂに接続させる。この場合、ＡＤ変換器ＡＤＣ１は、奇数列の垂直信号線ＮＳＩＧ１ａ、ＮＳＩＧ２ａに接続される画素Ｐ１、Ｐ３の出力信号を処理し、ＡＤ変換器ＡＤＣ２は、偶数列の垂直信号線ＮＳＩＧ１ｂ、ＮＳＩＧ２ｂに接続される画素Ｐ２、Ｐ４の出力信号を処理する。

尚、本実施形態においても、第１の実施形態と同様、スイッチＳＢ、ＳＣを開放又は短絡させることで、通常動作又は平均化動作を行うことが可能である。

［２−３］効果
上記第２の実施形態によれば、第１の実施形態と同様の効果を得ることができるだけでなく、次のような効果も得ることができる。

第１の実施形態において、奇数列の信号同士又は偶数列の信号同士を平均化したい場合、奇数列のサンプルホールド信号変換回路同士を接続ための配線及びスイッチが偶数列のサンプルホールド信号変換回路を跨ぐことになる。この場合、奇数列のサンプルホールド信号変換回路の内部配線と偶数列のサンプルホールド信号変換回路とが容量結合してしまい、正常な平均化を行えなくなる可能性がある。これに対し、第２の実施形態では、一つのＡＤ変換器には奇数列か偶数列のどちらかの信号しか入力されないため、このような容量結合は発生しないという効果が得られる。

尚、本実施形態では、信号線が奇数列か偶数列かで２つのＡＤ変換器ＡＤＣ１、ＡＤＣ２に出力信号の振り分けを行ったが、ＲＧＢによる振り分けを行うことも可能である。

［３］第３の実施形態
第３の実施形態は、増幅器として機能するアナログ信号処理回路の例である。尚、ここでは、第１の実施形態と異なる点について説明する。

［３−１］構成
図５は、本発明の第３の実施形態に係る固体撮像装置の回路図を示す。以下に、第３の実施形態に係る固体撮像装置の回路構成について説明する。

図５に示すように、第３の実施形態において、第１の実施形態と異なる点は、サンプルホールド信号変換回路群３０Ａ及び駆動回路４０が、ＡＤ変換器としてではなく、単なる信号増幅回路ＡＭＰとして機能している点である。

具体的には、垂直信号線ＮＳＩＧ１に対応したサンプルホールド信号変換回路は、スイッチＳ６１、コンデンサＣＡＰ３１、ＣＡＰ４１、インバータＩＮＶ１１を有している。

スイッチＳ６１は、共通制御線ＮＳ１によって制御され、ノードＮＢ１とノードＮＣ１とを開放又は短絡する。コンデンサＣＡＰ３１において、一方の電極は垂直信号線ＮＳＩＧ１に接続され、他方の電極はノードＮＢ１に接続されている。コンデンサＣＡＰ４１において、一方の電極はノードＮＢ１に接続され、他方の電極はノードＮＣ１に接続されている。インバータＩＮＶ１１において、反転入力電極はノードＮＢ１に接続され、出力電極はノードＮＣ１に接続されている。ここで、インバータＩＮＶ１１とスイッチＳ６１により、負帰還スイッチを有する反転増幅器が構成されている。

垂直信号線ＮＳＩＧ２に対応したサンプルホールド信号変換回路は、スイッチＳ６２、コンデンサＣＡＰ３２、ＣＡＰ４２、インバータＩＮＶ１２を有している。

スイッチＳ６２は、共通制御線ＮＳ１によって制御され、ノードＮＢ２とノードＮＣ２とを開放又は短絡する。コンデンサＣＡＰ３２において、一方の電極は垂直信号線ＮＳＩＧ２に接続され、他方の電極はノードＮＢ２に接続されている。コンデンサＣＡＰ４２において、一方の電極はノードＮＢ２に接続され、他方の電極はノードＮＣ２に接続されている。インバータＩＮＶ１２において、反転入力電極はノードＮＢ２に接続され、出力電極はノードＮＣ２に接続されている。ここで、インバータＩＮＶ１２とスイッチＳ６２により、負帰還スイッチを有する反転増幅器が構成されている。

上記構成の垂直信号線ＮＳＩＧ１、ＮＳＩＧ２に対応した２組のサンプルホールド信号変換回路は、平均化スイッチＳＢ、ＳＣを共通して有している。平均化スイッチＳＢは、共通制御線ＮＳＢによって制御され、ノードＮＢ１とノードＮＢ２とを開放又は短絡する。平均化スイッチＳＣは、共通制御線ＮＳＣによって制御され、ノードＮＣ１とノードＮＣ２とを開放又は短絡する。平均化スイッチＳＢ、ＳＣを短絡することで、垂直信号線ＮＳＩＧ１、ＮＳＩＧ２に出力された画素Ｐ１、Ｐ２による信号の平均化を図ることができる。

尚、本実施形態において、ノードＮＣ１、ＮＣ２に、ＡＤ変換器（図示せず）が接続されてもよい。この場合、ＡＤ変換器の構成としては、他の実施形態で示すＡＤ変換器でもよいし、従来の一般的なＡＤ変換器でもよい。前者の場合、後者に比べて、信号の平均誤差をより少なくできるというメリットがある。

［３−２］通常動作時
図５及び図６を用いて、本実施形態の係る固定撮像装置の通常動作について説明する。尚、ここでは、行選択回路２０が画素Ｐ１、Ｐ２の行を選択している場合を例に挙げる。

通常動作時、すなわち、垂直信号線ＮＳＩＧ１、ＮＳＩＧ２の平均化を行わない場合、平均化スイッチＳＢ、ＳＣは開放される。この動作シーケンスでは、画素Ｐ１、Ｐ２の信号出力は個別に増幅される。その過程を、図６のタイミングチャートに従って説明する。

時刻Ｔ１において、画素Ｐ１、Ｐ２は、基準電圧レベルＶｒｓｔ１、Ｖｒｓｔ２を垂直信号線ＮＳＩＧ１、ＮＳＩＧ２にそれぞれ出力している。このとき、共通制御線ＮＳ１により、スイッチＳ６１、Ｓ６２が短絡される。

ここで、スイッチＳ６１が短絡されることで、インバータＩＮＶ１１は負帰還がかかり、ノードＮＢ１、ＮＣ１の電圧はインバータＩＮＶ１１の回路閾値Ｖｔ１に等しくなる。スイッチＳ６２が短絡されることで、インバータＩＮＶ１２は負帰還がかかり、ノードＮＢ２、ＮＣ２の電圧はインバータＩＮＶ１２の回路閾値Ｖｔ２に等しくなる。

このため、コンデンサＣＡＰ３１の容量をＣｐ３１とすると、コンデンサＣＡＰ３１には、垂直信号線ＮＳＩＧ１〜ノードＮＢ１間に、Ｃｐ３１×（Ｖｒｓｔ１−Ｖｔ１）の電荷が充電される。また、コンデンサＣＡＰ３２の容量をＣｐ３２とすると、コンデンサＣＡＰ３２には、垂直信号線ＮＳＩＧ２〜ノードＮＢ２間に、Ｃｐ３２×（Ｖｒｓｔ２−Ｖｔ２）の電荷が充電される。

時刻Ｔ２において、スイッチＳ６１、Ｓ６２を開放する。

時刻Ｔ３において、垂直信号線ＮＳＩＧ１、ＮＳＩＧ２の電圧は、それぞれ画素Ｐ１、２の信号出力電圧Ｖｒｄ１、Ｖｒｄ２になるように変化し始める。ここで、画素Ｐ１、Ｐ２の出力電位差（Ｖｒｓｔ１−Ｖｒｄ１）、（Ｖｒｓｔ２−Ｖｒｄ２）は、入力光量に比例する。簡単のため、電圧Ｖｒｓｔ１、Ｖｒｓｔ２の方が電圧Ｖｒｄ１、Ｖｒｄ２よりそれぞれ高いとして説明する。

時刻Ｔ４の時点で、垂直信号線ＮＳＩＧ１、ＮＳＩＧ２の電圧はそれぞれ画素Ｐ１、Ｐ２の信号出力電圧Ｖｒｄ１、Ｖｒｄ２になるが、インバータＩＮＶ１１、ＩＮＶ１２は、負帰還容量ＣＡＰ４１、ＣＡＰ４２の効果により、ノードＮＢ１、ＮＢ２の電圧はそれぞれＶｔ１、Ｖｔ２に保たれるよう、ノードＮＣ１、ＮＣ２の電圧は変化する。一方、時刻Ｔ２の時点で、スイッチＳ６１、Ｓ６２が開放されているため、ノードＮＢ１、ＮＣ１の電荷保存則を考慮すると、時刻Ｔ４の時点の電圧は、以下の２式が成り立つ。

また、時刻Ｔ２の時点と時刻Ｔ４の時点でのノードＮＣ１、ＮＣ２の電位差をそれぞれΔＶｎｃ１、ΔＶｎｃ２とすると、この電位差ΔＶｎｃ１、ΔＶｎｃ２は、以下の式（１１）、（１２）のように表せる。

以上のような本実施形態の通常動作では、ノードＮＣ１、ＮＣ２の出力振幅はＣｐ３１／Ｃｐ３２×（Ｖｒｓｔ１−Ｖｒｄ１）、Ｃｐ４１／Ｃｐ４２×（Ｖｒｓｔ２−Ｖｒｄ２）であり、画素Ｐ１、Ｐ２の出力信号振幅は（Ｖｒｓｔ１−Ｖｒｄ１）、（Ｖｒｓｔ２−Ｖｒｄ２）である。このため、ノードＮＣ１、ＮＣ２の出力振幅は、画素Ｐ１、Ｐ２の出力信号振幅に対して、それぞれ容量比Ｃｐ３１／Ｃｐ３２倍、Ｃｐ４１／Ｃｐ４２倍となっている。

このように、第３の実施形態において、平均化スイッチＳＢ、ＳＣが開放されている場合は、容量Ｃｐ３１、Ｃｐ３２、Ｃｐ４１、Ｃｐ４２の比に従って、垂直信号線ＮＳＩＧ１、ＮＳＩＧ２の信号がそれぞれ増幅される。

尚、ここでは、画素Ｐ１、Ｐ２について説明したが、他の行の画素も同様に駆動することで、出力電位差が増幅される。また、Ｖｒｓｔ１＞Ｖｒｄ１、Ｖｒｓｔ２＞Ｖｒｄ２を前提として説明したが、Ｖｒｓｔ１＜Ｖｒｄ１、Ｖｒｓｔ２＜Ｖｒｄ２の場合はランプ波信号線ＮＲＥＦの電圧の駆動電圧を反転すれば、同様の結果が得られる。

［３−３］平均化動作
図５及び図７を用いて、本実施形態の係る固定撮像装置の平均化動作について説明する。尚、ここでは、行選択回路２０が画素Ｐ１、Ｐ２の行を選択している場合を例に挙げる。

平均化動作時、すなわち、垂直信号線ＮＳＩＧ１、ＮＳＩＧ２の平均化を行う場合、平均化スイッチＳＢ、ＳＣは短絡される。この場合、容量Ｃｐ３１、Ｃｐ３２、Ｃｐ４１、Ｃｐ４２の比に従って、画素Ｐ１、Ｐ２の信号出力は平均及び増幅される。その過程を図８のタイミングチャートに従って説明する。

まず、平均化スイッチＳＢ、ＳＣが短絡されると、インバータＩＮＶ１１、ＩＮＶ１２の入出力端が短絡され、インバータＩＮＶ１１、ＩＮＶ１２が共通の閾値Ｖｔ３を持ち、両者は同等の動作を行う。

時刻Ｔ１では、画素Ｐ１、Ｐ２の基準電圧レベルＶｒｓｔ１、Ｖｒｓｔ２をそれぞれ垂直信号線ＮＳＩＧ１、ＮＳＩＧ２に出力している。このとき、共通制御線ＮＳ１により、スイッチＳ６１、Ｓ６２が短絡される。ここで、スイッチＳ６１、Ｓ６２、ＳＢ、ＳＣは短絡しているため、インバータＩＮＶ１１、ＩＮＶ１２は負帰還がかかり、ノードＮＢ１、ＮＣ１の電圧はインバータＩＮＶ１１、ＩＮＶ１２の合成閾値Ｖｔ３に等しくなる。このため、コンデンサＣＡＰ３１には、垂直信号線ＮＳＩＧ１〜ノードＮＢ１間に、Ｃｐ３１×（Ｖｒｓｔ１−Ｖｔ３）の電荷が充電される。また、コンデンサＣＡＰ３２には、垂直信号線ＮＳＩＧ２〜ノードＮＢ２間に、Ｃｐ３２×（Ｖｒｓｔ２−Ｖｔ３）の電荷が充電される。

時刻Ｔ２において、スイッチＳ６１、Ｓ６２を開放する。

時刻Ｔ３において、垂直信号線ＮＳＩＧ１、ＮＳＩＧ２の電圧は、それぞれ画素Ｐ１、２の信号出力電圧Ｖｒｄ１、Ｖｒｄ２になるように変化し始める。ここで、画素Ｐ１、Ｐ２の出力電位差（Ｖｒｓｔ１−Ｖｒｄ１）、（Ｖｒｓｔ２−Ｖｒｄ２）は、入力光量に比例する。簡単のため、電圧Ｖｒｓｔ１、Ｖｒｓｔ２の方が電圧Ｖｒｄ１、Ｖｒｄ２よりそれぞれ高いとして説明する。

時刻Ｔ４の時点で、垂直信号線ＮＳＩＧ１、ＮＳＩＧ２の電圧はそれぞれ画素Ｐ１、２の信号出力電圧Ｖｒｄ１、Ｖｒｄ２になるが、インバータＩＮＶ１１、ＩＮＶ１２は、負帰還容量ＣＡＰ４１、ＣＡＰ４２の効果により、ノードＮＢ１、ＮＢ２の電圧はＶｔ３に保たれるようにノードＮＣ１、ＮＣ２の電圧が変化する。一方、時刻Ｔ２の時点で、スイッチＳ６１、Ｓ６２が開放されているため、ノードＮＢ１、ＮＣ１の電荷保存則を考慮すると、時刻Ｔ４の時点の電圧は、以下の式が成り立つ。

また、時刻Ｔ２の時点と時刻Ｔ４の時点でのノードＮＣ１、ＮＣ２の電位差をそれぞれΔＶｎｃ１、ΔＶｎｃ２とすると、この電位差ΔＶｎｃ１、ΔＶｎｃ２は、以下の式（１４）のように表せる。

以上のような本実施形態の平均化動作により、画素Ｐ１、Ｐ２の出力信号振幅（Ｖｒｓｔ１−Ｖｒｄ１）、（Ｖｒｓｔ２−Ｖｒｄ２）を、出力振幅ではＣｐ３１、Ｃｐ３２、Ｃｐ４１、Ｃｐ４２の定数比で平均及び増幅倍することができる。

［３−４］効果
上記第３の実施形態によれば、第１の実施形態と同様の効果を得ることができる。

［４］第４の実施形態
第４の実施形態は、第３の実施形態の変形例であり、ＡＤ変換器を２つ設け、用途に応じて画素の出力信号を２つのＡＤ変換器に振り分ける例である。尚、ここでは、第１及び第３の実施形態と異なる点について説明する。

［４−１］構成
図８は、本発明の第４の実施形態に係る固体撮像装置の回路図を示す。以下に、第４の実施形態に係る固体撮像装置の回路構成について説明する。

図８に示すように、第４の実施形態において、第３の実施形態と異なる点は、画素群１０の中から選択された画素Ｐの信号を信号増幅回路ＡＭＰ１、ＡＭＰ２のいずれか一方に出力する点である。このため、第４の実施形態の固体撮像装置は、２つの信号増幅回路ＡＭＰ１、ＡＭＰ２、切り替えスイッチＳ４１、Ｓ４２、Ｓ５１、Ｓ５２を具備している。

本図において、信号増幅回路ＡＭＰ１とスイッチＳ４１、Ｓ４２のペアは、画素群１０の下部に配置され、信号増幅回路ＡＭＰ２とスイッチＳ５１、Ｓ５２のペアは、画素群１０の上部に配置される。

信号増幅回路ＡＭＰ１は、入力端子ＮＤ１、ＮＤ２の本数が垂直信号線ＮＳＩＧ１ａ、ＮＳＩＧ１ｂ、ＮＳＩＧ２ａ、ＮＳＩＧ２ｂの半数になっている。同様に、信号増幅回路ＡＭＰ２は、入力端子ＮＥ１、ＮＥ２の本数が垂直信号線ＮＳＩＧ１ａ、ＮＳＩＧ１ｂ、ＮＳＩＧ２ａ、ＮＳＩＧ２ｂの半数になっている。

スイッチＳ４１は、画素群１０内の垂直信号線ＮＳＩＧ１ａ、ＮＳＩＧ１ｂの一方を信号増幅回路ＡＭＰ１の入力端子ＮＤ１に接続させる。スイッチＳ４２は、画素群１０内の垂直信号線ＮＳＩＧ２ａ、ＮＳＩＧ２ｂの一方を信号増幅回路ＡＭＰ１の入力端子ＮＤ２に接続させる。スイッチＳ５１は、画素群１０内の垂直信号線ＮＳＩＧ１ａ、ＮＳＩＧ１ｂの一方を信号増幅回路ＡＭＰ２の入力端子ＮＥ１に接続させる。スイッチＳ５２は、画素群１０内の垂直信号線ＮＳＩＧ２ａ、ＮＳＩＧ２ｂの一方を信号増幅回路ＡＭＰ２の入力端子ＮＥ２に接続させる。スイッチＳ４１、Ｓ４２の制御は、信号増幅回路ＡＭＰ１内の駆動回路４０によって行われ、スイッチＳ５１、Ｓ５２の制御は、信号増幅回路ＡＭＰ２内の駆動回路４０によって行われる。

［４−２］動作
図８を用いて、本実施形態の係る固定撮像装置の動作について説明する。尚、ここでは、行選択回路２０が画素Ｐ１、Ｐ２、Ｐ３、Ｐ４の行を選択している場合を例に挙げ、垂直信号線ＮＳＩＧ１ａ、ＮＳＩＧ２ａは奇数列であり、垂直信号線ＮＳＩＧ１ｂ、ＮＳＩＧ２ｂは偶数列であるとする。

例えば、スイッチＳ４１、Ｓ４２により信号増幅回路ＡＭＰ１の入力端子ＮＤ１、ＮＤ２を偶数列の垂直信号線ＮＳＩＧ１ｂ、ＮＳＩＧ２ｂに接続させ、スイッチＳ５１、Ｓ５２により信号増幅回路ＡＭＰ２の入力端子ＮＥ１、ＮＥ２を奇数列の垂直信号線ＮＳＩＧ１ａ、ＮＳＩＧ２ａに接続させる。この場合、信号増幅回路ＡＭＰ１は、偶数列の垂直信号線ＮＳＩＧ１ｂ、ＮＳＩＧ２ｂに接続される画素Ｐ２、Ｐ４の出力信号を処理し、信号増幅回路ＡＭＰ２は、奇数列の垂直信号線ＮＳＩＧ１ａ、ＮＳＩＧ２ａに接続される画素Ｐ１、Ｐ３の出力信号を処理する。

一方、スイッチＳ４１、Ｓ４２により信号増幅回路ＡＭＰ１の入力端子ＮＤ１、ＮＤ２を奇数列の垂直信号線ＮＳＩＧ１ａ、ＮＳＩＧ２ａに接続させ、スイッチＳ５１、Ｓ５２により信号増幅回路ＡＭＰ２の入力端子ＮＥ１、ＮＥ２を偶数列の垂直信号線ＮＳＩＧ１ｂ、ＮＳＩＧ２ｂに接続させる。この場合、信号増幅回路ＡＭＰ１は、奇数列の垂直信号線ＮＳＩＧ１ａ、ＮＳＩＧ２ａに接続される画素Ｐ１、Ｐ３の出力信号を処理し、信号増幅回路ＡＭＰ２は、偶数列の垂直信号線ＮＳＩＧ１ｂ、ＮＳＩＧ２ｂに接続される画素Ｐ２、Ｐ４の出力信号を処理する。

尚、本実施形態においても、第３の実施形態と同様、スイッチＳＢ、ＳＣを開放又は短絡させることで、通常動作又は平均化動作を行うことが可能である。

［４−３］効果
上記第４の実施形態によれば、第１及び第３の実施形態と同様の効果を得ることができるだけでなく、次のような効果も得ることができる。

第３の実施形態において、奇数列の信号同士又は偶数列の信号同士を平均化したい場合、奇数列のサンプルホールド信号変換回路同士を接続ための配線及びスイッチが偶数列のサンプルホールド信号変換回路を跨ぐことになる。この場合、奇数列のサンプルホールド信号変換回路の内部配線と偶数列のサンプルホールド信号変換回路とが容量結合してしまい、正常な平均化を行えなくなる可能性がある。これに対し、第４の実施形態では、一つの信号増幅回路には奇数列か偶数列のどちらかの信号しか入力されないため、このような容量結合は発生しないという効果が得られる。

尚、本実施形態では、信号線が奇数列か偶数列かで２つのＡＤ変換器ＡＤＣ１、ＡＤＣ２に出力信号の振り分けを行ったが、ＲＧＢによる振り分けを行うことも可能である。

［５］第５の実施形態
第５の実施形態は、第１の実施形態の変形例であり、インバータの基準電圧にランプ波信号を入力する例である。尚、ここでは、第１の実施形態と異なる点について説明する。

［５−１］構成
図９は、本発明の第５の実施形態に係る固体撮像装置の回路図を示す。以下に、第５の実施形態に係る固体撮像装置の回路構成について説明する。

図９に示すように、第５の実施形態において、第１の実施形態と異なる点は、ランプ波発生回路５０が、Ａ／Ｄ変換のための基準電圧を、ランプ波信号線ＮＲＥＦを介してインバータＩＮＶ１、ＩＮＶ２に入力している点である。

具体的には、垂直信号線ＮＳＩＧ１に対応したサンプルホールド信号変換回路は、スイッチＳ１１、コンデンサＣＡＰ１１、インバータＩＮＶ１を有している。

スイッチＳ１１は、共通制御線ＮＳ１によって制御され、ノードＮＢ１とノードＮＣ１とを開放又は短絡する。コンデンサＣＡＰ１１において、一方の電極は垂直信号線ＮＳＩＧ１に接続され、他方の電極はノードＮＢ１に接続されている。インバータＩＮＶ１において、正相入力電極（＋）はランプ波信号線ＮＲＥＦに接続され、逆相入力電極（−）はノードＮＢ１に接続され、出力電極はノードＮＣ１に接続されている。ここで、インバータＩＮＶ１とスイッチＳ１１により、負帰還スイッチを有する反転増幅器が構成されている。

垂直信号線ＮＳＩＧ２に対応したサンプルホールド信号変換回路は、スイッチＳ１２、コンデンサＣＡＰ１２、インバータＩＮＶ２を有している。

スイッチＳ１２は、共通制御線ＮＳ１によって制御され、ノードＮＢ２とノードＮＣ２とを開放又は短絡する。コンデンサＣＡＰ１２において、一方の電極は垂直信号線ＮＳＩＧ２に接続され、他方の電極はノードＮＢ２に接続されている。インバータＩＮＶ２において、正相入力電極（＋）はランプ波信号線ＮＲＥＦに接続され、逆相入力電極（−）はノードＮＢ２に接続され、出力電極はノードＮＣ２に接続されている。ここで、インバータＩＮＶ２とスイッチＳ１２により、負帰還スイッチを有する反転増幅器が構成されている。

上記構成の垂直信号線ＮＳＩＧ１、ＮＳＩＧ２に対応した２組のサンプルホールド信号変換回路は、平均化スイッチＳＢ、ＳＣを共通して有している。平均化スイッチＳＢは、共通制御線ＮＳＢによって制御され、ノードＮＢ１とノードＮＢ２とを開放又は短絡する。平均化スイッチＳＣは、共通制御線ＮＳＣによって制御され、ノードＮＣ１とノードＮＣ２とを開放又は短絡する。平均化スイッチＳＢ、ＳＣを短絡することで、垂直信号線ＮＳＩＧ１、ＮＳＩＧ２に出力された画素Ｐ１、Ｐ２による信号の平均化を図ることができる。

［５−２］通常動作時
図９及び図１０を用いて、本実施形態の係る固定撮像装置の通常動作について説明する。尚、ここでは、行選択回路２０が画素Ｐ１、Ｐ２の行を選択している場合を例に挙げる。

通常動作時、すなわち、垂直信号線ＮＳＩＧ１、ＮＳＩＧ２の平均化を行わない場合、平均化スイッチＳＢ、ＳＣは開放される。この動作シーケンスでは、画素Ｐ１、Ｐ２の信号出力は個別にデジタルデータに変換される。その過程を、図１０のタイミングチャートに従って説明する。

時刻Ｔ１において、画素Ｐ１、Ｐ２は、基準電圧レベルＶｒｓｔ１、Ｖｒｓｔ２を垂直信号線ＮＳＩＧ１、ＮＳＩＧ２にそれぞれ出力している。このとき、共通制御線ＮＳ１により、スイッチＳ１１、Ｓ１２が短絡される。

ここで、スイッチＳ１１が短絡されることで、インバータＩＮＶ１は負帰還がかかり、ランプ波信号線ＮＲＥＦの電圧がＶｃｌｍｐのため、ノードＮＢ１、ＮＣ１の電圧はＶｃｌｍｐに等しくなる。スイッチＳ１２が短絡されることで、インバータＩＮＶ２も負帰還がかかり、ランプ波信号線ＮＲＥＦの電圧がＶｃｌｍｐのため、ノードＮＢ２、ＮＣ２の電圧はＶｃｌｍｐに等しくなる。

このため、コンデンサＣＡＰ１１の容量をＣｐ１１とすると、コンデンサＣＡＰ１１には、垂直信号線ＮＳＩＧ１〜ノードＮＢ１間に、Ｃｐ１１×（Ｖｒｓｔ１−Ｖｃｌｍｐ）の電荷が充電される。また、コンデンサＣＡＰ１２の容量をＣｐ１２とすると、コンデンサＣＡＰ１２には、垂直信号線ＮＳＩＧ２〜ノードＮＢ２間に、Ｃｐ１２×（Ｖｒｓｔ２−Ｖｃｌｍｐ）の電荷が充電される。そして、時刻Ｔ２では充電が完了する。

時刻Ｔ３において、スイッチＳ１１、Ｓ１２を開放する。

時刻Ｔ４において、ランプ波信号線ＮＲＥＦの電圧を垂直信号線ＮＳＩＧ１、ＮＳＩＧ２の電圧まで引き上げる。これにより、インバータＩＮＶ１、ＩＮＶ２の逆相入力電圧が変わらないまま、正相入力電圧が上がるため、ノードＮＣ１、ＮＣ２の電圧はそれぞれハイレベルになる。

時刻Ｔ５から、ランプ波信号線ＮＲＥＦの電圧を時間に対し一定の割合で減少させると、時刻Ｔ６にて、ランプ波信号線ＮＲＥＦの電圧はＶｃｌｍｐとなり、ノードＮＣ１、ＮＣ２の電圧はハイレベルからロウレベルに変化する。尚、Ｔ／Ｄ変換器ＴＤＣ１、ＴＤＣ２は、ノードＮＣ１、ＮＣ２における時刻Ｔ５と時刻Ｔ６の間の基準クロック数ＣＫＲＳＴ１、ＣＫＲＳＴ２をそれぞれ記録する。

時刻Ｔ７において、ランプ波信号線ＮＲＥＦの電圧が再び上昇すると、ノードＮＣ１、ＮＣ２の電圧は再びハイレベルとなる。

時刻Ｔ８から、垂直信号線ＮＳＩＧ１、ＮＳＩＧ２の電圧は、画素Ｐ１、Ｐ２の信号出力電圧Ｖｒｄ１、Ｖｒｄ２になるように変化し始め、時刻Ｔ９以降には安定する。ここで、画素Ｐ１、Ｐ２の出力電位差（Ｖｒｓｔ１−Ｖｒｄ１）、（Ｖｒｓｔ２−Ｖｒｄ２）は、入力光量に比例する。簡単のため、電圧Ｖｒｓｔ１、Ｖｒｓｔ２の方が電圧Ｖｒｄ１、Ｖｒｄ２よりそれぞれ高いとして説明する。電荷保存則により、垂直信号線ＮＳＩＧ１、ＮＳＩＧ２の電圧変化とノードＮＢ１、ＮＢ２の電圧変化は等しいため、ノードＮＢ１、ＮＢ２は、それぞれＶｃｌｍｐ−（Ｖｒｓｔ１−Ｖｒｄ１）、Ｖｃｌｍｐ−（Ｖｒｓｔ２−Ｖｒｄ２）となる。

時刻Ｔ９から、時刻Ｔ５〜時刻Ｔ７までと同じ比率で、ランプ波信号線ＮＲＥＦの電圧を時間に対し一定の割合で減少させると、時刻Ｔ１０にて、ランプ波信号線ＮＲＥＦの電圧はＶｃｌｍｐ−（Ｖｒｓｔ１−Ｖｒｄ１）となり、ノードＮＢ１はＶｃｌｍｐ−（Ｖｒｓｔ１−Ｖｒｄ１）のため、ノードＮＣ１はハイレベルからロウレベルに変化する。このとき、Ｔ／Ｄ変換器ＴＤＣ１は、ノードＮＣ１の時刻Ｔ９と時刻Ｔ１０の間の基準クロック数ＣＫＲＤ１を記録する。

時刻Ｔ１１において、ランプ波信号線ランプ波信号線ＮＲＥＦの電圧はＶｃｌｍｐ−（Ｖｒｓｔ２−Ｖｒｄ２）となり、ノードＮＢ２はＶｃｌｍｐ−（Ｖｒｓｔ２−Ｖｒｄ２）のため、ノードＮＣ２はハイレベルからロウレベルに変化する。このとき、Ｔ／Ｄ変換器ＴＤＣ２は、ノードＮＣ２の時刻Ｔ９と時刻Ｔ１１の間の基準クロック数ＣＫＲＤ２を記録する。

ここで、ランプ波信号線ＮＲＥＦの電圧は、時刻Ｔ５〜時刻Ｔ７、時刻Ｔ９〜時刻Ｔ１１で、同じ割合で変化している。このため、（ＣＫＲＤ１−ＣＫＲＳＴ１）、（ＣＫＲＤ２−ＣＫＲＳＴ２）は、（Ｖｒｓｔ１−Ｖｒｄ１）、（Ｖｒｓｔ２−Ｖｒｄ２）にそれぞれ比例する。

以上のような本実施形態の通常動作では、画素Ｐ１、Ｐ２の出力電位差（Ｖｒｓｔ１−Ｖｒｄ１）、（Ｖｒｓｔ２−Ｖｒｄ２）に比例するクロック数（ＣＫＲＤ１−ＣＫＲＳＴ１）、（ＣＫＲＤ２−ＣＫＲＳＴ２）が得られ、画素Ｐ１、Ｐ２に信号出力のＡＤ変換は独立に行われる。

尚、ここでは、画素Ｐ１、Ｐ２について説明したが、他の行の画素も同様に駆動することで、出力電位差がデジタルデータとなる。また、Ｖｒｓｔ１＞Ｖｒｄ１、Ｖｒｓｔ２＞Ｖｒｄ２を前提として説明したが、Ｖｒｓｔ１＜Ｖｒｄ１、Ｖｒｓｔ２＜Ｖｒｄ２の場合は、ランプ波信号線ＮＲＥＦの電圧の駆動電圧を反転すれば、同様の結果が得られる。

［５−３］平均化動作
図９及び図１１を用いて、本実施形態の係る固定撮像装置の平均化動作について説明する。尚、ここでは、行選択回路２０が画素Ｐ１、Ｐ２の行を選択している場合を例に挙げる。

平均化動作時、すなわち、垂直信号線ＮＳＩＧ１、ＮＳＩＧ２の平均化を行う場合、平均化スイッチＳＢ、ＳＣは短絡される。この場合、画素Ｐ１、Ｐ２の信号出力は容量Ｃａｐ１１、Ｃａｐ１２の比に従って平均化されてＡＤ変換される。その過程を、図１２のタイミングチャートに従って説明する。

まず、平均化スイッチＳＢ、ＳＣが短絡されると、インバータＩＮＶ１、ＩＮＶ２の入出力端が短絡され、正相入力、負相入力の電圧に従う合成閾値を持つ一つの増幅器と同等の動作を行う。

時刻Ｔ１では、画素Ｐ１、Ｐ２の基準電圧レベルＶｒｓｔ１、Ｖｒｓｔ２を垂直信号線ＮＳＩＧ１、ＮＳＩＧ２にそれぞれ出力している。このとき、共通制御線ＮＳ１により、スイッチＳ１１、Ｓ１２が短絡される。

ここで、スイッチＳ１１、Ｓ１２が短絡されることで、インバータＩＮＶ１、ＩＮＶ２は負帰還がかかり、ランプ波信号線ＮＲＥＦの電圧がＶｃｌｍｐのため、ノードＮＢ１、ＮＢ２、ＮＣ１、ＮＣ２の電圧はＶｃｌｍｐに等しくなる。

このため、コンデンサＣＡＰ１１には、垂直信号線ＮＳＩＧ１〜ノードＮＢ１間に、Ｃｐ１１×（Ｖｒｓｔ１−Ｖｃｌｍｐ）の電荷が充電される。また、コンデンサＣＡＰ１２には、垂直信号線ＮＳＩＧ２〜ノードＮＢ２間に、Ｃｐ１２×（Ｖｒｓｔ２−Ｖｃｌｍｐ）の電荷が充電される。そして、時刻Ｔ２では充電が完了する。

時刻Ｔ３において、スイッチＳ１１、Ｓ１２を開放する。

時刻Ｔ４において、ランプ波信号線ＮＲＥＦの電圧を垂直信号線ＮＳＩＧ１、ＮＳＩＧ２の電圧まで引き上げる。これにより、インバータＩＮＶ１、ＩＮＶ２の逆相入力電圧が変わらないまま、正相入力電圧が上がるため、ノードＮＣ１、ＮＣ２の電圧はハイレベルになる。

時刻Ｔ５から、ランプ波信号線ＮＲＥＦの電圧を時間に対し一定の割合で減少させると、時刻Ｔ６にて、ランプ波信号線ＮＲＥＦの電圧はＶｃｌｍｐとなり、ノードＮＣ１、ＮＣ２の電圧はハイレベルからロウレベルに変化する。尚、Ｔ／Ｄ変換器ＴＤＣ１、ＴＤＣ２は、ノードＮＣ１、ＮＣ２の時刻Ｔ５と時刻Ｔ６の間の基準クロック数ＣＫＲＳＴ１、ＣＫＲＳＴ２をそれぞれ記録する。

時刻Ｔ７において、ランプ波信号線ＮＲＥＦの電圧が再び上昇すると、ノードＮＣ１、ＮＣ２の電圧は再びハイレベルとなる。

時刻Ｔ８から、垂直信号線ＮＳＩＧ１、ＮＳＩＧ２の電圧は、画素Ｐ１、Ｐ２の信号出力電圧Ｖｒｄ１、Ｖｒｄ２になるように変化し始め、時刻Ｔ９以降には安定する。ここで、画素Ｐ１、Ｐ２の出力電位差（Ｖｒｓｔ１−Ｖｒｄ１）、（Ｖｒｓｔ２−Ｖｒｄ２）は、入力光量に比例する。簡単のため、電圧Ｖｒｓｔ１、Ｖｒｓｔ２の方が電圧Ｖｒｄ１、Ｖｒｄ２よりそれぞれ高いとして説明する。電荷保存則により、垂直信号線ＮＳＩＧ１、ＮＳＩＧ２の電圧変化とノードＮＢ１、ＮＢ２の電圧変化は等しいため、ノードＮＢ１、ＮＢ２の電圧は、次式のようになる。

時刻Ｔ９から、時刻Ｔ５〜時刻Ｔ７までと同じ比率で、ランプ波信号線ＮＲＥＦの電圧を時間に対し一定の割合で減少させると、時刻Ｔ１０にて、ランプ波信号線ＮＲＥＦの電圧Ｖｎｒｅｆは、以下の式（１６）のようになる。このため、ノードＮＣ１、ＮＣ２は、ハイレベルからロウレベルに変化する。このとき、Ｔ／Ｄ変換器ＴＤＣ１、ＴＤＣ２は、ノードＮＣ１の時刻Ｔ９と時刻Ｔ１０の間の基準クロック数ＣＫＲＤ１、ＣＫＲＤ２それぞれ記録する。

ここで、ランプ波信号線ＮＲＥＦの電圧は、時刻Ｔ５〜時刻Ｔ７、時刻Ｔ９〜時刻Ｔ１１で、同じ割合で変化している。このため、（ＣＫＲＤ１−ＣＫＲＳＴ１）、（ＣＫＲＤ２−ＣＫＲＳＴ２）は、以下の（１７）に示す電圧に比例する。この電圧は、（Ｖｒｓｔ１−Ｖｒｄ１）、（Ｖｒｓｔ２−Ｖｒｄ２）とコンデンサＣＡＰ１１、ＣＡＰ１２の容量比に依存する。

以上のような本実施形態の平均化動作では、画素Ｐ１、Ｐ２の出力電位差（Ｖｒｓｔ１−Ｖｒｄ１）、（Ｖｒｓｔ２−Ｖｒｄ２）とコンデンサＣＡＰ１１、ＣＡＰ１２の容量比に依存する電圧に比例するクロック数（ＣＫＲＤ１−ＣＫＲＳＴ１）、（ＣＫＲＤ２−ＣＫＲＳＴ２）が得られ、画素Ｐ１、Ｐ２の信号出力の平均化を行った信号のＡＤ変換が行われる。

［５−４］効果
上記第５の実施形態によれば、第１の実施形態と同様の効果を得ることができるだけでなく、次のような効果も得ることができる。

第５の実施形態では、インバータの入力が変化してから出力が変化するまでの遅延や、駆動回路がクロックを送信してＴ／Ｄ変換器に届くまでの遅延がＡＤＣ特性に影響を与えづらい構成となっている分、Ｔ／Ｄ変換器に送信するカウンタを高速で変化させることができる。この結果、第５の実施形態は、Ａ／Ｄ変換処理をより高速に処理することができる。

［６］第６の実施形態
第６の実施形態は、第５の実施形態の変形例であり、ＡＤ変換器を２つ設け、用途に応じて画素の出力信号を２つのＡＤ変換器に振り分ける例である。尚、ここでは、第１及び第５の実施形態と異なる点について説明する。

［６−１］構成
図１２は、本発明の第６の実施形態に係る固体撮像装置の回路図を示す。以下に、第６の実施形態に係る固体撮像装置の回路構成について説明する。

図１２に示すように、第６の実施形態において、第５の実施形態と異なる点は、画素群１０の中から選択された画素Ｐの信号をＡＤ変換器ＡＤＣ１、ＡＤＣ２のいずれか一方に出力する点である。このため、第６の実施形態の固体撮像装置は、２つのＡＤ変換器ＡＤＣ１、ＡＤＣ２、切り替えスイッチＳ４１、Ｓ４２、Ｓ５１、Ｓ５２を具備している。

本図において、ＡＤ変換器ＡＤＣ１とスイッチＳ４１、Ｓ４２のペアは、画素群１０の下部に配置され、ＡＤ変換器ＡＤＣ２とスイッチＳ５１、Ｓ５２のペアは、画素群１０の上部に配置される。

ＡＤ変換器ＡＤＣ１は、入力端子ＮＤ１、ＮＤ２の本数が垂直信号線ＮＳＩＧ１ａ、ＮＳＩＧ１ｂ、ＮＳＩＧ２ａ、ＮＳＩＧ２ｂの半数になっている。同様に、ＡＤ変換器ＡＤＣ２は、入力端子ＮＥ１、ＮＥ２の本数が垂直信号線ＮＳＩＧ１ａ、ＮＳＩＧ１ｂ、ＮＳＩＧ２ａ、ＮＳＩＧ２ｂの半数になっている。

スイッチＳ４１は、画素群１０内の垂直信号線ＮＳＩＧ１ａ、ＮＳＩＧ１ｂの一方をＡＤ変換器ＡＤＣ１の入力端子ＮＤ１に接続させる。スイッチＳ４２は、画素群１０内の垂直信号線ＮＳＩＧ２ａ、ＮＳＩＧ２ｂの一方をＡＤ変換器ＡＤＣ１の入力端子ＮＤ２に接続させる。スイッチＳ５１は、画素群１０内の垂直信号線ＮＳＩＧ１ａ、ＮＳＩＧ１ｂの一方をＡＤ変換器ＡＤＣ２の入力端子ＮＥ１に接続させる。スイッチＳ５２は、画素群１０内の垂直信号線ＮＳＩＧ２ａ、ＮＳＩＧ２ｂの一方をＡＤ変換器ＡＤＣ２の入力端子ＮＥ２に接続させる。スイッチＳ４１、Ｓ４２の制御は、ＡＤ変換器ＡＤＣ１内の駆動回路４０によって行われ、スイッチＳ５１、Ｓ５２の制御は、ＡＤ変換器ＡＤＣ２内の駆動回路４０によって行われる。

［６−２］動作
図１２を用いて、本実施形態の係る固定撮像装置の動作について説明する。尚、ここでは、行選択回路２０が画素Ｐ１、Ｐ２、Ｐ３、Ｐ４の行を選択している場合を例に挙げ、垂直信号線ＮＳＩＧ１ａ、ＮＳＩＧ２ａは奇数列であり、垂直信号線ＮＳＩＧ１ｂ、ＮＳＩＧ２ｂは偶数列であるとする。

例えば、スイッチＳ４１、Ｓ４２によりＡＤ変換器ＡＤＣ１の入力端子ＮＤ１、ＮＤ２を偶数列の垂直信号線ＮＳＩＧ１ｂ、ＮＳＩＧ２ｂに接続させ、スイッチＳ５１、Ｓ５２によりＡＤ変換器ＡＤＣ２の入力端子ＮＥ１、ＮＥ２を奇数列の垂直信号線ＮＳＩＧ１ａ、ＮＳＩＧ２ａに接続させる。この場合、ＡＤ変換器ＡＤＣ１は、偶数列の垂直信号線ＮＳＩＧ１ｂ、ＮＳＩＧ２ｂに接続される画素Ｐ２、Ｐ４の出力信号を処理し、ＡＤ変換器ＡＤＣ２は、奇数列の垂直信号線ＮＳＩＧ１ａ、ＮＳＩＧ２ａに接続される画素Ｐ１、Ｐ３の出力信号を処理する。

一方、スイッチＳ４１、Ｓ４２によりＡＤ変換器ＡＤＣ１の入力端子ＮＤ１、ＮＤ２を奇数列の垂直信号線ＮＳＩＧ１ａ、ＮＳＩＧ２ａに接続させ、スイッチＳ５１、Ｓ５２によりＡＤ変換器ＡＤＣ２の入力端子ＮＥ１、ＮＥ２を偶数列の垂直信号線ＮＳＩＧ１ｂ、ＮＳＩＧ２ｂに接続させる。この場合、ＡＤ変換器ＡＤＣ１は、奇数列の垂直信号線ＮＳＩＧ１ａ、ＮＳＩＧ２ａに接続される画素Ｐ１、Ｐ３の出力信号を処理し、ＡＤ変換器ＡＤＣ２は、偶数列の垂直信号線ＮＳＩＧ１ｂ、ＮＳＩＧ２ｂに接続される画素Ｐ２、Ｐ４の出力信号を処理する。

尚、本実施形態においても、第５の実施形態と同様、スイッチＳＢ、ＳＣを開放又は短絡させることで、通常動作又は平均化動作を行うことが可能である。

［６−３］効果
上記第６の実施形態によれば、第１及び第５の実施形態と同様の効果を得ることができるだけでなく、次のような効果も得ることができる。

第５の実施形態において、奇数列の信号同士又は偶数列の信号同士を平均化したい場合、奇数列のサンプルホールド信号変換回路同士を接続ための配線及びスイッチが偶数列のサンプルホールド信号変換回路を跨ぐことになる。この場合、奇数列のサンプルホールド信号変換回路の内部配線と偶数列のサンプルホールド信号変換回路とが容量結合してしまい、正常な平均化を行えなくなる可能性がある。これに対し、第６の実施形態では、一つのＡＤ変換器には奇数列か偶数列のどちらかの信号しか入力されないため、このような容量結合は発生しないという効果が得られる。

尚、本実施形態では、信号線が奇数列か偶数列かで２つのＡＤ変換器ＡＤＣ１、ＡＤＣ２に出力信号の振り分けを行ったが、ＲＧＢによる振り分けを行うことも可能である。

その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。

本発明の第１の実施形態に係る固体撮像装置を示す回路図。 本発明の第１の実施形態に係る固体撮像装置の通常動作時を示すタイミングチャート。 本発明の第１の実施形態に係る固体撮像装置の平均化動作時を示すタイミングチャート。 本発明の第２の実施形態に係る固体撮像装置を示す回路図。 本発明の第３の実施形態に係る固体撮像装置を示す回路図。 本発明の第３の実施形態に係る固体撮像装置の通常動作時を示すタイミングチャート。 本発明の第３の実施形態に係る固体撮像装置の平均化動作時を示すタイミングチャート。 本発明の第４の実施形態に係る固体撮像装置を示す回路図。 本発明の第５の実施形態に係る固体撮像装置を示す回路図。 本発明の第５の実施形態に係る固体撮像装置の通常動作時を示すタイミングチャート。 本発明の第５の実施形態に係る固体撮像装置の平均化動作時を示すタイミングチャート。 本発明の第６の実施形態に係る固体撮像装置を示す回路図。

符号の説明

１０…画素群、２０…行選択回路、３０…サンプルホールド信号変換回路群、４０…駆動回路、５０…ランプ波発生回路、Ｐｎ…画素、ＮＳＩＧｎ…信号線、Ｓｎ…スイッチ、ＳＢ、ＳＣ…平均化スイッチ、ＣＡＰｎ…コンデンサ、ＩＮＶｎ…インバータ、ＴＤＣｎ…Ｔ／Ｄ変換器、ＮＡｎ、ＮＢｎ、ＮＣｎ、ＮＤｎ、ＮＥｎ、ＮＶｎ…ノード、ＮＳｎ、ＮＳＢ、ＮＳＣ…共通制御線、ＮＲＥＦ…ランプ波信号線、ＡＤＣｎ…ＡＤ変換器。

Claims (5)

1. 第１の信号線と、
   第２の信号線と、
   第１の電極が前記第１の信号線に接続され、第２の電極が第１のノードに接続された第１のコンデンサと、
   第３の電極が前記第２の信号線に接続され、第４の電極が第２のノードに接続された第２のコンデンサと、
   第１の入力電極が前記第１のノードに接続され、第１の出力電極が第３のノードに接続され、第１の負帰還スイッチを有する第１の反転増幅器と、
   第２の入力電極が前記第２のノードに接続され、第２の出力電極が第４のノードに接続され、第２の負帰還スイッチを有する第２の反転増幅器と、
   前記第１及び第２のノードを開放又は短絡する第１の平均化スイッチと、
   前記第３及び第４のノードを開放又は短絡する第２の平均化スイッチと
   を具備することを特徴とするアナログ信号処理回路。
2. 前記第３のノードに接続された第１のＴ／Ｄ変換器と、
   前記第４のノードに接続された第２のＴ／Ｄ変換器と、
   ランプ波信号線と、
   第１の制御信号により制御され、前記第１の信号線と前記第１の電極とを開放又は短絡する第１のスイッチと、
   前記第１の制御信号により制御され、前記第２の信号線と前記第３の電極とを開放又は短絡する第２のスイッチと、
   第２の制御信号により制御され、前記ランプ波信号線と第５のノードとを開放又は短絡する第３のスイッチと、
   前記第２の制御信号により制御され、前記ランプ波信号線と第６のノードとを開放又は短絡する第３のスイッチと、
   第５の電極が前記第５のノードに接続され、第６の電極が前記第１の電極に接続された第３のコンデンサと、
   第７の電極が前記第６のノードに接続され、第８の電極が前記第３の電極に接続された第４のコンデンサと
   をさらに具備することを特徴とする請求項１に記載のアナログ信号処理回路。
3. 前記第３及び第４のノードに接続されたＡＤ変換器と、
   第５の電極が前記第１のノードに接続され、第６の電極が前記第３のノードに接続された第３のコンデンサと、
   第７の電極が前記第２のノードに接続され、第８の電極が前記第４のノードに接続された第４のコンデンサと
   をさらに具備することを特徴とする請求項１に記載のアナログ信号処理回路。
4. 前記第１及び第２の反転増幅器の基準電位を供給するランプ波発生回路と、
   前記第３のノードに接続された第１のＴ／Ｄ変換器と、
   前記第４のノードに接続された第２のＴ／Ｄ変換器と
   をさらに具備することを特徴とする請求項１に記載のアナログ信号処理回路。
5. 第１の奇数列信号線と、
   第１の偶数列信号線と、
   第２の奇数列信号線と、
   第２の偶数列信号線と、
   前記第１の奇数列信号線及び前記第１の偶数列信号線のいずれか一方を前記第１の信号線と接続させる第１の切り替えスイッチと、
   前記第２の奇数列信号線及び前記第２の偶数列信号線のいずれか一方を前記第２の信号線と接続させる第２の切り替えスイッチと
   をさらに具備することを特徴とする請求項１に記載のアナログ信号処理回路。

Images