JP2010049464A - 電子機器および電子機器における更新用プログラムダウンロード方法 - Google Patents

Abstract

【課題】階層化された複数の処理装置を有する電子機器において、プログラムのダウンロードにかかる時間を短縮する。
【解決手段】階層化された複数の処理装置と、処理装置に対応して設けられプログラムが格納された記憶装置と、更新用プログラムを入力する手段とを備え、処理装置は、更新用プログラムを取得すると、自身に対応する記憶装置のプログラムを更新する処理と、下位の処理装置に対して更新用プログラムを送信する処理とを行ない、処理装置は、いずれかの処理における応答待ちの期間に、他の処理を開始する。
【選択図】 図１

Description

本発明は、電子機器のプログラムダウンロードに関する。

情報処理装置、印刷装置等の電子機器は、一般に複数の処理装置を備えている。それぞれの処理装置は、処理装置に対応して設けられた不揮発性の記憶装置に格納されたプログラムにしたがって基本的な動作を行なうようになっている。

このようなプログラムは、電子機器の出荷後に機能の追加や不具合の修正のためにバージョンアップされる場合がある。プログラムがバージョンアップされると、バージョンアップされたプログラムのダウンロードを行ない、バージョンアップ前のプログラムを書き換える処理が行なわれる。

特許文献１には、バージョンアップされたプログラムのダウンロードに関し、処理装置に対応して設けられた不揮発性の記憶装置に加え、バージョンアップされたプログラムを格納するレジスタを設け、複数の処理装置がレジスタからバージョンアップされたプログラムを読み出して不揮発性の記憶装置に格納することが記載されている。
特開２００５−１１１３４号公報

ところで、複数の処理装置は、上位の処理装置、下位の処理装置というように階層化されていることが多く、階層化された構成では、一般に、階層を飛び越えて直接的な通信を行なうことができない。このため、バージョンアップされたプログラムの取得も上位の階層装置を介して行なうことになり、特許文献１に記載された技術をそのまま適用することはできない。

階層化された複数の処理装置を有する電子機器でバージョンアップされたプログラムのダウンロードを行なう場合、各処理装置は、自身に対応して設けられた不揮発性の記憶装置にプログラムを書き込む処理と、下位の処理装置に対してバージョンアップされたプログラムを送信する処理を行なう必要がある。

これらの処理をシリアルに実行して、不揮発性の記憶装置にプログラムを書き込んでから、下位の処理装置に対してプログラムを送る処理をひとつひとつ順番に行なうとすると処理時間がかかるという問題がある。特に、処理装置の階層が深い場合や、下位の処理装置が多数ある場合にこの問題は顕著となる。

本発明はこのような状況を鑑みてなされたものであり、階層化された複数の処理装置を有する電子機器において、プログラムのダウンロードにかかる時間を短縮することを目的とする。

上記課題を解決するため、本発明の第１の態様である電子機器は、上位と下位の関係に階層化された複数の処理装置と、それぞれの処理装置に対応して設けられ、対応する処理装置が実行するプログラムが格納された記憶装置と、前記プログラムを更新するための１または複数の更新用プログラムを入力するプログラム入力手段とを備え、最上位の処理装置は、更新用プログラムが入力されると、自身に対応する記憶装置のプログラムを更新する処理であって、前記記憶装置からの応答待ちの期間を含むプログラム更新処理と、下位の処理装置に対して更新用プログラムを送信する処理であって、前記下位の処理装置からの応答待ちの期間を含むプログラム送信処理とを行ない、その他の処理装置は、上位の処理装置から更新用プログラムを受信すると、自身に対応する記憶装置のプログラムを更新する処理であって、前記記憶装置からの応答待ちの期間を含むプログラム更新処理と、下位の処理装置に対して更新用プログラムを送信する処理であって、前記下位の処理装置からの応答待ちの期間を含むプログラム送信処理とを行ない、前記最上位の処理装置およびその他の処理装置は、いずれかの処理における応答待ちの期間に、他の処理を開始することを特徴とする。

本発明では、プログラム更新処理とプログラム送信処理とを行なう処理装置は、ある処理が終了する前に、他の処理を開始することができるため、階層化された複数の処理装置を有する電子機器において、プログラムのダウンロードにかかる時間を短縮することができる。

ここで、処理装置は、書き換え可能なプログラムにしたがって動作する集積回路であり、例えば、ＣＰＵ、マイコン、ＤＳＰ（Digital Signal Processor）、画像処理装置、ＦＰＧＡ（Field Programmable Gate Array）等とすることができる。書き換え可能なプログラムは、代表的にはファームウェアプログラムとすることができる。処理装置がこのような処理を行なうためのプログラム自体をファームウェアプログラムとして記憶装置に記憶させておくことができる。なお、電子機器は、例えば、印刷装置とすることができる。

具体的には、前記記憶装置のプログラムを更新する処理は、前記記憶装置へのメモリ消去命令送信処理と、前記記憶装置へのメモリ書込命令送信処理とが含まれ、前記記憶装置からの応答は、前記メモリ消去命令に対するメモリ消去終了報告、および、前記メモリ書込命令に対するメモリ書込終了報告とすることができる。

また、前記下位の処理装置に対して更新用プログラムを送信する処理は、プログラム送信処理と、前記下位装置からの応答である終了報告に対する結果受信処理とを含み、前記下位の処理装置からの応答待ちの期間は、前記プログラム送信処理後から前記下位装置からの終了報告があるまでの期間とすることができる。

また、表示装置をさらに備え、前記最上位の処理装置は、更新用プログラムが入力されると、更新用プログラムのバージョンと、各記憶装置に格納されているプログラムのバージョンとを前記表示装置に表示させることが望ましい。

このとき、前記最上位の処理装置は、更新用プログラムのバージョンに、各記憶装置に格納されているプログラムのバージョンよりも新しいバージョンが含まれている場合には、すべてのプログラムの更新を行なうか、バージョンの新しいプログラムのみの更新を行なうかの選択メニューを前記表示手段に表示させることが望ましい。これにより、ユーザがすべてのプログラムの更新を行なうか、バージョンの新しいプログラムのみの更新を行なうかを選択することができるようになる。

なお、前記最上位の処理装置およびその他の処理装置は、あらかじめ定められた優先度にしたがって、前記プログラム更新処理および前記プログラム送信処理の実行順序を決定することができる。

このとき、前記優先度は、処理時間を評価する所定の評価基準に基づいて処理毎に算出された評価値の高い順に定められていることが望ましい。処理時間のかかる処理は、応答期間が長くなる。このような処理の優先度を高くして早く処理を行なうことで、他の処理を行なうための応答待ち時間を確保することができる。これにより、全体的な処理時間を一層短くすることができる。

また、前記更新用プログラムは圧縮されている場合は、前記最上位の処理装置は、更新用プログラムが入力されると、前記優先度の順番に更新用プログラムの解凍処理を行なうことができる。これにより、処理開始時間を早めることができる。

あるいは、前記最上位の処理装置およびその他の処理装置は、更新用プログラムが入力あるいは更新用プログラムを受信すると、処理時間を評価する所定の評価基準に基づいて処理毎に評価値を算出し、評価値の高い順に優先度を各処理に設定して、設定された優先度にしたがって、前記プログラム更新処理および前記プログラム送信処理の実行順序を決定するようにしてもよい。

上記課題を解決するため、本発明の第２の態様である電子機器における更新用プログラムダウンロード方法は、上位と下位の関係に階層化された複数の処理装置と、それぞれの処理装置に対応して設けられ、対応する処理装置が実行するプログラムが格納された記憶装置と、前記プログラムを更新するための１または複数の更新用プログラムを入力するプログラム入力手段とを備えた電子機器における更新用プログラムダウンロード方法であって、最上位の処理装置に更新用プログラムが入力されると、自身に対応する記憶装置のプログラムを更新する処理であって、前記記憶装置からの応答待ちの期間を含むプログラム更新処理と、下位の処理装置に対して更新用プログラムを送信する処理であって、前記下位の処理装置からの応答待ちの期間を含むプログラム送信処理とを、いずれの処理も行なっていない場合、あるいは、他の処理における応答待ちの期間に開始し、その他の処理装置に上位の処理装置から更新用プログラムが受信されると、自身に対応する記憶装置のプログラムを更新する処理であって、前記記憶装置からの応答待ちの期間を含むプログラム更新処理と、下位の処理装置に対して更新用プログラムを送信する処理であって、前記下位の処理装置からの応答待ちの期間を含むプログラム送信処理とを、いずれの処理も行なっていない場合、あるいは、他の処理における応答待ちの期間に開始すること特徴とする。

本発明では、プログラム更新処理とプログラム送信処理とを行なう処理装置は、ある処理を、いずれの処理も行なっていない場合、あるいは、他の処理における応答待ちの期間に開始するため、階層化された複数の処理装置を有する電子機器において、プログラムのダウンロードにかかる時間を短縮することができる。

本発明によれば、階層化された複数の処理装置を有する電子機器において、プログラムのダウンロードにかかる時間を短縮することができる。

本発明の実施の形態について図面を参照して説明する。図１は、本発明の一実施形態である電子機器の構成を示すブロック図である。本図に示すように、電子機器１０は、メイン基板１００とサブ基板２００と操作パネルユニット３００と付属装置４００とを備えている。電子機器１０の用途は特に限定されず、例えば、コンピュータ等の情報処理装置、印刷装置、ゲーム装置、通信装置、家電装置等とすることができる。

メイン基板１００は、ＣＰＵ（Central Processing Unit）１１０、ＲＡＭ（Random Access Memory）１２０、ＨＤＤ（ハードディスクドライブ）１３０、ＵＳＢ Ｉ／Ｆ（インタフェース）１４０を備えている。ＲＡＭ１２０、ＨＤＤ１３０、ＵＳＢ Ｉ／Ｆ（インタフェース）１４０は、それぞれＣＰＵ１１０にバス接続されている。また、ＣＰＵ１１０には、表示装置・操作ボタン等が備えられた操作パネルユニット３００が接続されている。

書き換え可能な不揮発性の記憶装置であるＨＤＤ１３０には、ＣＰＵ１１０が実行するプログラムであるＦ／Ｗ（ファームウェアプログラム）１３１が格納されている。Ｆ／Ｗ１３１は、電子機器１０の起動時にＲＡＭ１２０上に展開され、ＣＰＵ１１０によって実行される。Ｆ／Ｗ１３１は、電子機器１０の基本的な制御を行なうために組み込まれたプログラムであるが、必要に応じてバージョンアップされる。

サブ基板２００は、第１マイコン（マイクロコンピュータ）２１０、ＲＡＭ２２０、フラッシュロム２３０、第２マイコン２４０、フラッシュロム２５０、第３マイコン２６０を備えている。第１マイコン２１０はメイン基板１００のＣＰＵ１１０とバス接続されている。ＲＡＭ２２０、フラッシュロム２３０、第２マイコン２４０、第３マイコン２６０は、それぞれ第１マイコン２１０に接続されている。

書き換え可能な不揮発性の記憶装置であるフラッシュロム２３０には、第１マイコン２１０が実行するプログラムである第１Ｆ／Ｗ２３１と、第２Ｆ／Ｗ２３２とが格納されている。第１Ｆ／Ｗ２３１、第２Ｆ／Ｗ２３２は、電子機器１０の起動時にＲＡＭ２２０上に展開され、第１マイコン２１０によって実行される。ただし、RAM２２０上に展開せずにフラッシュロム２３０から直接実行するようにしてもよい。第１Ｆ／Ｗ２３１、第２Ｆ／Ｗ２３２は、必要に応じてバージョンアップされる。

第２マイコン２４０には、フラッシュロム２５０が接続されている。書き換え可能な不揮発性の記憶装置であるフラッシュロム２５０には、第２マイコン２４０が実行するプログラムであるＦ／Ｗ２５１が格納されている。第３マイコン２６０には、フラッシュロム２６１が内蔵されている。フラッシュロム２６１には、第３マイコン２６０が実行するプログラムであるＦ／Ｗ２６２が格納されている。Ｆ／Ｗ２５１・Ｆ／Ｗ２６２は、必要に応じてバージョンアップされる。

また、メイン基板１００のＵＳＢ Ｉ／Ｆ１４０には付属装置４００が接続される。付属装置４００は、付属装置４００の動作を制御するマイコン４１０、フラッシュロム４２０を備えている。マイコン４１０に接続されたフラッシュロム４２０には、マイコン４１０が実行するプログラムであるＦ／Ｗ４２１が格納されている。Ｆ／Ｗ４２１は、必要に応じてバージョンアップされる。

上述のように、本発明は電子機器１０の用途は限定されないが、例えば、電子機器１０を印刷装置で構成した場合には、メイン基板１００はコントローラ基板とし、サブ基板２００は印刷エンジン制御基板とし、付属装置４００はスキャナユニットとして構成することができる。

各不揮発性の記憶装置に格納されたＦ／Ｗ１３１、第１Ｆ／Ｗ２３１、第２Ｆ／Ｗ２３２、Ｆ／Ｗ２５１、Ｆ／Ｗ２６２、Ｆ／Ｗ４２１のバージョンアップは、更新用Ｆ／Ｗ群２１を記録したＵＳＢメモリをＵＳＢ Ｉ／Ｆ１４０のコネクタに接続し、更新用Ｆ／Ｗ群２１をダウンロードすることにより行なうことができる。具体的には、メイン基板１００のＣＰＵ１１０が、ＵＳＢメモリ２０から更新用Ｆ／Ｗ群２１を読込んでＲＡＭ１２０に格納し、自身に接続されたＨＤＤ１３０内のＦ／Ｗ１３１を更新するとともに、自身に接続されたサブ基板２００の第１マイコン２１０および付属装置４００のマイコン４１０に更新用Ｆ／Ｗ群２１中のプログラム更新に必要なＦ／Ｗデータを送信する。

Ｆ／Ｗデータを受信したサブ基板２００の第１マイコン２１０はＲＡＭ２２０に一時的に格納して、自身に接続されたフラッシュロム２３０内の第１Ｆ／Ｗ２３１と第２Ｗ／Ｆ２３２を更新するとともに、第２マイコン２４０および第３マイコン２６０に更新用Ｆ／Ｗ群２１中のプログラム更新に必要なＦ／Ｗデータを送信する。

ＣＰＵ１１０からＦ／Ｗを受信した付属装置４００のマイコン４１０は、自身に接続されたフラッシュロム４２０内のＦ／Ｗ４２１を更新し、第１マイコン２１０からＦ／Ｗを受信した第２マイコン２４０は、自身に接続されたフラッシュロム２５０のＦ／Ｗ２５１を更新し、第１マイコン２１０からＦ／Ｗを受信した第３マイコン２６０は、自身に内蔵されたフラッシュロム２６１のＦ／Ｗ２６２を更新する。これにより、各不揮発性の記憶装置に格納されたＦ／Ｗ１３１、第１Ｆ／Ｗ２３１、第２Ｆ／Ｗ２３２、Ｆ／Ｗ２５１、Ｆ／Ｗ２６２、Ｆ／Ｗ４２１がバージョンアップされることになる。

このように、ＣＰＵ１１０、マイコン２１０、第２マイコン２４０、第３マイコン２６０、マイコン４１０の各処理装置は、それぞれ自身に接続された不揮発性の記憶装置を有しており、それぞれの記憶装置に自身が実行するプログラムが１または複数個格納されている。さらに、それぞれの処理装置はツリー構造の階層関係を形成している。具体的には、ＣＰＵ１１０は、サブ基板２００の第１マイコン２１０および付属装置４００のマイコン４１０の上位装置であり、第１マイコン２１０は、第２マイコン２４０および第３マイコン２６０の上位装置である。処理装置同士の通信は上位処理装置と下位処理装置との間で行なうようにしている。したがって、例えば、ＣＰＵ１１０が第２マイコン２４０から情報を収集する場合には、ＣＰＵ１１０と第２マイコン２４０とが直接通信を行なうのではなく、第１マイコン２１０を介してＣＰＵ１１０と第２マイコン２４０とが間接的に通信を行なうことになる。

なお、処理装置は、書き換え可能なプログラムにしたがって動作する集積回路であり、例えば、ＣＰＵ、マイコン、ＤＳＰ（Digital Signal Processor）、画像処理装置、ＦＰＧＡ（Field Programmable Gate Array）等である。

図２は、処理装置の関係および更新用プログラムのダウンロード処理を一般化した図である。本図に示すように、各処理装置は最上位処理装置を頂点とする木構造の階層関係を有し、それぞれの処理装置に不揮発性記憶装置が対応している。更新用プログラムをダウンロードする場合には、最上位処理装置に対してダウンロードを行なう。その後、各処理装置は、自身に接続された不揮発性記憶装置に格納されたプログラムを更新する処理と、下位の処理装置へプログラムを送信する処理とを行なう。

図３（ａ）は、自身に接続された不揮発性記憶装置に格納されたプログラムを更新する処理を説明するタイミングチャートである。プログラム更新処理では、不揮発性記憶装置に格納されたプログラムの上書きを行なうため、更新前のプログラムを消去してから書き込む必要がある。このため、処理装置は、自身に接続された不揮発性記憶装置に対して領域を指定してメモリ消去命令を出力する。この命令にしたがって不揮発性記憶装置はメモリ消去を実行する。そして、メモリ消去が終了すると、処理装置に対して終了報告を送信する。処理装置は、メモリ消去命令を出力してから（時刻ｔ１）、終了報告を受けるまで（時刻ｔ２）の間はメモリ消去待ち状態にある。

処理装置は、メモリ消去終了報告を受信してメモリ消去の終了を確認すると、更新用プログラムを指定してメモリ書込命令を出力する。この命令にしたがって不揮発性記憶装置は、消去した領域に更新用プログラムを書き込む。そして書込が終了すると、処理装置に対して終了報告を送信する。処理装置は、メモリ書込命令を出力してから（時刻ｔ３）、終了報告を受けるまで（時刻ｔ４）の間はメモリ書込待ち状態にある。

図３（ｂ）は、下位の処理装置に対するプログラム送信処理を説明するタイミングチャートである。プログラム送信処理では、上位の処理装置が下位の処理装置に対してプログラムを送信する。プログラムを受信した下位の処理装置は、自身に接続された不揮発性記憶装置に対するプログラム更新処理と、さらに下位の処理装置へのプログラム送信処理を行なう。これらの処理が終了すると上位の処理装置に対して終了報告を送信する。上位の処理装置は、プログラムを送信してから（時刻ｔ４）、下位の処理装置から終了報告を受けるまで（時刻ｔ５）の間は結果待ち状態にある。そして、下位の処理装置から結果受信処理を行なう。終了報告時に他の処理を行なっている場合は、他の処理の終了後に結果受信処理を行なう。

処理装置は、メモリ消去命令、メモリ書込命令、プログラム送信命令、結果受信の各処理実行時は、ビジー状態であるため複数の処理を同時に行なうことはできない。しかしながらメモリ消去待ち状態、メモリ書込待ち状態、結果待ち状態中は他の処理を行なうことができる。

次に、図４のフローチャートを参照して最上位処理装置におけるプログラムダウンロード処理について説明する。最上位処理装置は、図１の例では、ＣＰＵ１１０が対応する。本処理は、更新用Ｆ／Ｗ群２１が格納されたＵＳＢメモリ２０がＵＳＢ Ｉ／Ｆ１４０のコネクタに装着されることで開始される（Ｓ１０１）。ＣＰＵ１１０は、装着されたＵＳＢメモリ２０のあらかじめ定められた箇所に所定のデータが記録されている場合に、ＵＳＢメモリ２０に更新用Ｆ／Ｗ群２１が格納されていると判断することができる。ただし、ＵＳＢメモリ２０に限られず他の記録媒体であってもよい。また、通信回線を介して更新用Ｆ／Ｗ群２１を受信するようにしてもよい。この場合は、ユーザから更新プログラムのダウンロード指示を受け付けることで本処理を開始することができる。

ＵＳＢメモリ２０には、格納されている更新用Ｆ／Ｗ群２１のインデックス情報が記録されている。インデックス情報には、格納されている更新用Ｆ／Ｗ群２１のリストと各Ｆ／Ｗのバージョンとが含まれている。ＣＰＵ１１０は、このインデックス情報で示される新しいバージョンと、各不揮発性記憶装置に記録されている現在のＦ／Ｗのバージョンとを一覧形式で操作パネルユニット３００の表示装置に表示する（Ｓ１０２）。ＣＰＵ１１０は、電子機器１０の起動時等に、各不揮発性記憶装置に記録されているＦ／Ｗのバージョンを収集して、ＲＡＭ１２０に記憶しておくことが望ましい。

なお、各不揮発性記憶装置に記録されている現在のＦ／Ｗのバージョンがすべて新しいバージョンと一致する場合には、ダウンロード処理を終了するようにしてもよい。この際に、ダウンロードが不要である旨を操作パネルユニット３００の表示装置に表示することが望ましい。

図５は、Ｆ／Ｗのバージョンの一覧表示画面の一例を示す図である。本図の例では、Ｆ／Ｗ毎に、現在のバージョンとＵＳＢメモリ２０に格納されている新しいバージョンとを対応させて表示している。本画面では、さらに、処理内容を表示してユーザから処理内容の選択を受け付ける。処理内容は「差分のみダウンロード」「全て上書きダウンロード」「ダウンロードを中止」とし、それぞれ、操作パネルユニット３００の操作ボタンに対応付けてユーザから選択を受け付けるようにしている。ここで、プログラムの書き込み寿命（不揮発性記憶装置の書き換え可能回数）を考慮して、必要最小限の更新を行なう「差分のみダウンロード」をデフォルトで選択状態としておくことが望ましい。なお、ユーザが「ダウンロードを中止」を選択した場合は、以降処理を行なわず、ダウンロード処理を中止する。

ユーザから処理内容の選択を受け付けると（Ｓ１０３）、ＵＳＢメモリ２０から更新用のデータを読み込んで、ＲＡＭ１２０に格納する（Ｓ１０４）。この際、「全て上書きダウンロード」の選択を受け付けている場合には、全ての更新用データを読み込み、「差分のみダウンロード」の選択を受け付けている場合には、現在格納されているバージョンよりも新しいバージョンのＦ／Ｗに対応する更新用データを読み込む。ただし、全ての更新用データを読込んで、後の処理で必要な更新用データのみを使用するようにしてもよい。

更新用データが圧縮されている場合には解凍処理を行なう（Ｓ１０５）。なお、後述するように解凍の順序も優先度にしたがって制御するようにしてもよい。あるいは、サイズの大きい更新用データから解凍するようにしてもよい。

そして、ＣＰＵ１１０が行なうべき処理について優先度の設定を行なう（Ｓ１０６）。ここで、ＣＰＵ１１０が行なうべき処理は、ＨＤＤ１３０に格納されたＦ／Ｗ１３１の更新処理と、下位処理装置であるサブ基板２００の第１マイコン２１０へのプログラム送信処理と、下位処理装置である付属装置４００のマイコン４１０へのプログラム送信処理である。

本実施形態では、これらの優先順位はあらかじめ定められており現在のＦ／Ｗ１３１に固定的に記録されているものとする。したがって、ＣＰＵ１１０は、ＲＡＭ１２０に展開されているＦ／Ｗ１３１を参照することで行なうべき処理の優先度を設定することができる。ただし、優先度は、ＵＳＢメモリ２０に記録しておくようにしてもよい。この場合は、ＵＳＢメモリ２０に記録された所定のデータを参照することで行なうべき処理の優先度を設定することができる。あるいは、後述するように読込んだデータのサイズ等に基づいてダイナミックに優先度を設定するようにしてもよい。

そして、優先度にしたがってプログラムの更新・送信処理を行なう（Ｓ１０７）。行なう処理の決定方法については図８を参照して後述し、プログラムの更新・送信処理の具体的な内容については図９を参照して後述する。

その後、全ての処理について終了報告を受信するのを待ち（Ｓ１０８）、全ての処理について終了報告を受信すると（Ｓ１０８：Ｙｅｓ）、操作パネルユニット３００の表示装置に、図６に一例を示すようなダウンロード終了画面を表示して、ユーザにダウンロード処理が終了したことを通知する。本図の例では、「ファームウェアのダウンロードが完了しました。ＵＳＢメモリを抜いてください。」という表示を行なうようにしている。

次に、図７のフローチャートを参照して、最上処理装置以外の処理装置におけるプログラムダウンロード処理について説明する。最上処理装置以外の処理装置は、図１の例では、サブ基板２００の第１マイコン２１０、第２マイコン２４０、第３マイコン２６０、付属装置４００のマイコン４１０が対応する。本処理は、上位処理装置からＦ／Ｗ更新用データを受信することで開始される（Ｓ２０１）。

そして、処理装置が行なうべき処理について優先度の設定を行なう（Ｓ２０２）。ここで、処理装置が行なうべき処理は、自身に接続された不揮発性記憶装置に格納されたＦ／Ｗの更新処理と、下位処理装置へのプログラム送信処理である。ただし、下位処理装置が存在しない場合もある。

本実施形態では、これらの優先順位はあらかじめ定められており、自身に接続された不揮発性記憶装置に格納された現在のＦ／Ｗに固定的に記録されているものとする。ただし、優先度は、ＵＳＢメモリ２０に記録しておくようにしてもよい。この場合は、上位装置からＵＳＢメモリ２０に記録された優先度情報を取得することで行なうべき処理の優先度を設定することができる。あるいは、後述するように受信したデータのサイズ等に基づいてダイナミックに優先度を設定するようにしてもよい。

そして、優先度にしたがってプログラムの更新・送信処理を行なう（Ｓ２０３）。行なう処理の決定方法については図８を参照して後述し、プログラムの更新・送信処理の具体的な内容については図９を参照して後述する。その後、全ての処理について完了報告を受信するのを待ち（Ｓ２０４）、全ての処理について完了報告を受信すると（Ｓ２０４：Ｙｅｓ）、上位処理装置に対して終了報告を送信する（Ｓ２０５）。

ここで、プログラムの更新処理の場合は、最後のメモリ書込処理が終了したときに完了報告が出力される。最後のメモリ書込処理としたのは、メモリの書込単位に応じて、１回のプログラム更新処理についてメモリ消去とメモリ書込とを複数回に分けて行なう場合があるからである。また、プログラム送信処理の場合は、最後のプログラム送信処理の結果を受信したときに完了報告が出力される。最後のプログラム送信としたのは、１回のプログラム送信処理について複数回に分けてプログラムを送信する場合があるからである。

次に、各処理装置における優先度にしたがったプログラムの更新・送信処理について説明する。まず、図８のフローチャートを参照して、上述の処理（Ｓ２０３）の更新・送信処理において行なう処理の決定方法について説明する。上述のように、各処理装置では、行なうべき処理について優先度が設定されている。ここで、優先度は、順位で示され重複はないものとする。

まず、行なう処理の対象候補として、行なうべき処理のうち最も優先度の高い処理を設定する（Ｓ３０１）。そして候補となった処理が、その時点で処理不要であるか、応答待ちの状態のいずれかであるかを判断する（Ｓ３０２）。ここで、処理不要は、例えば、その処理が既に終了している場合等である。また、応答待ちの状態は、その処理がプログラム更新処理であれば、メモリ消去待ち状態かメモリ書込待ち状態で、その処理がプログラム送信処理であれば、結果待ち状態である。なお、本実施形態では処理装置が複数の処理を同時に行なうことは想定されていないため、本フローチャートは処理を行なっていないとき、例えば、実行中の処理が終了あるいは応答待ち状態になった場合に行なうようにする。

その結果、処理不要、応答待ちの状態のいずれでもない場合（Ｓ３０２：Ｎｏ）には、その候補処理を実行する（Ｓ３０５）。したがって、優先度が高い処理が優先的に実行されることになる。具体的な実行内容については図９を参照して後述する。

一方、処理不要、応答待ちの状態のいずれかの状態である場合（Ｓ３０２：Ｙｅｓ）には、次に優先度の高い処理があるかどうかを調べ（Ｓ３０３）、次に優先度の高い処理が存在する場合（Ｓ３０３：Ｙｅｓ）には、その処理を行なう処理の対象候補として、その時点で処理不要であるか、応答待ちの状態のいずれかであるかを判断する処理（Ｓ３０２）以降を繰り返す。したがって、優先度が低い処理は、優先度の高い処理が処理不要あるいは応答待ちの状態の時に行なわれることになる。このため、応答待ち時間の長い処理の優先度を高く設定しておくことで、早めに応答待ち状態を作り、その待ち状態の間に優先度の低い処理を行なうことで全体的な処理時間を短くすることができる。

次に優先度の高い処理が存在しない場合（Ｓ３０３：Ｎｏ）には、行なうべき処理のうち最も優先度の高い処理を処理候補に設定して（Ｓ３０１）、上記の処理を繰り返す。このため、例えば、優先度の高い処理が応答待ちの状態から解除されると、優先的に実行されることになる。

対象候補となった処理を実行（Ｓ３０５）後、全ての処理が終了したかどうかを判断し（Ｓ３０６）、処理が残っている場合（Ｓ３０６：Ｎｏ）は、行なうべき処理のうち最も優先度の高い処理を処理候補に設定して（Ｓ３０１）、上記の処理を繰り返す。そして、全ての処理が終了すると（Ｓ３０６：Ｙｅｓ）、本処理を終了する。

次に、プログラムの更新・送信処理の具体的な実行内容について図９のフローチャートを参照して説明する。本処理は、上述の（Ｓ３０５）の対象処理実行に対応する。

まず、実行する処理がプログラム更新処理かどうかを判断する（Ｓ４０１）。その結果、プログラム更新処理であった場合（Ｓ４０１：Ｙｅｓ）は、そのプログラムを上書きする領域が消去済であるかどうかを調べる（Ｓ４０２）。これは、例えば、更新プログラムのダウンロード処理においてログを記録しておくことで判断することができる。

消去済でない場合（Ｓ４０２：Ｎｏ）は、メモリ消去命令を不揮発性記憶装置に対して出力する（Ｓ４０３）。メモリ書込単位に応じてメモリ消去命令を複数回に分けるようにしてもよい。メモリ消去命令を出力すると、処理装置は、メモリ消去待ち状態となる（Ｓ４０４）。この待ち状態の間に処理装置は他の処理を行なうことができる。また、メモリ消去待ち状態は、不揮発性記憶装置から消去終了報告を受信すると解除される。

一方、消去済の場合（Ｓ４０５：Ｙｅｓ）は、データ書き込みを行なうために、まず、書き込むデータのチェックを行なう（Ｓ４０５）。データチェックでは、ハッシュ値等を用いて書込データの正当性や正常性等を確認する。ただし、データチェックは、データ受信時等に行なうようにしてもよい。

そして、メモリ書込命令を不揮発性記憶装置に対して出力する（Ｓ４０６）。メモリ書込単位に応じてメモリ書込命令を複数回に分けるようにしてもよい。メモリ書込命令を出力すると、処理装置は、メモリ書込待ち状態となる（Ｓ４０７）。この待ち状態の間に処理装置は他の処理を行なうことができる。また、メモリ書込待ち状態は、不揮発性記憶装置から書込終了報告を受信すると解除される。

実行する処理がプログラム更新処理でない場合（Ｓ４０１：Ｎｏ）、すなわち、プログラム送信処理の場合は、下位の処理装置に対して更新用プログラムデータを送信する（Ｓ４０８）。更新用プログラムデータを送信すると、処理装置は、結果待ち状態となる（Ｓ４０９）。この待ち状態の間に処理装置は他の処理を行なうことができる。また、結果待ち状態は、下位の処理装置から結果報告を受信すると解除される。

以下に、具体的な例を用いて更新用プログラムのダウンロード処理についてさらに説明する。ここでは、簡単のため、図１０に示すような構成で更新用プログラムのダウンロード処理を行なった場合を例に説明する。本図の例では、上位処理装置である第１マイコンが、自身に接続されたフラッシュロム２３０に格納されたプログラム１とプログラム２とを更新する処理と、下位処理装置である第２マイコン２４０に第２マイコン用プログラムを送信する処理を行ない、第２マイコンが自身に接続された第２マイコン用フラッシュメモリ２５０に格納されたプログラムを更新する処理を行なう。ここで、プログラム１の更新処理は、書込単位の都合により２回に分けて行なうものとする。

第１マイコン２１０に接続されたＲＡＭ２２０には、プログラム１の更新処理の優先度が最上位の１であり、プログラム２の更新処理の優先度が２であり、第２マイコンへのプログラム送信処理の優先度が最下位の３である旨が記録されているものとする。

図１１は、本例の場合の第１マイコン２１０および第２マイコン２４０のダウンロード処理の流れを示すタイミングチャートである。まず、最も優先度の高いプログラム１の更新処理が実行する処理として決定され、時刻ｔ１で１回目のメモリ消去命令がフラッシュロム２３０に対して送られる。この命令後、第１マイコン２１０はメモリ消去待ち状態となるため、他の処理を行なうことができる。そこで、次に優先度の高いプログラム２更新処理が実行する処理として決定され、時刻ｔ２でメモリ消去命令がフラッシュロム２３０に対して送られる。この命令後、第１マイコン２１０はメモリ消去待ち状態となるため、他の処理を行なうことができる。

最も優先度の高いプログラム１の更新処理は応答待ち状態にあるため、最も優先度の低い第２マイコンへのプログラム送信処理が実行する処理として決定される。そこで、時刻ｔ３で第２マイコン２４０へのデータ送信が行なわれる。データを受信した第２マイコン２４０は、第１マイコン２１０とは独立に処理を行なうことができ、また、行なうべき処理は自身に接続された第２マイコン用フラッシュメモリ２５０に格納されたプログラムを更新するだけである。このため、第２マイコン２４０は、第２マイコン用フラッシュメモリ２５０へのメモリ消去命令を行ない、メモリ消去が終了すると、メモリ書込命令を行なう。そして、メモリ書込が終了すると第１マイコンに対して完了報告を送信する。

第１マイコン２１０は、第２マイコン２４０へのデータ送信が終了すると結果待ちの状態になる。この時点で、最も優先度の高いプログラム１の更新処理における第１回目のメモリ消去待ち状態が解除されているため、時刻ｔ４でプログラム１の更新処理の１回目のメモリ書込命令がフラッシュロム２３０に対して送られる。その後、次に優先度の高いプログラム２更新処理が実行する処理として決定され、時刻ｔ５でメモリ書込命令がフラッシュロム２３０に対して送られる。

その後は、いずれの処理も応答待ちの状態になり、時刻ｔ６でプログラム１の更新処理における１回目のメモリ書込待ち状態が解除されると、２回目のメモリ消去命令がフラッシュロム２３０に対して送られる。その後もすべての処理が応答待ち状態となる。なお、プログラム２の更新処理におけるメモリ書込待ち状態が解除されると、プログラム２の更新処理は終了する。

時刻ｔ７で第２マイコン２４０から送られたデータ送信結果の受信処理が行なわれる。この処理は、例えば、第２マイコン２４０からの割り込み信号によって開始することができる。この結果受信処理を行なうことで、第２マイコンへのプログラム送信処理が終了する。

結果受信処理の最中にプログラム１の更新処理の２回目のメモリ消去待ち状態が解除されると、結果受信処理が終了した時刻ｔ８にプログラム１の更新処理の２回目のメモリ書込命令がフラッシュロム２３０に対して送られ、第１マイコン２１０は、メモリ書込待ち状態になる。このメモリ書込待ち状態が解除されると第１マイコン２１０におけるすべての処理が終了したことになるため、第１マイコン２１０は、上位装置に対して終了報告を送信する。

次に、優先度の設定方法について説明する。上述のように、本実施形態では、応答待ち時間の長い処理の優先度を高く設定しておくことで、早めに応答待ち状態を作り、その待ち状態の間に優先度の低い処理を行なうことで全体的な処理時間を短くするようにしている。ここで、応答待ち時間の長い処理は、不揮発性記憶装置における更新時間が長いプログラム更新処理と、下位処理装置における処理時間が長いプログラム送信処理である。

これらの応答待ち時間は、例えば、更新あるいは送信するプログラムのデータサイズ、処理装置の処理速度、処理装置間の通信速度、フラッシュメモリ（不揮発性記憶装置）の１セクタ（書込単位）の書込消去応答時間を用いて評価することができる。ここでは、表１に示すようなパラメータを用いて評価するものとする。

すなわち、データサイズの評価値Ａは、データサイズに所定の係数を乗じた値とする。本例で係数は５０とする。処理装置の処理速度の評価値Ｂは、所定の基準処理速度を対象となる処理装置の処理速度で割り、所定の係数を乗じた値とする。本例で所定の基準処理速度は５００ＭＩＰＳとし、所定の係数は３０とする。処理装置間の通信速度の評価値Ｃは、ＫＢで表わされたデータサイズをビット数に変換し、処理装置間の通信速度（ｂｐｓ）で割り、所定の係数を乗じた値とする。本例で所定の係数は４０とする。フラッシュメモリ１セクタの書込消去応答時間の評価値Ｄは、フラッシュメモリの書込消去応答時間に所定の係数を乗じた値とする。本例で所定の係数は１０とする。

そして、評価値Ａ、評価値Ｂ、評価値Ｃ、評価値Ｄの合計値を優先順位値Ｘとして、優先順位値Ｘの高い順に優先度を定めるものとする。

図１２に示すような構成の電子機器を例に、優先度の設定についてさらに説明する。本図の例では、上位処理装置である処理速度２００ＭＩＰＳの第１マイコン２１０が、自身に接続されたフラッシュロム２３０に格納された８１９２ＫＢのプログラム１と３０７２ＫＢのプログラム２とを更新する処理と、下位処理装置である処理速度１８０ＭＩＰＳの第２マイコン２４０に５１２ＫＢの第２マイコン用プログラムを送信する処理と、下位処理装置である処理速度３０ＭＩＰＳの第３マイコン２６０に６４ＫＢの第３マイコン用プログラムを送信する処理とを行なう場合の、第１マイコン２１０における優先度設定を説明する。

ここで、第１マイコン２１０と第２マイコン２４０との間の通信処理速度は３８４００ｐｂｓであるとし、第１マイコン２１０と第３マイコン２６０との間の通信処理速度は１１５２００ｂｐｓであるとする。また、第１マイコン２１０のフラッシュロム２３０の書込消去応答時間は６００ｍｓであり、第２マイコン２４０のフラッシュロム２５０の書込消去応答時間は１０００ｍｓであり、第３マイコン２６０のフラッシュロム２６１の書込消去応答時間は８００ｍｓであるとすると、表２に示すスペック表が作成される。

このスペック表の各値に対して、上述の評価値算出を行なうと、表３に示す評価結果を得ることができる。

この結果、優先順位値Ｘの最も大きいプログラム１更新処理が最も優先度が高い処理として決定され、以下、プログラム２更新処理、第２マイコンへのプログラム送信処理、第３マイコンへのプログラム送信処理の順に優先度が決定される。

電子機器１０の開発者は、電子機器１０の構成等に基づいて、あらかじめこの優先度を決定しておいて、各処理装置に対応した不揮発性記憶装置に記憶させておく。これにより各処理装置は、更新用プログラムのダウンロード処理の際、優先度にしたがった処理を行なうことができるようになる。また、更新用プログラムで、ダウンロードサイズ等が変更される場合を考慮して、ＵＳＢメモリ２０に優先度の情報を記録しておいてもよい。この場合、ＵＳＢメモリ２０に記録された優先度にしたがって各処理装置で更新用プログラムのダウンロード処理が行なわれる。さらには、不揮発性記憶装置に記憶されている優先度情報自体を更新用プログラムで更新することもできる。

最上位の処理装置は、ＵＳＢメモリ２０から更新用データを読込むと、必要に応じてデータ解凍を行なうが（Ｓ１０５）、この解凍順序も上記の優先度にしたがって行なうようにしてもよい。これにより、プログラム更新・送信処理の開始を早めることができるようになる。なお、この場合は、優先度設定処理（Ｓ１０６）をデータ解凍処理（Ｓ１０５）より先に行なうようにする。

上記の例では、処理の優先度はあらかじめ定めるようにしていた。しかしながら、各処理装置において優先度をダイナミックに決定するようにしてもよい。この場合、プログラム更新・送信処理の開始に先だって、上述の評価値の算出をそれぞれの処理装置で行なうことで優先度がダイナミックに決定されることになる。具体的には、図１３のフローチャートにしたがって行なうことができる。

すなわち、評価対象となる処理について、その処理に係るプログラムのデータサイズを参照して評価値Ａを算出する（Ｓ５０１）。そして、評価対象となる処理に係る処理装置処理速度を参照して評価値Ｂを算出する（Ｓ５０２）。なお、処理装置の処理速度は、スペック情報であり既知であるため、あらかじめ不揮発性記憶装置に記録しておくようにする。評価対象となる処理がプログラム送信の場合（Ｓ５０３：Ｙｅｓ）は、さらに、送受信が行なわれる処理装置間の通信速度を参照して評価値Ｃを算出する。なお、処理装置間の通信速度は、スペック情報であり既知であるため、あらかじめ不揮発性記憶装置に記録しておくようにする。そして、評価対象となる処理に係る不揮発性記憶装置の１セクタの書込消去応答時間を参照して評価値Ｄを算出する（Ｓ５０５）。なお、不揮発性記憶装置の１セクタの書込消去応答時間は、スペック情報であり既知であるため、あらかじめ不揮発性記憶装置に記録しておくようにする。

評価値Ａ、評価値Ｂ、評価値Ｃ、評価値Ｄが算出されると、これらの評価値を加えることで、評価対象となっている処理の優先順位値Ｘを算出することができる（Ｓ５０６）。以上の優先順位値Ｘをすべての処理について繰り返し（Ｓ５０７）、すべての処理について優先順位値Ｘの算出を終了すると（Ｓ５０７：Ｙｅｓ）、算出された優先順位値Ｘに基づいて優先度が決定される（Ｓ５０８）。すなわち、優先順位値Ｘの大きい順に優先度を決定する。

以上説明したように、本実施形態によれば、階層化された複数の処理装置を有する電子機器において、プログラムのダウンロードにかかる時間を短縮することができる。

なお、上記実施例では、更新するプログラムを格納する記憶装置は、ＨＤＤ（ハードディスクドライブ）、フラッシュロム等の不揮発性の記憶装置を用いていた。しかしながら、本発明は、不揮発性の記憶装置に限られず、揮発性の記憶装置にも適用することができる。この場合は、不揮発性の記憶装置に格納されたプログラムを電子機器の起動時等に揮発性の記憶装置に格納し、この揮発性の記憶装置に格納されたプログラムを上述のダウンロード手続を行なって更新するようにする。そして、電子機器の電源停止時等に更新されたプログラムを不揮発性の記憶装置に格納すればよい。揮発性の記憶装置を用いた場合においても階層化された複数の処理装置を有する電子機器において、プログラムのダウンロードにかかる時間を短縮することができる。

本発明の一実施形態である電子機器の構成を示すブロック図である。 処理装置の関係および更新用プログラムのダウンロード処理を一般化した図である。 プログラム更新処理とプログラム送信処理とを説明するタイミングチャートである 最上位処理装置におけるプログラムダウンロード処理について説明するフローチャートである。 Ｆ／Ｗのバージョンの一覧表示画面の一例を示す図である。 ダウンロード終了画面の一例を示す図である。 最上位処理装置以外の処理装置におけるプログラムダウンロード処理について説明するフローチャートである。 プログラム更新・送信処理における行なう処理の決定方法について説明するフローチャートである。 プログラム更新・送信処理の具体的な実行内容について説明するフローチャートである。 更新用プログラムのダウンロード処理を説明するための電子機器の構成を示すブロック図である。 第１マイコン２１０および第２マイコン２４０のダウンロード処理の流れを示すタイミングチャートである。 優先度の設定について説明するための電子機器の構成を示すブロック図である。 優先度を決定する処理手順を説明するフローチャートである。

符号の説明

１０…電子機器、２０…ＵＳＢメモリ、２１…更新用Ｆ／Ｗ群、１００…メイン基板、１１０…ＣＰＵ、１２０…ＲＡＭ、１３０…ＨＤＤ、１４０…ＵＳＢ Ｉ／Ｆ、２００…サブ基板、２１０…第１マイコン、２２０…ＲＡＭ、２３０…フラッシュロム、２４０…第２マイコン、２５０…フラッシュロム、２６０…第３マイコン、２６１…フラッシュロム、３００…操作パネルユニット、４００…付属装置、４１０…マイコン、４２０…フラッシュロム

Claims (10)

1. 上位と下位の関係に階層化された複数の処理装置と、
   それぞれの処理装置に対応して設けられ、対応する処理装置が実行するプログラムが格納された記憶装置と、
   前記プログラムを更新するための１または複数の更新用プログラムを入力するプログラム入力手段とを備え、
   最上位の処理装置は、更新用プログラムが入力されると、自身に対応する記憶装置のプログラムを更新する処理であって、前記記憶装置からの応答待ちの期間を含むプログラム更新処理と、下位の処理装置に対して更新用プログラムを送信する処理であって、前記下位の処理装置からの応答待ちの期間を含むプログラム送信処理とを行ない、
   その他の処理装置は、上位の処理装置から更新用プログラムを受信すると、自身に対応する記憶装置のプログラムを更新する処理であって、前記記憶装置からの応答待ちの期間を含むプログラム更新処理と、下位の処理装置に対して更新用プログラムを送信する処理であって、前記下位の処理装置からの応答待ちの期間を含むプログラム送信処理とを行ない、
   前記最上位の処理装置およびその他の処理装置は、いずれかの処理における応答待ちの期間に、他の処理を開始することを特徴とする電子機器。
2. 請求項１に記載の電子機器であって、
   前記記憶装置のプログラムを更新する処理は、前記記憶装置へのメモリ消去命令送信処理と、前記記憶装置へのメモリ書込命令送信処理とが含まれ、
   前記記憶装置からの応答は、前記メモリ消去命令に対するメモリ消去終了報告、および、前記メモリ書込命令に対するメモリ書込終了報告であることを特徴とする電子機器。
3. 請求項１または２に記載の電子機器であって、
   前記下位の処理装置に対して更新用プログラムを送信する処理は、プログラム送信処理と、前記下位装置からの応答である終了報告に対する結果受信処理とを含み、
   前記下位の処理装置からの応答待ちの期間は、前記プログラム送信処理後から前記下位装置からの終了報告があるまでの期間であることを特徴とする電子機器。
4. 請求項１〜３のいずれか一項に記載の電子機器であって、
   表示装置をさらに備え、
   前記最上位の処理装置は、更新用プログラムが入力されると、更新用プログラムのバージョンと、各記憶装置に格納されているプログラムのバージョンとを前記表示装置に表示させることを特徴とする電子機器。
5. 請求項４に記載の電子機器であって、
   前記最上位の処理装置は、更新用プログラムのバージョンに、各記憶装置に格納されているプログラムのバージョンよりも新しいバージョンが含まれている場合には、
   すべてのプログラムの更新を行なうか、バージョンの新しいプログラムのみの更新を行なうかの選択メニューを前記表示手段に表示させることを特徴とする電子機器。
6. 請求項１に記載の電子機器であって、
   前記最上位の処理装置およびその他の処理装置は、あらかじめ定められた優先度にしたがって、前記プログラム更新処理および前記プログラム送信処理の実行順序を決定することを特徴とする電子機器。
7. 請求項６に記載の電子機器であって、
   前記優先度は、処理時間を評価する所定の評価基準に基づいて処理毎に算出された評価値の高い順に定められていることを特徴とする電子機器。
8. 請求項７に記載の電子機器であって、
   前記更新用プログラムは圧縮されており、
   前記最上位の処理装置は、更新用プログラムが入力されると、前記優先度の順番に更新用プログラムの解凍処理を行なうことを特徴とする電子機器。
9. 請求項１に記載の電子機器であって、
   前記最上位の処理装置およびその他の処理装置は、更新用プログラムが入力あるいは更新用プログラムを受信すると、処理時間を評価する所定の評価基準に基づいて処理毎に評価値を算出し、評価値の高い順に優先度を各処理に設定して、設定された優先度にしたがって、前記プログラム更新処理および前記プログラム送信処理の実行順序を決定することを特徴とする電子機器。
10. 上位と下位の関係に階層化された複数の処理装置と、それぞれの処理装置に対応して設けられ、対応する処理装置が実行するプログラムが格納された記憶装置と、前記プログラムを更新するための１または複数の更新用プログラムを入力するプログラム入力手段とを備えた電子機器における更新用プログラムダウンロード方法であって、
    最上位の処理装置に更新用プログラムが入力されると、前記最上位の処理装置が、自身に対応する記憶装置のプログラムを更新する処理であって、前記記憶装置からの応答待ちの期間を含むプログラム更新処理と、下位の処理装置に対して更新用プログラムを送信する処理であって、前記下位の処理装置からの応答待ちの期間を含むプログラム送信処理とを、いずれの処理も行なっていない場合、あるいは、他の処理における応答待ちの期間に開始し、
    その他の処理装置に上位の処理装置から更新用プログラムが受信されると、前記その他の処理装置が、自身に対応する記憶装置のプログラムを更新する処理であって、前記記憶装置からの応答待ちの期間を含むプログラム更新処理と、下位の処理装置に対して更新用プログラムを送信する処理であって、前記下位の処理装置からの応答待ちの期間を含むプログラム送信処理とを、いずれの処理も行なっていない場合、あるいは、他の処理における応答待ちの期間に開始すること特徴とする電子機器における更新用プログラムダウンロード方法。