JP2009508168A - エレクトロルミナンスデバイスにおける輝度低下補償技術 - Google Patents

Abstract

エレクトロルミナンスデバイスにおける輝度低下を補償する方法とシステムが提案される。このシステムは、発光装置と蓄積コンデンサと複数のトランジスタを有する画素回路と画素回路を作動させる制御信号線を備える。画素回路のプログラムと駆動時に、蓄積コンデンサはトランジスタに接続され、あるいはトランジスタから切断される。

Description

本願は、２００５年９月１３日出願のカナダ特許出願第２，５１８，２７６号の優先権を主張する。

本発明は、エレクトロルミナンスデバイスディスプレイに関し、より詳しくは、輝度低下を補償するためのエレクトロルミナンスデバイスディスプレイの駆動技術に関する。

エレクトロルミナンスディスプレイは、携帯電話をはじめとする多種多様なデバイスのために開発されてきた。特に、アモルファスシリコン（ａ−Ｓｉ）、ポリシリコン、有機またはその他の駆動バックプレーンを備えるアクティブマトリクス有機発光ダイオード（ＡＭＯＬＥＤ）ディスプレイは、実現可能なフレキシブルディスプレイ、低い製造コスト、高い解像度、広い視野角等の利点により、さらにその魅力を増している。

ＡＭＯＬＥＤディスプレイは、各々有機発光ダイオード（ＯＬＥＤ）を有する画素の行列アレイとこの行列アレイに配置されたバックプレーン電子装置を備える。ＯＬＥＤは電流駆動装置であるため、ＡＭＯＬＥＤの画素回路は、正確で一定の駆動電流を供給できるべきである。

高い精度で一定の輝度を実現し、画素回路の経年劣化の影響を削減することができる方法とシステムが望まれている。

本発明の目的は、既存のシステムの欠点のうち少なくとも１つを回避または軽減する方法とシステムを提供することである。

本発明の１つの態様によれば、発光装置と、第一の端子および第二の端子を有する蓄積コンデンサとを備える画素回路が提案される。この画素回路は、ゲート端子と第一の端子と第二の端子とを有する第一のトランジスタを備え、ゲート端子は第一の選択線に接続されている。この画素回路は、ゲート端子と第一の端子と第二の端子とを有する第二のトランジスタを備え、第一の端子は第一のトランジスタの第二の端子に接続され、第二の端子は発光装置に接続されている。この画素回路は、ゲート端子と第一の端子と第二の端子とを有する第三のトランジスタを備え、ゲート端子は第二の選択ラインに接続され、第一の端子は第一のトランジスタの第二の端子に接続され、第二の端子は第二のトランジスタのゲート端子と蓄積コンデンサの第一の端子とに接続されている。この画素回路は、ゲート端子と第一の端子と第二の端子とを有する第四のトランジスタを備え、ゲート端子は第三の選択線に接続され、第一の端子は蓄積コンデンサの第二の端子に接続され、第二の端子は第二のトランジスタの第二の端子と発光装置とに接続されている。画素回路は、ゲート端子と第一の端子と第二の端子とを有する第五のトランジスタを備え、ゲート端子は第二の選択線に接続され、第一の端子は信号線に接続され、第二の端子は第四のトランジスタの第一の端子と蓄積コンデンサの第二の端子とに接続されている。

上記の画素回路において、第三の選択線は第一の選択線でもよい。

上記の画素回路は、ゲート端子と第一の端子と第二の端子とを有する第六のトランジスタを備えてもよく、この場合、ゲート端子は第二の選択線に接続され、第一の端子は第二のトランジスタの第一の端子に接続され、第二の端子はバイアス電流線に接続される。

本発明のさらに別の態様によれば、画素回路によって形成されるディスプレアレイと、画素回路をプログラミングし、駆動するための駆動モジュールとを有するディスプレイシステムが提供される。

本発明のまた別の態様によれば、画素回路内の発光装置の劣化を補償するための方法が提供される。この方法は、蓄積コンデンサを充電するステップと、蓄積コンデンサを放電するステップとを含む。蓄積コンデンサを充電するステップは、蓄積コンデンサを信号線に接続するステップを含む。この方法は、蓄積コンデンサを信号線から切断し、蓄積コンデンサの第二の端子を第二のトランジスタの第二の端子に接続するステップを含む。

本発明の別の態様によれば、画素回路内のトランジスタの閾値電圧シフトを補償するための方法が提供される。この方法は、蓄積コンデンサを充電するステップと、蓄積コンデンサを放電するステップとを含む。蓄積コンデンサを充電するステップは、蓄積コンデンサを信号線に接続するステップを含む。この方法は、蓄積コンデンサを信号線から切断するステップと、蓄積コンデンサの第二の端子を第二のトランジスタの第二の端子に接続するステップとを含む。

本発明のまた別の態様によれば、画素回路のグラウンドバウンスまたはＩＲドロップを補償する方法が提供される。この方法は、蓄積コンデンサを充電するステップと、蓄積コンデンサを放電するステップとを含む。蓄積コンデンサを充電するステップは、蓄積コンデンサを信号線とバイアス電流線に接続するステップを含む。この方法は、蓄積コンデンサを信号線とバイアス電流線から切断するステップと、蓄積コンデンサの第二の端子を第二のトランジスタの第二の端子に接続するステップとを含む。

この本発明の概要は、必ずしも本発明の全ての特徴を説明しているとはかぎらない。

本発明の上記およびその他の特徴は、付属の図面を参照しながら以下の説明を読むことによってより明らかになるであろう。

本発明の実施例を、有機発光ダイオード（ＯＬＥＤ）等の発光装置を有する画素回路と複数のトランジスタを備える画素回路を使って説明する。しかしながら、画素回路はＯＬＥＤ以外の発光装置を有するものであってもよい。画素回路内のトランジスタは、ｎ型トランジスタでも、ｐ型トランジスタでも、これらの組み合わせでもよい。画素回路内のトランジスタは、アモルファスシリコン、ナノ結晶／微結晶シリコン、ポリシリコン、有機半導体技術（有機ＴＦＴ等）、ＮＭＯＳ／ＰＭＯＳ技術またはＣＭＯＳ技術（ＭＯＳＦＥＴ等）を使って製造できる。画素回路を有するディスプレイは、単色、多色またはフルカラーディスプレイのいずれでもよく、あるいは１つまたは複数のエレクトロルミネセンス（ＥＬ）素子（有機ＥＬ等）を備えていてもよい。ディスプレイは、アクティブマトリクス発光ディスプレイであってもよい。ディスプレイは、ＤＶＤ、携帯情報端末（ＰＤＡ）、コンピュータディスプレイまたは携帯電話において使用される。

説明中、「画素回路」と「画素」は互換的に用いられる。以下の説明において、「信号」と「線」も互換的に用いられる。以下の説明において、「接続する（接続される）」と「連結する（連結される）」は互換的に用いられ、２つまたはそれ以上の要素を直接または間接に相互に物理的または電気的に接触させることを示すために使用される。

本発明の実施例は、画素回路を駆動する駆動方法に関係し、この方法には、ＯＬＥＤ劣化、バックプレーンの不安定さ（ＴＦＴ閾値シフト）、グラウンドバウンス（またはＩＲドロップ）のうちの少なくともひとつを補償するための画素内補償技術が含まれる。この駆動方式により、画素回路は、たとえば長期間の表示動作とプロセスの変化を受けた画素の経年劣化等による画素の特性の変化に関係なく安定した輝度を提供できる。これにより、ＯＬＥＤの明るさの安定性が改善され、ディスプレイの動作寿命が長くなる。

図１Ａは、本発明の実施例による画素駆動方式が適用された画素回路とその制御信号線の一例を示す。図１Ａの画素回路１００は、トランジスタ１０２−１１０、蓄積コンデンサ１１２およびＯＬＥＤ１１４を備える。画素回路１００は、３本の選択線ＳＥＬ１，ＳＥＬ２，ＳＥＬ３、信号線ＶＤＡＴＡ、電圧線ＶＤＤ、共通アースに接続されている。

トランジスタ１０２−１１０は、アモルファスシリコン、ポリシリコン、有機薄膜トランジスタ（ＴＦＴ）またはＣＭＯＳ技術の標準的なＮＭＯＳとすることができる。当業者は、画素回路１００がｐ型トランジスタを使っても製作できることがわかるであろう。

トランジスタ１０４は駆動トランジスタである。駆動トランジスタ１０４のソースとドレイン端子はそれぞれ、ＯＬＥＤ１１４のアノード電極とトランジスタ１０２のソース端子に接続されている。駆動トランジスタ１０４のゲート端子は、トランジスタ１１０を通じて信号線ＶＤＡＴＡに接続され、またトランジスタ１０６のソース端子に接続されている。トランジスタ１０６のドレイン端子は、トランジスタ１０２のソース端子に接続され、そのゲート端子は選択線ＳＥＬ２に接続されている。

トランジスタ１０８のドレイン端子は、トランジスタ１１０のソース端子に接続され、ソース端子はＯＬＥＤ１１４のアノードに接続され、そのゲート端子は選択線ＳＥＬ３に接続されている。

トランジスタ１１０のドレイン端子は信号線ＶＤＡＴＡに接続され、ゲート端子は選択線ＳＥＬ２に接続されている。

駆動トランジスタ１０４、トランジスタ１０６および蓄積コンデンサ１１２はノードＡ１で接続される。トランジスタ１０８，１１０および蓄積コンデンサ１１２はノードＢ１で接続される。

図１Ｂは、図１Ａの画素回路１１０の動作方法の一例を示す。図１Ａの画素回路１００はｎ型トランジスタを備える。しかしながら、当業者は、図１Ｂの方法がｐ型トランジスタを有する画素回路にも適用できることを理解するであろう。

図１Ａ−１Ｂを参照すると、画素回路１００の動作は２つの動作サイクル、つまりプログラムサイクル１２０と駆動サイクル１２２を含んでいる。プログラムサイクル１２０の終了時にノードＡ１は（Ｖ_Ｐ＋Ｖ_Ｔ＋ΔＶ_ＯＬＥＤ）に充電される。ここでＶ_Ｐはプログラム電圧、Ｖ_Ｔはトランジスタ１０４の閾値電圧、ΔＶ_ＯＬＥＤはバイアスストレス下でのＯＬＥＤ電圧シフトである。

プログラムサイクル１２０は２つのサブサイクル、プリチャージＰ１１と補償Ｐ１２を含み、これらを以下、それぞれプリチャージサブサイクルＰ１１と補償サブサイクルＰ１２と呼ぶ。

プリチャージサブサイクルＰ１１中、選択線ＳＥＬ１，ＳＥＬ２はハイ、ＳＥＬ３はローであり、その結果、トランジスタ１０２，１０６，１１０はオン、トランジスタ１０８はオフとなる。ＶＤＡＴＡの電圧は（Ｖ_{ＯＬＥＤｉ}−Ｖ_Ｐ）に設定される。“ Ｖ_Ｐ”は、プログラム電圧である。“ｉ”はＯＬＥＤの初期電圧を示す。“Ｖ_{ＯＬＥＤｉ}”は一定電圧であり、ＯＬＥＤ１１４の初期ＯＮ電圧に設定できる。しかしながら、Ｖ_{ＯＬＥＤｉ}はゼロ等、他の電圧にも設定できる。プリチャージサブサイクルＰ１１の終了時に、蓄積コンデンサ１１２は（ＶＤＤ＋Ｖ_Ｐ−Ｖ_{ＯＬＥＤｉ}）に近い電圧で充電される。

補償サブサイクルＰ１２中、選択線ＳＥＬ２はハイで、トランジスタ１０６，１１０はオンとなり、選択線ＳＥＬ１，ＳＥｌ３はローで、トランジスタ１０２，１０８はオフである。その結果、蓄積コンデンサ１１２はトランジスタ１０４とＯＬＥＤ１１４を通じて放電を開始し、駆動トランジスタ１０４とＯＬＥＤ１１４からの電流がゼロに近くなるまで続ける。これによって、（Ｖ_Ｔ＋Ｖ_Ｐ＋Ｖ_ＯＬＥＤ−Ｖ_{ＯＬＥＤｉ}）に近い電圧が蓄積コンデンサ１１２の中に蓄積される。ここでＶ_ＯＬＥＤはＯＬＥＤ１１４のＯＮ電圧である。

駆動サイクル１２２中、選択線ＳＥＬ２はローで、トランジスタ１０６，１１０はオフであり、選択線ＳＥｌ１，ＳＥＬ３はハイで、トランジスタ１０２，１０８はオンである。その結果、蓄積コンデンサ１１２は信号線ＶＤＡＴＡから切断され、駆動トランジスタ１０４のソースに接続される。

駆動トランジスタ１０４が飽和領域にあると、次のプログラムサイクルまでＫ（Ｖ_Ｐ＋ΔＶ_ＯＬＥＤ）^２に近い電流がＯＬＥＤ１１４の中を流れる。ここでＫは駆動トランジスタ１０４のトランスコンダクタンス係数であり、ΔＶ_ＯＬＥＤ＝Ｖ_ＯＬＥＤ−Ｖ_{ＯＬＥＤｉ}である。

図２は、図１Ａ−１Ｂの動作のシミュレーション結果の例を示す。図２のグラフは、駆動サイクル１２２中のＯＬＥＤ電流をその電圧シフトの関数として示したものである。図１Ａ，１Ｂ，２を参照すると、ΔＶ_ＯＬＥＤが時間とともに増大すると、ＯＬＥＤ１１４の駆動電流も増大することがわかる。このように、画素回路１００は、ＯＬＥＤ１１４の駆動電流を増大させることによって、ＯＬＥＤ１１４の輝度の劣化を補償する。

図３は、図１Ａ−１Ｂの動作の別のシミュレーション結果を示す。図３のグラフは、駆動サイクル１２２中のＯＬＥＤ電流を、駆動トランジスタ１０４の閾値電圧シフトの関数として示したものである。図１Ａ，１Ｂ，３を参照すると、ＯＬＥＤ１１４の駆動電流が駆動トランジスタ１０４の閾値に無関係であるため、画素回路１００は駆動トランジスタ１０４の閾値電圧シフトを補償している。図３に示される結果は、駆動トランジスタの閾値電圧の４Ｖのシフトに関してＯＬＥＤ電流が安定していることを強調している。

図４Ａは、本発明の別の実施例による画素駆動方式が適用された画素回路とその制御信号の例を示す。図４Ａの画素回路１３０は、５個のトランジスタ１３２−１４０、蓄積コンデンサ１４２、ＯＬＥＤ１４４を備える。画素回路１３０は、２本の選択線ＳＥＬ１，ＳＥＬ２、信号線ＶＤＡＴＡ、電圧線ＶＤＤ、共通アースに接続されている。

トランジスタ１３２−１４０は、図１Ａのトランジスタ１０２−１１０と同じまたは同様とすることができる。トランジスタ１３２−１４０は、アモルファスシリコン、ポリシリコン、有機ＴＦＴまたはＣＭＯＳ技術における標準的ＮＭＯＳのいずれでもよい。蓄積コンデンサ１４２とＯＬＥＤ１４４はそれぞれ、図１Ａの蓄積コンデンサ１１２とＯＬＥＤ１１４と同じまたは同様とすることができる。

トランジスタ１３４は駆動トランジスタである。駆動トランジスタ１３４のソースおよびドレイン端子はそれぞれ、ＯＬＥＤ １４４のアノード電極とトランジスタ１３２のソースに接続されている。駆動トランジスタ１３４のゲート端子はトランジスタ１４０を通じて信号線ＶＤＡＴＡに接続され、トランジスタ１３６のソース端子に接続されている。トランジスタ１３６のドレイン端子はトランジスタ１３２のソース端子に接続され、ゲート端子は選択線ＳＥＬ２に接続されている。

トランジスタ１３８のドレイン端子はトランジスタ１４０のソース端子に接続され、ソース端子はＯＬＥＤ １４４のアノードに接続され、ゲート端子は選択線ＳＥＬ１に接続されている。

トランジスタ１４０のドレイン端子は信号線ＶＤＡＴＡに接続され、ゲート端子は選択線ＳＥＬ２に接続されている。

駆動トランジスタ１３４、トランジスタ１３６および蓄積コンデンサ１４２は、ノードＡ２において接続される。トランジスタ１３８，１４０および蓄積コンデンサ１４２はノードＢ２において接続される。

図４Ｂは、図４Ａの画素回路１３０の動作方法の一例を示す。図４Ａの画素回路１３０はｎ型トランジスタを備えている。しかしながら、当業者は、図４Ｂの方法がｐ型トランジスタを備える画素回路にも適用可能であることを理解するであろう。

図４Ａ−４Ｂを参照すると、画素回路１３０の動作は、２つの動作サイクル、つまりプログラムサイクル１５０と駆動サイクル１５２を含む。プログラムサイクル１５０の終了時に、ノードＡ２は（Ｖ_Ｐ＋Ｖ_Ｔ＋ΔＶ_ＯＬＥＤ）に充電される。ここでＶ_Ｐはプログラム電圧、Ｖ_Ｔはトランジスタ１３４の閾値電圧、ΔＶ_ＯＬＥＤはバイアスストレス下でのＯＬＥＤ電圧シフトである。

プログラムサイクル１５０は、２つのサブサイクルであるプリチャージＰ２１と補償Ｐ２２を含み、これらを以下それぞれ、プリチャージサブサイクルＰ３１と補償サブサイクルＰ２２と呼ぶ。

プリチャージサブサイクルＰ２１中、選択線ＳＥＬ１，ＳＥＬ２はハイで、ＶＣＤＡＴＡは適正電圧Ｖ_{ＯＬＥＤｉ}となり、これによってＯＬＥＤ１４４がオフとなる。Ｖ_{ＯＬＥＤｉ}は予め設定された電圧であり、ＯＬＥＤの最低ＯＮ電圧より低い。プリチャージサブサイクルＰ２１の終了時に、蓄積コンデンサ１４２は（ＶＤＤ＋Ｖ_{ＯＬＥＤｉ}）に近い電圧で充電される。ＶＤＡＴＡの電圧は（Ｖ_{ＯＬＥＤｉ}−Ｖ_Ｐ）に設定される。ここで、Ｖ_Ｐはプログラム電圧である。

補償サブサイクルＰ２２中、選択線ＳＥＬ２はハイであるため、トランジスタ１３６，１４０はオンであり、選択線ＳＥＬ１はローであるため、トランジスタ１３２，１３８はオフである。Ｐ２２でのＶＤＡＴＡの電圧はＰ２１での電圧と異なり、Ｐ２２の終了時にＡ２は（Ｖ_Ｐ＋Ｖ_Ｔ＋ΔＶ_ＯＬＥＤ）に適正に充電される。その結果、蓄積コンデンサ１４２は駆動トランジスタ１３４とＯＬＥＤ１４４から放電を始め、駆動トランジスタ１３４とＯＬＥＤ １４４を通過する電流がゼロに近くなるまで続ける。これにより、（Ｖ_Ｔ＋Ｖ_Ｐ＋Ｖ_ＯＬＥＤ−Ｖ_{ＯＬＥＤｉ}）に近い電圧が蓄積コンデンサ１４２の中に蓄積される。ここでＶ_ＯＬＥＤはＯＬＥＤ１１４のＯＮ電圧である。

駆動サイクル１５２中、選択線ＳＥＬ２はローであるため、トランジスタ１３６，１４０はオフとなる。選択線ＳＥＬ１はハイであるため、トランジスタ１３２，１３８はオンとなる。その結果、蓄積コンデンサ１４２は信号線ＶＤＡＴＡから切断され、駆動トランジスタ１３４のソース端子に接続される。

駆動トランジスタ１３４が飽和領域にあると、次のプログラムサイクルまでＫ（Ｖ_Ｐ＋ΔＶ_ＯＬＥＤ）^２に近い電流がＯＬＥＤ１４４を流れる。ここでＫは駆動トランジスタ１３４のトランスコンダクタンス係数であり、ΔＶ_ＯＬＥＤ＝Ｖ_ＯＬＥＤ−Ｖ_{ＯＬＥＤｉ}である。その結果、ＯＬＥＤ１４４の駆動電流は、Ｖ_ＯＬＥＤが時間とともに増加すると増大する。このように、画素回路１３０は、ＯＬＥＤ１４４の駆動電流を増大させることによってＯＬＥＤ１４４の輝度低下を補償する。

さらに、画素回路１３０は駆動トランジスタ１３４の閾値電圧シフトを補償するため、ＯＬＥＤ１４４の駆動電流は閾値電圧Ｖ_Ｔと無関係である。

図５Ａは、本発明のさらに別の実施例による画素駆動方式が適用された画素回路とその制御信号の一例を示す。図５Ａの画素回路は、６個のトランジスタ１６２−１７２、蓄積コンデンサ１７４およびＯＬＥＤ１７６を有する。画素回路１６０は、２本の選択線ＳＥＬ１，ＳＥＬ１、信号線ＶＤＡＴＡ、電圧線ＶＤＤ、バイアス電流線ＩＢＩＡＳ、共通アースに接続されている。

トランジスタ１６２−１７２は、アモルファスシリコン、ポリシリコン、有機ＴＦＴまたはＣＭＯＳ技術における標準的ＮＭＯＳのいずれでもよい。蓄積コンデンサ１７４とＯＬＥＤ１７６はそれぞれ、図１Ａの蓄積コンデンサ１１２とＯＬＥＤ１１４と同じまたは同様とすることができる。

トランジスタ１６４は駆動トランジスタである。駆動トランジスタ１６４のソースおよびドレイン端子はそれぞれ、ＯＬＥＤ１７６のアノード電極とトランジスタ１６２のソースに接続されている。駆動トランジスタ１６４のゲート端子はトランジスタ１７０を通じて信号線ＶＤＡＴＡに接続され、トランジスタ１６６のソース端子に接続されている。トランジスタ１６６のドレイン端子は、トランジスタ１６２のソース端子に接続され、ゲート端子は選択線ＳＥＬ２に接続されている。

トランジスタ１６８のドレイン端子はトランジスタ１７０のソース端子に接続され、ソース端子はＯＬＥＤ１７６のアノードに接続され、そのゲート端子は選択線ＳＥＬ１に接続されている。

トランジスタ１７０のドレイン端子はＶＤＡＴＡに接続され、ゲート端子は選択線ＳＥＬ２に接続されている。

トランジスタ１７２のドレイン端子はバイアス線ＩＢＩＡＳに接続され、そのゲート端子は選択線ＳＥＬ２に接続され、そのソース端子はトランジスタ１６２のソース端子とトランジスタ１６４のドレイン端子に接続されている。

駆動トランジスタ１６４、トランジスタ１６６および蓄積コンデンサ１７４は、ノードＡ３において接続される。トランジスタ１６８，１７０および蓄積コンデンサ１７４はノードＢ３において接続される。

図５Ｂは、図５Ａの画素回路１６０の動作方法の一例を示す。図５Ａの画素回路１６０はｎ型トランジスタを備えている。しかしながら、当業者は、図５Ｂの方法がｐ型トランジスタを備える画素回路にも適用可能であることを理解するであろう。

図５Ａ−５Ｂを参照すると、画素回路１６０の動作は２つの動作サイクル、プログラムサイクル１８０と駆動サイクル１８２を含む、第二の動作サイクル１８２の開始時に、ノードＡ３は（Ｖ_Ｐ＋Ｖ_Ｔ＋ΔＶ_ＯＬＥＤ）に充電される。ここでＶ_Ｐはプログラム電圧、Ｖ_Ｔはトランジスタ１６４の閾値電圧、ΔＶ_ＯＬＥＤはバイアスストレス下でのＯＬＥＤ電圧シフトである。Ｖ_ＴとΔＶ_ＯＬＥＤは大きなＩＢＩＡＳにより生成され、これによって高速プログラミングが可能となる。

第一の動作サイクル１８０中、選択線ＳＥＬ１はロー、選択線ＳＥＬ２はハイ、ＶＤＡＴＡは適正電圧（Ｖ_{ＯＬＥＤｉ}−Ｖ_Ｐ）となる。ここでＶ_Ｐはプログラム電圧である。この適正電圧は予め設定された電圧であり、ＯＬＥＤの最低ＯＮ電圧より低い。また、バイアス線ＩＢＩＡＳは画素回路１６０にバイアス電流（Ｉ_ＢＩＡＳという）を供給する。このサイクルの終了時に、ノードＡ３はＶ_ＢＩＡＳ＋Ｖ_Ｔ＋Ｖ_ＯＬＥＤ（Ｉ_ＢＩＡＳ）に充電される。ここでＶ_ＢＩＡＳはバイアス電流Ｉ_ＢＩＡＳに関係し、Ｖ_ＯＬＥＤ（Ｉ_ＢＩＡＳ）はＩ_ＢＩＡＳに対応するＯＬＥＤ１７６の電圧である。ノードＡ３の電圧は、１８０の終了時のＶ_Ｐとは無関係である。１８２の開始時に、（Ｖ_Ｐ＋Ｖ_Ｔ＋ΔＶ_ＯＬＥＤ）への充電が行われる。

第二の動作サイクル１８２中、選択線ＳＥＬ１はハイ、選択線ＳＥＬ２はローである。その結果、ノードＢ３はＶ_ＯＬＥＤ（Ｉ_Ｐ）に充電される。ここでＶ_ＯＬＥＤ（Ｉ_Ｐ）は画素電流に対応するＯＬＥＤ１７６の電圧である。したがって、トランジスタ１６４のゲート−ソース電圧は（Ｖ_Ｐ＋ΔＶ_ＯＬＥＤ＋Ｖ_Ｔ）となる。ここでΔＶ_ＯＬＥＤ＝Ｖ_ＯＬＥＤ（Ｉ_ＢＩＡＳ）−Ｖ_{ＯＬＥＤｉ}である。ＯＬＥＤ電圧は一定の輝度で上昇するため、輝度が低下する間、トランジスタ１６４のゲート−ソース電圧は上昇してＯＬＥＤ電流が高くなる。その結果、ＯＬＥＤ１７６の輝度は一定のままとなる。

図６は、図１Ａの画素回路１００を備えるディスプレイシステム２００の一例を示す。図６のディスプレイアレイ２０２は、行と列に配置された複数の画素色１００を備え、アクティブマトリクス有機発光ダイオード（ＡＭＯＬＥＤ）ディスプレイを形成する。ＶＤＡＴＡｊ（ｊ＝１，２，．．．）は図１ＡのＶＤＡＴＡに対応する。ＳＥＬ１ｋ，ＳＥＬ２ｋ，ＳＥＬ３ｋ（ｋ＝１，２，．．．）はそれぞれ、図１ＡのＳＥＬ１，ＳＥＬ２，ＳＥＬ３に対応する。選択線ＳＥＬ１ｋ，ＳＥＬ２ｋ，ＳＥＬ３ｋはディスプレイアレイ２０２の共通行における画素間で共有される。信号線ＶＤＡＴＡｊは、ディスプレイアレイ２０２の共通列における画素間で共有される。

ディスプレイシステム２００は、アドレスドライバ２０６、ソースドライバ２０８、コントローラ２１０を有する駆動モジュール２０４を備える。選択線ＳＥＬ１ｋ，ＳＥＬ２ｋ，ＳＥＬ３ｋはアドレスドライバ２０６によって駆動される。信号線ＶＤＡＴＡｊはソースドライバ２０８によって駆動される。コントローラ２１０はアドレスドライバ２０６とソースドライバ２０８の動作を制御し、ディスプレイアレイ２０２を作動させる。

図１Ｂに示す波形は、駆動モジュール２０４によって生成される。駆動モジュール２０４はまた、プログラム電圧も生成する。ＯＬＥＤ劣化、閾値電圧シフトおよびグラウンドバウンスの補償が画素内で行われる。第三のサイクル（図１Ｂの１２２）中、駆動トランジスタのゲート−ソース電圧は蓄積コンデンサ（図１の１１２）に蓄積された電圧によって決まる。したがって、グラウンドバウンスによってゲート−ソース電圧が変化することはないため、画素電流は安定する。

図７は、図６のディスプレイアレイの動作方法の一例を示す。図７において、Ｒｏｗ（ｉ）（ｉ＝１，２，．．．）は図６のディスプレイアレイ２０２の行を表す。図７の“１２０”と“１２２”はそれぞれ「プログラムサイクル」と「駆動サイクル」を表し、図１Ｂのそれらに対応する。図７の“Ｐ１１”と“Ｐ１２”はそれぞれ「プリチャージサブサイクル」と「補償サブサイクル」を表し、図１Ｂのそれらに対応する。ある行の補償サブサイクルＰ１１と隣接する行のプリチャージサブサイクルＰ１２は並行して行われる。さらに、ある行の駆動サイクル１２２中、隣接する行で補償サブサイクルＰ２２が行われる。図６のディスプレイシステム２００は、並行動作を行うように設計されており、つまり、相互に影響を与えることなく、独立して異なるサイクルを実行できる能力を有する。

図８は図４Ａの画素回路１３０を有するディスプレイシステム３００の一例を示す。図８のディスプレイアレイ３０２は、行と列に配置された複数の画素回路１３０を備え、ＡＭＬＯＥＤディスプレイを形成する。ＶＤＡＴＡｊ（ｊ＝１，２，．．．）は図４ＡのＶＤＡＴＡに対応する。ＳＥＬ１ｋ，ＳＥＬ２ｋ（ｋ＝１，２，．．．）はそれぞれ図４ＡのＳＥＬ１，ＳＥＬ２に対応する。選択線ＳＥＬ１ｋ，ＳＥＬ２ｋは、ディスプレイアレイ３０２の共通行における画素間で共有される。信号線ＶＤＡＴＡｊはディスプレイアレイ３０２の共通列における画素間で共有される。

ディスプレイシステム３００は、アドレスドライバ３０６、ソースドライバ３０８、コントローラ３１０を有する駆動モジュール３０４を備える。選択線ＳＥＬ１ｋ，ＳＥＬ２ｋはアドレスドライバ３０６によって駆動される。信号線ＶＤＡＴＡｊはソースドライバ３０８によって駆動される。コントローラ３１０は、アドレスドライバ３０６とソースドライバ３０８の動作を制御し、ディスプレイアレイ３０２を作動させる。

図４Ｂに示す波形は、駆動モジュール３０４によって生成される。駆動モジュール３０４はまた、プログラム電圧も生成する。ＯＬＥＤ劣化、閾値電圧シフトおよびグラウンドバウンスの補償は画素内で行われる。第三のサイクル（図４Ｂの１５２）中、駆動トランジスタのゲート−ソース電圧は蓄積コンデンサ（図４Ａの１４２）に蓄積された電圧によって決まる。したがって、グラウンドバウンスによってゲート−ソース電圧が変化することはなく、画素電流が安定する。

図９は図８のディスプレイアレイの動作方法の一例を示す。図９において、Ｒｏｗ（ｉ）（ｉ＝１，２，．．．）は図８のディスプレイアレイ３０２の行を表す。図９の“１５０”と“１５２”はそれぞれ「プログラムサイクル」と「駆動サイクル」を表し、図４Ｂのそれらに対応する。図９の“Ｐ２１”と“Ｐ２２”はそれぞれ「プリチャージサブサイクル」と「補償サブサイクル」を表し、図４Ｂのそれらに対応する。ある行の補償サブサイクルＰ２１と隣接する行のプリチャージサブサイクルＰ２２は並行して行われる。さらに、ある行の駆動サイクル１５２中、隣接する行で補償サブサイクルＰ２２が行われる。図８のディスプレイシステム３００は、並行動作を行うように設計されており、つまり、相互に影響を与えることなく、独立して異なるサイクルを実行できる能力を有する。

図１０は図５Ａの画素回路１６０を有するディスプレイシステム４００の一例を示す。図１０のディスプレイアレイ４０２は、行と列に配置された複数の画素回路１６０を備えており、ＡＭＬＯＥＤディスプレイである。ディスプレイアレイ４０２はＡＭＯＬＥＤディスプレイであってもよい。ＶＤＡＴＡｊ（ｊ＝１，２，．．．）は図４ＡのＶＤＡＴＡに対応する。ＩＢＩＡＳｊ（ｊ＝１，２，．．．）は図４ＡのＩＢＩＡＳに対応する。ＳＥＬ１ｋ，ＳＥＬ２ｋ（ｋ＝１，２，．．．）はそれぞれ図４ＡのＳＥＬ１，ＳＥＬ２に対応する。選択線ＳＥＬ１ｋ，ＳＥＬ２ｋは、ディスプレイアレイ４０２の共通行における画素間で共有される。信号線ＶＤＡＴＡｊとバイアス線ＩＢＩＡＳｊはディスプレイアレイ４０２の共通列における画素間で共有される。

ディスプレイシステム４００は、アドレスドライバ４０６、ソースドライバ４０８、コントローラ４１０を有する駆動モジュール４０４を備える。選択線ＳＥＬ１ｋ，ＳＥＬ２ｋはアドレスドライバ４０６によって駆動される。信号線ＶＤＡＴＡとバイアス線ＩＢＩＡＳｊはソースドライバ４０８によって駆動される。コントローラ４１０は、アドレスドライバ４０６とソースドライバ４０８の動作を制御し、ディスプレイアレイ４０２を作動させる。

図５Ｂに示す波形は、駆動モジュール４０４によって生成される。駆動モジュール４０４はまた、プログラム電圧も生成する。ＯＬＥＤ劣化、閾値電圧シフトおよびグラウンドバウンスの補償は画素内で行われる。図５Ｂの第二のサイクル１８２中、駆動トランジスタのゲート−ソース電圧は蓄積コンデンサ（図５Ａの１７４）に蓄積された電圧によって決まる。したがって、グラウンドバウンスによってゲート−ソース電圧が変化することはなく、画素電流が安定する。

図１１は図１０のディスプレイアレイの動作方法の一例を示す。図１１において、Ｒｏｗ（ｉ）（ｉ＝１，２，．．．）は図１０のディスプレイアレイ４０２の行を表す。図１１の“１８０”，“１８２”はそれぞれ図５Ｂのそれらに対応する。ディスプレイアレイ４０２の行について、プログラムサイクル１８０が続いて行われる。ある行の駆動サイクル１８２中に、隣接する行ではプログラムイクル１８０が行われる。図１０のディスプレイシステム４００は、並行動作を行うように設計されており、つまり、相互に影響を与えることなく、独立して異なるサイクルを実行できる能力を有する。

すべての引用文献を参照によって本願に援用する。

本発明を１つまたは複数の実施例に関して説明した。しかしながら、当業者にとって、特許請求範囲で定義されている発明の範囲から逸脱することなく、さまざまな変更や改変を加えることが可能であることは明白であろう。

本発明の一実施例による画素駆動方式が適用された画素およびその制御信号線の一例を示す概略図である。 図１Ａの画素回路の動作方法の一例を示すタイミング図である。 図１Ａ−１Ｂのシミュレーション結果を示すグラフである。 図１Ａ−１Ｂの別のシミュレーション結果を示すグラフである。 本発明の別の実施例による画素駆動方式が適用された画素およびその制御信号線の一例を示す概略図である。 図４Ａの画素回路の動作方法の一例を示すタイミング図である。 本発明のさらに別の実施例による画素駆動方式が適用された画素およびその制御信号線の一例を示す概略図である。 図５Ａの画素回路の動作方法の一例を示すタイミング図である。 図１Ａの画素回路を有するディスプレイアレイを備えるディスプレイシステムの一例を示す概略図である。 図６のディスプレイアレイの動作方法の一例を示すタイミング図である。 図４Ａの画素回路を有するディスプレイアレイを備えるディスプレイシステムの一例を示す概略図である。 図８のディスプレイアレイの動作方法の一例を示すタイミング図である。 図５Ａの画素回路を有するディスプレイアレイを備えるディスプレイシステムの一例を示す概略図である。 図１０のディスプレイアレイの動作方法の一例を示すタイミング図である。

Claims (30)

1. 画素回路であって、
   発光装置と、
   第一の端子および第二の端子を有する蓄積コンデンサと、
   ゲート端子、第一の端子、および第二の端子を有し、前記ゲート端子が第一の選択線に接続される第一のトランジスタと、
   ゲート端子、第一の端子、および第二の端子を有し、前記第一の端子が前記第一のトランジスタの前記第二の端子に接続され、前記第二の端子が前記発光装置に接続される第二のトランジスタと、
   ゲート端子、第一の端子、および第二の端子を有し、前記ゲート端子が第二の選択線に接続され、前記第一の端子が前記第一のトランジスタの前記第二の端子に接続され、前記第二の端子が前記第二のトランジスタの前記ゲート端子と前記蓄積コンデンサの前記第一の端子とに接続される第三のトランジスタと、
   ゲート端子、第一の端子、および第二の端子を有し、前記ゲート端子が第三の選択線に接続され、前記第一の端子は前記蓄積コンデンサの前記第二の端子に接続され、前記第二の端子が前記第二のトランジスタの前記第二の端子と前記発光装置とに接続される第四のトランジスタと、
   ゲート端子、第一の端子、および第二の端子を有し、前記ゲート端子が前記第二の選択線に接続され、前記第一の端子が信号線に接続され、前記第二の端子が前記第四のトランジスタの前記第一の端子と前記蓄積コンデンサの前記第二の端子とに接続される第五のトランジスタと、
   を備えることを特徴とする画素回路。
2. 請求項１に記載の画素回路であって、
   前記第一の選択線、前記第二の選択線、および前記第三の選択線は、プログラムサイクルと駆動サイクルとを形成するように駆動され、前記プログラムサイクルはプリチャージサイクルと補償サイクルとを含むことを特徴とする画素回路。
3. 請求項２に記載の画素回路であって、
   前記蓄積コンデンサは前記プリチャージサイクル中に充電され、前記補償サイクル中に前記蓄積コンデンサは放電され、前記駆動サイクル中に前記蓄積コンデンサの前記第二の端子は前記信号線から切断され、前記第二のトランジスタの前記第二の端子に接続されることを特徴とする画素回路。
4. 請求項３に記載の画素回路であって、
   前記第一の選択線、前記第二の選択線、および前記信号線は、前記補償サイクル中に、前記第二のトランジスタの閾値電圧、前記発光装置に関連付けられた電圧、およびプログラム電圧に応じた電圧を、前記蓄積コンデンサが蓄積するように駆動されることを特徴とする画素回路。
5. 請求項１に記載の画素回路であって、
   前記第三の選択線は前記第一の選択線であることを特徴とする画素回路。
6. 請求項５に記載の画素回路であって、
   前記第一の選択線および前記第二の選択線は、プログラムサイクルと駆動サイクルとを形成するように駆動され、前記プログラムサイクルはプリチャージサイクルと補償サイクルとを含むことを特徴とする画素回路。
7. 請求項６に記載の画素回路であって、
   前記蓄積コンデンサは前記プリチャージサイクル中に充電され、前記蓄積コンデンサは前記補償サイクル中に放電され、前記駆動サイクル中、前記蓄積コンデンサの前記第二の端子は前記信号線から切断され、前記第二のトランジスタの前記第二の端子に接続されることを特徴とする画素回路。
8. 請求項７に記載の画素回路であって、
   前記第一の選択線、前記第二の選択線、および前記信号線は、前記補償サイクル中に、前記第二のトランジスタの閾値電圧、前記発光装置に関連付けられた電圧、およびプログラム電圧に応じた電圧を、前記蓄積コンデンサが蓄積するように駆動されることを特徴とする画素回路。
9. 請求項５に記載の画素回路であって、
   さらに、ゲート端子、第一の端子、および第二の端子を有する第六のトランジスタを備え、前記ゲート端子は前記第二の選択線に接続され、前記第一の端子は前記第二のトランジスタの前記第一の端子に接続され、前記第二の端子はバイアス電流線に接続されることを特徴とする画素回路。
10. 請求項９に記載の画素回路であって、
    前記第一の選択線と前記第二の選択線とは、第一の動作サイクルと第二の動作サイクルとを形成するように駆動されることを特徴とする画素回路。
11. 請求項１０に記載の画素回路であって、
    前記第一の動作サイクル中に前記蓄積コンデンサは前記信号線と前記バイアス電流線とに接続され、前記第二の動作サイクル中に前記蓄積コンデンサは前記信号線と前記バイアス電流線とから切断され、前記蓄積コンデンサの前記第二の端子は前記第二のトランジスタの前記第二の端子に接続されることを特徴とする画素回路。
12. 請求項１１に記載の画素回路であって、
    前記第一の選択線、前記第二の選択線、前記バイアス電流線、および前記信号線は、前記第二のトランジスタの閾値電圧、前記発光装置に関連付けられた電圧、およびプログラム電圧に応じた電圧を、前記蓄積コンデンサが蓄積するように駆動されることを特徴とする画素回路。
13. 請求項１から１２のいずれか１項に記載の画素回路であって、
    前記発光装置は有機発光ダイオードであることを特徴とする画素回路。
14. 請求項１から１２のいずれか１項に記載の画素回路であって、
    前記画素回路はエレクトロルミナンスデバイスディスプレイを形成することを特徴とする画素回路。
15. 請求項１４に記載の画素回路であって、
    前記画素回路はアクティブマトリクス発光ディスプレイを形成することを特徴とする画素回路。
16. 請求項１５に記載の画素回路であって、
    前記ディスプレイはアクティブマトリクス有機発光ディスプレイであることを特徴とする画素回路。
17. 請求項１から１２のいずれか１項に記載の画素回路であって、
    前記トランジスタの少なくともひとつはアモルファス、ナノ結晶／微結晶、ポリ、有機材料、ｎ型材料、ｐ型材料またはＣＭＯＳシリコンを含むことを特徴とする画素回路。
18. 請求項１から１２のいずれか１項に記載の画素回路であって、
    前記トランジスタの前記少なくともひとつはｎ型またはｐ型ＴＦＴであることを特徴とする画素回路。
19. ディスプレイシステムであって、
    請求項１に記載の画素回路によって形成されるディスプレイアレイと、
    前記第一の選択線、前記第二の選択線、前記第三の選択線、および前記信号線を駆動し、プログラムサイクルおよび駆動サイクルを形成する駆動モジュールとを備え、前記プログラムサイクルはプリチャージサイクルおよび補償サイクルを含み、前記プリチャージサイクル中に前記蓄積コンデンサは充電され、前記補償サイクル中に前記蓄積コンデンサは放電され、前記駆動サイクル中、前記蓄積コンデンサは前記信号線から切断され、前記第二のトランジスタの前記第二の端子に接続されることを特徴とするディスプレイシステム。
20. ディスプレイシステムであって、
    請求項６に記載の画素回路によって形成されるディスプレイアレイと、
    前記第一の選択線、前記第二の選択線、および前記信号線を駆動し、プログラムサイクルおよび駆動サイクルを形成する駆動モジュールとを備え、前記プログラムサイクルはプリチャージサイクルおよび補償サイクルを含み、前記プリチャージサイクル中、前記蓄積コンデンサは充電され、前記補償サイクル中に前記蓄積コンデンサは放電され、前記駆動サイクル中に前記蓄積コンデンサは前記信号線から切断され、前記第二のトランジスタの前記第二の端子に接続されることを特徴とするディスプレイシステム。
21. ディスプレイシステムであって、
    請求項９に記載の画素回路によって形成されるディスプレイアレイと、
    前記第一の選択線、前記第二の選択線、前記信号線、および前記バイアス電流線を駆動し、第一の動作サイクルおよび第二の動作サイクルを形成する駆動モジュールとを備え、前記第一の動作サイクル中、前記蓄積コンデンサは前記信号線と前記バイアス電流線とに接続され、前記第二の動作サイクル中、前記蓄積コンデンサは前記信号線と前記バイアス電流線とから切断され、前記第二のトランジスタに接続されることを特徴とするディスプレイシステム。
22. 請求項１９に記載のディスプレイシステムであって、
    前記駆動モジュールは前記プリチャージサイクルと前記補償サイクルとを実行し、前記ディスプレイアレイのある行の前記プリチャージサイクルと前記ディスプレイアレイの隣接する行の前記補償サイクルとが並行して行われることを特徴とするディスプレイシステム。
23. 請求項２０に記載のディスプレイシステムであって、
    前記駆動モジュールは前記プリチャージサイクルと前記補償サイクルとを実行し、前記ディスプレイアレイのある行の前記プリチャージサイクルと前記ディスプレイアレイの隣接する行の前記補償サイクルとが並行して行われることを特徴とするディスプレイシステム。
24. 請求項２１に記載のディスプレイシステムであって、
    前記駆動モジュールは前記第一の動作サイクルと前記第二の動作サイクルとを実行し、前記ディスプレイアレイの前記行における前記第一の動作サイクルを引き続き実行し、前記第一の動作サイクルの後に前記第二の動作サイクルを実行することを特徴とするディスプレイシステム。
25. 請求項１に記載の前記発行装置の劣化を補償する方法であって、
    前記蓄積コンデンサを前記信号線に接続するステップを含む前記蓄積コンデンサを充電するステップと、
    前記蓄積コンデンサを放電するステップと、
    前記蓄積コンデンサを前記信号線から切断し、前記蓄積コンデンサの前記第二の端子を前記第二のトランジスタの前記第二の端子に接続するステップと、
    を含むことを特徴とする方法。
26. 請求項２５に記載の方法であって、
    前記第二のトランジスタの閾値電圧、前記発光装置に関連付けられる電圧、およびプログラム電圧に応じた電圧が前記蓄積コンデンサに蓄積され、前記画素回路を駆動することを特徴とする方法。
27. 請求項１に記載の前記画素回路における前記トランジスタの閾値電圧シフトを補償する方法であって、
    前記蓄積コンデンサを前記信号線に接続するステップを含む前記蓄積コンデンサを充電するステップと、
    前記蓄積コンデンサを放電するステップと、
    前記蓄積コンデンサを前記信号線から切断し、前記蓄積コンデンサの前記第二の端子を前記第二のトランジスタの前記第二の端子に接続するステップと、
    を含むことを特徴とする方法。
28. 請求項２７に記載の方法であって、
    前記第二のトランジスタの閾値電圧、前記発光装置に関連付けられた電圧、およびプログラム電圧に応じた電圧が前記蓄積コンデンサに蓄積され、前記画素回路を駆動することを特徴とする方法。
29. 請求項１に記載の前記画素回路におけるグラウンドバウンスまたはＩＲドロップを補償する方法であって、
    前記蓄積コンデンサを前記信号線と前記バイアス電流線とに接続するステップを含む前記蓄積コンデンサを充電するステップと、
    前記蓄積コンデンサを放電するステップと、
    前記蓄積コンデンサを前記信号線と前記バイアス電流線とから切断し、前記蓄積コンデンサの前記第二の端子を前記第二のトランジスタの前記第二の端子に接続するステップと、
    を含むことを特徴とする方法。
30. 請求項２９に記載の方法であって、
    前記第二のトランジスタの閾値電圧、前記発光装置に関連付けられた電圧、およびプログラム電圧に応じた電圧が前記蓄積コンデンサに蓄積され、前記画素回路を駆動することを特徴とする方法。

Images