JP2953465B1 - 定電流駆動回路 - Google Patents
定電流駆動回路Info
- Publication number
- JP2953465B1 JP2953465B1 JP10229650A JP22965098A JP2953465B1 JP 2953465 B1 JP2953465 B1 JP 2953465B1 JP 10229650 A JP10229650 A JP 10229650A JP 22965098 A JP22965098 A JP 22965098A JP 2953465 B1 JP2953465 B1 JP 2953465B1
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gate
- constant current
- switching transistor
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 14
- 238000010586 diagram Methods 0.000 description 14
- 239000011159 matrix material Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
- Electronic Switches (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【要約】
【課題】 コストを上昇させることなく入力された信号
に応じた定電流を供給することができる定電流駆動回路
を提供する。 【解決手段】 入力端子１に抵抗３が接続されている。
また、抵抗３にドレイン及びゲートが接続されたトラン
ジスタ４が設けられている。また、トランジスタ４のド
レイン及びゲートに一端が接続されたスイッチ用トラン
ジスタ６が設けられている。そして、スイッチ用トラン
ジスタ６のゲートには、スイッチ用トランジスタ６の導
通／遮断の制御を行うためのアドレス信号が入力される
制御端子２が接続されている。また、スイッチ用トラン
ジスタ６の他端には、電荷保持容量素子７の一方の電極
が接続されている。電荷保持容量素子７の他方の電極
は、接地端子１１に接続されている。更に、スイッチ用
トランジスタ６の前記他端にゲートが接続されたトラン
ジスタ５が設けられている。また、トランジスタ５のド
レインには、負荷８が接続されている。
に応じた定電流を供給することができる定電流駆動回路
を提供する。 【解決手段】 入力端子１に抵抗３が接続されている。
また、抵抗３にドレイン及びゲートが接続されたトラン
ジスタ４が設けられている。また、トランジスタ４のド
レイン及びゲートに一端が接続されたスイッチ用トラン
ジスタ６が設けられている。そして、スイッチ用トラン
ジスタ６のゲートには、スイッチ用トランジスタ６の導
通／遮断の制御を行うためのアドレス信号が入力される
制御端子２が接続されている。また、スイッチ用トラン
ジスタ６の他端には、電荷保持容量素子７の一方の電極
が接続されている。電荷保持容量素子７の他方の電極
は、接地端子１１に接続されている。更に、スイッチ用
トランジスタ６の前記他端にゲートが接続されたトラン
ジスタ５が設けられている。また、トランジスタ５のド
レインには、負荷８が接続されている。
Description
【０００１】
【発明の属する技術分野】本発明はアクティブマトリク
ス方式の有機エレクトロルミネセント素子等に好適な定
電流駆動回路に関し、特に、内蔵されるカレントミラー
回路の整合性の向上を図った定電流駆動回路に関する。
ス方式の有機エレクトロルミネセント素子等に好適な定
電流駆動回路に関し、特に、内蔵されるカレントミラー
回路の整合性の向上を図った定電流駆動回路に関する。
【０００２】
【従来の技術】従来、アクティブマトリックス方式の有
機エレクトロルミネセント（ＥＬ）素子等に定電流駆動
回路が使用されている。図７は従来の定電流駆動回路を
示す回路図である。
機エレクトロルミネセント（ＥＬ）素子等に定電流駆動
回路が使用されている。図７は従来の定電流駆動回路を
示す回路図である。
【０００３】従来の定電流駆動回路においては、入力端
子１０１に抵抗１０３が接続されている。また、抵抗１
０３にドレイン及びゲートが接続されたトランジスタ１
０４が設けられている。トランジスタ１０４のソースに
は、スイッチ用トランジスタ１０６のドレインが接続さ
れている。そして、スイッチ用トランジスタ１０６のゲ
ートには、スイッチ用トランジスタ１０６の導通／遮断
の制御を行うためのアドレス信号が入力される制御端子
１０２が接続され、スイッチ用トランジスタ１０６のソ
ースには、接地端子１１１が接続されている。
子１０１に抵抗１０３が接続されている。また、抵抗１
０３にドレイン及びゲートが接続されたトランジスタ１
０４が設けられている。トランジスタ１０４のソースに
は、スイッチ用トランジスタ１０６のドレインが接続さ
れている。そして、スイッチ用トランジスタ１０６のゲ
ートには、スイッチ用トランジスタ１０６の導通／遮断
の制御を行うためのアドレス信号が入力される制御端子
１０２が接続され、スイッチ用トランジスタ１０６のソ
ースには、接地端子１１１が接続されている。
【０００４】また、トランジスタ１０４のドレイン及び
ゲートには、電荷保持容量素子１０７の一方の電極が接
続されている。電荷保持容量素子１０７の他方の電極
は、接地端子１１１に接続されている。更に、トランジ
スタ１０４のドレイン及びゲートにゲートが接続された
トランジスタ１０５が設けられている。トランジスタ１
０５のソースは接地端子１１１に接続されている。ま
た、トランジスタ１０５のドレインには、負荷１０８が
接続されている。負荷１０８は、例えば定電流駆動を要
する有機ＥＬ素子である。そして、負荷１０８には、電
源端子１１０が接続されている。このようにして構成さ
れた従来の定電流駆動回路には、トランジスタ１０４及
び１０５からなるカレントミラー回路が含まれている。
ゲートには、電荷保持容量素子１０７の一方の電極が接
続されている。電荷保持容量素子１０７の他方の電極
は、接地端子１１１に接続されている。更に、トランジ
スタ１０４のドレイン及びゲートにゲートが接続された
トランジスタ１０５が設けられている。トランジスタ１
０５のソースは接地端子１１１に接続されている。ま
た、トランジスタ１０５のドレインには、負荷１０８が
接続されている。負荷１０８は、例えば定電流駆動を要
する有機ＥＬ素子である。そして、負荷１０８には、電
源端子１１０が接続されている。このようにして構成さ
れた従来の定電流駆動回路には、トランジスタ１０４及
び１０５からなるカレントミラー回路が含まれている。
【０００５】そして、入力端子１０１に入力された信号
の電圧に応じて抵抗１０３に電流が流れる。このとき、
スイッチ用トランジスタ１０６が導通状態であれば、ト
ランジスタ１０５に抵抗１０３に流れる電流に比例した
電流がドレイン電流として流れ、負荷１０８にも電流が
流れる。一方、スイッチ用トランジスタ１０６が遮断状
態であれば、トランジスタ１０５にはドレイン電流が流
れないので、負荷１０８にも電流は流れない。このよう
にして、負荷１０８に流れる定電流の導通／遮断が制御
される。
の電圧に応じて抵抗１０３に電流が流れる。このとき、
スイッチ用トランジスタ１０６が導通状態であれば、ト
ランジスタ１０５に抵抗１０３に流れる電流に比例した
電流がドレイン電流として流れ、負荷１０８にも電流が
流れる。一方、スイッチ用トランジスタ１０６が遮断状
態であれば、トランジスタ１０５にはドレイン電流が流
れないので、負荷１０８にも電流は流れない。このよう
にして、負荷１０８に流れる定電流の導通／遮断が制御
される。
【０００６】
【発明が解決しようとする課題】しかしながら、上述の
従来の定電流駆動回路においては、スイッチ用トランジ
スタ１０６のオン抵抗及びソース電流による電圧降下の
ためにカレントミラー回路の整合性が悪化し、負荷１０
８に入力端子１０１の信号レベルに応じた定電流が供給
されないという問題点がある。
従来の定電流駆動回路においては、スイッチ用トランジ
スタ１０６のオン抵抗及びソース電流による電圧降下の
ためにカレントミラー回路の整合性が悪化し、負荷１０
８に入力端子１０１の信号レベルに応じた定電流が供給
されないという問題点がある。
【０００７】また、これを防止するためにスイッチ用ト
ランジスタ１０６のサイズを大きくしてそのオン抵抗を
小さくすることが考えられるが、これを半導体集積回路
で構成しようとする場合、チップサイズが増大するた
め、コストの上昇につながる。また、例えば有機ＥＬ素
子の駆動回路として薄膜トランジスタ（ＴＦＴ）を使用
する場合、スイッチ用トランジスタに大きなサイズが必
要となるため、画素の占有率が減って開口率が低下して
輝度が低下してしまう。この場合には、輝度を通常使用
レベルまで上昇させるために定電流値を上げる等の対策
が必要となり、近時の省電力化に逆行するものとなる。
ランジスタ１０６のサイズを大きくしてそのオン抵抗を
小さくすることが考えられるが、これを半導体集積回路
で構成しようとする場合、チップサイズが増大するた
め、コストの上昇につながる。また、例えば有機ＥＬ素
子の駆動回路として薄膜トランジスタ（ＴＦＴ）を使用
する場合、スイッチ用トランジスタに大きなサイズが必
要となるため、画素の占有率が減って開口率が低下して
輝度が低下してしまう。この場合には、輝度を通常使用
レベルまで上昇させるために定電流値を上げる等の対策
が必要となり、近時の省電力化に逆行するものとなる。
【０００８】本発明はかかる問題点に鑑みてなされたも
のであって、コストを上昇させることなく入力された信
号に応じた定電流を供給することができる定電流駆動回
路を提供することを目的とする。
のであって、コストを上昇させることなく入力された信
号に応じた定電流を供給することができる定電流駆動回
路を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明に係る定電流駆動
回路は、入力端子と、この入力端子にドレインが接続さ
れ接地にソースが接続された第１のトランジスタと、こ
の第１のトランジスタのゲート及びドレインに接続され
たスイッチ用トランジスタと、このスイッチ用トランジ
スタのゲートに接続されこのスイッチ用トランジスタの
導通と非導通とを切替える信号が入力される制御端子
と、前記スイッチ用トランジスタにゲートが接続され接
地にソースが接続され前記第１のトランジスタと共にカ
レントミラー回路を構成する第２のトランジスタと、こ
の第２のトランジスタのゲートに一方の電極が接続され
接地に他方の電極が接続された容量素子と、を有するこ
とを特徴とする。
回路は、入力端子と、この入力端子にドレインが接続さ
れ接地にソースが接続された第１のトランジスタと、こ
の第１のトランジスタのゲート及びドレインに接続され
たスイッチ用トランジスタと、このスイッチ用トランジ
スタのゲートに接続されこのスイッチ用トランジスタの
導通と非導通とを切替える信号が入力される制御端子
と、前記スイッチ用トランジスタにゲートが接続され接
地にソースが接続され前記第１のトランジスタと共にカ
レントミラー回路を構成する第２のトランジスタと、こ
の第２のトランジスタのゲートに一方の電極が接続され
接地に他方の電極が接続された容量素子と、を有するこ
とを特徴とする。
【００１０】なお、前記第１及び第２のトランジスタの
チャネルの導電型は、前記スイッチ用トランジスタのチ
ャネルの導電型と相違し、前記第１のトランジスタのソ
ースと接地との間に接続された第１のレベルシフト用ダ
イオードと、前記第２のトランジスタのソースと接地と
の間に接続された第２のレベルシフト用ダイオードと、
を有してもよい。
チャネルの導電型は、前記スイッチ用トランジスタのチ
ャネルの導電型と相違し、前記第１のトランジスタのソ
ースと接地との間に接続された第１のレベルシフト用ダ
イオードと、前記第２のトランジスタのソースと接地と
の間に接続された第２のレベルシフト用ダイオードと、
を有してもよい。
【００１１】また、前記第１及び第２のトランジスタの
チャネルの導電型は、前記スイッチ用トランジスタのチ
ャネルの導電型と同じであってもよい。
チャネルの導電型は、前記スイッチ用トランジスタのチ
ャネルの導電型と同じであってもよい。
【００１２】本発明に係る他の定電流駆動回路は、入力
端子と、この入力端子にドレインが接続され接地にソー
スが接続された第１のトランジスタと、この第１のトラ
ンジスタのゲートとドレインとの間に接続されたスイッ
チ用トランジスタと、このスイッチ用トランジスタのゲ
ートに接続されこのスイッチ用トランジスタの導通と非
導通とを切替える信号が入力される制御端子と、前記第
１のトランジスタのゲートにゲートが接続され接地にソ
ースが接続され前記第１のトランジスタと共にカレント
ミラー回路を構成する第２のトランジスタと、この第２
のトランジスタのゲートに一方の電極が接続され接地に
他方の電極が接続された容量素子と、を有することを特
徴とする。
端子と、この入力端子にドレインが接続され接地にソー
スが接続された第１のトランジスタと、この第１のトラ
ンジスタのゲートとドレインとの間に接続されたスイッ
チ用トランジスタと、このスイッチ用トランジスタのゲ
ートに接続されこのスイッチ用トランジスタの導通と非
導通とを切替える信号が入力される制御端子と、前記第
１のトランジスタのゲートにゲートが接続され接地にソ
ースが接続され前記第１のトランジスタと共にカレント
ミラー回路を構成する第２のトランジスタと、この第２
のトランジスタのゲートに一方の電極が接続され接地に
他方の電極が接続された容量素子と、を有することを特
徴とする。
【００１３】なお、前記入力端子と前記第１のトランジ
スタのドレインとの間に接続された抵抗を有することが
できる。
スタのドレインとの間に接続された抵抗を有することが
できる。
【００１４】また、前記入力端子と前記抵抗との間に接
続されたソースフォロワ用トランジスタを有することが
できる。
続されたソースフォロワ用トランジスタを有することが
できる。
【００１５】更に、前記第２のトランジスタのドレイン
は有機エレクトロルミネセント素子に接続されることが
できる。
は有機エレクトロルミネセント素子に接続されることが
できる。
【００１６】本発明においては、スイッチ用トランジス
タが非導通にされても、第２のトランジスタのゲートと
接地との間に設けられた容量素子に蓄積された電荷によ
って、定電流を供給し続けることができる。また、スイ
ッチ用トランジスタのオン抵抗による電圧降下は無視で
きるほど小さい。このため、カレントミラー回路の整合
性が著しく改善される。
タが非導通にされても、第２のトランジスタのゲートと
接地との間に設けられた容量素子に蓄積された電荷によ
って、定電流を供給し続けることができる。また、スイ
ッチ用トランジスタのオン抵抗による電圧降下は無視で
きるほど小さい。このため、カレントミラー回路の整合
性が著しく改善される。
【００１７】
【発明の実施の形態】以下、本発明の実施例に係る定電
流駆動回路について、添付の図面を参照して具体的に説
明する。図１は本発明の第１の実施例に係る定電流駆動
回路を示す回路図である。
流駆動回路について、添付の図面を参照して具体的に説
明する。図１は本発明の第１の実施例に係る定電流駆動
回路を示す回路図である。
【００１８】本実施例の定電流駆動回路においては、入
力端子１に抵抗３が接続されている。また、抵抗３にド
レイン及びゲートが接続されたＮチャネルＭＯＳトラン
ジスタ４が設けられている。トランジスタ４のソースに
は、接地端子１１が接続されている。また、トランジス
タ４のドレイン及びゲートに一端が接続されＰチャネル
ＭＯＳトランジスタであるスイッチ用トランジスタ６が
設けられている。そして、スイッチ用トランジスタ６の
ゲートには、スイッチ用トランジスタ６の導通／遮断
（非導通）の制御を行うためのアドレス信号が入力され
る制御端子２が接続されている。
力端子１に抵抗３が接続されている。また、抵抗３にド
レイン及びゲートが接続されたＮチャネルＭＯＳトラン
ジスタ４が設けられている。トランジスタ４のソースに
は、接地端子１１が接続されている。また、トランジス
タ４のドレイン及びゲートに一端が接続されＰチャネル
ＭＯＳトランジスタであるスイッチ用トランジスタ６が
設けられている。そして、スイッチ用トランジスタ６の
ゲートには、スイッチ用トランジスタ６の導通／遮断
（非導通）の制御を行うためのアドレス信号が入力され
る制御端子２が接続されている。
【００１９】また、スイッチ用トランジスタ６の他端に
は、電荷保持手段として電荷保持容量素子７の一方の電
極が接続されている。電荷保持容量素子７の他方の電極
は、接地端子１１に接続されている。更に、スイッチ用
トランジスタ６の前記他端にゲートが接続されたＮチャ
ネルＭＯＳトランジスタ５が設けられている。トランジ
スタ５のソースは接地端子１１に接続されている。ま
た、トランジスタ５のドレインには、負荷８が接続され
ている。負荷８は、例えば定電流駆動を要するアクティ
ブマトリクス方式の有機エレクトロルミネセント（Ｅ
Ｌ：Electro-Luminescent）素子である。そして、負荷
８には、電源端子１０が接続されている。このようにし
て構成された本実施例の定電流駆動回路には、トランジ
スタ４及び５からなるカレントミラー回路が含まれてい
る。
は、電荷保持手段として電荷保持容量素子７の一方の電
極が接続されている。電荷保持容量素子７の他方の電極
は、接地端子１１に接続されている。更に、スイッチ用
トランジスタ６の前記他端にゲートが接続されたＮチャ
ネルＭＯＳトランジスタ５が設けられている。トランジ
スタ５のソースは接地端子１１に接続されている。ま
た、トランジスタ５のドレインには、負荷８が接続され
ている。負荷８は、例えば定電流駆動を要するアクティ
ブマトリクス方式の有機エレクトロルミネセント（Ｅ
Ｌ：Electro-Luminescent）素子である。そして、負荷
８には、電源端子１０が接続されている。このようにし
て構成された本実施例の定電流駆動回路には、トランジ
スタ４及び５からなるカレントミラー回路が含まれてい
る。
【００２０】次に、上述のように構成された本実施例の
定電流駆動回路の動作について説明する。
定電流駆動回路の動作について説明する。
【００２１】入力端子１に画像信号等の入力信号が入力
されると、この信号の電圧に応じて抵抗３に電流が流れ
る。そして、抵抗３に流れる電流は、ドレイン及びソー
スが相互に接続されたトランジスタ４に流れ、トランジ
スタ４にゲート−ソース間電圧が発生する。
されると、この信号の電圧に応じて抵抗３に電流が流れ
る。そして、抵抗３に流れる電流は、ドレイン及びソー
スが相互に接続されたトランジスタ４に流れ、トランジ
スタ４にゲート−ソース間電圧が発生する。
【００２２】そして、制御端子２に入力されたアドレス
信号がロウレベルでスイッチ用トランジスタ６が導通状
態の場合には、トランジスタ４に発生したゲート−ソー
ス間電圧は、スイッチ用トランジスタ６を介して電荷保
持容量素子７及びトランジスタ５のゲートに印加され
る。このとき、トランジスタ４及び５はカレントミラー
回路を構成しているため、抵抗３に流れる電流に比例し
た電流がトランジスタ５のドレイン電流として流れる。
即ち、トランジスタ４とトランジスタ５とのパターンサ
イズの比によって決定される電流、例えばトランジスタ
４及び５が同一パターンサイズで構成されている場合に
は、抵抗３に流れる電流と等しい電流がトランジスタ５
のドレインとソースとの間を流れる。これにより、負荷
８が駆動される。
信号がロウレベルでスイッチ用トランジスタ６が導通状
態の場合には、トランジスタ４に発生したゲート−ソー
ス間電圧は、スイッチ用トランジスタ６を介して電荷保
持容量素子７及びトランジスタ５のゲートに印加され
る。このとき、トランジスタ４及び５はカレントミラー
回路を構成しているため、抵抗３に流れる電流に比例し
た電流がトランジスタ５のドレイン電流として流れる。
即ち、トランジスタ４とトランジスタ５とのパターンサ
イズの比によって決定される電流、例えばトランジスタ
４及び５が同一パターンサイズで構成されている場合に
は、抵抗３に流れる電流と等しい電流がトランジスタ５
のドレインとソースとの間を流れる。これにより、負荷
８が駆動される。
【００２３】次に、制御端子２に入力されたアドレス信
号がハイレベルでスイッチ用トランジスタ６が遮断状態
となると、トランジスタ４及び５からなるカレントミラ
ー回路も遮断される。しかし、スイッチ用トランジスタ
６が導通状態の時に、入力端子１の信号電圧に応じた電
流がトランジスタ４に流れ、その電流に応じたトランジ
スタ４のゲート−ソース間電圧が電荷保持容量素子７に
印加されている。このため、スイッチ用トランジスタ６
が遮断された後にも、この電圧がトランジスタ５のゲー
トに印加されるので、このゲート電圧に応じた電流が負
荷８に供給される。即ち、スイッチ用トランジスタ６が
遮断状態でも、負荷８には入力端子１の信号電圧に応じ
た電流が供給され続ける。
号がハイレベルでスイッチ用トランジスタ６が遮断状態
となると、トランジスタ４及び５からなるカレントミラ
ー回路も遮断される。しかし、スイッチ用トランジスタ
６が導通状態の時に、入力端子１の信号電圧に応じた電
流がトランジスタ４に流れ、その電流に応じたトランジ
スタ４のゲート−ソース間電圧が電荷保持容量素子７に
印加されている。このため、スイッチ用トランジスタ６
が遮断された後にも、この電圧がトランジスタ５のゲー
トに印加されるので、このゲート電圧に応じた電流が負
荷８に供給される。即ち、スイッチ用トランジスタ６が
遮断状態でも、負荷８には入力端子１の信号電圧に応じ
た電流が供給され続ける。
【００２４】従って、本実施例をアクティブマトリクス
方式の有機ＥＬ素子の駆動回路に適用した場合、入力端
子１には入力画像信号が入力され、その階調データによ
って発光輝度が変化する。また、制御端子２にはアドレ
ス信号が入力され、入力端子１からの画像信号に対応す
る画素が電荷保持容量素子７に選択的に読み込まれ、次
の新しい画像信号が入力されるまで電荷が保持され、画
素は発光し続ける。
方式の有機ＥＬ素子の駆動回路に適用した場合、入力端
子１には入力画像信号が入力され、その階調データによ
って発光輝度が変化する。また、制御端子２にはアドレ
ス信号が入力され、入力端子１からの画像信号に対応す
る画素が電荷保持容量素子７に選択的に読み込まれ、次
の新しい画像信号が入力されるまで電荷が保持され、画
素は発光し続ける。
【００２５】このように、本実施例によれば、スイッチ
用トランジスタ６のオン抵抗による電圧降下を無視でき
るため、カレントミラー回路の整合性が改善される。
用トランジスタ６のオン抵抗による電圧降下を無視でき
るため、カレントミラー回路の整合性が改善される。
【００２６】また、従来技術のように大電流経路にスイ
ッチ素子を設ける場合には、オン抵抗を低減するために
素子サイズを大きくする必要があったが、本実施例にお
いてスイッチ用トランジスタ６を流れる電流は無視でき
るほど小さいので、最小寸法のトランジスタにて構成す
ることができる。従って、半導体集積回路に適用する場
合にも、安価なものとなる。
ッチ素子を設ける場合には、オン抵抗を低減するために
素子サイズを大きくする必要があったが、本実施例にお
いてスイッチ用トランジスタ６を流れる電流は無視でき
るほど小さいので、最小寸法のトランジスタにて構成す
ることができる。従って、半導体集積回路に適用する場
合にも、安価なものとなる。
【００２７】更に、有機ＥＬの駆動回路として薄膜トラ
ンジスタ（ＴＦＴ）を使用する場合にも、大きなスイッ
チ用トランジスタは不要であるため、画素の開口率の向
上をさせ有機ＥＬの輝度を向上させることが可能であ
る。また、薄膜トランジスタによりカレントミラー回路
を構成するトランジスタ４及び５を作製する場合、トラ
ンジスタ４及び５を相互に隣接して配置することができ
るため、製造に起因するトランジスタのパラメータのバ
ラツキを低く抑制することができる。従って、トランジ
スタ４及び５からなるカレントミラー回路の整合性が向
上する。
ンジスタ（ＴＦＴ）を使用する場合にも、大きなスイッ
チ用トランジスタは不要であるため、画素の開口率の向
上をさせ有機ＥＬの輝度を向上させることが可能であ
る。また、薄膜トランジスタによりカレントミラー回路
を構成するトランジスタ４及び５を作製する場合、トラ
ンジスタ４及び５を相互に隣接して配置することができ
るため、製造に起因するトランジスタのパラメータのバ
ラツキを低く抑制することができる。従って、トランジ
スタ４及び５からなるカレントミラー回路の整合性が向
上する。
【００２８】次に、本発明の第２の実施例について説明
する。本実施例には、レベルシフト用のダイオード構造
を有するトランジスタが配設されている。図２は本発明
の第２の実施例に係る定電流駆動回路を示す回路図であ
る。なお、図２に示す第２の実施例において図１に示す
第１の実施例と同一の構成要素には、同一の符号を付し
てその詳細な説明は省略する。
する。本実施例には、レベルシフト用のダイオード構造
を有するトランジスタが配設されている。図２は本発明
の第２の実施例に係る定電流駆動回路を示す回路図であ
る。なお、図２に示す第２の実施例において図１に示す
第１の実施例と同一の構成要素には、同一の符号を付し
てその詳細な説明は省略する。
【００２９】本実施例に係る定電流駆動回路には、トラ
ンジスタ４のソースにドレインが接続され接地端子１１
にソースが接続されダイオード構造を有するＮチャネル
ＭＯＳトランジスタ１２が設けられている。また、トラ
ンジスタ５のソースにドレインが接続され接地端子１１
にソースが接続されダイオード構造を有するＮチャネル
ＭＯＳトランジスタ１３が設けられている。
ンジスタ４のソースにドレインが接続され接地端子１１
にソースが接続されダイオード構造を有するＮチャネル
ＭＯＳトランジスタ１２が設けられている。また、トラ
ンジスタ５のソースにドレインが接続され接地端子１１
にソースが接続されダイオード構造を有するＮチャネル
ＭＯＳトランジスタ１３が設けられている。
【００３０】第１の実施例においては、カレントミラー
回路が２個のＮチャネルＭＯＳトランジスタから構成さ
れ、スイッチ用トランジスタにＰチャネルＭＯＳトラン
ジスタが使用されているが、このような構成のもとでＰ
チャネルＭＯＳトランジスタのオン電圧がＮチャネルＭ
ＯＳトランジスタのオン電圧より大きい場合には、スイ
ッチ用トランジスタ６を導通させるためには、制御端子
２の電圧を接地端子１１の電圧以下にする必要がある。
回路が２個のＮチャネルＭＯＳトランジスタから構成さ
れ、スイッチ用トランジスタにＰチャネルＭＯＳトラン
ジスタが使用されているが、このような構成のもとでＰ
チャネルＭＯＳトランジスタのオン電圧がＮチャネルＭ
ＯＳトランジスタのオン電圧より大きい場合には、スイ
ッチ用トランジスタ６を導通させるためには、制御端子
２の電圧を接地端子１１の電圧以下にする必要がある。
【００３１】第２の実施例においても、制御端子２の電
圧を接地端子１１の電圧以下にする必要があるが、レベ
ルシフト用にトランジスタ１２及び１３が設けられてい
るので、容易に適応することが可能である。
圧を接地端子１１の電圧以下にする必要があるが、レベ
ルシフト用にトランジスタ１２及び１３が設けられてい
るので、容易に適応することが可能である。
【００３２】なお、この場合、カレントミラー回路の整
合性を確保するため、トランジスタ１２及び１３は相互
に同一導伝形式、つまりチャネルの導電型が同じである
必要がある。本実施例においては、ＮチャネルＭＯＳト
ランジスタが使用されているが、ＰチャネルＭＯＳトラ
ンジスタを使用されても同様の効果が得られる。
合性を確保するため、トランジスタ１２及び１３は相互
に同一導伝形式、つまりチャネルの導電型が同じである
必要がある。本実施例においては、ＮチャネルＭＯＳト
ランジスタが使用されているが、ＰチャネルＭＯＳトラ
ンジスタを使用されても同様の効果が得られる。
【００３３】また、第１の実施例においても、Ｎチャネ
ルＭＯＳトランジスタとＰチャネルＭＯＳトランジスタ
とのオン電圧が等しければ何ら問題はない。
ルＭＯＳトランジスタとＰチャネルＭＯＳトランジスタ
とのオン電圧が等しければ何ら問題はない。
【００３４】次に、本発明の第３の実施例について説明
する。本実施例においては、スイッチ用トランジスタの
導伝形式がカレントミラー回路を構成するトランジスタ
のそれと同一のものとなっている。図３は本発明の第３
の実施例に係る定電流駆動回路を示す模式図である。な
お、図３に示す第３の実施例において図１に示す第１の
実施例と同一の構成要素には、同一の符号を付してその
詳細な説明は省略する。
する。本実施例においては、スイッチ用トランジスタの
導伝形式がカレントミラー回路を構成するトランジスタ
のそれと同一のものとなっている。図３は本発明の第３
の実施例に係る定電流駆動回路を示す模式図である。な
お、図３に示す第３の実施例において図１に示す第１の
実施例と同一の構成要素には、同一の符号を付してその
詳細な説明は省略する。
【００３５】本実施例に係る定電流駆動回路において
は、トランジスタ４のゲートとトランジスタ５のゲート
との間にＮチャネルＭＯＳトランジスタであるスイッチ
用トランジスタ１６が接続されている。
は、トランジスタ４のゲートとトランジスタ５のゲート
との間にＮチャネルＭＯＳトランジスタであるスイッチ
用トランジスタ１６が接続されている。
【００３６】このように構成された本実施例において
は、スイッチ用トランジスタ１６とカレントミラー回路
を構成するトランジスタ４及び５とのオン電圧が相違し
ていても、制御端子２の電圧を接地端子１１の電圧以下
にする必要が無くなる。
は、スイッチ用トランジスタ１６とカレントミラー回路
を構成するトランジスタ４及び５とのオン電圧が相違し
ていても、制御端子２の電圧を接地端子１１の電圧以下
にする必要が無くなる。
【００３７】なお、第１の実施例においては、アドレス
信号がロウレベルのときにカレントミラー回路が動作状
態となるが、第３の実施例においては、アドレス信号が
ハイレベルのときにカレントミラー回路が動作状態とな
る。
信号がロウレベルのときにカレントミラー回路が動作状
態となるが、第３の実施例においては、アドレス信号が
ハイレベルのときにカレントミラー回路が動作状態とな
る。
【００３８】次に、本発明の第４の実施例について説明
する。本実施例においては、スイッチ用トランジスタ
は、カレントミラー回路を構成するトランジスタのゲー
ト間ではなく、入力端子側に接続されたトランジスタの
ゲートとドレインとの間に接続される。図４は本発明の
第４の実施例に係る定電流駆動回路を示す回路図であ
る。なお、図４に示す第４の実施例において図１に示す
第１の実施例と同一の構成要素には、同一の符号を付し
てその詳細な説明は省略する。
する。本実施例においては、スイッチ用トランジスタ
は、カレントミラー回路を構成するトランジスタのゲー
ト間ではなく、入力端子側に接続されたトランジスタの
ゲートとドレインとの間に接続される。図４は本発明の
第４の実施例に係る定電流駆動回路を示す回路図であ
る。なお、図４に示す第４の実施例において図１に示す
第１の実施例と同一の構成要素には、同一の符号を付し
てその詳細な説明は省略する。
【００３９】本実施例においては、トランジスタ４のゲ
ートとトランジスタ５のゲートとが直接接続されてい
る。また、ＮチャネルＭＯＳトランジスタであるスイッ
チ用トランジスタ２６がトランジスタ４のゲートとドレ
インとの間に接続されている。
ートとトランジスタ５のゲートとが直接接続されてい
る。また、ＮチャネルＭＯＳトランジスタであるスイッ
チ用トランジスタ２６がトランジスタ４のゲートとドレ
インとの間に接続されている。
【００４０】このように構成された本実施例において
は、スイッチ用トランジスタ２６は、カレントミラー回
路を構成するトランジスタ４及び５のゲート間ではな
く、トランジスタ４のゲートとドレインとの間に接続さ
れているので、スイッチ用トランジスタ２６のオン抵抗
による電圧降下のためにカレントミラー回路の整合性が
悪化するということは完全に防止される。
は、スイッチ用トランジスタ２６は、カレントミラー回
路を構成するトランジスタ４及び５のゲート間ではな
く、トランジスタ４のゲートとドレインとの間に接続さ
れているので、スイッチ用トランジスタ２６のオン抵抗
による電圧降下のためにカレントミラー回路の整合性が
悪化するということは完全に防止される。
【００４１】また、第４の実施例においては、制御端子
２がロウレベルでカレントミラー回路が遮断状態になっ
たとき、スイッチ用トランジスタ２６は遮断される。従
って、入力端子１がハイレベルの状態でもトランジスタ
４は遮断されるため、抵抗３及びトランジスタ４の経路
には電流が流れなくなり、消費電力が低下する。従っ
て、本実施例を例えば有機ＥＬ素子等を使用した画像表
示装置の駆動回路に適用した場合、画像表示装置には複
数個の有機ＥＬ素子が縦横に配列されているので、著し
い省電力化が期待できる。
２がロウレベルでカレントミラー回路が遮断状態になっ
たとき、スイッチ用トランジスタ２６は遮断される。従
って、入力端子１がハイレベルの状態でもトランジスタ
４は遮断されるため、抵抗３及びトランジスタ４の経路
には電流が流れなくなり、消費電力が低下する。従っ
て、本実施例を例えば有機ＥＬ素子等を使用した画像表
示装置の駆動回路に適用した場合、画像表示装置には複
数個の有機ＥＬ素子が縦横に配列されているので、著し
い省電力化が期待できる。
【００４２】次に、本発明の第５の実施例について説明
する。本実施例においては、入力端子と抵抗との間にソ
ースフォロワ用トランジスタが接続される。図５は本発
明の第５の実施例に係る定電流駆動回路を示す回路図で
ある。なお、図５に示す第５の実施例において図１に示
す第１の実施例と同一の構成要素には、同一の符号を付
してその詳細な説明は省略する。
する。本実施例においては、入力端子と抵抗との間にソ
ースフォロワ用トランジスタが接続される。図５は本発
明の第５の実施例に係る定電流駆動回路を示す回路図で
ある。なお、図５に示す第５の実施例において図１に示
す第１の実施例と同一の構成要素には、同一の符号を付
してその詳細な説明は省略する。
【００４３】本実施例には、入力端子１にゲートが接続
されＮチャネルＭＯＳトランジスタであるソースフォロ
ワ用トランジスタ９が設けられており、その一端は抵抗
３に、その他端は電源端子１０に接続されている。ま
た、トランジスタ４及び５のゲート間には、スイッチ用
トランジスタ３６が接続されている。このスイッチ用ト
ランジスタ３６はＮチャネルＭＯＳトランジスタであっ
てもＰチャネルＭＯＳトランジスタであってもよい。
されＮチャネルＭＯＳトランジスタであるソースフォロ
ワ用トランジスタ９が設けられており、その一端は抵抗
３に、その他端は電源端子１０に接続されている。ま
た、トランジスタ４及び５のゲート間には、スイッチ用
トランジスタ３６が接続されている。このスイッチ用ト
ランジスタ３６はＮチャネルＭＯＳトランジスタであっ
てもＰチャネルＭＯＳトランジスタであってもよい。
【００４４】このように構成された本実施例において
は、ソースフォロワ用トランジスタ９により、入力端子
１側のインピーダンスが高くてもカレントミラー回路を
構成するトランジスタ４を十分に駆動させることが可能
である。
は、ソースフォロワ用トランジスタ９により、入力端子
１側のインピーダンスが高くてもカレントミラー回路を
構成するトランジスタ４を十分に駆動させることが可能
である。
【００４５】また、第１の実施例では、入力端子１がロ
ウレベルでありインピーダンスが低い場合には、電荷保
持容量素子７に蓄積されていた電荷がスイッチ用トラン
ジスタ６が遮断状態のときにスイッチ用トランジスタ６
のオフ抵抗と抵抗３との経路で放電することにより、電
荷保持の機能が十分ではなくなることがあるが、第５の
実施例にはトランジスタ９が設けられているので、電荷
の放電が防止される。
ウレベルでありインピーダンスが低い場合には、電荷保
持容量素子７に蓄積されていた電荷がスイッチ用トラン
ジスタ６が遮断状態のときにスイッチ用トランジスタ６
のオフ抵抗と抵抗３との経路で放電することにより、電
荷保持の機能が十分ではなくなることがあるが、第５の
実施例にはトランジスタ９が設けられているので、電荷
の放電が防止される。
【００４６】次に、本発明の第６の実施例について説明
する。本実施例は、第４の実施例と第５の実施例とを組
み合わせたものである。図６は本発明の第６の実施例に
係る定電流駆動回路を示す回路図である。なお、図６に
示す第６の実施例において図４に示す第４の実施例又は
図５に示す第５の実施例と同一の構成要素には、同一の
符号を付してその詳細な説明は省略する。
する。本実施例は、第４の実施例と第５の実施例とを組
み合わせたものである。図６は本発明の第６の実施例に
係る定電流駆動回路を示す回路図である。なお、図６に
示す第６の実施例において図４に示す第４の実施例又は
図５に示す第５の実施例と同一の構成要素には、同一の
符号を付してその詳細な説明は省略する。
【００４７】本実施例においては、トランジスタ４のゲ
ートとトランジスタ５のゲートとが直接接続されてい
る。また、ＮチャネルＭＯＳトランジスタであるスイッ
チ用トランジスタ２６がトランジスタ４のゲートとドレ
インとの間に接続されている。更に、本実施例には、入
力端子１にゲートが接続されＮチャネルＭＯＳトランジ
スタであるソースフォロワ用トランジスタ９が設けられ
ており、その一端は抵抗３に、その他端は電源端子１０
に接続されている。
ートとトランジスタ５のゲートとが直接接続されてい
る。また、ＮチャネルＭＯＳトランジスタであるスイッ
チ用トランジスタ２６がトランジスタ４のゲートとドレ
インとの間に接続されている。更に、本実施例には、入
力端子１にゲートが接続されＮチャネルＭＯＳトランジ
スタであるソースフォロワ用トランジスタ９が設けられ
ており、その一端は抵抗３に、その他端は電源端子１０
に接続されている。
【００４８】このように構成された本実施例において
は、第４及び第５の実施例による双方の効果が得られ
る。即ち、レントミラー回路の整合性が改善される。ま
た、カレントミラー回路を構成するトランジスタ４の駆
動性及び電荷保持容量素子７の放電特性が改善される。
更に、入力端子１がハイレベル、制御端子２がロウレベ
ル、カレントミラー回路が遮断状態のときには、抵抗３
及びトランジスタ４の電流経路が遮断状態となるため、
省電力化の効果もある。
は、第４及び第５の実施例による双方の効果が得られ
る。即ち、レントミラー回路の整合性が改善される。ま
た、カレントミラー回路を構成するトランジスタ４の駆
動性及び電荷保持容量素子７の放電特性が改善される。
更に、入力端子１がハイレベル、制御端子２がロウレベ
ル、カレントミラー回路が遮断状態のときには、抵抗３
及びトランジスタ４の電流経路が遮断状態となるため、
省電力化の効果もある。
【００４９】なお、前述の種々の実施例の組み合わせは
第６の実施例に示すものに限定されるものではない。例
えば、第５の実施例と第２又は第３の実施例とを組み合
わせてもよい。
第６の実施例に示すものに限定されるものではない。例
えば、第５の実施例と第２又は第３の実施例とを組み合
わせてもよい。
【００５０】
【発明の効果】以上詳述したように、本発明によれば、
スイッチ用トランジスタのオン抵抗による電圧降下を無
視できるため、カレントミラー回路の整合性を改善する
ことができる。また、スイッチ用トランジスタを流れる
電流は無視できるほど小さいくなるで、スイッチ用トラ
ンジスタを小型化することができ、半導体集積回路で構
成する場合にも、コストの上昇を抑制することができ
る。更に、種々のトランジスタを薄膜トランジスタと
し、有機エレクトロルミネセント素子の駆動回路に適用
する場合、大きなスイッチ用トランジスタは必要ないの
で、画素の開口率を向上させ輝度を向上させることがで
きる。
スイッチ用トランジスタのオン抵抗による電圧降下を無
視できるため、カレントミラー回路の整合性を改善する
ことができる。また、スイッチ用トランジスタを流れる
電流は無視できるほど小さいくなるで、スイッチ用トラ
ンジスタを小型化することができ、半導体集積回路で構
成する場合にも、コストの上昇を抑制することができ
る。更に、種々のトランジスタを薄膜トランジスタと
し、有機エレクトロルミネセント素子の駆動回路に適用
する場合、大きなスイッチ用トランジスタは必要ないの
で、画素の開口率を向上させ輝度を向上させることがで
きる。
【図１】本発明の第１の実施例に係る定電流駆動回路を
示す回路図である。
示す回路図である。
【図２】本発明の第２の実施例に係る定電流駆動回路を
示す回路図である。
示す回路図である。
【図３】本発明の第３の実施例に係る定電流駆動回路を
示す模式図である。
示す模式図である。
【図４】本発明の第４の実施例に係る定電流駆動回路を
示す回路図である。
示す回路図である。
【図５】本発明の第５の実施例に係る定電流駆動回路を
示す回路図である。
示す回路図である。
【図６】本発明の第６の実施例に係る定電流駆動回路を
示す回路図である。
示す回路図である。
【図７】従来の定電流駆動回路を示す回路図である。
１、１０１；入力端子 ２、１０２；制御端子 ３、１０３；抵抗 ４、５、６、９、１２、１３、１６、２６、３６、１０
４、１０５、１０６；トランジスタ ７、１０７；容量素子 ８、１０８；負荷 １０、１１０；電源端子 １１、１１１；接地端子
４、１０５、１０６；トランジスタ ７、１０７；容量素子 ８、１０８；負荷 １０、１１０；電源端子 １１、１１１；接地端子
Claims (7)
- 【請求項１】 入力端子と、この入力端子にドレインが
接続され接地にソースが接続された第１のトランジスタ
と、この第１のトランジスタのゲート及びドレインに接
続されたスイッチ用トランジスタと、このスイッチ用ト
ランジスタのゲートに接続されこのスイッチ用トランジ
スタの導通と非導通とを切替える信号が入力される制御
端子と、前記スイッチ用トランジスタにゲートが接続さ
れ接地にソースが接続され前記第１のトランジスタと共
にカレントミラー回路を構成する第２のトランジスタ
と、この第２のトランジスタのゲートに一方の電極が接
続され接地に他方の電極が接続された容量素子と、を有
することを特徴とする定電流駆動回路。 - 【請求項２】 前記第１及び第２のトランジスタのチャ
ネルの導電型は、前記スイッチ用トランジスタのチャネ
ルの導電型と相違し、前記第１のトランジスタのソース
と接地との間に接続された第１のレベルシフト用ダイオ
ードと、前記第２のトランジスタのソースと接地との間
に接続された第２のレベルシフト用ダイオードと、を有
することを特徴とする請求項１に記載の定電流駆動回
路。 - 【請求項３】 前記第１及び第２のトランジスタのチャ
ネルの導電型は、前記スイッチ用トランジスタのチャネ
ルの導電型と同じであることを特徴とする請求項１に記
載の定電流駆動回路。 - 【請求項４】 入力端子と、この入力端子にドレインが
接続され接地にソースが接続された第１のトランジスタ
と、この第１のトランジスタのゲートとドレインとの間
に接続されたスイッチ用トランジスタと、このスイッチ
用トランジスタのゲートに接続されこのスイッチ用トラ
ンジスタの導通と非導通とを切替える信号が入力される
制御端子と、前記第１のトランジスタのゲートにゲート
が接続され接地にソースが接続され前記第１のトランジ
スタと共にカレントミラー回路を構成する第２のトラン
ジスタと、この第２のトランジスタのゲートに一方の電
極が接続され接地に他方の電極が接続された容量素子
と、を有することを特徴とする定電流駆動回路。 - 【請求項５】 前記入力端子と前記第１のトランジスタ
のドレインとの間に接続された抵抗を有することを特徴
とする請求項１乃至４のいずれか１項に記載の定電流駆
動回路。 - 【請求項６】 前記入力端子と前記抵抗との間に接続さ
れたソースフォロワ用トランジスタを有することを特徴
とする請求項５に記載の定電流駆動回路。 - 【請求項７】 前記第２のトランジスタのドレインは有
機エレクトロルミネセント素子に接続されることを特徴
とする請求項１乃至６のいずれか１項に記載の定電流駆
動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10229650A JP2953465B1 (ja) | 1998-08-14 | 1998-08-14 | 定電流駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10229650A JP2953465B1 (ja) | 1998-08-14 | 1998-08-14 | 定電流駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2953465B1 true JP2953465B1 (ja) | 1999-09-27 |
| JP2000056847A JP2000056847A (ja) | 2000-02-25 |
Family
ID=16895531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10229650A Expired - Lifetime JP2953465B1 (ja) | 1998-08-14 | 1998-08-14 | 定電流駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2953465B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6734836B2 (en) | 2000-10-13 | 2004-05-11 | Nec Corporation | Current driving circuit |
| CN113168199A (zh) * | 2018-11-26 | 2021-07-23 | 株式会社村田制作所 | 电流输出电路 |
Families Citing this family (105)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6879110B2 (en) | 2000-07-27 | 2005-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Method of driving display device |
| JP4925528B2 (ja) * | 2000-09-29 | 2012-04-25 | 三洋電機株式会社 | 表示装置 |
| SG114502A1 (en) | 2000-10-24 | 2005-09-28 | Semiconductor Energy Lab | Light emitting device and method of driving the same |
| US6407623B1 (en) * | 2001-01-31 | 2002-06-18 | Qualcomm Incorporated | Bias circuit for maintaining a constant value of transconductance divided by load capacitance |
| US7569849B2 (en) | 2001-02-16 | 2009-08-04 | Ignis Innovation Inc. | Pixel driver circuit and pixel circuit having the pixel driver circuit |
| US20040129933A1 (en) * | 2001-02-16 | 2004-07-08 | Arokia Nathan | Pixel current driver for organic light emitting diode displays |
| US6753654B2 (en) | 2001-02-21 | 2004-06-22 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electronic appliance |
| JP4831874B2 (ja) | 2001-02-26 | 2011-12-07 | 株式会社半導体エネルギー研究所 | 発光装置及び電子機器 |
| US6661180B2 (en) | 2001-03-22 | 2003-12-09 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, driving method for the same and electronic apparatus |
| US6693385B2 (en) | 2001-03-22 | 2004-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of driving a display device |
| JP2003005710A (ja) * | 2001-06-25 | 2003-01-08 | Nec Corp | 電流駆動回路及び画像表示装置 |
| JP4858274B2 (ja) * | 2001-08-02 | 2012-01-18 | セイコーエプソン株式会社 | 電子装置、電気光学装置及び電子機器 |
| US6876350B2 (en) | 2001-08-10 | 2005-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic equipment using the same |
| CN101257743B (zh) | 2001-08-29 | 2011-05-25 | 株式会社半导体能源研究所 | 发光器件及这种发光器件的驱动方法 |
| JP4581893B2 (ja) * | 2001-09-10 | 2010-11-17 | セイコーエプソン株式会社 | 電子装置、及び電子機器 |
| JP4742726B2 (ja) * | 2001-09-10 | 2011-08-10 | セイコーエプソン株式会社 | 電子装置、及び電子機器 |
| JP2010122700A (ja) * | 2001-09-10 | 2010-06-03 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| TW563088B (en) | 2001-09-17 | 2003-11-21 | Semiconductor Energy Lab | Light emitting device, method of driving a light emitting device, and electronic equipment |
| US20040239654A1 (en) * | 2001-09-20 | 2004-12-02 | Yoshiyuki Okuda | Drive circuit for light emitting elements |
| JP3810725B2 (ja) | 2001-09-21 | 2006-08-16 | 株式会社半導体エネルギー研究所 | 発光装置及び電子機器 |
| JP4151882B2 (ja) * | 2002-04-23 | 2008-09-17 | ローム株式会社 | 有機ｅｌ駆動回路および有機ｅｌ表示装置 |
| JP4693338B2 (ja) * | 2002-05-17 | 2011-06-01 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP4034122B2 (ja) | 2002-05-31 | 2008-01-16 | 株式会社半導体エネルギー研究所 | 発光装置及び素子基板 |
| JP2004109991A (ja) * | 2002-08-30 | 2004-04-08 | Sanyo Electric Co Ltd | 表示駆動回路 |
| CA2419704A1 (en) | 2003-02-24 | 2004-08-24 | Ignis Innovation Inc. | Method of manufacturing a pixel with organic light-emitting diode |
| JP2005017977A (ja) * | 2003-06-30 | 2005-01-20 | Casio Comput Co Ltd | 電流生成供給回路及び該電流生成供給回路を備えた表示装置 |
| CA2443206A1 (en) | 2003-09-23 | 2005-03-23 | Ignis Innovation Inc. | Amoled display backplanes - pixel driver circuits, array architecture, and external compensation |
| JP4589614B2 (ja) * | 2003-10-28 | 2010-12-01 | 株式会社 日立ディスプレイズ | 画像表示装置 |
| CA2472671A1 (en) | 2004-06-29 | 2005-12-29 | Ignis Innovation Inc. | Voltage-programming scheme for current-driven amoled displays |
| CA2490858A1 (en) | 2004-12-07 | 2006-06-07 | Ignis Innovation Inc. | Driving method for compensated voltage-programming of amoled displays |
| US9799246B2 (en) | 2011-05-20 | 2017-10-24 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US9275579B2 (en) | 2004-12-15 | 2016-03-01 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| WO2006063448A1 (en) | 2004-12-15 | 2006-06-22 | Ignis Innovation Inc. | Method and system for programming, calibrating and driving a light emitting device display |
| US20140111567A1 (en) | 2005-04-12 | 2014-04-24 | Ignis Innovation Inc. | System and method for compensation of non-uniformities in light emitting device displays |
| US9171500B2 (en) | 2011-05-20 | 2015-10-27 | Ignis Innovation Inc. | System and methods for extraction of parasitic parameters in AMOLED displays |
| US9280933B2 (en) | 2004-12-15 | 2016-03-08 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US10013907B2 (en) | 2004-12-15 | 2018-07-03 | Ignis Innovation Inc. | Method and system for programming, calibrating and/or compensating, and driving an LED display |
| US8576217B2 (en) | 2011-05-20 | 2013-11-05 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US10012678B2 (en) | 2004-12-15 | 2018-07-03 | Ignis Innovation Inc. | Method and system for programming, calibrating and/or compensating, and driving an LED display |
| CA2495726A1 (en) | 2005-01-28 | 2006-07-28 | Ignis Innovation Inc. | Locally referenced voltage programmed pixel for amoled displays |
| CA2496642A1 (en) | 2005-02-10 | 2006-08-10 | Ignis Innovation Inc. | Fast settling time driving method for organic light-emitting diode (oled) displays based on current programming |
| KR20080032072A (ko) | 2005-06-08 | 2008-04-14 | 이그니스 이노베이션 인크. | 발광 디바이스 디스플레이 구동 방법 및 시스템 |
| CA2518276A1 (en) | 2005-09-13 | 2007-03-13 | Ignis Innovation Inc. | Compensation technique for luminance degradation in electro-luminance devices |
| US8477121B2 (en) | 2006-04-19 | 2013-07-02 | Ignis Innovation, Inc. | Stable driving scheme for active matrix displays |
| CA2556961A1 (en) | 2006-08-15 | 2008-02-15 | Ignis Innovation Inc. | Oled compensation technique based on oled capacitance |
| JP2008300612A (ja) * | 2007-05-31 | 2008-12-11 | Panasonic Corp | 表示装置及びその製造方法 |
| US9384698B2 (en) | 2009-11-30 | 2016-07-05 | Ignis Innovation Inc. | System and methods for aging compensation in AMOLED displays |
| US10319307B2 (en) | 2009-06-16 | 2019-06-11 | Ignis Innovation Inc. | Display system with compensation techniques and/or shared level resources |
| CA2688870A1 (en) | 2009-11-30 | 2011-05-30 | Ignis Innovation Inc. | Methode and techniques for improving display uniformity |
| US9311859B2 (en) | 2009-11-30 | 2016-04-12 | Ignis Innovation Inc. | Resetting cycle for aging compensation in AMOLED displays |
| CA2669367A1 (en) | 2009-06-16 | 2010-12-16 | Ignis Innovation Inc | Compensation technique for color shift in displays |
| US8283967B2 (en) | 2009-11-12 | 2012-10-09 | Ignis Innovation Inc. | Stable current source for system integration to display substrate |
| US10996258B2 (en) | 2009-11-30 | 2021-05-04 | Ignis Innovation Inc. | Defect detection and correction of pixel circuits for AMOLED displays |
| US8803417B2 (en) | 2009-12-01 | 2014-08-12 | Ignis Innovation Inc. | High resolution pixel architecture |
| CA2687631A1 (en) | 2009-12-06 | 2011-06-06 | Ignis Innovation Inc | Low power driving scheme for display applications |
| US10176736B2 (en) | 2010-02-04 | 2019-01-08 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| US20140313111A1 (en) | 2010-02-04 | 2014-10-23 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| US10163401B2 (en) | 2010-02-04 | 2018-12-25 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| US10089921B2 (en) | 2010-02-04 | 2018-10-02 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| US9881532B2 (en) | 2010-02-04 | 2018-01-30 | Ignis Innovation Inc. | System and method for extracting correlation curves for an organic light emitting device |
| CA2692097A1 (en) | 2010-02-04 | 2011-08-04 | Ignis Innovation Inc. | Extracting correlation curves for light emitting device |
| CA2696778A1 (en) | 2010-03-17 | 2011-09-17 | Ignis Innovation Inc. | Lifetime, uniformity, parameter extraction methods |
| US8907991B2 (en) | 2010-12-02 | 2014-12-09 | Ignis Innovation Inc. | System and methods for thermal compensation in AMOLED displays |
| US9606607B2 (en) | 2011-05-17 | 2017-03-28 | Ignis Innovation Inc. | Systems and methods for display systems with dynamic power control |
| WO2012156942A1 (en) | 2011-05-17 | 2012-11-22 | Ignis Innovation Inc. | Systems and methods for display systems with dynamic power control |
| US9530349B2 (en) | 2011-05-20 | 2016-12-27 | Ignis Innovations Inc. | Charged-based compensation and parameter extraction in AMOLED displays |
| US9466240B2 (en) | 2011-05-26 | 2016-10-11 | Ignis Innovation Inc. | Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed |
| WO2012164475A2 (en) | 2011-05-27 | 2012-12-06 | Ignis Innovation Inc. | Systems and methods for aging compensation in amoled displays |
| US9070775B2 (en) | 2011-08-03 | 2015-06-30 | Ignis Innovations Inc. | Thin film transistor |
| US8901579B2 (en) | 2011-08-03 | 2014-12-02 | Ignis Innovation Inc. | Organic light emitting diode and method of manufacturing |
| US9324268B2 (en) | 2013-03-15 | 2016-04-26 | Ignis Innovation Inc. | Amoled displays with multiple readout circuits |
| US10089924B2 (en) | 2011-11-29 | 2018-10-02 | Ignis Innovation Inc. | Structural and low-frequency non-uniformity compensation |
| US9385169B2 (en) | 2011-11-29 | 2016-07-05 | Ignis Innovation Inc. | Multi-functional active matrix organic light-emitting diode display |
| US8937632B2 (en) | 2012-02-03 | 2015-01-20 | Ignis Innovation Inc. | Driving system for active-matrix displays |
| US9747834B2 (en) | 2012-05-11 | 2017-08-29 | Ignis Innovation Inc. | Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore |
| US8922544B2 (en) | 2012-05-23 | 2014-12-30 | Ignis Innovation Inc. | Display systems with compensation for line propagation delay |
| JP5712193B2 (ja) * | 2012-11-22 | 2015-05-07 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US9786223B2 (en) | 2012-12-11 | 2017-10-10 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9336717B2 (en) | 2012-12-11 | 2016-05-10 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9830857B2 (en) | 2013-01-14 | 2017-11-28 | Ignis Innovation Inc. | Cleaning common unwanted signals from pixel measurements in emissive displays |
| CN104981862B (zh) | 2013-01-14 | 2018-07-06 | 伊格尼斯创新公司 | 用于向驱动晶体管变化提供补偿的发光显示器的驱动方案 |
| US9721505B2 (en) | 2013-03-08 | 2017-08-01 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| EP3043338A1 (en) | 2013-03-14 | 2016-07-13 | Ignis Innovation Inc. | Re-interpolation with edge detection for extracting an aging pattern for amoled displays |
| CN105247462A (zh) | 2013-03-15 | 2016-01-13 | 伊格尼斯创新公司 | Amoled显示器的触摸分辨率的动态调整 |
| CN105144361B (zh) | 2013-04-22 | 2019-09-27 | 伊格尼斯创新公司 | 用于oled显示面板的检测系统 |
| CN107452314B (zh) | 2013-08-12 | 2021-08-24 | 伊格尼斯创新公司 | 用于要被显示器显示的图像的补偿图像数据的方法和装置 |
| US9741282B2 (en) | 2013-12-06 | 2017-08-22 | Ignis Innovation Inc. | OLED display system and method |
| US9761170B2 (en) | 2013-12-06 | 2017-09-12 | Ignis Innovation Inc. | Correction for localized phenomena in an image array |
| US9502653B2 (en) | 2013-12-25 | 2016-11-22 | Ignis Innovation Inc. | Electrode contacts |
| US10997901B2 (en) | 2014-02-28 | 2021-05-04 | Ignis Innovation Inc. | Display system |
| US10176752B2 (en) | 2014-03-24 | 2019-01-08 | Ignis Innovation Inc. | Integrated gate driver |
| DE102015206281A1 (de) | 2014-04-08 | 2015-10-08 | Ignis Innovation Inc. | Anzeigesystem mit gemeinsam genutzten Niveauressourcen für tragbare Vorrichtungen |
| CA2872563A1 (en) | 2014-11-28 | 2016-05-28 | Ignis Innovation Inc. | High pixel density array architecture |
| CA2879462A1 (en) | 2015-01-23 | 2016-07-23 | Ignis Innovation Inc. | Compensation for color variation in emissive devices |
| CA2889870A1 (en) | 2015-05-04 | 2016-11-04 | Ignis Innovation Inc. | Optical feedback system |
| CA2892714A1 (en) | 2015-05-27 | 2016-11-27 | Ignis Innovation Inc | Memory bandwidth reduction in compensation system |
| CA2898282A1 (en) | 2015-07-24 | 2017-01-24 | Ignis Innovation Inc. | Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays |
| US10373554B2 (en) | 2015-07-24 | 2019-08-06 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
| US10657895B2 (en) | 2015-07-24 | 2020-05-19 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
| CA2900170A1 (en) | 2015-08-07 | 2017-02-07 | Gholamreza Chaji | Calibration of pixel based on improved reference values |
| CA2909813A1 (en) | 2015-10-26 | 2017-04-26 | Ignis Innovation Inc | High ppi pattern orientation |
| DE102017222059A1 (de) | 2016-12-06 | 2018-06-07 | Ignis Innovation Inc. | Pixelschaltungen zur Minderung von Hysterese |
| US10714018B2 (en) | 2017-05-17 | 2020-07-14 | Ignis Innovation Inc. | System and method for loading image correction data for displays |
| US11025899B2 (en) | 2017-08-11 | 2021-06-01 | Ignis Innovation Inc. | Optical correction systems and methods for correcting non-uniformity of emissive display devices |
| US10971078B2 (en) | 2018-02-12 | 2021-04-06 | Ignis Innovation Inc. | Pixel measurement through data line |
-
1998
- 1998-08-14 JP JP10229650A patent/JP2953465B1/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6734836B2 (en) | 2000-10-13 | 2004-05-11 | Nec Corporation | Current driving circuit |
| CN113168199A (zh) * | 2018-11-26 | 2021-07-23 | 株式会社村田制作所 | 电流输出电路 |
| CN113168199B (zh) * | 2018-11-26 | 2023-02-03 | 株式会社村田制作所 | 电流输出电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000056847A (ja) | 2000-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2953465B1 (ja) | 定電流駆動回路 | |
| JP7247301B2 (ja) | シリコン薄膜トランジスタ及び半導体酸化物薄膜トランジスタを有するディスプレイ | |
| KR100443238B1 (ko) | 전류구동회로 및 영상표시장치 | |
| US7365719B2 (en) | Display device | |
| EP1398836B1 (en) | Differential amplifier comprising thin film transistors with different threshold voltages | |
| US8836420B2 (en) | Analog circuit and display device and electronic device | |
| KR100423110B1 (ko) | 전류구동회로 | |
| JP2000040924A (ja) | 定電流駆動回路 | |
| JP2004222256A (ja) | 半導体装置およびこれを用いた表示装置並びに電子機器 | |
| US10909907B2 (en) | Pixel circuit, driving method, pixel structure and display panel | |
| CN103503056B (zh) | 图像显示装置的驱动方法 | |
| JP2005316380A (ja) | 電流駆動型の能動行列の有機電界発光ディスプレー装置 | |
| US20060007070A1 (en) | Driving circuit and driving method for electroluminescent display | |
| US6904115B2 (en) | Current register unit and circuit and image display device using the current register unit | |
| JP2005134838A (ja) | 画素回路 | |
| JP2004247130A (ja) | アクティブマトリックス有機発光ダイオードパネルの歩留りと均一性を向上する装置 | |
| US7863970B2 (en) | Current source device | |
| KR100745414B1 (ko) | 유기발광소자 구동회로 | |
| CN108550346A (zh) | 像素电路 | |
| JP2003059650A (ja) | 有機エレクトロルミネッセンス素子の駆動回路 | |
| CN119942982B (zh) | 像素驱动电路、显示面板及显示装置 | |
| JP2001092416A (ja) | 画像表示装置 | |
| JP2004062159A (ja) | 電子回路、電子装置、電気光学装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 10 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 10 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 14 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 14 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |