JP2009128188A - 素子試験装置及び素子試験方法 - Google Patents

Description

本発明は素子試験装置及び素子試験方法に関し、特に、半導体素子の電気的特性を評価する素子試験装置及び素子試験方法に関する。

車両機器等で用いられる電力用スイッチング素子として、低損失且つ高速スイッチングが可能なパワー半導体素子が用いられている。
車両機器では、作動させる電流容量が大きいことから、例えば、縦型のＩＧＢＴ（Insulated Gate Bipolar Transistor）素子を並列接続して、所謂パワーモジュールとして用いるのが一般的である。

このパワーモジュールの出荷試験では、モジュール化前に、パワー半導体素子単体でのゲート遮断時の漏れ電流測定、瞬時最大電流値でのスイッチング試験等を行ない、不良素子を事前に排除している。

このようなパワー半導体素子を検査する試験装置について以下に説明する。
例えば、図１２にはＩＧＢＴ素子の要部図を示し、図１３には素子試験装置の要部斜視図を示している。ここで、図１２には、試験用に用いるＩＧＢＴ素子の上面と、その側面が示され、図１３には、瞬時最大電流値でのスイッチング試験が可能な素子試験装置の要部構成が示されている。

図１２に示すように、ＩＧＢＴ素子１００は、例えば、縦型のパワー半導体素子であり、その主面（上面側）の一部にゲート電極１０１が配置されている。そして、ゲート電極１０１以外の部分にエミッタ電極１０２を配置している。また、ゲート電極１０１とエミッタ電極１０２との間には絶縁層１０３が設けられ、ゲート電極１０１とエミッタ電極１０２間の絶縁を確保している。更に、ゲート電極１０１とエミッタ電極１０２が配置されている主面の反対側（裏面側）には、コレクタ電極１０４を配置している。

そして、上記のＩＧＢＴ素子１００を、図１３に示す如く、素子試験装置２００の基体２０１上に載置する。
ここで、素子試験装置２００にあっては、上述した基体２０１と、金属製の支持台２０２と、多数の接触子（コンタクトピン）を配置した接触子部２０３とを含む構成としている。そして、当該支持台２０２に電圧を印加することにより、コレクタ電極１０４に所定の電圧が印加される。

また、素子試験装置２００にあっては、接触子部２０３を矢印の方向に降下させ、接触子部２０３の夫々の先端をＩＧＢＴ素子１００のゲート電極１０１及びエミッタ電極１０２に接触させる。

そして、ゲート電極１０１には、接触子部２０３の中の接触子２０３ｇを接触させ、接触子２０３ｇを介し、ゲート電極１０１にゲート信号を入力する。
また、エミッタ電極１０２に接触した接触子は接地させ、エミッタ電極１０２を接地電位とする。

素子試験装置２００に、このような多数の接触子を配置する理由は、エミッタ電極１０２上での局部的な電流集中を回避するためである。
例えば、数本の接触子のみをエミッタ電極１０２に接触させた場合、エミッタ電極１０２側においては、当該接触子の先端が点接触するため、当該先端に電流が集中する。そして、かかる電流集中により、ＩＧＢＴ素子１００内で、局部的な発熱が生じ、ＩＧＢＴ素子１００が破損する場合がある。

このような電流集中を回避するために、多数の接触子をエミッタ電極１０２に接触させ、各々の接触子に電流を分散させる。これにより、ＩＧＢＴ素子１００は、局部的な発熱を有することなく、許容発熱温度以下を維持する。

このような素子試験装置２００を用いて、ＩＧＢＴ素子１００のエミッタ電極１０２とコレクタ電極１０４との間に電圧を印加し、ゲート電極１０１にゲート信号を入力する。そして、ＩＧＢＴ素子１００のエミッタ電極１０２とコレクタ電極１０４間の導通または遮断状態を繰り返させ、例えば、スイッチング特性を評価する（例えば、特許文献１参照）。
特開２００６−３３７２４７号公報（第１０図）

しかしながら、被検体である半導体素子が良品であれば問題はないが、不良のＩＧＢＴ素子を検査した場合には、短絡によりＩＧＢＴ素子１００自体が破壊し、支持台２０２の表面または接触子の先端部に、ＩＧＢＴ素子１００の溶融物（例えば、シリコン片、金属片等）が付着してしまう。また、損傷が著しいときは、基体２０１にまで損傷を与えたり、上記溶融物が付着してしまう。

このような溶融物が付着した状態で、新規のＩＧＢＴ素子を評価すると、当該ＩＧＢＴ素子が前に付着した溶融物を噛んだ状態で、接触子により押し付けられる。これにより、当該ＩＧＢＴ素子に形成された絶縁層が破損してしまう。このため、当該ＩＧＢＴ素子が良品であったとしても、評価を開始する時点で、当該ＩＧＢＴ素子が不良品となってしまう。

従前においては、かかる事態を回避するために、溶融物が付着する毎に、支持台２０２、基体２０１及び接触子部２０３を素子試験装置２００から取り外し、溶融物を薬液で除去するか、あるいは研磨により除去する等の作業を行なっていた。

しかし、このような交換作業または除去作業に費やされる時間、費用は膨大である。また、溶融物を除去しても、基体２０１または支持台２０２の平坦性が完全に回復するとは限らない。特に、溶融物が結晶化すると、基体２０１または接触子部２０３から完全に除去させることは難しい。

以上のような理由から、微量の溶融物が付着した状態でも、支持台２０２、基体２０１及び接触子部２０３の全交換を要される場合もある。
このように、上述した従前の素子試験では、半導体装置の高生産または低コスト化を実現することができないという問題があった。

本発明は、上記の問題を解決するものであり、半導体装置の高生産または低コスト化を図ることのできる素子試験装置及び素子試験方法を提供することを目的とする。

上記課題を解決するために、本発明の一態様では、支持台と、前記支持台上に載置され、前記半導体素子の第１の主電極に接触する第１の金属箔と、前記半導体素子の第２の主電極上に配置する第２の金属箔と、前記第２の主電極上に配置した前記第２の金属箔に接触する、少なくとも一つの第１の接触子と、前記半導体素子の制御用電極に接触する、少なくとも一つの第２の接触子と、を有することを特徴とする素子試験装置が提供される。

また、本発明の別の一態様では、支持台と、前記支持台上に配置され、前記半導体素子の第１の主電極に接触させる第１の金属箔を選択的に形成した第１の樹脂フィルムと、前記第１の樹脂フィルムに対向するように配置され、前記半導体素子の第２の主電極に接触させる第２の金属箔を選択的に形成した第２の樹脂フィルムと、前記第２の金属箔に接触する、少なくとも一つの第１の接触子と、前記半導体素子の制御用電極に接触する、少なくとも一つの第２の接触子と、を有することを特徴とする素子試験装置が提供される。

また、本発明の更に別の一態様では、支持台上に、第１の金属箔を載置するステップと、前記第１の金属箔上に、半導体素子の第１の電極が接触するように、前記半導体素子を載置するステップと、前記半導体素子の第２の電極上に、第２の金属箔を載置するステップと、前記第２の金属箔に、少なくとも一つの第１の接触子を接触し、前記半導体素子の制御用電極に、少なくとも一つの第２の接触子を接触するステップと、を有することを特徴とする素子試験方法が提供される。

また、本発明の更に別の一態様では、支持台上に、第１の樹脂フィルムに選択的に形成された第１の金属箔を配置するステップと、前記第１の金属箔上に、前記半導体素子の第１の主電極が接触するように、前記半導体素子を載置するステップと、前記半導体素子の第２の主電極上に、第２の樹脂フィルムに選択的に形成された第２の金属箔を位置させるステップと、前記第２の主電極を前記第２の金属箔を介して少なくとも一つの第１の接触子により押圧すると共に、制御用電極と少なくとも一つの第２の接触子とを接触するステップと、を有することを特徴とする素子試験方法が提供される。

本発明によれば、半導体装置の高生産または低コスト化を図ることのできる素子試験装置及び素子試験方法が実現する。

以下、本発明の実施の形態を、図面を参照して詳細に説明する。
＜第１の実施の形態＞
図１は第１の実施の形態の素子試験装置を説明するための要部斜視図である。この図には、被検体である半導体素子２０が併せて図示されている。

素子試験装置１は、セラミックまたは樹脂で構成された基体１０と、基体１０上に固定された支持台１１と、支持台１１上に配置された金属箔２１ｃと、半導体素子２０上面に配置された金属箔２１ｇ，２１ｅと、接触子部３０を含む構成としている。

支持台１１上は、銅（Ｃｕ）を主たる成分とする材質で構成され、その上面が平坦性よく研磨されている。また、支持台１１上には、金属箔２１ｃを介して、半導体素子２０が載置されている。

ここで、半導体素子２０は、例えば、図１３に例示する縦型のＩＧＢＴ素子１００であり、その上面側に、制御用電極であるゲート電極と、主電極であるエミッタ電極とを配置している。

また、半導体素子２０の上面側とは反対の主面、即ち裏面側に於いては、他の主電極であるコレクタ電極が配置されている。
そして、半導体素子２０のゲート電極上には、金属箔２１ｇが配置され、エミッタ電極上には、金属箔２１ｅが配置されている。

即ち、素子試験装置１では、被検体としてＩＧＢＴ素子を用いた場合、半導体素子２０の上面側においては、金属箔２１ｇがゲート電極と面接触し、金属箔２１ｅがエミッタ電極と面接触する構造をなしている。また、半導体素子２０の裏面側においては、金属箔２１ｃがコレクタ電極と面接触する構造をなしている。

尚、ここで用いた半導体素子２０は、縦型のＩＧＢＴ素子に限ることはない。縦型のパワーデバイスであれば適用が可能であり、例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）またはダイオードであってもよい。ただし、ダイオードの場合は、ゲート電極２０とこれに対応する部分がないものとなる。

また、素子試験装置１にあっては、半導体素子２０の上方に、金属箔２１ｇ、金属箔２１ｅと電気的な接触を図る接触子部３０が配置されている。
ここで、接触子部３０は、棒状の接触子（コンタクトピン）を複数本、配置した構造をなしている。このような接触子部３０を、矢印の方向に降下させ、接触子部３０の中、少なくとも１本の接触子（例えば、接触子３０ｇ）を、金属箔２１ｇ上面に接触させる。また、接触子３０ｇ以外の接触子は、金属箔２１ｅ上面に接触させる。

尚、素子試験装置１には、接触子部３０を半導体素子２０の主面に押し付ける加重機構（図示しない）が備えられている。従って、接触子部３０を構成する接触子の夫々の先端を金属箔２１ｇ，２１ｅに抗するように接触させることができる。

そして、接触子部３０を金属箔２１ｇ，２１ｅに接触させた後においては、支持台１１と金属箔２１ｅとの間に、対応する接触子を通じて所定の電圧を印加する。また、金属箔２１ｇには、対応する接触子を通じて所定の電圧信号を印加する。

このような素子試験装置１を用いて、半導体素子２０の素子試験が遂行される。
次に、上述した素子試験装置１の構成を、より深く理解するために、素子試験装置１の断面模式図を用いて、その構造を詳細に説明する。

尚、以下に例示する全ての図面においては、同一の部材に同一の符号を付し、一度説明した部材についての詳細な説明は省略する。
図２は第１の実施の形態の素子試験装置を説明するための要部断面模式図である。この図では、接触子部３０を構成する各接触子の先端を金属箔２１ｇ，２１ｅに接触させた状態が示されている。

図示するように、素子試験装置１にあっては、基体１０上に、支持台１１を設置・固定している。支持台１１上には、半導体素子２０の下面（コレクタ電極２０ｃ側）の面積より大きい上面を有する金属箔２１ｃを配置している。

また、金属箔２１ｃ上には、被検体である半導体素子２０を載置している。これにより、半導体素子２０のコレクタ電極２０ｃと支持台１１とが、金属箔２１ｃを介し導通する。

また、素子試験装置１にあっては、半導体素子２０の上面側に配設したゲート電極２０ｇ上に、金属箔２１ｇを配置している。また、半導体素子２０の上面側に配設したエミッタ電極２０ｅ上に金属箔２１ｅを配置している。

尚、金属箔２１ｇ，２１ｅ，２１ｃは、例えば、銅（Ｃｕ）を主たる成分とする材質により構成され、その厚みは、１０〜１００μｍである。従って、金属箔２１ｇ，２１ｅ，２１ｃの主面は容易に変形する。特にその厚みが薄くなるほど、フレキシブル性が向上する。

また、金属箔２１ｇの下面の幅（面積）は、ゲート電極２０ｇの上面の幅（面積）と等しいか若干小さい構造をなしている。また、金属箔２１ｅの下面の幅（面積）は、エミッタ電極２０ｅの上面の幅（面積）と等しいか若干小さい構造をなしている。これは、チップサイズの制約などからゲート電極２０ｇとエミッタ電極２０ｅとの間の距離を、最低限必要な絶縁距離より十分大きくとることができない場合があり、電極サイズより大きな金属箔を用いると、最低限必要な絶縁距離を確保できないからである。

そして、素子試験装置１には、接触子部３０を構成する各々の接触子の先端を、半導体素子２０の主面に押し付ける加重機構が備えられている（図示しない）。
このような加重機構による加重手段が実行されると、例えば、接触子部３０中の接触子３０ｇは、金属箔２１ｇを介してゲート電極２０ｇを押し付ける。また、接触子３０ｅは、金属箔２１ｅを介してエミッタ電極２０ｅを押し付ける。

ここで、接触子３０ｅは、金属箔２１ｅの上面に略垂直となるように配置されている。また、接触子３０ｅ同士は、互いに等間隔で配置している。
従って、金属箔２１ｅの上面においては、その全面に渡り、接触子３０ｅが均等の間隔で接触している。また、夫々の接触子３０ｅは、金属箔２１ｅを介し、エミッタ電極２０ｅを均等の荷重で押し付ける。

これにより、金属箔２１ｅの下面とエミッタ電極２０ｅの上面とが隙間なく接触することになる。また、金属箔２１ｅの上面においては、等間隔で配置された接触子３０ｅの先端が均等の荷重で接触している。

また、上述した支持台１１は、平坦性よく研磨されている。従って、上記の加重手段が実行されると、金属箔２１ｃの下面と支持台１１の上面とが隙間なく密着することになる。また、金属箔２１ｃの上面とコレクタ電極２０ｃの下面とが隙間なく密着することになる。

このように、第１の実施の形態では、半導体素子２０のエミッタ電極２０ｅに直接的に接触子３０ｅを接触させるのではなく、エミッタ電極２０ｅに隙間なく密着させた金属箔２１ｅを介し、接触子３０ｅをエミッタ電極２０ｅに接触させている。

従って、接触子３０ｇから、ゲート信号をゲート電極２０ｇに入力し、エミッタ−コレクタ電極間を通電状態にしても、半導体素子２０の主電極の特定領域に電流集中が生じることがない。即ち、主電極間に通電する電流が金属箔２１ｅにおいて分散される。

その結果、素子試験中には、半導体素子２０内部に並列に配置された各セルに、均等に電流が通電する。従って、半導体素子２０の電気的特性試験を安定して実施することができる。

次に、素子試験装置１を用いた具体的な素子試験方法をより詳細に説明する。
先ず、図１に示すように、支持台１１上に、ハンドラ（図示しない）によって金属箔２１ｃを載置する。

次に、金属箔２１ｃ上に、ハンドラによって半導体素子２０を載置する。これにより、半導体素子２０の下面が金属箔２１ｃに接触する。また、半導体素子２０のゲート電極と、エミッタ電極の夫々の上にハンドラによって金属箔２１ｇ，２１ｅを載置する。

この段階で、半導体素子２０のコレクタ電極２０ｃと支持台１１とが金属箔２１ｃを介して導通する。また、半導体素子２０のゲート電極と金属箔２１ｇとが導通する。更に、半導体素子２０のエミッタ電極と金属箔２１ｅとが導通する。

そして、半導体素子２０の上方にて、接触子部３０の位置あわせを行い、接触子部３０の先端を金属箔２１ｇ及び金属箔２１ｅに対向させる。
次に、図２に示すように、接触子部３０を、金属箔２１ｇ及び金属箔２１ｅに向かい降下させ、接触子部３０の先端を金属箔２１ｇ，２１ｅに接触させる。そして、接触子部３０に備えられた加重機構（図示しない）を用いて、接触子部３０の先端により金属箔２１ｇ，２１ｅを上方から押圧・加重する。

このような接触子部３０による押し付けにより、半導体素子２０のゲート電極２０ｇと金属箔２１ｇ、半導体素子２０のエミッタ電極２０ｅと金属箔２１ｅとが隙間なく密着する。また、半導体素子２０の下部においては、金属箔２１ｃとコレクタ電極２０ｃとが隙間なく密着する。

そして、金属箔２１ｅと支持台１１間に、素子試験装置１に外付けしたテスタ（図示しない）により所定の電圧（数キロボルト以下）を印加する。更に、金属箔２１ｇと金属箔２１ｅ間に、ゲート信号（例えば、Pulse Width Modulation，PWM）を印加する。

ここで、図示しないテスタからは、接触子部３０、支持台１１と導通するためのリード線が複数延出されている。また、各リード線が接触子３０ｇ，３０ｅ、支持台１１に電気的に接続され、素子試験回路を構成している。

このような手順にて、半導体素子２０の素子試験を遂行する。
そして、仮に、被検体である半導体素子２０が不良品であり、素子試験中において、半導体素子２０が破損した場合は、接触子部３０を上方に移動させ、次に説明する手順にて部材の交換をする。

尚、半導体素子２０の破損とは、例えば、主電極間の短絡等を起因とする破損が該当する。このような破損が発生すると、例えば、半導体素子２０の主電極に溶融物が形成したり、或いは、微小な破壊片が主電極から発生したりする。

従前の素子試験方法では、このような破損、微小な破壊片が発生する毎に、素子試験を中断し、接触子部３０、支持台１１等の研磨、洗浄等を要していた。
然るに、本実施の形態の素子試験方法では、以下に説明するように簡便な作業を行い、素子試験を継続させることができる。

例えば、エミッタ電極２０ｅ側の破損が著しい場合には、ハンドラにより、エミッタ電極２０ｅに密着していた金属箔２１ｅ及び破損した半導体素子２０を支持台１１上から取り除き、金属箔２１ｅと同形態の別の金属箔、新規の半導体素子を準備する。

次に、ハンドラにて新規の半導体素子を金属箔２１ｃ上に載置する。
続いて、新規の半導体素子のエミッタ電極上に、金属箔２１ｅと同形態の別の金属箔をハンドラにて載置し、上記と同様の手段にて、当該半導体素子についての素子試験を再開する。

また、コレクタ電極２０ｃ側の破損が著しい場合は、破損した半導体素子２０及びコレクタ電極２０ｃに密着していた金属箔２１ｃを、ハンドラにより支持台１１上から取り除く。そして、金属箔２１ｃと同形態の別の金属箔を準備する。

次に、支持台１１上に、当該別の金属箔を載置する。続いて、新規の半導体素子を用意し、ハンドラにて新規の半導体素子を当該別の金属箔上に載置する。
そして、上記と同様の手段にて、当該半導体素子についての素子試験を再開する。

また、半導体素子２０のエミッタ電極２０ｅ側及びコレクタ電極２０ｃ側の破損が共に著しい場合は、金属箔２１ｅ，２１ｃを共に交換し、上記と同様の手段にて、新規の半導体素子の素子試験を再開する。

尚、図１及び図２には、ゲート電極２０ｇ上に、金属箔２１ｇを配置する構成を例示したが、金属箔２１ｇは取り除いた状態で素子試験を遂行してもよい。即ち、接触子３０ｇをゲート電極２０ｇに直接、接触させて、素子試験を遂行してもよい。

このように、素子試験装置１は、支持台１１と、支持台１１上に載置され、半導体素子２０のコレクタ電極２０ｃに接触する金属箔２１ｃと、半導体素子２０のエミッタ電極２０ｅ上に配置する金属箔２１ｅと、金属箔２１ｅに接触する、少なくとも一つの接触子３０ｅと、半導体素子２０のゲート電極２０ｇに接触する、少なくとも一つの接触子３０ｇと、を有している。

尚、ゲート電極２０ｇ上に金属箔２１ｇを配置し、金属箔２１ｇに接触子３０ｇを接触させてもよい。
また、素子試験装置１は、金属箔２１ｃと金属箔２１ｅ間に所定の電圧を印加し、金属箔２１ｅとゲート電極２０ｇ間に、別の所定の電圧を印加する電圧印加手段を備えている。また、当該別の電圧は、金属箔２１ｅと金属箔２１ｇ間に、印加してもよい。

そして、素子試験装置１を用いた素子試験方法は、支持台１１上に、金属箔２１ｃを載置し、金属箔２１ｃ上に、半導体素子２０のコレクタ電極２０ｃが接触するように、半導体素子２０を載置する。

続いて、半導体素子２０のエミッタ電極２０ｅ上に、金属箔２１ｅを載置し、金属箔２１ｅに、少なくとも一つの接触子３０ｅを接触し、半導体素子２０のゲート電極２０ｇに、少なくとも一つの接触子３０ｇを接触する。

そして、金属箔２１ｃと金属箔２１ｅ間に所定の電圧を印加し、金属箔２１ｅとゲート電極２０ｇ間に、別の所定の電圧を印加して素子試験を実施する。
また、当該別の所定の電圧は、ゲート電極２０ｇ上に、金属箔２１ｇを載置し、金属箔２１ｇに、少なくとも一つの接触子３０ｇを接触させ、金属箔２１ｅと金属箔２１ｇ間に印加してもよい。

＜第２の実施の形態＞
図３は第２の実施の形態の素子試験装置を説明するための要部斜視図である。この図には、被検体である半導体素子２０が併せて図示されている。

素子試験装置２は、基体１０と、基体１０上に固定された支持台１１と、支持台１１上に配置された金属箔２１ｃと、半導体素子２０上面に配置された金属箔２１ｇ，２１ｅと、接触子部３０と、接触子部３０に備えられた加重機構４０と、加重機構４０下に備えられた弾性体４１と、を含む構成としている。また、この加重機構４０及び弾性体４１は、接触子部３０内において、上下に移動可能な構造としている。

そして、素子試験装置２にあっては、このような構造の接触子部３０を、矢印の方向に降下させ、接触子部３０の中、少なくとも１本の接触子（例えば、接触子３０ｇ）を、金属箔２１ｇ上面に接触させる。また、接触子３０ｇ以外の接触子は、金属箔２１ｅ上面に接触させる。

尚、素子試験装置２には、接触子部３０を半導体素子２０の主面に押し付けることのできる別の加重機構（図示しない）が備えられている。従って、接触子部３０を構成する接触子の夫々の先端を金属箔２１ｇ，２１ｅに抗するように接触させることができる。

そして、接触子部３０を金属箔２１ｇ，２１ｅに接触させた後においては、支持台１１と金属箔２１ｅとの間に、対応する接触子を通じて所定の電圧を印加する。また、金属箔２１ｇには、対応する接触子を通じて所定の電圧信号を印加する。

このような素子試験装置２を用いて、半導体素子２０の素子試験が遂行される。
次に、上述した素子試験装置２の構成を、より深く理解するために、素子試験装置２の断面模式図を用いて、その構造を詳細に説明する。

図４は第２の実施の形態の素子試験装置を説明するための要部断面模式図である。この図では、接触子部３０を構成する各接触子の先端を金属箔２１ｇ，２１ｅに接触させた状態が示されている。また、加重機構４０及び弾性体４１を、接触子部３０内において下方に移動させ、弾性体４１の主面を金属箔２１ｇ，２１ｅに接触させた状態が示されている。

図示するように、素子試験装置２にあっては、基体１０上に、支持台１１を設置・固定している。支持台１１上には、半導体素子２０の下面（コレクタ電極２０ｃ側）の面積より大きい上面を有する金属箔２１ｃを配置している。

また、金属箔２１ｃ上には、被検体である半導体素子２０を載置している。これにより、半導体素子２０のコレクタ電極２０ｃと支持台１１とが、金属箔２１ｃを介し導通する。

また、素子試験装置２にあっては、半導体素子２０の上面側に配設したゲート電極２０ｇ上に、金属箔２１ｇを配置している。また、半導体素子２０の上面側に配設したエミッタ電極２０ｅ上に金属箔２１ｅを配置している。

尚、金属箔２１ｇ，２１ｅ，２１ｃは、例えば、銅（Ｃｕ）を主たる成分とする材質により構成され、その厚みは、１０〜１００μｍである。従って、金属箔２１ｇ，２１ｅ，２１ｃの主面は容易に変形する。特にその厚みが薄くなるほど、フレキシブル性が向上する。

また、金属箔２１ｇの下面の幅（面積）は、ゲート電極２０ｇの上面の幅（面積）と等しいか若干小さい構造をなしている。また、金属箔２１ｅの下面の幅（面積）は、エミッタ電極２０ｅの上面の幅（面積）と等しいか若干小さい構造をなしている。

そして、素子試験装置２には、接触子部３０を構成する各々の接触子の先端を、半導体素子２０の主面に押し付ける加重機構が備えられている（図示しない）。
このような加重機構による加重手段が実行されると、例えば、接触子部３０中の接触子３０ｇは、金属箔２１ｇを介してゲート電極２０ｇを押し付ける。また、接触子３０ｅは、金属箔２１ｅを介してエミッタ電極２０ｅを押し付ける。

ここで、接触子３０ｅは、金属箔２１ｅの上面に略垂直となるように配置されている。また、接触子３０ｅ同士は、互いに等間隔で配置している。
従って、金属箔２１ｅの上面においては、その全面に渡り、接触子３０ｅが均等の間隔で接触している。また、夫々の接触子３０ｅは、金属箔２１ｅを介し、エミッタ電極２０ｅを均等の荷重で押し付ける。

また、素子試験装置２にあっては、例えば、シリコンゴムを主たる成分とする弾性体４１の内部と、当該弾性体４１に荷重を与える別の加重機構４０の内部に、接触子３０ｇ，３０ｅを貫入させた構造をなしている。

このような弾性体４１及び加重機構４０は、接触子部３０内において、上下に移動可能な構造をなしている。そして、弾性体４１の下面を金属箔２１ｇ，２１ｅに接触させ、加重機構４０により、弾性体４１に荷重を与えることが可能である。

このような荷重が金属箔２１ｅに与えられると、金属箔２１ｅの下面とエミッタ電極２０ｅの上面とが、より隙間なく接触することになる。また、等間隔で配置された接触子３０ｅの先端が金属箔２１ｅを均等の荷重で押し付けることになる。

また、上述した支持台１１は、平坦性よく研磨されている。従って、上記の加重手段が実行されると、金属箔２１ｃの下面と支持台１１の上面とが隙間なく密着することになる。また、金属箔２１ｃの上面とコレクタ電極２０ｃの下面とが隙間なく密着することになる。

このように、第２の実施の形態では、半導体素子２０のエミッタ電極２０ｅに直接的に接触子３０ｅを接触させるのではなく、エミッタ電極２０ｅに、より隙間なく密着させた金属箔２１ｅを介し、接触子３０ｅをエミッタ電極２０ｅに接触させている。

従って、接触子３０ｇから、ゲート信号をゲート電極２０ｇに入力し、エミッタ−コレクタ電極間を通電状態にしても、半導体素子２０の主電極の特定領域に電流集中が生じることがない。即ち、主電極間に通電する電流が金属箔２１ｅにおいて分散される。

その結果、素子試験中には、半導体素子２０内部に並列に配置された各セルに、均等に電流が通電する。従って、半導体素子２０の電気的特性試験を安定して実施することができる。

次に、素子試験装置２を用いた具体的な素子試験方法をより詳細に説明する。
先ず、図３に示すように、支持台１１上に、ハンドラ（図示しない）によって金属箔２１ｃを載置する。

次に、金属箔２１ｃ上に、ハンドラによって半導体素子２０を載置する。これにより、半導体素子２０の下面側が金属箔２１ｃに接触する。また、半導体素子２０のゲート電極と、エミッタ電極の夫々の上にハンドラによって金属箔２１ｇ，２１ｅを載置する。

この段階で、半導体素子２０のコレクタ電極２０ｃと支持台１１とが金属箔２１ｃを介して導通する。また、半導体素子２０のゲート電極と金属箔２１ｇとが導通する。更に、半導体素子２０のエミッタ電極と金属箔２１ｅとが導通する。

そして、半導体素子２０の上方にて、接触子部３０の位置あわせを行い、接触子部３０の先端を金属箔２１ｇ及び金属箔２１ｅに対向させる。
次に、図４に示すように、接触子部３０を、金属箔２１ｇ及び金属箔２１ｅに向かい降下させ、接触子部３０の先端を金属箔２１ｇ，２１ｅに接触させる。そして、接触子部３０に備えられた加重機構（図示しない）を用いて、接触子部３０の先端により金属箔２１ｇ，２１ｅを上方から押圧・加重する。

このような接触子部３０による押し付けにより、半導体素子２０のゲート電極２０ｇと金属箔２１ｇ、半導体素子２０のエミッタ電極２０ｅと金属箔２１ｅとが隙間なく密着する。また、半導体素子２０の下部においては、金属箔２１ｃとコレクタ電極２０ｃとが隙間なく密着する。

更に、本実施の形態では、弾性体４１の下面を金属箔２１ｇ，２１ｅに接触させ、加重機構４０により、弾性体４１に荷重を与える。
このような荷重が金属箔２１ｅに与えられると、金属箔２１ｅの下面とエミッタ電極２０ｅの上面とが、より隙間なく接触することになる。また、金属箔２１ｃの上面とコレクタ電極２０ｃとが隙間なく密着することになる。また、等間隔で配置された接触子３０ｅの先端が金属箔２１ｅを均等の荷重で押し付ける。

そして、金属箔２１ｅと支持台１１間に、素子試験装置２に外付けしたテスタ（図示しない）により所定の電圧（数キロボルト以下）を印加する。更に、金属箔２１ｇと金属箔２１ｅ間に、ゲート信号（例えば、Pulse Width Modulation，PWM）を印加する。

ここで、図示しないテスタからは、接触子部３０、支持台１１と導通するためのリード線が複数延出されている。また、各リード線が接触子３０ｇ，３０ｅ、支持台１１に電気的に接続され、素子試験回路を構成している。

このような手順にて、半導体素子２０の素子試験を遂行する。
そして、仮に、被検体である半導体素子２０が不良品であり、素子試験中において、半導体素子２０が破損した場合は、接触子部３０、加重機構４０及び弾性体４１を上方に移動させ、次に説明する手順にて部材の交換をする。

例えば、エミッタ電極２０ｅ側の破損が著しい場合には、ハンドラにより、エミッタ電極２０ｅに密着していた金属箔２１ｅ及び破損した半導体素子２０を支持台１１上から取り除き、金属箔２１ｅと同形態の別の金属箔、新規の半導体素子を準備する。

次に、ハンドラにて新規の半導体素子を金属箔２１ｃ上に載置する。
続いて、新規の半導体素子のエミッタ電極上に、金属箔２１ｅと同形態の別の金属箔をハンドラにて載置し、上記と同様の手段にて、当該半導体素子についての素子試験を再開する。

また、コレクタ電極２０ｃ側の破損が著しい場合は、破損した半導体素子２０及びコレクタ電極２０ｃに密着していた金属箔２１ｃを、ハンドラにより支持台１１上から取り除く。そして、金属箔２１ｃと同形態の別の金属箔を準備する。

次に、支持台１１上に、当該別の金属箔を載置する。続いて、新規の半導体素子を用意し、ハンドラにて新規の半導体素子を当該別の金属箔上に載置する。
そして、上記と同様の手段にて、当該半導体素子についての素子試験を再開する。

また、半導体素子２０のエミッタ電極２０ｅ側及びコレクタ電極２０ｃ側の破損が共に著しい場合は、金属箔２１ｅ，２１ｃを共に交換し、上記と同様の手段にて、新規の半導体素子の素子試験を再開する。

尚、図３及び図４には、ゲート電極２０ｇ上に、金属箔２１ｇを配置する構成を例示したが、金属箔２１ｇを取り除いた状態で素子試験を実施してもよい。即ち、接触子３０ｇをゲート電極２０ｇに直接、接触させて、素子試験を遂行してもよい。

このように、素子試験装置２は、支持台１１と、支持台１１上に載置され、半導体素子２０のコレクタ電極２０ｃに接触する金属箔２１ｃと、半導体素子２０のエミッタ電極２０ｅ上に配置する金属箔２１ｅと、金属箔２１ｅに接触する、少なくとも一つの接触子３０ｅと、半導体素子２０のゲート電極２０ｇに接触する、少なくとも一つの接触子３０ｇと、を有している。

尚、ゲート電極２０ｇ上に金属箔２１ｇを配置し、金属箔２１ｇに接触子３０ｇを接触させてもよい。
また、素子試験装置２は、金属箔２１ｅまたは金属箔２１ｇを、弾性体４１を介して加重する加重手段を備えている。

また、素子試験装置２は、金属箔２１ｃと金属箔２１ｅ間に所定の電圧を印加し、金属箔２１ｅとゲート電極２０ｇ間に、別の所定の電圧を印加する電圧印加手段を備えている。また、当該別の電圧は、金属箔２１ｅと金属箔２１ｇ間に、印加してもよい。

そして、素子試験装置２を用いた素子試験方法は、支持台１１上に、金属箔２１ｃを載置し、金属箔２１ｃ上に、半導体素子２０のコレクタ電極２０ｃが接触するように、半導体素子２０を載置する。

続いて、半導体素子２０のエミッタ電極２０ｅ上に、金属箔２１ｅを載置し、金属箔２１ｅに、少なくとも一つの接触子３０ｅを接触し、半導体素子２０のゲート電極２０ｇに、少なくとも一つの接触子３０ｇを接触する。

そして、金属箔２１ｃと金属箔２１ｅ間に所定の電圧を印加し、金属箔２１ｅとゲート電極２０ｇ間に、別の所定の電圧を印加して素子試験を実施する。
また、当該別の所定の電圧は、ゲート電極２０ｇ上に、金属箔２１ｇを載置し、金属箔２１ｇに、少なくとも一つの接触子３０ｇを接触させ、金属箔２１ｅと金属箔２１ｇ間に印加してもよい。

尚、本実施の形態に係る素子試験方法では、金属箔２１ｅまたは金属箔２１ｇを、弾性体４１を介して加重しながら実施する。
＜第３の実施の形態＞
図５は第３の実施の形態の素子試験装置を説明するための要部斜視図である。この図では、被検体である半導体素子は図示されていない。

素子試験装置３は、基体１０と、基体１０上に固定された支持台１１（図５では不図示）と、接触子部３０と、接触子部３０に備えられた加重機構４０と、加重機構４０下に備えられた弾性体４１と、を含む構成としている。また、素子試験装置３には、接触子部３０と支持台１１との間に、帯状の樹脂フィルム５０，５１が対向するように配置されている。そして、加重機構４０及び弾性体４１は、接触子部３０内において、上下に移動可能な構造としている。

また、素子試験装置３にあっては、樹脂フィルム５０の下面側に、被検体である半導体素子の主電極（エミッタ電極）と導通させるための金属箔５０ｅと、半導体素子の制御用電極（ゲート電極）と導通させるための金属箔５０ｇとが、夫々複数個、選択的に配置されている。また、このような金属箔５０ｇ，５０ｅの組は、樹脂フィルム５０の長手方向に周期的に配置されている。

一方、樹脂フィルム５０と対向する樹脂フィルム５１の上面側には、被検体である半導体素子の主電極（コレクタ電極）と導通させるための金属箔５１ｃが複数個、選択的に配置されている。そして、金属箔５１ｃは、樹脂フィルム５１の片端にまで延在している。また、金属箔５１ｃは、樹脂フィルム５１の長手方向に周期的に配置されている。

即ち、図５に示す素子試験装置３にあっては、金属箔５０ｇ，５０ｅと金属箔５１ｃとが互いに対向する構造をなしている。
そして、これらの樹脂フィルム５０，５１においては、その両端において、貫通孔５０ｈ，５１ｈを設け、当該貫通孔５０ｈ，５１ｈに歯車等の回転部材（図示しない）を係合させることにより、樹脂フィルム５０，５１をその長手方向（図の矢印Ｂの方向）に順次送り出すことができる。

尚、対向する樹脂フィルム５０，５１同士は、その短手方向において、樹脂フィルム５０，５１の夫々の主面が若干、ずれた配置を構成してもよい。このような配置の場合、貫通孔５１ｈ付近に位置する金属箔５１ｃは、素子試験装置３の上方へ向かい露出している状態にある。

また、素子試験装置３にあっては、金属箔５０ｇ，５０ｅを配置させた部分の樹脂フィルム５０に、少なくとも一つの貫通孔５０ｅｈ，５０ｇｈを設け、樹脂フィルム５０の上面側に、金属箔５０ｇ，５０ｅの主面の一部を接触子部３０に向けて露出させている。そして、貫通孔５０ｅｈ，５０ｇｈのピッチは、接触子部３０の夫々の接触子のピッチに対応している。

これにより、接触子部３０を基体１０に向かい降下させると、接触子の先端が貫通孔５０ｅｈ，５０ｇｈ内に挿入し、金属箔５０ｅまたは金属箔５０ｇに接触させることができる。

例えば、接触子部３０を、矢印Ａの方向に降下させ、接触子部３０の中、少なくとも１本の接触子（例えば、接触子３０ｇ）を、金属箔５０ｇに接触させる。また、接触子３０ｇ以外の接触子は、金属箔５０ｅに接触させる。

更に、樹脂フィルム５０，５１の両端には、歯車（後述）等を係合させるための貫通孔５０ｈ，５１ｈが配置されている。
尚、素子試験装置３には、接触子部３０を半導体素子２０の主面に押し付けることのできる別の加重機構（図示しない）が備えられている。従って、接触子部３０を構成する接触子の夫々の先端を金属箔５０ｇ，５０ｅに抗するように接触させることができる。

そして、接触子部３０を金属箔５０ｇ，５０ｅに接触させた後においては、支持台１１と金属箔５０ｅとの間に、対応する接触子を通じて所定の電圧を印加する。また、金属箔５０ｇには、対応する接触子を通じて所定の電圧信号を印加する。

このような素子試験装置３を用いて、被検体である半導体素子２０の素子試験が遂行される。
次に、上述した素子試験装置３の構成を、より深く理解するために、素子試験装置３の断面模式図を用いて、その構造を詳細に説明する。

図６は第３の実施の形態の素子試験装置を説明するための要部断面模式図である。この図では、接触子部３０を構成する各接触子の先端を貫通孔５０ｇｈ，５０ｅｈ内に挿入させて、金属箔５０ｇ，５０ｅに接触させた状態が示されている。また、加重機構４０及び弾性体４１を、接触子部３０内において下方に移動させ、弾性体４１の主面を樹脂フィルム５０に接触させた状態が示されている。

図示するように、素子試験装置３にあっては、基体１０上に、支持台１１を設置・固定している。支持台１１上には、樹脂フィルム５１を配置している。また、樹脂フィルム５１上には、半導体素子２０の下面（コレクタ電極２０ｃ側）の面積より大きい上面を有する金属箔５１ｃが形成されている。金属箔５１ｃは、接着部材（図示しない）により、樹脂フィルム５１の上面側に固着されている。

また、金属箔５１ｃ上には、被検体である半導体素子２０を載置している。
また、素子試験装置３にあっては、半導体素子２０の上面側に配設したゲート電極２０ｇ上に、金属箔５０ｇを配置している。また、半導体素子２０の上面側に配設したエミッタ電極２０ｅ上に金属箔５０ｅを配置している。金属箔５０ｇ，５０ｅ上には、樹脂フィルム５０を配置している。金属箔５０ｇ，５０ｅは、接着部材（図示しない）により、樹脂フィルム５０の下面側に固着されている。

また、金属箔５０ｇの下面の幅（面積）は、ゲート電極２０ｇの上面の幅（面積）と等しいか若干小さい構造をなしている。また、金属箔５０ｅの下面の幅（面積）は、エミッタ電極２０ｅの上面の幅（面積）と等しいか若干小さい構造をなしている。

尚、金属箔５０ｇ，５０ｅ，５１ｃは、例えば、銅（Ｃｕ）を主たる成分とする材質により構成され、夫々の厚みは、１０〜１００μｍである。また、樹脂フィルム５０，５１は、ポリイミド樹脂を主たる成分とする樹脂である。また、夫々の厚みは、１０〜１００μｍである。従って、金属箔５０ｇ，５０ｅ，５１ｃを固着した樹脂フィルム５０，５１の主面は容易に変形する。特に、金属箔５０ｇ，５０ｅ，５１ｃまたは樹脂フィルム５０，５１の厚みが薄くなるほど、フレキシブル性が向上する。

そして、素子試験装置３には、接触子部３０を構成する各々の接触子の先端を、半導体素子２０の主面に押し付ける加重機構が備えられている（図示しない）。
このような加重機構による加重手段が実行されると、例えば、接触子部３０中の接触子３０ｇは、金属箔５０ｇを介してゲート電極２０ｇを押し付ける。また、接触子３０ｅは、金属箔５０ｅを介してエミッタ電極２０ｅを押し付ける。

ここで、接触子３０ｅは、金属箔５０ｅの上面に略垂直となるように配置されている。また、接触子３０ｅ同士は、互いに等間隔で配置している。
従って、金属箔５０ｅの上面においては、その全面に渡り、接触子３０ｅが均等の間隔で接触している。また、夫々の接触子３０ｅは、金属箔５０ｅを介し、エミッタ電極２０ｅを均等の荷重で押し付ける。

また、素子試験装置３にあっては、例えば、シリコンゴムを主たる成分とする弾性体４１と、当該弾性体４１に荷重を与える別の加重機構４０の内部に、接触子３０ｇ，３０ｅを貫入させた構造をなしている。

このような弾性体４１及び加重機構４０は、接触子部３０内において、上下に移動可能な構造を有する。そして、弾性体４１の下面を樹脂フィルム５０に接触させ、加重機構４０により、弾性体４１に荷重を与えることが可能である。

そして、加重機構４０による荷重が樹脂フィルム５０に与えられると、樹脂フィルム５０に固着している金属箔５０ｅの下面とエミッタ電極２０ｅの上面とが、より隙間なく接触することになる。また、等間隔で配置された接触子３０ｅの先端が金属箔５０ｅを均等の荷重で押し付けることになる。

また、上述した支持台１１は、平坦性よく研磨されている。従って、上記の加重手段が実行されると、樹脂フィルム５１に固着している金属箔５１ｃの上面とコレクタ電極２０ｃの下面とが隙間なく密着することになる。

このように、第３の実施の形態では、エミッタ電極２０ｅに、弾性体４１の押し付けによって、より隙間なく密着させた金属箔５０ｅを介し、接触子３０ｅをエミッタ電極２０ｅに接触させている。

従って、接触子３０ｇから、ゲート信号をゲート電極２０ｇに入力し、エミッタ−コレクタ電極間を通電状態にしても、半導体素子２０の主電極の特定領域に電流集中が生じることがない。即ち、主電極間に通電する電流が金属箔５０ｅにおいて分散される。

その結果、素子試験中には、半導体素子２０内部に並列に配置された各セルに、均等に電流が通電する。従って、半導体素子２０の電気的特性試験を安定して実施することができる。

次に、素子試験装置３を用いた具体的な素子試験方法をより詳細に説明する。
図７及び図８は素子試験方法の具体的な方法を説明するための要部図である。
図７に示すように、素子試験装置３には、上述した部材の他、回転機構６０ｕｐｒ，６０ｕｐｌ，６０ｄｎｒ，６０ｄｎｌ、歯車６１ｕｐｒ，６１ｕｐｌ，６１ｄｎｒ，６１ｄｎｌが備えられている。

図示するように、樹脂フィルム５０に配置された所定の金属箔５０ｇ及び金属箔５０ｅと、樹脂フィルム５１に配置された所定の金属箔５１ｃとが、支持台１１と接触子部３０との間に位置するように位置あわせを行う。

例えば、金属箔５０ｇ及び金属箔５０ｅの位置の調節は、樹脂フィルム５０を巻きつけた回転機構６０ｕｐｒ，６０ｕｐｌを、矢印の方向に所定の角度のみ回転させることにより実施する。また、金属箔５１ｃの位置の調節は、樹脂フィルム５１を巻きつけた回転機構６０ｄｎｒ，６０ｄｎｌを矢印の方向に所定の角度のみ回転させることにより実施する。

尚、樹脂フィルム５０，５１は、夫々の両端に配置した貫通孔５０ｈ，５１ｈ（図５参照）に、歯車６１ｕｐｒ，６１ｕｐｌ，６１ｄｎｒ，６１ｄｎｌを係合させることにより、若干、伸張した状態にある。このような歯車６１ｕｐｒ，６１ｕｐｌ，６１ｄｎｒ，６１ｄｎｌの配置により、樹脂フィルム５０，５１は、素子試験中において撓みのない状態を維持している。

また、支持台１１と接触子部３０との間に位置する樹脂フィルム５０，５１は、互いに平行状態を維持している。これにより、金属箔５０ｅと金属箔５１ｃ、或いは、金属箔５０ｇと金属箔５１ｃとが接触しない構成になる。

また、支持台１１と接触子部３０との間に位置する樹脂フィルム５０，５１の間隙は、半導体素子２０の厚み以上に調節されている。
そして、夫々の樹脂フィルム５０，５１に配置された金属箔５０ｇ及び金属箔５０ｅと、金属箔５１ｃとの間隙に、ハンドラ（図示しない）によって半導体素子２０を設置する。

この段階で、半導体素子２０が金属箔５１ｃ上に設置される。そして、半導体素子２０のコレクタ電極２０ｃと金属箔５１ｃとが接触し、当該コレクタ電極２０ｃと金属箔５１ｃとが導通する。但し、半導体素子２０のゲート電極２０ｇ及びエミッタ電極２０ｅと、金属箔５０ｇ及び金属箔５０ｅとは、若干離反した状態にある。

また、半導体素子２０のゲート電極２０ｇ及びエミッタ電極２０ｅ上に、金属箔５０ｇ及び金属箔５０ｅが位置していない場合は、半導体素子２０のゲート電極２０ｇ及びエミッタ電極２０ｅ上に、金属箔５０ｇ及び金属箔５０ｅが位置するように、調整を行う。

次に、図８に示すように、接触子部３０を、樹脂フィルム５０に向かい降下させ、樹脂フィルム５０に固着された金属箔５０ｇ，５０ｅを上方から押圧する。
上述したように、樹脂フィルム５０，５１はフレキシブルな形状を有しているため、樹脂フィルム５０，５１ならびに金属箔５０ｇ，５０ｅにたるみ、ゆがみ、撓みなどがある場合がある。そこで、図示しないテンショナーなどで樹脂フィルム５０，５１に所定の張力を与えて、さらに接触子部３０による押し付けにより、樹脂フィルム５０，５１のたるみ、ゆがみ、撓みなどを矯正する。また、当該押し付けにより、半導体素子２０のゲート電極２０ｇと金属箔５０ｇ、半導体素子２０のエミッタ電極２０ｅと金属箔５０ｅとが容易に接触する。

更に、加重機構４０及び弾性体４１を、接触子部３０内で降下させ、弾性体４１を樹脂フィルム５０に接触させる。そして、加重機構４０により半導体素子２０の主面に荷重を与える。

このような荷重が半導体素子２０の主面に与えられると、金属箔５０ｇがゲート電極２０ｇと、金属箔５０ｅがエミッタ電極２０ｅとが密着する。更に、半導体素子２０の下部においては、金属箔５１ｃとコレクタ電極２０ｃとが密着する。

特に、接触子部３０には、弾性体４１が備えられているので、弾性体４１の変形により、金属箔５０ｅとエミッタ電極２０ｅとの片当りが防止される。
そして、金属箔５０ｅと金属箔５１ｃ間に、素子試験装置３に外付けしたテスタ（図示しない）により所定の電圧（数キロボルト以下）を印加する。更に、金属箔５０ｇと金属箔５０ｅ間に、ゲート信号（例えば、Pulse Width Modulation，PWM）を印加する。

ここで、図示しないテスタからは、接触子部３０、金属箔５１ｃに導通させるためのリード線が複数延出されている。また、各リード線が接触子３０ｇ，３０ｅ、支持台１１に電気的に接続され、素子試験回路を構成している。

ここで、リード線と、金属箔５１ｃとの導通は、対応するリード線の端に接続された接触子（コンタクトピン）と、樹脂フィルム５１の端まで延在させた金属箔５１ｃとを接触させることにより行われる。

特に、樹脂フィルム５０，５１の短手方向において、樹脂フィルム５０，５１の夫々の主面を若干、ずらした配置とした場合、上述した如く、貫通孔５１ｈ付近に配置する金属箔５１ｃは、素子試験装置３の上方へ露出している状態にある。

従って、金属箔５１ｃに接触させるテスタの接触子を、素子試験装置３の上方から金属箔５１ｃに接近させることにより、テスタの接触子を金属箔５１ｃに容易に接触させることができる。

このような手順にて、半導体素子２０の素子試験を遂行する。
そして、仮に、被検体である半導体素子２０が不良品であり、素子試験中において、半導体素子２０が破損した場合は、接触子部３０、加重機構４０及び弾性体４１を上方に移動させ、破損した半導体素子２０を、ハンドラにより樹脂フィルム５０及び樹脂フィルム５１の間隙から取り除く。

ここで、半導体素子２０の破損は、例えば、主電極間の短絡等を起因とする破損が該当する。例えば、この破損により、半導体素子２０の主電極に溶融物が形成したり、或いは、微小な破壊片が主電極から発生したりする。

そして、本実施の形態の素子試験方法では、エミッタ電極２０ｅ側の破損が著しい場合には、樹脂フィルム５０を巻きつけた回転機構６０ｕｐｒ，６０ｕｐｌを所定の角度のみ回転させることにより、エミッタ電極２０ｅに密着していた金属箔５０ｅを、支持台１１と接触子部３０との間から移動させる。即ち、金属箔５０ｇ及び金属箔５０ｅに隣接する別の金属箔パターンを、接触子部３０と弾性体４１との間に位置させる。

そして、新規の半導体素子を用意し、上記と同様の手段にて、当該半導体素子についての素子試験を再開する。
また、コレクタ電極２０ｃ側の破損が著しい場合は、樹脂フィルム５１を巻きつけた回転機構６０ｄｎｒ，６０ｄｎｌを所定の角度のみ回転させることにより、コレクタ電極２０ｃに密着していた金属箔５１ｃを支持台１１と接触子部３０との間から移動させる。即ち、金属箔５１ｃに隣接する別の金属箔を支持台１１と接触子部３０との間に位置させる。

そして、新規の半導体素子を用意し、上記と同様の手段にて、当該半導体素子についての素子試験を再開する。
また、半導体素子２０のエミッタ電極２０ｅ側及びコレクタ電極２０ｃ側の破損が共に著しい場合は、樹脂フィルム５０，５１を共に移動させて、上記と同様の手段にて、新規の半導体素子の素子試験を再開する。

尚、図５及び図６には、ゲート電極２０ｇ上に、金属箔５０ｇを配置する構成を例示したが、金属箔５０ｇは樹脂フィルム５０から取り除いてもよい。即ち、接触子３０ｇを貫通孔５０ｇｈに挿入させ、接触子３０ｇをゲート電極２０ｇに直接、接触させて、素子試験を遂行してもよい。

尚、図５及び図６には接触子部３０に、加重機構４０と、弾性体４１を備えた形態を示したが、素子試験装置３においては、加重機構４０と、弾性体４１を備えない形態であってもよい。即ち、図１及び図２に示す素子試験装置１の部材である接触子部３０を素子試験装置３に備えてもよい。

このように、素子試験装置３は、支持台１１と、支持台１１上に配置され、半導体素子２０のコレクタ電極２０ｃに接触させる金属箔５１ｃを選択的に形成した樹脂フィルム５１と、樹脂フィルム５１に対向するように配置され、半導体素子２０のエミッタ電極２０ｅに接触させる金属箔５０ｅを選択的に形成した樹脂フィルム５０と、金属箔５０ｅに接触する、少なくとも一つの接触子３０ｅと、半導体素子２０のゲート電極２０ｇに接触する、少なくとも一つの接触子３０ｇと、を有している。

また、樹脂フィルム５０には、ゲート電極２０ｇに接触させる金属箔５０ｇを選択的に配置し、金属箔５０ｇに接触子３０ｇを接触させてもよい。
また、素子試験装置３は、樹脂フィルム５０の巻き取り量を調節することにより、金属箔５０ｅと支持台１１との相対位置、または金属箔５０ｇと支持台１１との相対位置を調整する調整手段を備えている。また、樹脂フィルム５１の巻き取り量を調節することにより、金属箔５１ｃと支持台１１との相対位置を調整する調整手段を備えている。

また、素子試験装置３は、金属箔５１ｃと金属箔５０ｅ間に、所定の電圧を印加し、金属箔５０ｅとゲート電極２０ｇ間に、別の所定の電圧を印加する電圧印加手段を備えている。尚、当該別の所定の電圧は、金属箔５０ｅと金属箔５０ｇ間に印加してもよい。

また、素子試験装置３を用いた素子試験方法は、支持台１１上に、樹脂フィルム５１に選択的に形成された金属箔５１ｃを配置し、金属箔５１ｃ上に、半導体素子２０のコレクタ電極２０ｃが接触するように、半導体素子２０を載置する。

続いて、半導体素子２０のエミッタ電極２０ｅ上に、樹脂フィルム５０に選択的に形成された金属箔５０ｅを位置させ、エミッタ電極２０ｅを金属箔５０ｅを介して少なくとも一つの接触子３０ｅにより押圧すると共に、ゲート電極２０ｇと少なくとも一つの接触子３０ｇとを接触させる。

そして、金属箔５１ｃと金属箔５０ｅ間に、所定の電圧を印加し、金属箔５０ｅとゲート電極２０ｇ間に、別の所定の電圧を印加して素子試験を実施する。
尚、ゲート電極２０ｇを金属箔５０ｇを介して少なくとも一つの接触子３０ｇにより押圧してもよい。そして、金属箔５１ｃと金属箔５０ｅ間に、所定の電圧を印加し、金属箔５０ｅと金属箔５０ｇ間に、別の所定の電圧を印加して素子試験を実施してもよい。

また、金属箔５０ｅまたは金属箔５０ｇを、弾性体４１を介して加重して素子試験を実施してもよい。
＜第４の実施の形態＞
第４の実施の形態では、帯状の樹脂フィルム７０，７１に配置した、夫々の金属箔パターンの形状を変形させたことを特徴としている。この金属箔パターンの形態を図９及び図１０に示す。尚、第４の実施の形態での素子試験方法の原理は、第３の実施の形態で説明した素子試験方法と同様である。

図９及び図１０は第４の実施の形態の素子試験装置を説明するための要部図である。 ここで、図９（Ａ）には、金属箔パターンを選択的に配置した上側の樹脂フィルムの斜視図が示され、図９（Ｂ）には、図９（Ａ）のＡ−Ｂ部分の断面図が示されている。

また、図１０（Ａ）には、金属箔パターンを選択的に配置した下側の樹脂フィルムの斜視図が示され、図１０（Ｂ）には、図１０（Ａ）のＡ−Ｂ部分の断面図が示されている。
図９（Ａ）に示すように、樹脂フィルム７０には、半導体素子２０のゲート電極２０ｇに接触させるための金属箔７０ｇと、半導体素子２０のエミッタ電極２０ｅに接触させるための金属箔７０ｅが、夫々複数個、選択的に配置されている。

また、樹脂フィルム７０の両端には、回転機構に係合させるための貫通孔７０ｈが配置されている。
そして、金属箔７０ｇ，７０ｅは、図９（Ｂ）に示すように、樹脂フィルム７０に把持されている。

また、図１０（Ａ）に示すように、樹脂フィルム７１には、半導体素子２０のコレクタ電極２０ｃに接触させるための金属箔７１ｃが複数個、選択的に配置されている。
また、樹脂フィルム７１の両端には、回転機構に係合させるための貫通孔７１ｈが配置されている。

そして、金属箔７１ｃは、図１０（Ｂ）に示すように、樹脂フィルム７１に把持されている。
尚、金属箔７０ｇ，７０ｅ，７１ｃは、例えば、銅（Ｃｕ）を主たる成分とする材質により構成され、夫々の厚みは、１０〜１００μｍである。樹脂フィルム７０，７１は、ポリイミド樹脂を主たる成分とする樹脂である。また、夫々の厚みは、１０〜１００μｍである。

従って、金属箔７０ｇ，７０ｅ，７１ｃを固着した樹脂フィルム７０，７１の主面は容易に変形する。特に、金属箔７０ｇ，７０ｅ，７１ｃまたは樹脂フィルム７０，７１の厚みが薄くなるほど、フレキシブル性が向上する。

このような樹脂フィルム７０，７１を支持台１１と接触子部３０との間に配置させた素子試験装置４の要部断面を図１１に示す。
図１１は第４の実施の形態の素子試験装置を説明するための要部断面模式図である。この図では、接触子部３０を構成する各接触子の先端を金属箔７０ｇ，７０ｅに接触させた状態が示されている。また、加重機構４０及び弾性体４１を、接触子部３０内において下方に移動させ、弾性体４１の主面を金属箔７０ｇ，７０ｅに接触させた状態が示されている。

尚、素子試験装置４には、図１１に示す部材の他、図７に示す回転機構６０ｕｐｒ，６０ｕｐｌ，６０ｄｎｒ，６０ｄｎｌ、歯車６１ｕｐｒ，６１ｕｐｌ，６１ｄｎｒ，６１ｄｎｌが備えられている。

図１１に示すように、素子試験装置４にあっては、基体１０上に、支持台１１を設置・固定している。支持台１１上には、樹脂フィルム７１に把持された金属箔７１ｃを配置している。また、金属箔７１ｃは、半導体素子２０の下面（コレクタ電極２０ｃ側）の面積より大きい上面を有している。

また、金属箔７１ｃ上には、被検体である半導体素子２０を載置している。
また、素子試験装置４にあっては、半導体素子２０の上面側に配設したゲート電極２０ｇ上に、金属箔７０ｇを配置している。また、半導体素子２０の上面側に配設したエミッタ電極２０ｅ上に金属箔７０ｅを配置している。これらの金属箔７０ｇ，７０ｅは、上述した如く、樹脂フィルム７０に把持されている。

また、金属箔７０ｇの下面の幅（面積）は、ゲート電極２０ｇの上面の幅（面積）と等しいか若干小さい構造をなしている。また、金属箔７０ｅの下面の幅（面積）は、エミッタ電極２０ｅの上面の幅（面積）と等しいか若干小さい構造をなしている。

そして、素子試験装置４には、接触子部３０を構成する各々の接触子の先端を、半導体素子２０の主面に押し付ける加重機構が備えられている（図示しない）。
このような加重機構による加重手段が実行されると、例えば、接触子部３０中の接触子３０ｇは、金属箔７０ｇを介してゲート電極２０ｇを押し付ける。また、接触子３０ｅは、金属箔７０ｅを介してエミッタ電極２０ｅを押し付ける。

ここで、接触子３０ｅは、金属箔７０ｅの上面に略垂直となるように配置されている。また、接触子３０ｅ同士は、互いに等間隔で配置している。
従って、金属箔７０ｅの上面においては、その全面に渡り、接触子３０ｅが均等の間隔で接触している。また、夫々の接触子３０ｅは、金属箔７０ｅを介し、エミッタ電極２０ｅを均等の荷重で押し付ける。

また、素子試験装置４にあっては、例えば、シリコンゴムを主たる成分とする弾性体４１と、当該弾性体４１に荷重を与える別の加重機構４０の内部に、接触子３０ｇ，３０ｅを貫入させた構造をなしている。

このような弾性体４１及び加重機構４０は、接触子部３０内において、上下に移動可能な構造を有する。そして、弾性体４１の下面を金属箔７０ｅに接触させ、加重機構４０により、弾性体４１に荷重を与えることが可能である。

そして、加重機構４０による荷重が金属箔７０ｅに与えられると、金属箔７０ｅの下面とエミッタ電極２０ｅの上面とが、より隙間なく接触することになる。また、等間隔で配置された接触子３０ｅの先端が金属箔７０ｅを均等の荷重で押し付けることになる。

また、上述した支持台１１は、平坦性よく研磨されている。従って、上記の加重手段が実行されると、金属箔７１ｃの上面とコレクタ電極２０ｃの下面とが隙間なく密着することになる。

このように、第４の実施の形態では、エミッタ電極２０ｅに、弾性体４１の押し付けによって、より隙間なく密着させた金属箔７０ｅを介し、接触子３０ｅをエミッタ電極２０ｅに接触させている。

従って、接触子３０ｇから、ゲート信号をゲート電極２０ｇに入力し、エミッタ−コレクタ電極間を通電状態にしても、半導体素子２０の主電極の特定領域に電流集中が生じることがない。即ち、主電極間に通電する電流が金属箔７０ｅにおいて分散される。

その結果、素子試験中には、半導体素子２０内部に並列に配置された各セルに、均等に電流が通電する。従って、半導体素子２０の電気的特性試験を安定して実施することができる。

そして、上述したように素子試験を行ない、被検体である半導体素子２０が不良品であり、半導体素子２０が破損した場合は、接触子部３０、加重機構４０及び弾性体４１を上方に移動させ、破損した半導体素子２０を、ハンドラにより樹脂フィルム７０及び樹脂フィルム７１の間隙から取り除く。

そして、本実施の形態の素子試験方法では、エミッタ電極２０ｅ側の破損が著しい場合には、回転機構の調節により、エミッタ電極２０ｅに密着していた金属箔７０ｅを、支持台１１と接触子部３０との間から移動させる。即ち、金属箔７０ｇ及び金属箔７０ｅに隣接する別の金属箔パターンを、支持台１１と接触子部３０との間に位置させる。

そして、新規の半導体素子を用意し、上記と同様の手段にて、当該半導体素子についての素子試験を再開する。
また、コレクタ電極２０ｃ側の破損が著しい場合は、回転機構の調節により、コレクタ電極２０ｃに密着していた金属箔７１ｃを支持台１１と接触子部３０との間から移動させる。即ち、金属箔７１ｃに隣接する別の金属箔を支持台１１と接触子部３０との間に位置させる。

そして、新規の半導体素子を用意し、上記と同様の手段にて、当該半導体素子についての素子試験を再開する。
また、半導体素子２０のエミッタ電極２０ｅ側及びコレクタ電極２０ｃ側の破損が共に著しい場合は、樹脂フィルム７０，７１を共に移動させて、上記と同様の手段にて、新規の半導体素子の素子試験を再開する。

尚、図１１には、ゲート電極２０ｇ上に、金属箔７０ｇを配置する構成を例示したが、樹脂フィルム７０から金属箔７０ｇを取り除いてもよい。即ち、金属箔７０ｇを配置した樹脂フィルム７０の部分を貫通孔とし、接触子３０ｇを当該貫通孔５０ｇｈに挿入させ、接触子３０ｇをゲート電極２０ｇに直接、接触させて、素子試験を遂行してもよい。

このように、素子試験装置４は、支持台１１と、支持台１１上に配置され、半導体素子２０のコレクタ電極２０ｃに接触させる金属箔７１ｃを選択的に形成した樹脂フィルム７１と、樹脂フィルム７１に対向するように配置され、半導体素子２０のエミッタ電極２０ｅに接触させる金属箔７０ｅを選択的に形成した樹脂フィルム７０と、金属箔７０ｅに接触する、少なくとも一つの接触子３０ｅと、半導体素子２０のゲート電極２０ｇに接触する、少なくとも一つの接触子３０ｇと、を有している。

尚、樹脂フィルム７０には、ゲート電極２０ｇに接触させる金属箔７０ｇを選択的に配置し、金属箔７０ｇに接触子３０ｇを接触させてもよい。
また、素子試験装置４は、樹脂フィルム７０の巻き取り量を調節することにより、金属箔７０ｅと支持台１１との相対位置、または金属箔７０ｇと支持台１１との相対位置を調整する調整手段を備えている。また、樹脂フィルム７１の巻き取り量を調節することにより、金属箔７１ｃと支持台１１との相対位置を調整する調整手段を備えている。

また、素子試験装置４は、金属箔７１ｃと金属箔７０ｅ間に、所定の電圧を印加し、金属箔７０ｅとゲート電極２０ｇ間に、別の所定の電圧を印加する電圧印加手段を備えている。尚、当該別の所定の電圧は、金属箔７０ｅと金属箔７０ｇ間に印加してもよい。

また、素子試験装置４を用いた素子試験方法は、支持台１１上に、樹脂フィルム７１に選択的に形成された金属箔７１ｃを配置し、金属箔７１ｃ上に、半導体素子２０のコレクタ電極２０ｃが接触するように、半導体素子２０を載置する。

続いて、半導体素子２０のエミッタ電極２０ｅ上に、樹脂フィルム７０に選択的に形成された金属箔７０ｅを位置させ、エミッタ電極２０ｅを金属箔７０ｅを介して少なくとも一つの接触子３０ｅにより押圧すると共に、ゲート電極２０ｇと少なくとも一つの接触子３０ｇとを接触させる。

そして、金属箔７１ｃと金属箔７０ｅ間に、所定の電圧を印加し、金属箔７０ｅとゲート電極２０ｇ間に、別の所定の電圧を印加して素子試験を実施する。
尚、ゲート電極２０ｇを金属箔７０ｇを介して少なくとも一つの接触子３０ｇにより押圧してもよい。そして、金属箔７１ｃと金属箔７０ｅ間に、所定の電圧を印加し、金属箔７０ｅと金属箔７０ｇ間に、別の所定の電圧を印加して素子試験を実施してもよい。

また、金属箔７０ｅまたは金属箔７０ｇを、弾性体４１を介して加重して素子試験を実施してもよい。
以上説明した第１乃至第４の実施の形態では、次に示す有利な効果を得る。

先ず、素子試験装置１，２，３，４においては、金属箔によって、半導体素子２０の上下の主面を覆いながら素子試験を遂行している。従って、被検体である半導体素子２０が不良品であり、当該半導体素子２０が破損し、溶融物、微小な破壊片を発生しても、当該微小な破壊片を、金属箔間で封じてしまう。即ち、素子試験装置１，２，３，４においては、半導体素子２０の破損の影響を、金属箔以外の他の部材に及ぼすことがない。

また、本実施の形態によれば、上述した封止により、溶融物、微小な破壊片が接触子部３０または基体１０、支持台１１に付着することがない。これにより、溶融物、微小な破壊片を接触子部３０、基体１０、支持台１１から除去する等の無駄な作業工程がなくなる。

このように、第１乃至第４の実施の形態によれば、半導体装置の高生産または低コスト化を図ることのできる素子試験装置及び素子試験方法が実現する。
更に、第１乃至第３の実施の形態では、常にクリーンな表面状態の金属箔を、半導体素子の電極に接触させて素子試験を遂行している。従って、安定して半導体素子の電気的特性試験（例えば、大電流スイッチング試験、逆バイアス安全動作領域試験（ＲＢＳＯＡ）、ターンオフ試験、アバランシェ試験、負荷短絡試験等）を行うことができる。

また、素子試験装置１，２，３，４においては、弾性体４１を介して、加重機構４０により、金属箔を半導体素子の各電極へ押し付ける機構としている。
これにより、半導体素子２０の主面と、当該主面に接触させた金属箔との平行度のずれが弾性体４１の変形よって修正され、半導体素子２０の主面と、金属箔との片当りが大きく修正される。その結果、素子試験中に、半導体素子２０の主電極の特定領域に電流集中が生じることがなくなる。

即ち、半導体素子２０内に並列に配置された各セルに、均等に電流を通電させることが可能になる。その結果、より安定して半導体素子の電気的特性試験を行うことができる。
また、素子試験装置３，４においては、複数個の金属箔５０ｇ，５０ｅ，５１ｃ，７０ｇ，７０ｅ，７１ｃを周期的に樹脂フィルム５０，５１，７０，７１に配置し、樹脂フィルム５０，５１，７０，７１を巻きつける回転機構を備えている。

これにより、半導体素子２０の電極に接触させる金属箔の交換が簡便になり、素子試験時間の短縮化を図ることができる。

第１の実施の形態の素子試験装置を説明するための要部斜視図である。 第１の実施の形態の素子試験装置を説明するための要部断面模式図である。 第２の実施の形態の素子試験装置を説明するための要部斜視図である。 第２の実施の形態の素子試験装置を説明するための要部断面模式図である。 第３の実施の形態の素子試験装置を説明するための要部斜視図である。 第３の実施の形態の素子試験装置を説明するための要部断面模式図である。 素子試験方法の具体的な方法を説明するための要部図である（その１）。 素子試験方法の具体的な方法を説明するための要部図である（その２）。 第４の実施の形態の素子試験装置を説明するための要部図である（その１）。 第４の実施の形態の素子試験装置を説明するための要部図である（その２）。 第４の実施の形態の素子試験装置を説明するための要部断面模式図である。 ＩＧＢＴ素子の要部図である。 素子試験装置の要部斜視図である。

符号の説明

１，２，３，４ 素子試験装置
１０ 基体
１１ 支持台
２０ 半導体素子
２０ｃ コレクタ電極
２０ｅ エミッタ電極
２０ｇ ゲート電極
２１ｃ，２１ｅ，２１ｇ，５１ｃ，５０ｅ，５０ｇ，７１ｃ，７０ｅ，７０ｇ 金属箔
３０ 接触子部
３０ｇ，３０ｅ 接触子
４０ 加重機構
４１ 弾性体
５０，５１，７０，７１ 樹脂フィルム
５０ｈ，５１ｈ，５０ｅｈ，５０ｇｈ，７０ｈ，７１ｈ 貫通孔
６０ｕｐｒ，６０ｕｐｌ，６０ｄｎｒ，６０ｄｎｌ 回転機構
６１ｕｐｒ，６１ｕｐｌ，６１ｄｎｒ，６１ｄｎｌ 歯車

Claims (30)

1. 半導体素子の電気的特性を評価する素子試験装置において、
   支持台と、
   前記支持台上に載置され、前記半導体素子の第１の主電極に接触する第１の金属箔と、
   前記半導体素子の第２の主電極上に配置する第２の金属箔と、
   前記第２の主電極上に配置した前記第２の金属箔に接触する、少なくとも一つの第１の接触子と、
   前記半導体素子の制御用電極に接触する、少なくとも一つの第２の接触子と、
   を有することを特徴とする素子試験装置。
2. 前記制御用電極上に第３の金属箔を配置し、前記第３の金属箔に前記第２の接触子を接触させることを特徴とする請求項１記載の素子試験装置。
3. 前記第１の接触子が複数本、等間隔に配置されていることを特徴とする請求項１記載の素子試験装置。
4. 前記第２の金属箔または前記第３の金属箔を、弾性体を介して加重する加重手段を備えたことを特徴とする請求項１または２記載の素子試験装置。
5. 前記弾性体内に、前記第１の接触子または前記第２の接触子が貫入していることを特徴とする請求項４記載の素子試験装置。
6. 前記第１の金属箔と前記第２の金属箔間に第１の電圧を印加し、前記第２の金属箔と前記制御用電極間に第２の電圧を印加する電圧印加手段を備えていることを特徴とする請求項１記載の素子試験装置。
7. 前記第１の金属箔と前記第２の金属箔間に第１の電圧を印加し、前記第２の金属箔と前記第３の金属箔間に第２の電圧を印加する電圧印加手段を備えていることを特徴とする請求項１または２記載の素子試験装置。
8. 半導体素子の電気的特性を評価する素子試験装置において、
   支持台と、
   前記支持台上に配置され、前記半導体素子の第１の主電極に接触させる第１の金属箔を選択的に形成した第１の樹脂フィルムと、
   前記第１の樹脂フィルムに対向するように配置され、前記半導体素子の第２の主電極に接触させる第２の金属箔を選択的に形成した第２の樹脂フィルムと、
   前記第２の金属箔に接触する、少なくとも一つの第１の接触子と、
   前記半導体素子の制御用電極に接触する、少なくとも一つの第２の接触子と、
   を有することを特徴とする素子試験装置。
9. 前記第１の金属箔が前記第１の樹脂フィルムの端まで延在していることを特徴とする請求項８記載の素子試験装置。
10. 前記第２の樹脂フィルムに、前記制御用電極に接触させる第３の金属箔を選択的に配置し、前記第３の金属箔に前記第２の接触子を接触させることを特徴とする請求項８記載の素子試験装置。
11. 前記第２の金属箔を形成させた前記第２の樹脂フィルムの領域に、少なくとも一つの貫通孔を設け、前記第２の金属箔の主面の一部が前記第１の接触子に向けて露出していることを特徴とする請求項８記載の素子試験装置。
12. 第３の金属箔を形成させた前記第２の樹脂フィルムの領域に、少なくとも一つの貫通孔を設け、前記第３の金属箔の主面の一部が前記第２の接触子に向けて露出していることを特徴とする請求項８記載の素子試験装置。
13. 前記第２の金属箔の端部が前記第２の樹脂フィルムに把持されていることを特徴とする請求項８記載の素子試験装置。
14. 第３の金属箔の端部が前記第２の樹脂フィルムに把持されていることを特徴とする請求項８記載の素子試験装置。
15. 前記第１の樹脂フィルムが帯状であり、前記第１の樹脂フィルムの巻き取り量を調節することにより、前記第１の金属箔と前記支持台との相対位置を調整する調整手段を備えていることを特徴とする請求項８記載の素子試験装置。
16. 前記第２の樹脂フィルムが帯状であり、前記第２の樹脂フィルムの巻き取り量を調節することにより、前記第２の金属箔と前記支持台との相対位置、または前記第３の金属箔と前記支持台との相対位置を調整する調整手段を備えていることを特徴とする請求項８または１０記載の素子試験装置。
17. 前記第１の金属箔と前記第２の金属箔間に第１の電圧を印加し、前記第２の金属箔と前記制御用電極間に第２の電圧を印加する電圧印加手段を備えていることを特徴とする請求項８記載の素子試験装置。
18. 前記第１の金属箔と前記第２の金属箔間に第１の電圧を印加し、前記第２の金属箔と前記第３の金属箔間に第２の電圧を印加する電圧印加手段を備えていることを特徴とする請求項８または１０記載の素子試験装置。
19. 半導体素子の電気的特性を評価する素子試験方法において、
    支持台上に、第１の金属箔を載置するステップと、
    前記第１の金属箔上に、前記半導体素子の第１の電極が接触するように、前記半導体素子を載置するステップと、
    前記半導体素子の第２の電極上に、第２の金属箔を載置するステップと、
    前記第２の金属箔に、少なくとも一つの第１の接触子を接触し、前記半導体素子の制御用電極に、少なくとも一つの第２の接触子を接触するステップと、
    を有することを特徴とする素子試験方法。
20. 前記第２の電極上に、前記第２の金属箔を載置すると共に、前記制御用電極上に、第３の金属箔を載置し、前記第３の金属箔に、少なくとも一つの前記第２の接触子を接触することを特徴とする請求項１９記載の素子試験方法。
21. 前記第２の金属箔または前記第３の金属箔を、弾性体を介して加重することを特徴とする請求項１９または２０記載の素子試験方法。
22. 前記第１の金属箔と前記第２の金属箔間に第１の電圧を印加し、前記第２の金属箔と前記制御用電極間に第２の電圧を印加することを特徴とする請求項１９記載の素子試験方法。
23. 前記第１の金属箔と前記第２の金属箔間に第１の電圧を印加し、前記第２の金属箔と前記第３の金属箔間に第２の電圧を印加することを特徴とする請求項１９または２０記載の素子試験方法。
24. 半導体素子の電気的特性を評価する素子試験方法において、
    支持台上に、第１の樹脂フィルムに選択的に形成された第１の金属箔を配置するステップと、
    前記第１の金属箔上に、前記半導体素子の第１の主電極が接触するように、前記半導体素子を載置するステップと、
    前記半導体素子の第２の主電極上に、第２の樹脂フィルムに選択的に形成された第２の金属箔を位置させるステップと、
    前記第２の主電極を前記第２の金属箔を介して少なくとも一つの第１の接触子により押圧すると共に、制御用電極と少なくとも一つの第２の接触子とを接触するステップと、
    を有することを特徴とする素子試験方法。
25. 前記制御用電極を第３の金属箔を介して少なくとも一つの前記第２の接触子により押圧することを特徴とする請求項２４記載の素子試験方法。
26. 前記第２の金属箔または前記第３の金属箔を、弾性体を介して加重することを特徴とする請求項２４または２５記載の素子試験方法。
27. 前記第１の金属箔と前記第２の金属箔間に第１の電圧を印加し、前記第２の金属箔と前記制御用電極間に第２の電圧を印加することを特徴とする請求項２４記載の素子試験方法。
28. 前記第１の金属箔と前記第２の金属箔間に第１の電圧を印加し、前記第２の金属箔と前記第３の金属箔間に第２の電圧を印加することを特徴とする請求項２４または２５記載の素子試験方法。
29. 前記第１の樹脂フィルムを移動させることにより、前記支持台上に、前記第１の樹脂フィルムに選択的に形成された別の第１の金属箔を配置することを特徴とする請求項２４記載の素子試験方法。
30. 前記第２の樹脂フィルムを移動させることにより、前記制御用電極及び前記第２の主電極上に、前記第２の樹脂フィルムに選択的に形成された別の第２の金属箔または別の第３の金属箔を配置することを特徴とする請求項２４記載の素子試験方法。

Images