JP2009128187A - 素子試験装置及び素子試験方法 - Google Patents

Abstract

【課題】半導体装置の高生産または低コスト化を実現させる。
【解決手段】半導体素子の電気的特性を評価する素子試験装置１は、基体１０と、基体１０上に配置された弾性体２１と、基体１０と弾性体２１との間に配置された樹脂フィルム３０及び樹脂フィルム３１と、樹脂フィルム３０に選択的に配置され、半導体素子の制御用電極に接触させる金属箔３０ｇと、樹脂フィルム３０に選択的に配置され、半導体素子のエミッタ電極に接触させる金属箔３０ｅと、樹脂フィルム３１に選択的に配置され、半導体素子のコレクタ電極に接触させる金属箔３１ｃと、を備え、金属箔３０ｇ及び金属箔３０ｅと、金属箔３１ｃとが対向するように基体１０と弾性体２１との間に配置されている。このような素子試験装置１を用いれば、半導体装置の高生産または低コスト化が実現する。
【選択図】図１

Description

本発明は素子試験装置及び素子試験方法に関し、特に、半導体素子の電気的特性を評価する素子試験装置及び素子試験方法に関する。

車両機器等で用いられる電力用スイッチング素子として、低損失且つ高速スイッチングが可能なパワー半導体素子が用いられている。
車両機器では、作動させる電流容量が大きいことから、例えば、縦型のＩＧＢＴ（Insulated Gate Bipolar Transistor）素子を並列接続して、所謂パワーモジュールとして用いるのが一般的である。

このパワーモジュールの出荷試験では、モジュール化前に、パワー半導体素子単体でのゲート遮断時の漏れ電流測定、瞬時最大電流値でのスイッチング試験等を行い、不良素子を事前に排除している。

このようなパワー半導体素子を検査する試験装置について以下に説明する。
例えば、図１０にはＩＧＢＴ素子の要部図を示し、図１１には素子試験装置の要部斜視図を示している。ここで、図１０には、試験用に用いるＩＧＢＴ素子の上面と、その側面が示され、図１１には、瞬時最大電流値でのスイッチング試験が可能な素子試験装置の要部構成が示されている。

図１０に示すように、ＩＧＢＴ素子１００は、例えば、板状の外形をなし、その主面（上面側）の一部にゲート電極１０１が配置されている。そして、ゲート電極１０１以外の部分にエミッタ電極１０２を配置している。また、ゲート電極１０１とエミッタ電極１０２との間には絶縁層１０３が設けられ、ゲート電極１０１とエミッタ電極１０２間の絶縁を確保している。更に、ゲート電極１０１とエミッタ電極１０２が配置されている主面の反対側（裏面側）には、コレクタ電極１０４を配置している。

そして、上記のＩＧＢＴ素子１００を、図１１に示す如く、素子試験装置２００の基体２０１上に載置する。
ここで、素子試験装置２００にあっては、上述した基体２０１と、金属製の支持台２０２と、多数配置されたコンタクトピン２０３とを含む構成としている。そして、当該支持台２０２に電圧を印加することにより、コレクタ電極１０４に所定の電圧が印加される。

また、素子試験装置２００にあっては、コンタクトピン２０３を矢印の方向に降下させ、コンタクトピン２０３の先端をＩＧＢＴ素子１００のゲート電極１０１及びエミッタ電極１０２に接触させる。

そして、ゲート電極１０１には、コンタクトピン２０３の中の１本（コンタクトピン２０３ｇ）を接触させ、コンタクトピン２０３ｇを介し、ゲート電極１０１にゲート信号を入力する。

また、エミッタ電極１０２に接触したコンタクトピン２０３においては、これを接地し、エミッタ電極１０２を接地電位とする。
素子試験装置２００に、このような多数のコンタクトピン２０３を配置する理由は、エミッタ電極１０２上での局部的な電流集中を回避するためである。

例えば、数本のコンタクトピンのみをエミッタ電極１０２に接触させた場合、エミッタ電極１０２側においては、当該コンタクトピンの先端が点接触するため、当該接触部に電流が集中する。そして、かかる電流集中により、ＩＧＢＴ素子１００内で、局部的な発熱が生じ、ＩＧＢＴ素子１００が破損する場合がある。

このような電流集中を回避するために、多数のコンタクトピン２０３をエミッタ電極１０２に接触させ、各々のコンタクトピン２０３に電流を分散させる。これにより、ＩＧＢＴ素子１００は、局部的な発熱を有することなく、許容発熱温度以下を維持する。

このような素子試験装置２００を用いて、ＩＧＢＴ素子１００のエミッタ電極１０２とコレクタ電極１０４との間に電圧を印加し、ゲート電極１０１にゲート信号を入力する。そして、ＩＧＢＴ素子１００のエミッタ電極１０２とコレクタ電極１０４間の導通または遮断状態を繰り返させ、例えば、スイッチング特性を評価する（例えば、特許文献１参照）。
特開２００６−３３７２４７号公報（第１０図）

しかしながら、被検体である半導体素子が良品であれば問題はないが、不良のＩＧＢＴ素子を検査した場合には、短絡によりＩＧＢＴ素子１００自体が破壊し、支持台２０２表面またはコンタクトピン２０３の先端部に、ＩＧＢＴ素子１００の溶融物（例えば、シリコン片、金属片等）が付着してしまう。また、損傷が著しいときは、基体２０１にまで損傷を与えたり、上記溶融物が付着してしまう。

このような溶融物が付着した状態で、新規のＩＧＢＴ素子を評価すると、当該ＩＧＢＴ素子が前に付着した溶融物を噛んだ状態で、コンタクトピン２０３により押し付けられる。これにより、当該ＩＧＢＴ素子に形成された絶縁層が破損してしまう。このため、当該ＩＧＢＴ素子が良品であったとしても、評価を開始する時点で、当該ＩＧＢＴ素子が不良品となってしまう。

従前においては、かかる事態を回避するために、溶融物が付着する毎に、支持台２０２、基体２０１及びコンタクトピン２０３を素子試験装置２００から取り外し、溶融物を薬液で除去するか、或いは研磨により除去する等の作業を行っていた。

しかし、このような交換作業または除去作業に費やされる時間、費用は膨大である。また、溶融物を除去しても、基体２０１または支持台２０２の平坦性が完全に回復するとは限らない。特に、溶融物が結晶化すると、基体２０１またはコンタクトピン２０３から完全に除去させることは難しい。

以上のような理由から、微量の溶融物が付着した状態でも、支持台２０２、基体２０１及びコンタクトピン２０３の全交換を要される場合もある。
このように、上述した従前の素子試験では、半導体装置の高生産または低コスト化を実現することができないという問題があった。

本発明は、上記の問題を解決するものであり、高生産または低コスト化を図ることのできる素子試験装置及び素子試験方法を提供することを目的とする。

上記課題を解決するために、本発明の一態様では、半導体素子の電気的特性を評価する素子試験装置において、基体と、前記基体上に配置された弾性体と、前記基体と前記弾性体との間に配置された第１の樹脂フィルム及び第２の樹脂フィルムと、前記第１の樹脂フィルムに選択的に配置され、前記半導体素子の制御用電極に接触させる第１の金属箔と、前記第１の金属箔が配置された部分以外の前記第１の樹脂フィルムに選択的に配置され、前記半導体素子の第１の主電極に接触させる第２の金属箔と、前記第２の樹脂フィルムに選択的に配置され、前記半導体素子の第２の主電極に接触させる第３の金属箔と、を備え、前記第１の金属箔及び前記第２の金属箔と、前記第３の金属箔とが対向するように前記基体と前記弾性体との間に配置されていることを特徴とする素子試験装置が提供される。

また、上記課題を解決するために、本発明の別の一態様では、半導体素子の電気的特性を評価する素子試験方法において、基体と弾性体との間に、第１の樹脂フィルムに選択的に配置された第１の金属箔及び第２の金属箔と、第２の樹脂フィルムに選択的に配置された第３の金属箔とが対向するように位置を合わせるステップと、前記第３の金属箔上に、前記半導体素子を設置するステップと、前記第１の金属箔と前記半導体素子の制御用電極、前記第２の金属箔と前記半導体素子の第１の主電極、前記第３の金属箔と前記半導体素子の第２の主電極とが密着するように、前記弾性体を介して前記半導体素子に荷重を与えるステップと、を有することを特徴とする素子試験方法が提供される。

本発明によれば、半導体装置の高生産または低コスト化を図ることのできる素子試験装置及び素子試験方法が実現する。

以下、本発明の実施の形態を、図面を参照して詳細に説明する。
＜第１の実施の形態＞
図１は第１の実施の形態の素子試験装置を説明するための要部斜視図である。尚、この図においては、被検体である半導体素子は図示されていない。

素子試験装置１は、基体１０と、加圧機構２０と、加圧機構２０の下に固定されたブロック状の弾性体２１と、弾性体２１と基体１０との間に配置された樹脂フィルム３０，３１と、樹脂フィルム３０に選択的に配置された金属箔３０ｅ，３０ｇと、樹脂フィルム３１に選択的に配置された金属箔３１ｃと、を含む構成としている。

基体１０は、絶縁物または金属で構成された支持台であり、樹脂フィルム３１の下方に位置する、その主面が平坦性よく研磨・加工されている。
また、加圧機構２０に固定・支持された弾性体２１は、例えば、シリコンゴムを主たる成分とする弾性体により構成されている。そして、弾性体２１と基体１０との間には、帯状の樹脂フィルム３０，３１が互いに対向するように配置している。

ここで、樹脂フィルム３０の下面側には、被検体である半導体素子の主電極（エミッタ電極）と導通させるための金属箔３０ｅと、半導体素子の制御用電極（ゲート電極）と導通させるための金属箔３０ｇとが選択的に配置されている。そして、金属箔３０ｅは、樹脂フィルム３０の両端にまで延出している。また、金属箔３０ｇは、樹脂フィルム３０の片端にまで延出している。また、このような金属箔３０ｅ，３０ｇの組は、樹脂フィルム３０の長手方向に周期的に配置されている。

尚、図１においては、金属箔３０ｇ，３０ｅの配置パターンを明確に示すために、それらの外枠が破線にて透視された状態が示されている。
一方、樹脂フィルム３０と対向する樹脂フィルム３１の上面側には、被検体である半導体素子の主電極（コレクタ電極）と導通させるための金属箔３１ｃが選択的に配置されている。そして、金属箔３１ｃは、樹脂フィルム３１の片端にまで延出している。また、金属箔３１ｃは、樹脂フィルム３１の長手方向に周期的に配置されている。

即ち、図１に示す素子試験装置１にあっては、金属箔３０ｇ，３０ｅと金属箔３１ｃとが互いに対向する構成をなしている。
そして、これらの樹脂フィルム３０，３１においては、その両端において、貫通孔３０ｈ，３１ｈを設け、当該貫通孔３０ｈ，３１ｈに歯車等の回転部材（図示しない）を係合させることにより、樹脂フィルム３０，３１の長手方向（図の矢印の方向）に順次送り出すことができる。

尚、対向する樹脂フィルム３０，３１同士は、その短手方向において、樹脂フィルム３０，３１の夫々の主面が若干、ずれた配置をしてもよい。このような配置の場合、貫通孔３０ｈ付近に配置する金属箔３０ｅ，３０ｇは、素子試験装置１の下方へ露出している状態にある。また、貫通孔３１ｈ付近に配置する金属箔３１ｃは、素子試験装置１の上方に露出している状態にある。

次に、上述した素子試験装置１の構成を、より深く理解するために、素子試験装置１の断面模式図を用いて、その構造を詳細に説明する。
尚、以下に例示する全ての図面においては、同一の部材に同一の符号を付し、一度説明した部材についての再説は省略する。

図２は第１の実施の形態の素子試験装置を説明するための要部断面模式図である。尚、この図においては、被検体である半導体素子４０が素子試験装置１に設置された状態が示されている。

図示するように、素子試験装置１は、基体１０と弾性体２１との間に、互いに対向する樹脂フィルム３０，３１を介在させた構造をなしている。
そして、樹脂フィルム３０の下面側には、半導体素子の主電極（エミッタ電極）と導通させるための金属箔３０ｅと、半導体素子の制御用電極（ゲート電極）と導通させるための金属箔３０ｇとが選択的に配置されている。

また、樹脂フィルム３１の上面側には、半導体素子の主電極（コレクタ電極）と導通させるための金属箔３１ｃが選択的に配置されている。
そして、素子試験装置１にあっては、樹脂フィルム３０，３１に配置させた複数の金属箔の中、特定の金属箔３０ｅ，３０ｇと、金属箔３１ｃとを対向させている。更に、これらの金属箔３０ｅ，３０ｇ，３１ｃにおいては、基体１０と弾性体２１との間に位置している。更に、金属箔３０ｅ，３０ｇと、金属箔３１ｃとの間には、被検体である半導体素子４０が設置されている。

ここで、被検体である半導体素子４０は、例えば、図１０に例示する縦型のＩＧＢＴ素子１００であり、その主面（上面側）に制御用電極であるゲート電極４０ｇと、主電極であるエミッタ電極４０ｅを配置している。

また、半導体素子４０の前記主面（上面側）とは反対側の主面（下面側）においては、他の主電極であるコレクタ電極４０ｃが配置されている。
尚、被検体は、ＩＧＢＴ素子の他、縦型のパワーデバイスであれば適用が可能であり、例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）またはダイオードであってもよい。ただし、ダイオードの場合は、ゲート電極２０とこれに対応する部分がないものとなる。

また、弾性体２１は、加圧機構２０に固定・支持されている。そして、加圧機構２０並びに弾性体２１を、矢印の示す方向に降下せしめ、半導体素子４０の主面に抗するように、金属箔３０ｅ及び金属箔３０ｇとを、半導体素子４０の主面に押し付ける。

これにより、金属箔３０ｅと半導体素子４０のエミッタ電極４０ｅ、並びに、金属箔３０ｇと半導体素子４０のゲート電極４０ｇとを密着・導通させることができる。また、金属箔３１ｃと半導体素子４０のコレクタ電極４０ｃとを密着・導通させることができる。

そして、このような素子試験装置１により、素子試験を行う（後述）。
次に、上述した金属箔３０ｅ並びに金属箔３０ｇを配置した樹脂フィルム３０と、金属箔３１ｃを配置した樹脂フィルム３１の構成について補説する。

図３並びに図４は金属箔を配置する樹脂フィルムの要部図である。
ここで、図３（Ａ）には、金属箔３０ｅ並びに金属箔３０ｇを配置した樹脂フィルム３０の要部斜視図が示され、図３（Ｂ）には、図３（Ａ）のＡ−Ｂの位置に於ける当該樹脂フィルム３０の要部断面模式図が示されている。

上述した如く、樹脂フィルム３０の下面側には、半導体素子４０の主電極（エミッタ電極４０ｅ）と導通させるための金属箔３０ｅと、半導体素子４０の制御用電極（ゲート電極４０ｇ）と導通させるための金属箔３０ｇとが夫々複数個、選択的にパターン形成されている。

尚、図３（Ａ）では、樹脂フィルム３０を上から斜視した図が示されているために、金属箔３０ｅ並びに金属箔３０ｇの透視形が破線で示されている。
このような金属箔３０ｅ，３０ｇは、例えば、銅（Ｃｕ）を主たる成分により構成され、鍍金法、または、接着部材を介してラミネート法により形成する。また、その厚みは、１０〜４０μｍである。

また、金属箔３０ｅ，３０ｇを支持する樹脂フィルム３０は、例えば、ポリイミドを主たる成分とする樹脂フィルムであり、金属箔３０ｅ，３０ｇの厚みは、１０〜４０μｍである。

従って、金属箔３０ｅ並びに金属箔３０ｇを配置した樹脂フィルム３０は、帯状且つ薄型形状をなし、金属箔３０ｅ並びに金属箔３０ｇと共にフレキシブルに変形させることができる。

そして、金属箔３０ｅは、樹脂フィルム３０の両端にまで延出し、金属箔３０ｇは、樹脂フィルム３０の片端にまで延出している。
また、金属箔３０ｅ，３０ｇの組は、樹脂フィルム３０の長手方向に周期的に配置されている。

また、樹脂フィルム３０の両端には、回転機構に係合させるための貫通孔３０ｈが周期的に設けられている。
また、図４（Ａ）には、金属箔３１ｃを配置した樹脂フィルム３１の要部斜視図が示され、図４（Ｂ）には、図４（Ａ）のＡ−Ｂの位置に於ける当該樹脂フィルム３１の要部断面模式図が示されている。

上述した如く、樹脂フィルム３１の上面側には、半導体素子４０の主電極（コレクタ電極４０ｃ）と導通させるための金属箔３１ｃが複数個、選択的にパターン形成されている。

このような金属箔３１ｃは、例えば、銅（Ｃｕ）を主たる成分により構成され、鍍金法、または、接着部材を介してラミネート法により形成する。また、金属箔３１ｃの厚みは、１０〜４０μｍである。

また、金属箔３１ｃを支持する樹脂フィルム３１は、例えば、ポリイミドを主たる成分とする樹脂フィルムであり、その厚みは、１０〜４０μｍである。
従って、金属箔３１ｃを配置した樹脂フィルム３１は、帯状且つ薄型形状をなし、金属箔３１ｃと共に、フレキシブルに変形させることができる。

そして、金属箔３１ｃは、樹脂フィルム３１の片端にまで延出している。
また、金属箔３１ｃは、樹脂フィルム３１の長手方向に周期的に配置されている。
また、樹脂フィルム３１の両端には、回転機構に係合させるための貫通孔３１ｈが周期的に設けられている。

次に、素子試験装置１を用いた素子試験方法について説明する。
図５は素子試験方法のフロー図である。
先ず、素子試験装置１を用いた素子試験方法においては、基体１０と弾性体２１との間に、樹脂フィルム３０に選択的に配置された金属箔３０ｇ及び金属箔３０ｅと、樹脂フィルム３１に選択的に配置された金属箔３１ｃとが対向するように、位置合わせを行う（ステップＳ１）。

次に、金属箔３１ｃ上に、半導体素子４０を設置する（ステップＳ２）。
次に、金属箔３０ｇと半導体素子４０のゲート電極４０ｇ、金属箔３０ｅと半導体素子４０のエミッタ電極４０ｅ、金属箔３１ｃと半導体素子４０のコレクタ電極４０ｃとが密着するように、弾性体２１を介して半導体素子４０に荷重を与える（ステップＳ３）。

更に、半導体素子４０には荷重を与えながら、金属箔３０ｅと金属箔３１ｃ間に、所定の電圧を印加し、金属箔３０ｇと金属箔３０ｅ間に、別の所定の電圧を印加させて、素子試験を実施する（ステップＳ４）。

このような原理にて、素子試験が遂行される。
続いて、上述した素子試験方法を具体的な図を用いてより詳細に説明する。
図６及び図７は素子試験方法の具体的な方法を説明するための要部図である。

図６に示すように、素子試験装置１には、上述した部材の他、回転機構５０ｕｐｒ，５０ｕｐｌ，５０ｄｎｒ，５０ｄｎｌ、歯車５１ｕｐｒ，５１ｕｐｌ，５１ｄｎｒ，５１ｄｎｌが備えられている。

先ず、図示するように、樹脂フィルム３０に配置された所定の金属箔３０ｇ及び金属箔３０ｅと、樹脂フィルム３１に配置された所定の金属箔３１ｃとが、基体１０と弾性体２１との間に位置するように位置合わせを行う。

例えば、金属箔３０ｇ及び金属箔３０ｅの位置の調節は、樹脂フィルム３０を巻きつけた回転機構５０ｕｐｒ，５０ｕｐｌを、矢印の方向に所定の角度のみ回転させることにより実施する。また、金属箔３１ｃの位置の調節は、樹脂フィルム３１を巻きつけた回転機構５０ｄｎｒ，５０ｄｎｌを矢印の方向に所定の角度のみ回転させることにより実施する。

尚、樹脂フィルム３０，３１は、貫通孔３０ｈ，３１ｈに、歯車５１ｕｐｒ，５１ｕｐｌ，５１ｄｎｒ，５１ｄｎｌを係合させることにより、若干、伸張された状態にある。従って、樹脂フィルム３０，３１は、素子試験中において撓みのない状態を維持している。

また、基体１０と弾性体２１との間に位置する樹脂フィルム３０，３１は、互いに平行状態を維持している。これにより、金属箔３０ｅと金属箔３１ｃ、或いは、金属箔３０ｇと金属箔３１ｃとが接触しない構成になる。

また、基体１０と弾性体２１との間に位置する樹脂フィルム３０，３１の間隙は、半導体素子４０の厚み以上に調節されている。
そして、夫々の樹脂フィルム３０，３１に配置された金属箔３０ｇ及び金属箔３０ｅと、金属箔３１ｃとの間隙に、ハンドラ（図示しない）によって半導体素子４０を設置する。

この段階で、半導体素子４０が金属箔３１ｃ上に設置される。そして、半導体素子４０のコレクタ電極４０ｃと金属箔３１ｃとが接触し、当該コレクタ電極４０ｃと金属箔３１ｃとが導通する。

また、半導体素子４０のゲート電極４０ｇ及びエミッタ電極４０ｅと、金属箔３０ｇ及び金属箔３０ｅとは、若干離反した状態にある。
次に、図７に示すように、加圧機構２０及び弾性体２１を、樹脂フィルム３０に向かい降下させ、半導体素子４０のゲート電極４０ｇと金属箔３０ｇ、半導体素子４０のエミッタ電極４０ｅと金属箔３０ｅとを接触させる。

上述したように、樹脂フィルム３０，３１はフレキシブルであるために、樹脂フィルム３０，３１ならびに金属箔３０ｇ，３０ｅにたるみ、ゆがみ、撓みなどがある場合がある。そこで、図示しないテンショナーなどで樹脂フィルム３０，３１に所定の張力を与えて、さらに加圧機構２０及び弾性体２１による押し付けにより、樹脂フィルム３０，３１のたるみ、ゆがみ、撓みなどを矯正し、半導体素子４０のゲート電極４０ｇと金属箔３０ｇ、半導体素子４０のエミッタ電極４０ｅと金属箔３０ｅとが容易に接触する。そして、弾性体２１を介して、加圧機構２０により半導体素子４０に荷重を与える。即ち、半導体素子４０の上方から金属箔３０ｇ及び金属箔３０ｅに、弾性体２１と樹脂フィルム３０とを介して荷重を与える。

このような荷重が金属箔３０ｇ及び金属箔３０ｅに与えられると、金属箔３０ｇがゲート電極４０ｇと、金属箔３０ｅがエミッタ電極４０ｅとが密着する。更に、半導体素子４０の下部においては、金属箔３１ｃとコレクタ電極４０ｃとが密着する。

そして、金属箔３０ｅと金属箔３１ｃ間に、素子試験装置１に外付けしたテスタ（図示しない）により所定の電圧（数キロボルト以下）を印加する。更に、金属箔３０ｇと金属箔３０ｅ間に、ゲート信号（例えば、Pulse Width Modulation，PWM）を印加する。

ここで、図示しないテスタからは、夫々の金属箔３０ｇ、金属箔３０ｅ、金属箔３１ｃに導通させるためのリード線が複数延出されている。
そして、各リード線と、対応する金属箔３０ｇ、金属箔３０ｅ、金属箔３１ｃとの導通は、夫々のリード線の端に電気的に接続された接触子（コンタクトピン）と、樹脂フィルム３０，３１の端まで延在させた金属箔３０ｇ、金属箔３０ｅ、金属箔３１ｃとを接触させることにより行われる。

例えば、金属箔３０ｇと接触子との導通は、樹脂フィルム３０の片端に延在させた金属箔３０ｇ（図１参照）と、接触子とを接触させることにより行う。
また、金属箔３０ｅと接触子との導通は、樹脂フィルム３０の両端に延在させた金属箔３０ｅ（図１参照）と接触子とを接触させることにより行う。

また、金属箔３１ｃと接触子との導通は、樹脂フィルム３１の片端に延在させた金属箔３１ｃ（図１参照）と接触子とを接触させることにより行う。
特に、樹脂フィルム３０，３１の短手方向において、樹脂フィルム３０，３１の夫々の主面を若干、ずらした配置とした場合、上述した如く、貫通孔３０ｈ付近に配置する金属箔３０ｅ，３０ｇは、素子試験装置１の下方へ露出している状態にある。また、貫通孔３１ｈ付近に配置する金属箔３１ｃは、素子試験装置１の上方に露出している状態にある。

従って、金属箔３０ｅ，３０ｇに接触させる接触子を、素子試験装置１の下方から、延在させた金属箔３０ｅ，３０ｇに接近させることにより、当該接触子を金属箔３０ｅ，３０ｇに容易に接触させることができる。また、金属箔３１ｃに接触させる接触子を、素子試験装置１の上方から金属箔３１ｃに接近させることにより、当該接触子を金属箔３１ｃに容易に接触させることができる。

このような方法により、テスタと導通する夫々の接触子と、対応する金属箔３０ｇ、金属箔３０ｅ、金属箔３１ｃとが簡便に接触する。
そして、仮に、被検体である半導体素子４０が不良品であり、素子試験中において、半導体素子４０が破損した場合は、加圧機構２０及び弾性体２１を上方に移動させ、破損した半導体素子４０を、ハンドラにより樹脂フィルム３０及び樹脂フィルム３１の間隙から取り除く。

ここで、半導体素子４０の破損は、例えば、主電極間の短絡等を起因とする破損が該当する。例えば、この破損により、半導体素子４０の主電極に溶融物が形成したり、或いは、微小な破壊片が主電極から発生する。

そして、本実施の形態の素子試験方法では、エミッタ電極４０ｅ側の破損が著しい場合には、樹脂フィルム３０を巻きつけた回転機構５０ｕｐｒ，５０ｕｐｌを所定の角度のみ回転させることにより、エミッタ電極４０ｅに密着していた金属箔３０ｅを、金属箔３０ｇと共に、基体１０と弾性体２１との間から移動させる。即ち、金属箔３０ｇ及び金属箔３０ｅに隣接する別の金属箔パターンを、基体１０と弾性体２１との間に位置させる。

そして、新規の半導体素子を用意し、上記と同様の手段にて、当該半導体素子についての素子試験を再開する。
また、コレクタ電極４０ｃ側の破損が著しい場合は、樹脂フィルム３１を巻きつけた回転機構５０ｄｎｒ，５０ｄｎｌを所定の角度のみ回転させることにより、コレクタ電極４０ｃに密着していた金属箔３１ｃを基体１０と弾性体２１との間から移動させる。即ち、金属箔３１ｃに隣接する別の金属箔を基体１０と弾性体２１との間に位置させる。

そして、新規の半導体素子を用意し、上記と同様の手段にて、当該半導体素子についての素子試験を再開する。
また、半導体素子４０のエミッタ電極４０ｅ側及びコレクタ電極４０ｃ側の破損が共に著しい場合は、樹脂フィルム３０，３１を共に移動させて、上記と同様の手段にて、新規の半導体素子の素子試験を再開する。

尚、加圧機構２０による加重は、プレス機構を備えた加圧機構２０によって実施してもよく、所定の重みを備えた加圧機構２０を備え、その重力によって実施してもよい。
このように、素子試験装置１は、基体１０と、基体１０上に配置された弾性体２１と、基体１０と弾性体２１との間に配置された樹脂フィルム３０及び樹脂フィルム３１と、樹脂フィルム３０に選択的に配置され、半導体素子４０のゲート電極４０ｇに接触させる金属箔３０ｇと、金属箔３０ｇが配置された部分以外の樹脂フィルム３０に選択的に配置され、半導体素子４０のエミッタ電極４０ｅに接触させる金属箔３０ｅと、樹脂フィルム３１に選択的に配置され、半導体素子４０のコレクタ電極４０ｃに接触させる金属箔３１ｃと、を備えている。そして、金属箔３０ｇ，３０ｅ，３１ｃにおいては、金属箔３０ｇ及び金属箔３０ｅと、金属箔３１ｃとが対向するように、基体１０と弾性体２１との間に配置されている。

また、素子試験装置１は、ゲート電極４０ｇに接触させた金属箔３０ｇ及びエミッタ電極４０ｅに接触させた金属箔３０ｅを、弾性体２１を介して加圧機構２０により加重する加重手段を備えている。

この際、コレクタ電極４０ｃに接触させた金属箔３１ｃも、加圧機構２０による荷重により、コレクタ電極４０ｃに抗するように加重される。
更に、素子試験装置１においては、樹脂フィルム３０が回転機構５０ｕｐｒ，５０ｕｐｌにより巻き取られ、樹脂フィルム３０の巻き取り量（巻き取られる樹脂フィルムの長さ）を調節することにより、金属箔３０ｇ及び金属箔３０ｅと基体１０との相対位置を調整する調整手段を備えている。

また、素子試験装置１においては、樹脂フィルム３１が回転機構５０ｄｎｒ，５０ｄｎｌにより巻き取られ、樹脂フィルム３１の巻き取り量を調節することにより、金属箔３１ｃと基体１０との相対位置を調整する調整手段を備えている。

また、素子試験装置１は、金属箔３０ｅと金属箔３１ｃ間に、所定の電圧を印加し、金属箔３０ｇと金属箔３０ｅ間に、別の所定の電圧を印加する電圧印加手段を備えている。
＜第２の実施の形態＞
第２の実施の形態では、樹脂フィルム３０，３１に配置した、夫々の金属箔パターンの形状を変形させたことを特徴としている。この金属箔パターンの形態を図８に示す。

図８は第２の実施の形態の素子試験装置を説明するための要部斜視図である。ここで、図（Ａ）には、樹脂フィルム３０に配置した金属箔パターンが示され、図（Ｂ）には、樹脂フィルム３１に配置した金属箔パターンが示されている。

図（Ａ）に示すように、複数の金属箔３０ｇに導通する帯状の金属箔３０ｇｂが樹脂フィルム３０の端に配置されている。
また、この実施の形態での樹脂フィルム３０には、複数の金属箔３０ｅに導通する帯状の金属箔３０ｅｂが樹脂フィルム３０の別の端に配置されている。

また、図（Ｂ）に示すように、複数の金属箔３１ｃに導通する帯状の金属箔３１ｃｂが樹脂フィルム３１の端に配置されている。
このような金属箔パターンを配置した樹脂フィルム３０，３１によれば、接触子（コンタクトピン）により接触させる接触点の自由度が増加する。

例えば、接触子を、金属箔３０ｇｂ，３０ｅｂの任意の箇所に接触させることにより、ゲート電極４０ｇに密着させた金属箔３０ｇまたはエミッタ電極４０ｅに密着させた金属箔３０ｅと接触子との導通をとることができる。

また、接触子を、金属箔３１ｃｂの任意の箇所に接触させることにより、コレクタ電極４０ｃに密着させた金属箔３１ｃと接触子との導通をとることができる。
＜第３の実施の形態＞
第３の実施の形態では、樹脂フィルム３０，３１に配置した、夫々の金属箔パターンの形状を変形させたことを特徴としている。この金属箔パターンの形態を図９に示す。

図９は第３の実施の形態の素子試験装置を説明するための要部図である。ここで、図（Ａ）には、金属箔パターンを配置した樹脂フィルム３０の要部斜視図が示され、図（Ｂ）には、図（Ａ）のＡ−Ｂの位置における断面図が示されている。

図（Ａ）に示すように、金属箔３０ｇが配置された樹脂フィルム３０の主面の反対側の主面（上面側）の端において、金属箔３０ｇに導通する金属箔３０ｇｕｐが配置されている。

また、金属箔３０ｅが配置された樹脂フィルム３０の主面の反対側の主面（上面側）の端において、金属箔３０ｅに導通する金属箔３０ｅｕｐが配置されている。
このような金属箔３０ｇｕｐ，３０ｅｕｐは、樹脂フィルム３０を貫通するビア電極を介して、反対側に配置された金属箔３０ｇまたは金属箔３０ｅと導通している。

例えば、図（Ｂ）に示すように、金属箔３０ｅｕｐは、ビア電極３０ｅｖを介して、金属箔３０ｅと電気的に接続されている。
このような金属箔パターンを配置した樹脂フィルム３０，３１によれば、接触子（コンタクトピン）により接触させる接触点の自由度が増加する。

例えば、接触子を、素子試験装置１の上方から金属箔３０ｅｕｐ，３０ｇｕｐに接近させることにより、当該接触子を金属箔３０ｅｕｐ，３０ｇｕｐに容易に接触させることができる。これにより、ゲート電極４０ｇに密着させた金属箔３０ｇまたはエミッタ電極４０ｅに密着させた金属箔３０ｅと接触子との導通をとることができる。

また、接触子を、素子試験装置１の下方から上記金属箔３１ｃに導通する金属箔に接近させることにより、当該接触子を、当該金属箔に容易に接触させることができる。これにより、コレクタ電極４０ｃに密着させた金属箔３１ｃと接触子との導通をとることができる。

尚、このような金属箔パターンは、樹脂フィルム３０に限ることはない。図示はしないが、樹脂フィルム３１においても、同様な形態の金属箔パターンを配置させてもよい。
例えば、金属箔３１ｃが配置された樹脂フィルム３１の主面の反対側の主面の端において、金属箔３１ｃに導通する金属箔を配置してもよい。

このように、以上説明した第１乃至第３の実施の形態では、具体的に、次に示す有利な効果を得る。
先ず、素子試験装置１においては、金属箔３０ｇ，３０ｅ，３１ｃによって、半導体素子４０の上下の主面を覆いながら素子試験を遂行している。従って、被検体である半導体素子４０が不良品であり、当該半導体素子４０が破損し、微小な破壊片を発生しても、当該微小な破壊片を、金属箔３０ｇ，３０ｅと金属箔３１ｃとの間隙で封じてしまう。即ち、素子試験装置１においては、半導体素子４０の破損の影響を、金属箔３０ｇ，３０ｅ，３１ｃ以外の部材に及ぼすことがない。

また、本実施の形態によれば、上述した封止により、微小な破壊片が接触子または基体１０に付着することがない。これにより、微小な破壊片を接触子または基体１０から除去する等の無駄な作業工程がなくなる。

以上、述べたように、第１乃至第３の実施の形態によれば、半導体装置の高生産または低コスト化を図ることのできる素子試験装置及び素子試験方法が実現する。
更に、第１乃至第３の実施の形態によれば、次に示す有利な効果を併せて得る。

第１乃至第３の実施の形態では、常にクリーンな表面状態の金属箔３０ｇ，３０ｅ，３１ｃを、半導体素子の電極に接触させて素子試験を遂行しているので、安定して半導体素子の電気的特性試験（例えば、大電流スイッチング試験、逆バイアス安全動作領域試験（ＲＢＳＯＡ）、ターンオフ試験、アバランシェ試験、負荷短絡試験等）を行うことができる。

また、素子試験装置１においては、半導体素子４０の主電極に接触させるための金属箔３０ｇ，３０ｅ，３１ｃを周期的に樹脂フィルム３０，３１に形成させている。
そして、加圧機構２０により、弾性体２１を介して、金属箔３０ｇ，３０ｅ，３１ｃを半導体素子の各電極へ押し付ける機構としている。

これにより、半導体素子４０の主面と、加圧機構２０との平行度のずれが弾性体２１の変形よって修正され、半導体素子４０の主面と、加圧機構２０との片当りが大きく修正される。その結果、素子試験中に、半導体素子４０の主電極の特定領域に電流集中が生じることがなくなる。

即ち、半導体素子４０内に並列に配置された各セルに、均等に電流を通電させることが可能になる。その結果、より安定して半導体素子の電気的特性試験を行うことができる。

第１の実施の形態の素子試験装置を説明するための要部斜視図である。 第１の実施の形態の素子試験装置を説明するための要部断面模式図である。 金属箔を配置する樹脂フィルムの要部図である（その１）。 金属箔を配置する樹脂フィルムの要部図である（その２）。 素子試験方法のフロー図である。 素子試験方法の具体的な方法を説明するための要部図である（その１）。 素子試験方法の具体的な方法を説明するための要部図である（その２）。 第２の実施の形態の素子試験装置を説明するための要部斜視図である。 第３の実施の形態の素子試験装置を説明するための要部図である。 ＩＧＢＴ素子の要部図である。 素子試験装置の要部斜視図である。

符号の説明

１ 素子試験装置
１０ 基体
２０ 加圧機構
２１ 弾性体
３０，３１ 樹脂フィルム
３０ｅｖ ビア電極
３０ｈ，３１ｈ 貫通孔
３０ｅ，３０ｇ，３０ｅｂ，３０ｅｕｐ，３０ｇｂ，３０ｇｕｐ，３１ｃ，３１ｃｂ 金属箔
４０ 半導体素子
４０ｃ コレクタ電極
４０ｅ エミッタ電極
４０ｇ ゲート電極
５０ｕｐｒ，５０ｕｐｌ，５０ｄｎｒ，５０ｄｎｌ 回転機構
５１ｕｐｒ，５１ｕｐｌ，５１ｄｎｒ，５１ｄｎｌ 歯車

Claims (19)

1. 半導体素子の電気的特性を評価する素子試験装置において、
   基体と、
   前記基体上に配置された弾性体と、
   前記基体と前記弾性体との間に配置された第１の樹脂フィルム及び第２の樹脂フィルムと、
   前記第１の樹脂フィルムに選択的に配置され、前記半導体素子の制御用電極に接触させる第１の金属箔と、
   前記第１の金属箔が配置された部分以外の前記第１の樹脂フィルムに選択的に配置され、前記半導体素子の第１の主電極に接触させる第２の金属箔と、
   前記第２の樹脂フィルムに選択的に配置され、前記半導体素子の第２の主電極に接触させる第３の金属箔と、
   を備え、
   前記第１の金属箔及び前記第２の金属箔と、前記第３の金属箔とが対向するように前記基体と前記弾性体との間に配置されていることを特徴とする素子試験装置。
2. 前記第１の樹脂フィルムが帯状であり、前記第１の金属箔及び前記第２の金属箔が周期的に前記第１の樹脂フィルムに選択的に配置されていることを特徴とする請求項１記載の素子試験装置。
3. 前記第１の金属箔または前記第２の金属箔が前記第１の樹脂フィルムの端まで延出されていることを特徴とする請求項２記載の素子試験装置。
4. 前記第２の樹脂フィルムが帯状であり、前記第３の金属箔が周期的に前記第１の樹脂フィルムに選択的に配置されていることを特徴とする請求項１記載の素子試験装置。
5. 前記第３の金属箔が前記第２の樹脂フィルムの端まで延出されていることを特徴とする請求項４記載の素子試験装置。
6. 複数の前記第１の金属箔に導通する第４の金属箔が前記第１の樹脂フィルムの端に配置されていることを特徴とする請求項２記載の素子試験装置。
7. 複数の前記第２の金属箔に導通する第５の金属箔が前記第１の樹脂フィルムの別の端に配置されていることを特徴とする請求項２記載の素子試験装置。
8. 複数の前記第３の金属箔に導通する第６の金属箔が前記第２の樹脂フィルムの端に配置されていることを特徴とする請求項４記載の素子試験装置。
9. 前記第１の金属箔が配置された前記第１の樹脂フィルムの主面の反対側の主面の端において、前記第１の金属箔に導通する第７の金属箔が配置されていることを特徴とする請求項２記載の素子試験装置。
10. 前記第２の金属箔が配置された前記第１の樹脂フィルムの主面の反対側の主面の端において、前記第２の金属箔に導通する第８の金属箔が配置されていることを特徴とする請求項２記載の素子試験装置。
11. 前記第３の金属箔が配置された前記第２の樹脂フィルムの主面の反対側の主面の端において、前記第３の金属箔に導通する第９の金属箔が配置されていることを特徴とする請求項４記載の素子試験装置。
12. 前記制御用電極に接触させた前記第１の金属箔及び前記第１の主電極に接触させた前記第２の金属箔を、前記弾性体を介して加圧機構により加重する加重手段を備えていることを特徴とする請求項１記載の素子試験装置。
13. 前記第１の樹脂フィルムが回転機構により巻き取られ、前記第１の樹脂フィルムの巻き取り量を調節することにより、前記第１の金属箔及び前記第２の金属箔と前記基体との相対位置を調整する調整手段を備えていることを特徴とする請求項１記載の素子試験装置。
14. 前記第２の樹脂フィルムが回転機構により巻き取られ、前記第２の樹脂フィルムの巻き取り量を調節することにより、前記第３の金属箔と前記基体との相対位置を調整する調整手段を備えていることを特徴とする請求項１記載の素子試験装置。
15. 前記第２の金属箔と前記第３の金属箔間に第１の電圧を印加し、前記第１の金属箔と前記第２の金属箔間に第２の電圧を印加する電圧印加手段を備えていることを特徴とする請求項１記載の素子試験装置。
16. 半導体素子の電気的特性を評価する素子試験方法において、
    基体と弾性体との間に、第１の樹脂フィルムに選択的に配置された第１の金属箔及び第２の金属箔と、第２の樹脂フィルムに選択的に配置された第３の金属箔とが対向するように位置を合わせるステップと、
    前記第３の金属箔上に、前記半導体素子を設置するステップと、
    前記第１の金属箔と前記半導体素子の制御用電極、前記第２の金属箔と前記半導体素子の第１の主電極、前記第３の金属箔と前記半導体素子の第２の主電極とが密着するように、前記弾性体を介して前記半導体素子に荷重を与えるステップと、
    を有することを特徴とする素子試験方法。
17. 前記半導体素子に荷重を与えながら、前記第２の金属箔と前記第３の金属箔間に第１の電圧を印加し、前記第１の金属箔と前記第２の金属箔間に第２の電圧を印加することを特徴とする請求項１６記載の素子試験方法。
18. 前記基体と前記弾性体との間に、前記第１の樹脂フィルムに選択的に配置された別の第１の金属箔及び別の第２の金属箔を位置させるステップと、
    前記第３の金属箔上に、別の半導体素子を設置するステップと、
    前記別の第１の金属箔と別の半導体素子の制御用電極、前記別の第２の金属箔と前記別の半導体素子の第１の主電極、前記第３の金属箔と前記別の半導体素子の第２の主電極とが密着するように、前記弾性体を介して前記半導体素子に荷重を与えるステップと、
    を有することを特徴とする請求項１６記載の素子試験方法。
19. 前記基体と前記弾性体との間に、前記第２の樹脂フィルムに選択的に配置された別の第３の金属箔を位置させるステップと、
    前記別の第３の金属箔上に、別の半導体素子を設置するステップと、
    前記第１の金属箔と前記別の半導体素子の制御用電極、前記第２の金属箔と前記別の半導体素子の第１の主電極、前記別の第３の金属箔と別の半導体素子の第２の主電極とを密着させるステップと、
    を有することを特徴とする請求項１６記載の素子試験方法。

Images