JP2009128188A - Element testing apparatus and element testing method - Google Patents
Element testing apparatus and element testing method Download PDFInfo
- Publication number
- JP2009128188A JP2009128188A JP2007303498A JP2007303498A JP2009128188A JP 2009128188 A JP2009128188 A JP 2009128188A JP 2007303498 A JP2007303498 A JP 2007303498A JP 2007303498 A JP2007303498 A JP 2007303498A JP 2009128188 A JP2009128188 A JP 2009128188A
- Authority
- JP
- Japan
- Prior art keywords
- metal foil
- contact
- semiconductor element
- resin film
- testing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Description
本発明は素子試験装置及び素子試験方法に関し、特に、半導体素子の電気的特性を評価する素子試験装置及び素子試験方法に関する。 The present invention relates to an element test apparatus and an element test method, and more particularly to an element test apparatus and an element test method for evaluating electrical characteristics of a semiconductor element.
車両機器等で用いられる電力用スイッチング素子として、低損失且つ高速スイッチングが可能なパワー半導体素子が用いられている。
車両機器では、作動させる電流容量が大きいことから、例えば、縦型のＩＧＢＴ（Insulated Gate Bipolar Transistor）素子を並列接続して、所謂パワーモジュールとして用いるのが一般的である。
As a power switching element used in vehicle equipment or the like, a power semiconductor element capable of low loss and high-speed switching is used.
In vehicle equipment, since the current capacity to be operated is large, for example, vertical IGBT (Insulated Gate Bipolar Transistor) elements are generally connected in parallel and used as a so-called power module.
このパワーモジュールの出荷試験では、モジュール化前に、パワー半導体素子単体でのゲート遮断時の漏れ電流測定、瞬時最大電流値でのスイッチング試験等を行ない、不良素子を事前に排除している。 In the shipping test of this power module, before modularization, a leakage current measurement at the time of gate interruption of a power semiconductor element alone, a switching test at an instantaneous maximum current value, and the like are performed to eliminate defective elements in advance.
このようなパワー半導体素子を検査する試験装置について以下に説明する。
例えば、図１２にはＩＧＢＴ素子の要部図を示し、図１３には素子試験装置の要部斜視図を示している。ここで、図１２には、試験用に用いるＩＧＢＴ素子の上面と、その側面が示され、図１３には、瞬時最大電流値でのスイッチング試験が可能な素子試験装置の要部構成が示されている。
A test apparatus for inspecting such a power semiconductor element will be described below.
For example, FIG. 12 shows a main part view of an IGBT element, and FIG. 13 shows a main part perspective view of an element test apparatus. Here, FIG. 12 shows the top surface and side surface of an IGBT element used for testing, and FIG. 13 shows the configuration of the main part of an element testing apparatus capable of a switching test at an instantaneous maximum current value. ing.
図１２に示すように、ＩＧＢＴ素子１００は、例えば、縦型のパワー半導体素子であり、その主面（上面側）の一部にゲート電極１０１が配置されている。そして、ゲート電極１０１以外の部分にエミッタ電極１０２を配置している。また、ゲート電極１０１とエミッタ電極１０２との間には絶縁層１０３が設けられ、ゲート電極１０１とエミッタ電極１０２間の絶縁を確保している。更に、ゲート電極１０１とエミッタ電極１０２が配置されている主面の反対側（裏面側）には、コレクタ電極１０４を配置している。
As shown in FIG. 12, the
そして、上記のＩＧＢＴ素子１００を、図１３に示す如く、素子試験装置２００の基体２０１上に載置する。
ここで、素子試験装置２００にあっては、上述した基体２０１と、金属製の支持台２０２と、多数の接触子（コンタクトピン）を配置した接触子部２０３とを含む構成としている。そして、当該支持台２０２に電圧を印加することにより、コレクタ電極１０４に所定の電圧が印加される。
Then, the
Here, the
また、素子試験装置２００にあっては、接触子部２０３を矢印の方向に降下させ、接触子部２０３の夫々の先端をＩＧＢＴ素子１００のゲート電極１０１及びエミッタ電極１０２に接触させる。
Further, in the
そして、ゲート電極１０１には、接触子部２０３の中の接触子２０３ｇを接触させ、接触子２０３ｇを介し、ゲート電極１０１にゲート信号を入力する。
また、エミッタ電極１０２に接触した接触子は接地させ、エミッタ電極１０２を接地電位とする。
Then, the
Further, the contact that contacts the
素子試験装置２００に、このような多数の接触子を配置する理由は、エミッタ電極１０２上での局部的な電流集中を回避するためである。
例えば、数本の接触子のみをエミッタ電極１０２に接触させた場合、エミッタ電極１０２側においては、当該接触子の先端が点接触するため、当該先端に電流が集中する。そして、かかる電流集中により、ＩＧＢＴ素子１００内で、局部的な発熱が生じ、ＩＧＢＴ素子１００が破損する場合がある。
The reason why such a large number of contacts are arranged in the
For example, when only a few contacts are brought into contact with the
このような電流集中を回避するために、多数の接触子をエミッタ電極１０２に接触させ、各々の接触子に電流を分散させる。これにより、ＩＧＢＴ素子１００は、局部的な発熱を有することなく、許容発熱温度以下を維持する。
In order to avoid such current concentration, a large number of contacts are brought into contact with the
このような素子試験装置２００を用いて、ＩＧＢＴ素子１００のエミッタ電極１０２とコレクタ電極１０４との間に電圧を印加し、ゲート電極１０１にゲート信号を入力する。そして、ＩＧＢＴ素子１００のエミッタ電極１０２とコレクタ電極１０４間の導通または遮断状態を繰り返させ、例えば、スイッチング特性を評価する（例えば、特許文献１参照）。
しかしながら、被検体である半導体素子が良品であれば問題はないが、不良のＩＧＢＴ素子を検査した場合には、短絡によりＩＧＢＴ素子１００自体が破壊し、支持台２０２の表面または接触子の先端部に、ＩＧＢＴ素子１００の溶融物（例えば、シリコン片、金属片等）が付着してしまう。また、損傷が著しいときは、基体２０１にまで損傷を与えたり、上記溶融物が付着してしまう。
However, there is no problem if the semiconductor element which is the subject is a non-defective product. However, when a defective IGBT element is inspected, the
このような溶融物が付着した状態で、新規のＩＧＢＴ素子を評価すると、当該ＩＧＢＴ素子が前に付着した溶融物を噛んだ状態で、接触子により押し付けられる。これにより、当該ＩＧＢＴ素子に形成された絶縁層が破損してしまう。このため、当該ＩＧＢＴ素子が良品であったとしても、評価を開始する時点で、当該ＩＧＢＴ素子が不良品となってしまう。 When a new IGBT element is evaluated in a state where such a melt is attached, the IGBT element is pressed by a contact while biting the melt attached before. As a result, the insulating layer formed on the IGBT element is damaged. For this reason, even if the IGBT element is a non-defective product, the IGBT element becomes a defective product when the evaluation is started.
従前においては、かかる事態を回避するために、溶融物が付着する毎に、支持台２０２、基体２０１及び接触子部２０３を素子試験装置２００から取り外し、溶融物を薬液で除去するか、あるいは研磨により除去する等の作業を行なっていた。
Conventionally, in order to avoid such a situation, each time the melt adheres, the
しかし、このような交換作業または除去作業に費やされる時間、費用は膨大である。また、溶融物を除去しても、基体２０１または支持台２０２の平坦性が完全に回復するとは限らない。特に、溶融物が結晶化すると、基体２０１または接触子部２０３から完全に除去させることは難しい。
However, the time and cost spent for such replacement work or removal work are enormous. Further, even if the melt is removed, the flatness of the
以上のような理由から、微量の溶融物が付着した状態でも、支持台２０２、基体２０１及び接触子部２０３の全交換を要される場合もある。
このように、上述した従前の素子試験では、半導体装置の高生産または低コスト化を実現することができないという問題があった。
For the reasons described above, there are cases where it is necessary to completely replace the
As described above, the conventional element test described above has a problem that high production or low cost of the semiconductor device cannot be realized.
本発明は、上記の問題を解決するものであり、半導体装置の高生産または低コスト化を図ることのできる素子試験装置及び素子試験方法を提供することを目的とする。 An object of the present invention is to solve the above-described problems, and to provide an element test apparatus and an element test method that can achieve high production or cost reduction of a semiconductor device.
上記課題を解決するために、本発明の一態様では、支持台と、前記支持台上に載置され、前記半導体素子の第１の主電極に接触する第１の金属箔と、前記半導体素子の第２の主電極上に配置する第２の金属箔と、前記第２の主電極上に配置した前記第２の金属箔に接触する、少なくとも一つの第１の接触子と、前記半導体素子の制御用電極に接触する、少なくとも一つの第２の接触子と、を有することを特徴とする素子試験装置が提供される。 In order to solve the above-described problem, in one embodiment of the present invention, a support base, a first metal foil placed on the support base and in contact with a first main electrode of the semiconductor element, and the semiconductor element A second metal foil disposed on the second main electrode, at least one first contact contacting the second metal foil disposed on the second main electrode, and the semiconductor element There is provided an element testing apparatus comprising: at least one second contact that contacts the control electrode.
また、本発明の別の一態様では、支持台と、前記支持台上に配置され、前記半導体素子の第１の主電極に接触させる第１の金属箔を選択的に形成した第１の樹脂フィルムと、前記第１の樹脂フィルムに対向するように配置され、前記半導体素子の第２の主電極に接触させる第２の金属箔を選択的に形成した第２の樹脂フィルムと、前記第２の金属箔に接触する、少なくとも一つの第１の接触子と、前記半導体素子の制御用電極に接触する、少なくとも一つの第２の接触子と、を有することを特徴とする素子試験装置が提供される。 Moreover, in another one aspect | mode of this invention, the 1st resin which selectively formed the 1st metal foil which is arrange | positioned on the support stand and the said support stand, and contacts the 1st main electrode of the said semiconductor element. A second resin film that is disposed so as to face the first resin film and that selectively forms a second metal foil that is in contact with the second main electrode of the semiconductor element; and the second resin film. There is provided an element testing apparatus comprising: at least one first contact that contacts the metal foil; and at least one second contact that contacts the control electrode of the semiconductor element. Is done.
また、本発明の更に別の一態様では、支持台上に、第１の金属箔を載置するステップと、前記第１の金属箔上に、半導体素子の第１の電極が接触するように、前記半導体素子を載置するステップと、前記半導体素子の第２の電極上に、第２の金属箔を載置するステップと、前記第２の金属箔に、少なくとも一つの第１の接触子を接触し、前記半導体素子の制御用電極に、少なくとも一つの第２の接触子を接触するステップと、を有することを特徴とする素子試験方法が提供される。 Moreover, in another one aspect | mode of this invention, the 1st electrode of a semiconductor element contacts the step which mounts 1st metal foil on a support stand, and said 1st metal foil. Placing the semiconductor element; placing a second metal foil on the second electrode of the semiconductor element; and at least one first contact on the second metal foil. And contacting at least one second contact with the control electrode of the semiconductor element. An element testing method is provided.
また、本発明の更に別の一態様では、支持台上に、第１の樹脂フィルムに選択的に形成された第１の金属箔を配置するステップと、前記第１の金属箔上に、前記半導体素子の第１の主電極が接触するように、前記半導体素子を載置するステップと、前記半導体素子の第２の主電極上に、第２の樹脂フィルムに選択的に形成された第２の金属箔を位置させるステップと、前記第２の主電極を前記第２の金属箔を介して少なくとも一つの第１の接触子により押圧すると共に、制御用電極と少なくとも一つの第２の接触子とを接触するステップと、を有することを特徴とする素子試験方法が提供される。 Moreover, in another one aspect | mode of this invention, the step which arrange | positions the 1st metal foil selectively formed in the 1st resin film on a support stand, On the said 1st metal foil, A step of placing the semiconductor element so that the first main electrode of the semiconductor element is in contact with the second main electrode of the semiconductor element; and a second resin film selectively formed on the second resin film. Positioning the metal foil, pressing the second main electrode through the second metal foil with at least one first contact, and controlling the electrode and at least one second contact And a step of contacting the device. A device testing method is provided.
本発明によれば、半導体装置の高生産または低コスト化を図ることのできる素子試験装置及び素子試験方法が実現する。 ADVANTAGE OF THE INVENTION According to this invention, the element test apparatus and element test method which can achieve high production or cost reduction of a semiconductor device are implement | achieved.
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
＜第１の実施の形態＞
図１は第１の実施の形態の素子試験装置を説明するための要部斜視図である。この図には、被検体である半導体素子２０が併せて図示されている。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
<First Embodiment>
FIG. 1 is a perspective view of an essential part for explaining the element testing apparatus according to the first embodiment. In this figure, the
素子試験装置１は、セラミックまたは樹脂で構成された基体１０と、基体１０上に固定された支持台１１と、支持台１１上に配置された金属箔２１ｃと、半導体素子２０上面に配置された金属箔２１ｇ，２１ｅと、接触子部３０を含む構成としている。
The
支持台１１上は、銅（Ｃｕ）を主たる成分とする材質で構成され、その上面が平坦性よく研磨されている。また、支持台１１上には、金属箔２１ｃを介して、半導体素子２０が載置されている。
The
ここで、半導体素子２０は、例えば、図１３に例示する縦型のＩＧＢＴ素子１００であり、その上面側に、制御用電極であるゲート電極と、主電極であるエミッタ電極とを配置している。
Here, the
また、半導体素子２０の上面側とは反対の主面、即ち裏面側に於いては、他の主電極であるコレクタ電極が配置されている。
そして、半導体素子２０のゲート電極上には、金属箔２１ｇが配置され、エミッタ電極上には、金属箔２１ｅが配置されている。
On the main surface opposite to the upper surface side of the
A
即ち、素子試験装置１では、被検体としてＩＧＢＴ素子を用いた場合、半導体素子２０の上面側においては、金属箔２１ｇがゲート電極と面接触し、金属箔２１ｅがエミッタ電極と面接触する構造をなしている。また、半導体素子２０の裏面側においては、金属箔２１ｃがコレクタ電極と面接触する構造をなしている。
That is, in the
尚、ここで用いた半導体素子２０は、縦型のＩＧＢＴ素子に限ることはない。縦型のパワーデバイスであれば適用が可能であり、例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）またはダイオードであってもよい。ただし、ダイオードの場合は、ゲート電極２０とこれに対応する部分がないものとなる。
The
また、素子試験装置１にあっては、半導体素子２０の上方に、金属箔２１ｇ、金属箔２１ｅと電気的な接触を図る接触子部３０が配置されている。
ここで、接触子部３０は、棒状の接触子（コンタクトピン）を複数本、配置した構造をなしている。このような接触子部３０を、矢印の方向に降下させ、接触子部３０の中、少なくとも１本の接触子（例えば、接触子３０ｇ）を、金属箔２１ｇ上面に接触させる。また、接触子３０ｇ以外の接触子は、金属箔２１ｅ上面に接触させる。
In the
Here, the
尚、素子試験装置１には、接触子部３０を半導体素子２０の主面に押し付ける加重機構（図示しない）が備えられている。従って、接触子部３０を構成する接触子の夫々の先端を金属箔２１ｇ，２１ｅに抗するように接触させることができる。
The
そして、接触子部３０を金属箔２１ｇ，２１ｅに接触させた後においては、支持台１１と金属箔２１ｅとの間に、対応する接触子を通じて所定の電圧を印加する。また、金属箔２１ｇには、対応する接触子を通じて所定の電圧信号を印加する。
And after making the
このような素子試験装置１を用いて、半導体素子２０の素子試験が遂行される。
次に、上述した素子試験装置１の構成を、より深く理解するために、素子試験装置１の断面模式図を用いて、その構造を詳細に説明する。
An element test of the
Next, in order to better understand the configuration of the
尚、以下に例示する全ての図面においては、同一の部材に同一の符号を付し、一度説明した部材についての詳細な説明は省略する。
図２は第１の実施の形態の素子試験装置を説明するための要部断面模式図である。この図では、接触子部３０を構成する各接触子の先端を金属箔２１ｇ，２１ｅに接触させた状態が示されている。
In all the drawings illustrated below, the same members are denoted by the same reference numerals, and detailed descriptions of the members once described are omitted.
FIG. 2 is a schematic cross-sectional view of an essential part for explaining the element testing apparatus according to the first embodiment. In this figure, the state which made the front-end | tip of each contactor which comprises the
図示するように、素子試験装置１にあっては、基体１０上に、支持台１１を設置・固定している。支持台１１上には、半導体素子２０の下面（コレクタ電極２０ｃ側）の面積より大きい上面を有する金属箔２１ｃを配置している。
As shown in the figure, in the
また、金属箔２１ｃ上には、被検体である半導体素子２０を載置している。これにより、半導体素子２０のコレクタ電極２０ｃと支持台１１とが、金属箔２１ｃを介し導通する。
In addition, the
また、素子試験装置１にあっては、半導体素子２０の上面側に配設したゲート電極２０ｇ上に、金属箔２１ｇを配置している。また、半導体素子２０の上面側に配設したエミッタ電極２０ｅ上に金属箔２１ｅを配置している。
In the
尚、金属箔２１ｇ，２１ｅ，２１ｃは、例えば、銅（Ｃｕ）を主たる成分とする材質により構成され、その厚みは、１０〜１００μｍである。従って、金属箔２１ｇ，２１ｅ，２１ｃの主面は容易に変形する。特にその厚みが薄くなるほど、フレキシブル性が向上する。 The metal foils 21g, 21e, and 21c are made of, for example, a material mainly composed of copper (Cu), and the thickness thereof is 10 to 100 μm. Therefore, the main surfaces of the metal foils 21g, 21e, and 21c are easily deformed. In particular, as the thickness is reduced, the flexibility is improved.
また、金属箔２１ｇの下面の幅（面積）は、ゲート電極２０ｇの上面の幅（面積）と等しいか若干小さい構造をなしている。また、金属箔２１ｅの下面の幅（面積）は、エミッタ電極２０ｅの上面の幅（面積）と等しいか若干小さい構造をなしている。これは、チップサイズの制約などからゲート電極２０ｇとエミッタ電極２０ｅとの間の距離を、最低限必要な絶縁距離より十分大きくとることができない場合があり、電極サイズより大きな金属箔を用いると、最低限必要な絶縁距離を確保できないからである。
Further, the width (area) of the lower surface of the
そして、素子試験装置１には、接触子部３０を構成する各々の接触子の先端を、半導体素子２０の主面に押し付ける加重機構が備えられている（図示しない）。
このような加重機構による加重手段が実行されると、例えば、接触子部３０中の接触子３０ｇは、金属箔２１ｇを介してゲート電極２０ｇを押し付ける。また、接触子３０ｅは、金属箔２１ｅを介してエミッタ電極２０ｅを押し付ける。
The
When the weighting means by such a weighting mechanism is executed, for example, the
ここで、接触子３０ｅは、金属箔２１ｅの上面に略垂直となるように配置されている。また、接触子３０ｅ同士は、互いに等間隔で配置している。
従って、金属箔２１ｅの上面においては、その全面に渡り、接触子３０ｅが均等の間隔で接触している。また、夫々の接触子３０ｅは、金属箔２１ｅを介し、エミッタ電極２０ｅを均等の荷重で押し付ける。
Here, the
Therefore, on the upper surface of the
これにより、金属箔２１ｅの下面とエミッタ電極２０ｅの上面とが隙間なく接触することになる。また、金属箔２１ｅの上面においては、等間隔で配置された接触子３０ｅの先端が均等の荷重で接触している。
As a result, the lower surface of the
また、上述した支持台１１は、平坦性よく研磨されている。従って、上記の加重手段が実行されると、金属箔２１ｃの下面と支持台１１の上面とが隙間なく密着することになる。また、金属箔２１ｃの上面とコレクタ電極２０ｃの下面とが隙間なく密着することになる。
Moreover, the
このように、第１の実施の形態では、半導体素子２０のエミッタ電極２０ｅに直接的に接触子３０ｅを接触させるのではなく、エミッタ電極２０ｅに隙間なく密着させた金属箔２１ｅを介し、接触子３０ｅをエミッタ電極２０ｅに接触させている。
As described above, in the first embodiment, the
従って、接触子３０ｇから、ゲート信号をゲート電極２０ｇに入力し、エミッタ−コレクタ電極間を通電状態にしても、半導体素子２０の主電極の特定領域に電流集中が生じることがない。即ち、主電極間に通電する電流が金属箔２１ｅにおいて分散される。
Therefore, even if a gate signal is input from the
その結果、素子試験中には、半導体素子２０内部に並列に配置された各セルに、均等に電流が通電する。従って、半導体素子２０の電気的特性試験を安定して実施することができる。
As a result, during the element test, current is evenly applied to the cells arranged in parallel inside the
次に、素子試験装置１を用いた具体的な素子試験方法をより詳細に説明する。
先ず、図１に示すように、支持台１１上に、ハンドラ（図示しない）によって金属箔２１ｃを載置する。
Next, a specific element test method using the
First, as shown in FIG. 1, the
次に、金属箔２１ｃ上に、ハンドラによって半導体素子２０を載置する。これにより、半導体素子２０の下面が金属箔２１ｃに接触する。また、半導体素子２０のゲート電極と、エミッタ電極の夫々の上にハンドラによって金属箔２１ｇ，２１ｅを載置する。
Next, the
この段階で、半導体素子２０のコレクタ電極２０ｃと支持台１１とが金属箔２１ｃを介して導通する。また、半導体素子２０のゲート電極と金属箔２１ｇとが導通する。更に、半導体素子２０のエミッタ電極と金属箔２１ｅとが導通する。
At this stage, the
そして、半導体素子２０の上方にて、接触子部３０の位置あわせを行い、接触子部３０の先端を金属箔２１ｇ及び金属箔２１ｅに対向させる。
次に、図２に示すように、接触子部３０を、金属箔２１ｇ及び金属箔２１ｅに向かい降下させ、接触子部３０の先端を金属箔２１ｇ，２１ｅに接触させる。そして、接触子部３０に備えられた加重機構（図示しない）を用いて、接触子部３０の先端により金属箔２１ｇ，２１ｅを上方から押圧・加重する。
Then, the
Next, as shown in FIG. 2, the
このような接触子部３０による押し付けにより、半導体素子２０のゲート電極２０ｇと金属箔２１ｇ、半導体素子２０のエミッタ電極２０ｅと金属箔２１ｅとが隙間なく密着する。また、半導体素子２０の下部においては、金属箔２１ｃとコレクタ電極２０ｃとが隙間なく密着する。
By such pressing by the
そして、金属箔２１ｅと支持台１１間に、素子試験装置１に外付けしたテスタ（図示しない）により所定の電圧（数キロボルト以下）を印加する。更に、金属箔２１ｇと金属箔２１ｅ間に、ゲート信号（例えば、Pulse Width Modulation，PWM）を印加する。
A predetermined voltage (several kilovolts or less) is applied between the
ここで、図示しないテスタからは、接触子部３０、支持台１１と導通するためのリード線が複数延出されている。また、各リード線が接触子３０ｇ，３０ｅ、支持台１１に電気的に接続され、素子試験回路を構成している。
Here, from a tester (not shown), a plurality of lead wires are connected to communicate with the
このような手順にて、半導体素子２０の素子試験を遂行する。
そして、仮に、被検体である半導体素子２０が不良品であり、素子試験中において、半導体素子２０が破損した場合は、接触子部３０を上方に移動させ、次に説明する手順にて部材の交換をする。
The device test of the
If the
尚、半導体素子２０の破損とは、例えば、主電極間の短絡等を起因とする破損が該当する。このような破損が発生すると、例えば、半導体素子２０の主電極に溶融物が形成したり、或いは、微小な破壊片が主電極から発生したりする。
The damage to the
従前の素子試験方法では、このような破損、微小な破壊片が発生する毎に、素子試験を中断し、接触子部３０、支持台１１等の研磨、洗浄等を要していた。
然るに、本実施の形態の素子試験方法では、以下に説明するように簡便な作業を行い、素子試験を継続させることができる。
In the conventional element testing method, each time such a breakage or minute broken piece is generated, the element test is interrupted, and polishing, cleaning, and the like of the
However, in the element testing method of the present embodiment, a simple operation can be performed and the element test can be continued as described below.
例えば、エミッタ電極２０ｅ側の破損が著しい場合には、ハンドラにより、エミッタ電極２０ｅに密着していた金属箔２１ｅ及び破損した半導体素子２０を支持台１１上から取り除き、金属箔２１ｅと同形態の別の金属箔、新規の半導体素子を準備する。
For example, when the damage on the
次に、ハンドラにて新規の半導体素子を金属箔２１ｃ上に載置する。
続いて、新規の半導体素子のエミッタ電極上に、金属箔２１ｅと同形態の別の金属箔をハンドラにて載置し、上記と同様の手段にて、当該半導体素子についての素子試験を再開する。
Next, a new semiconductor element is placed on the
Subsequently, another metal foil having the same form as the
また、コレクタ電極２０ｃ側の破損が著しい場合は、破損した半導体素子２０及びコレクタ電極２０ｃに密着していた金属箔２１ｃを、ハンドラにより支持台１１上から取り除く。そして、金属箔２１ｃと同形態の別の金属箔を準備する。
When the
次に、支持台１１上に、当該別の金属箔を載置する。続いて、新規の半導体素子を用意し、ハンドラにて新規の半導体素子を当該別の金属箔上に載置する。
そして、上記と同様の手段にて、当該半導体素子についての素子試験を再開する。
Next, the other metal foil is placed on the
And the element test about the said semiconductor element is restarted by the means similar to the above.
また、半導体素子２０のエミッタ電極２０ｅ側及びコレクタ電極２０ｃ側の破損が共に著しい場合は、金属箔２１ｅ，２１ｃを共に交換し、上記と同様の手段にて、新規の半導体素子の素子試験を再開する。
Further, when both the
尚、図１及び図２には、ゲート電極２０ｇ上に、金属箔２１ｇを配置する構成を例示したが、金属箔２１ｇは取り除いた状態で素子試験を遂行してもよい。即ち、接触子３０ｇをゲート電極２０ｇに直接、接触させて、素子試験を遂行してもよい。
1 and 2 exemplify the configuration in which the
このように、素子試験装置１は、支持台１１と、支持台１１上に載置され、半導体素子２０のコレクタ電極２０ｃに接触する金属箔２１ｃと、半導体素子２０のエミッタ電極２０ｅ上に配置する金属箔２１ｅと、金属箔２１ｅに接触する、少なくとも一つの接触子３０ｅと、半導体素子２０のゲート電極２０ｇに接触する、少なくとも一つの接触子３０ｇと、を有している。
As described above, the
尚、ゲート電極２０ｇ上に金属箔２１ｇを配置し、金属箔２１ｇに接触子３０ｇを接触させてもよい。
また、素子試験装置１は、金属箔２１ｃと金属箔２１ｅ間に所定の電圧を印加し、金属箔２１ｅとゲート電極２０ｇ間に、別の所定の電圧を印加する電圧印加手段を備えている。また、当該別の電圧は、金属箔２１ｅと金属箔２１ｇ間に、印加してもよい。
Alternatively, the
In addition, the
そして、素子試験装置１を用いた素子試験方法は、支持台１１上に、金属箔２１ｃを載置し、金属箔２１ｃ上に、半導体素子２０のコレクタ電極２０ｃが接触するように、半導体素子２０を載置する。
Then, in the element testing method using the
続いて、半導体素子２０のエミッタ電極２０ｅ上に、金属箔２１ｅを載置し、金属箔２１ｅに、少なくとも一つの接触子３０ｅを接触し、半導体素子２０のゲート電極２０ｇに、少なくとも一つの接触子３０ｇを接触する。
Subsequently, a
そして、金属箔２１ｃと金属箔２１ｅ間に所定の電圧を印加し、金属箔２１ｅとゲート電極２０ｇ間に、別の所定の電圧を印加して素子試験を実施する。
また、当該別の所定の電圧は、ゲート電極２０ｇ上に、金属箔２１ｇを載置し、金属箔２１ｇに、少なくとも一つの接触子３０ｇを接触させ、金属箔２１ｅと金属箔２１ｇ間に印加してもよい。
Then, a predetermined voltage is applied between the
The other predetermined voltage is applied between the
＜第２の実施の形態＞
図３は第２の実施の形態の素子試験装置を説明するための要部斜視図である。この図には、被検体である半導体素子２０が併せて図示されている。
<Second Embodiment>
FIG. 3 is a perspective view of an essential part for explaining an element testing apparatus according to the second embodiment. In this figure, the
素子試験装置２は、基体１０と、基体１０上に固定された支持台１１と、支持台１１上に配置された金属箔２１ｃと、半導体素子２０上面に配置された金属箔２１ｇ，２１ｅと、接触子部３０と、接触子部３０に備えられた加重機構４０と、加重機構４０下に備えられた弾性体４１と、を含む構成としている。また、この加重機構４０及び弾性体４１は、接触子部３０内において、上下に移動可能な構造としている。
The
そして、素子試験装置２にあっては、このような構造の接触子部３０を、矢印の方向に降下させ、接触子部３０の中、少なくとも１本の接触子（例えば、接触子３０ｇ）を、金属箔２１ｇ上面に接触させる。また、接触子３０ｇ以外の接触子は、金属箔２１ｅ上面に接触させる。
In the
尚、素子試験装置２には、接触子部３０を半導体素子２０の主面に押し付けることのできる別の加重機構（図示しない）が備えられている。従って、接触子部３０を構成する接触子の夫々の先端を金属箔２１ｇ，２１ｅに抗するように接触させることができる。
The
そして、接触子部３０を金属箔２１ｇ，２１ｅに接触させた後においては、支持台１１と金属箔２１ｅとの間に、対応する接触子を通じて所定の電圧を印加する。また、金属箔２１ｇには、対応する接触子を通じて所定の電圧信号を印加する。
And after making the
このような素子試験装置２を用いて、半導体素子２０の素子試験が遂行される。
次に、上述した素子試験装置２の構成を、より深く理解するために、素子試験装置２の断面模式図を用いて、その構造を詳細に説明する。
An element test of the
Next, in order to better understand the configuration of the
図４は第２の実施の形態の素子試験装置を説明するための要部断面模式図である。この図では、接触子部３０を構成する各接触子の先端を金属箔２１ｇ，２１ｅに接触させた状態が示されている。また、加重機構４０及び弾性体４１を、接触子部３０内において下方に移動させ、弾性体４１の主面を金属箔２１ｇ，２１ｅに接触させた状態が示されている。
FIG. 4 is a schematic cross-sectional view of an essential part for explaining an element testing apparatus according to the second embodiment. In this figure, the state which made the front-end | tip of each contactor which comprises the
図示するように、素子試験装置２にあっては、基体１０上に、支持台１１を設置・固定している。支持台１１上には、半導体素子２０の下面（コレクタ電極２０ｃ側）の面積より大きい上面を有する金属箔２１ｃを配置している。
As shown in the figure, in the
また、金属箔２１ｃ上には、被検体である半導体素子２０を載置している。これにより、半導体素子２０のコレクタ電極２０ｃと支持台１１とが、金属箔２１ｃを介し導通する。
In addition, the
また、素子試験装置２にあっては、半導体素子２０の上面側に配設したゲート電極２０ｇ上に、金属箔２１ｇを配置している。また、半導体素子２０の上面側に配設したエミッタ電極２０ｅ上に金属箔２１ｅを配置している。
In the
尚、金属箔２１ｇ，２１ｅ，２１ｃは、例えば、銅（Ｃｕ）を主たる成分とする材質により構成され、その厚みは、１０〜１００μｍである。従って、金属箔２１ｇ，２１ｅ，２１ｃの主面は容易に変形する。特にその厚みが薄くなるほど、フレキシブル性が向上する。 The metal foils 21g, 21e, and 21c are made of, for example, a material mainly composed of copper (Cu), and the thickness thereof is 10 to 100 μm. Therefore, the main surfaces of the metal foils 21g, 21e, and 21c are easily deformed. In particular, as the thickness is reduced, the flexibility is improved.
また、金属箔２１ｇの下面の幅（面積）は、ゲート電極２０ｇの上面の幅（面積）と等しいか若干小さい構造をなしている。また、金属箔２１ｅの下面の幅（面積）は、エミッタ電極２０ｅの上面の幅（面積）と等しいか若干小さい構造をなしている。
Further, the width (area) of the lower surface of the
そして、素子試験装置２には、接触子部３０を構成する各々の接触子の先端を、半導体素子２０の主面に押し付ける加重機構が備えられている（図示しない）。
このような加重機構による加重手段が実行されると、例えば、接触子部３０中の接触子３０ｇは、金属箔２１ｇを介してゲート電極２０ｇを押し付ける。また、接触子３０ｅは、金属箔２１ｅを介してエミッタ電極２０ｅを押し付ける。
The
When the weighting means by such a weighting mechanism is executed, for example, the
ここで、接触子３０ｅは、金属箔２１ｅの上面に略垂直となるように配置されている。また、接触子３０ｅ同士は、互いに等間隔で配置している。
従って、金属箔２１ｅの上面においては、その全面に渡り、接触子３０ｅが均等の間隔で接触している。また、夫々の接触子３０ｅは、金属箔２１ｅを介し、エミッタ電極２０ｅを均等の荷重で押し付ける。
Here, the
Therefore, on the upper surface of the
また、素子試験装置２にあっては、例えば、シリコンゴムを主たる成分とする弾性体４１の内部と、当該弾性体４１に荷重を与える別の加重機構４０の内部に、接触子３０ｇ，３０ｅを貫入させた構造をなしている。
In the
このような弾性体４１及び加重機構４０は、接触子部３０内において、上下に移動可能な構造をなしている。そして、弾性体４１の下面を金属箔２１ｇ，２１ｅに接触させ、加重機構４０により、弾性体４１に荷重を与えることが可能である。
Such an
このような荷重が金属箔２１ｅに与えられると、金属箔２１ｅの下面とエミッタ電極２０ｅの上面とが、より隙間なく接触することになる。また、等間隔で配置された接触子３０ｅの先端が金属箔２１ｅを均等の荷重で押し付けることになる。
When such a load is applied to the
また、上述した支持台１１は、平坦性よく研磨されている。従って、上記の加重手段が実行されると、金属箔２１ｃの下面と支持台１１の上面とが隙間なく密着することになる。また、金属箔２１ｃの上面とコレクタ電極２０ｃの下面とが隙間なく密着することになる。
Moreover, the
このように、第２の実施の形態では、半導体素子２０のエミッタ電極２０ｅに直接的に接触子３０ｅを接触させるのではなく、エミッタ電極２０ｅに、より隙間なく密着させた金属箔２１ｅを介し、接触子３０ｅをエミッタ電極２０ｅに接触させている。
As described above, in the second embodiment, the
従って、接触子３０ｇから、ゲート信号をゲート電極２０ｇに入力し、エミッタ−コレクタ電極間を通電状態にしても、半導体素子２０の主電極の特定領域に電流集中が生じることがない。即ち、主電極間に通電する電流が金属箔２１ｅにおいて分散される。
Therefore, even if a gate signal is input from the
その結果、素子試験中には、半導体素子２０内部に並列に配置された各セルに、均等に電流が通電する。従って、半導体素子２０の電気的特性試験を安定して実施することができる。
As a result, during the element test, current is evenly applied to the cells arranged in parallel inside the
次に、素子試験装置２を用いた具体的な素子試験方法をより詳細に説明する。
先ず、図３に示すように、支持台１１上に、ハンドラ（図示しない）によって金属箔２１ｃを載置する。
Next, a specific element test method using the
First, as shown in FIG. 3, the
次に、金属箔２１ｃ上に、ハンドラによって半導体素子２０を載置する。これにより、半導体素子２０の下面側が金属箔２１ｃに接触する。また、半導体素子２０のゲート電極と、エミッタ電極の夫々の上にハンドラによって金属箔２１ｇ，２１ｅを載置する。
Next, the
この段階で、半導体素子２０のコレクタ電極２０ｃと支持台１１とが金属箔２１ｃを介して導通する。また、半導体素子２０のゲート電極と金属箔２１ｇとが導通する。更に、半導体素子２０のエミッタ電極と金属箔２１ｅとが導通する。
At this stage, the
そして、半導体素子２０の上方にて、接触子部３０の位置あわせを行い、接触子部３０の先端を金属箔２１ｇ及び金属箔２１ｅに対向させる。
次に、図４に示すように、接触子部３０を、金属箔２１ｇ及び金属箔２１ｅに向かい降下させ、接触子部３０の先端を金属箔２１ｇ，２１ｅに接触させる。そして、接触子部３０に備えられた加重機構（図示しない）を用いて、接触子部３０の先端により金属箔２１ｇ，２１ｅを上方から押圧・加重する。
Then, the
Next, as shown in FIG. 4, the
このような接触子部３０による押し付けにより、半導体素子２０のゲート電極２０ｇと金属箔２１ｇ、半導体素子２０のエミッタ電極２０ｅと金属箔２１ｅとが隙間なく密着する。また、半導体素子２０の下部においては、金属箔２１ｃとコレクタ電極２０ｃとが隙間なく密着する。
By such pressing by the
更に、本実施の形態では、弾性体４１の下面を金属箔２１ｇ，２１ｅに接触させ、加重機構４０により、弾性体４１に荷重を与える。
このような荷重が金属箔２１ｅに与えられると、金属箔２１ｅの下面とエミッタ電極２０ｅの上面とが、より隙間なく接触することになる。また、金属箔２１ｃの上面とコレクタ電極２０ｃとが隙間なく密着することになる。また、等間隔で配置された接触子３０ｅの先端が金属箔２１ｅを均等の荷重で押し付ける。
Further, in the present embodiment, the lower surface of the
When such a load is applied to the
そして、金属箔２１ｅと支持台１１間に、素子試験装置２に外付けしたテスタ（図示しない）により所定の電圧（数キロボルト以下）を印加する。更に、金属箔２１ｇと金属箔２１ｅ間に、ゲート信号（例えば、Pulse Width Modulation，PWM）を印加する。
Then, a predetermined voltage (several kilovolts or less) is applied between the
ここで、図示しないテスタからは、接触子部３０、支持台１１と導通するためのリード線が複数延出されている。また、各リード線が接触子３０ｇ，３０ｅ、支持台１１に電気的に接続され、素子試験回路を構成している。
Here, from a tester (not shown), a plurality of lead wires are connected to communicate with the
このような手順にて、半導体素子２０の素子試験を遂行する。
そして、仮に、被検体である半導体素子２０が不良品であり、素子試験中において、半導体素子２０が破損した場合は、接触子部３０、加重機構４０及び弾性体４１を上方に移動させ、次に説明する手順にて部材の交換をする。
The device test of the
If the
例えば、エミッタ電極２０ｅ側の破損が著しい場合には、ハンドラにより、エミッタ電極２０ｅに密着していた金属箔２１ｅ及び破損した半導体素子２０を支持台１１上から取り除き、金属箔２１ｅと同形態の別の金属箔、新規の半導体素子を準備する。
For example, when the damage on the
次に、ハンドラにて新規の半導体素子を金属箔２１ｃ上に載置する。
続いて、新規の半導体素子のエミッタ電極上に、金属箔２１ｅと同形態の別の金属箔をハンドラにて載置し、上記と同様の手段にて、当該半導体素子についての素子試験を再開する。
Next, a new semiconductor element is placed on the
Subsequently, another metal foil having the same form as the
また、コレクタ電極２０ｃ側の破損が著しい場合は、破損した半導体素子２０及びコレクタ電極２０ｃに密着していた金属箔２１ｃを、ハンドラにより支持台１１上から取り除く。そして、金属箔２１ｃと同形態の別の金属箔を準備する。
When the
次に、支持台１１上に、当該別の金属箔を載置する。続いて、新規の半導体素子を用意し、ハンドラにて新規の半導体素子を当該別の金属箔上に載置する。
そして、上記と同様の手段にて、当該半導体素子についての素子試験を再開する。
Next, the other metal foil is placed on the
And the element test about the said semiconductor element is restarted by the means similar to the above.
また、半導体素子２０のエミッタ電極２０ｅ側及びコレクタ電極２０ｃ側の破損が共に著しい場合は、金属箔２１ｅ，２１ｃを共に交換し、上記と同様の手段にて、新規の半導体素子の素子試験を再開する。
Further, when both the
尚、図３及び図４には、ゲート電極２０ｇ上に、金属箔２１ｇを配置する構成を例示したが、金属箔２１ｇを取り除いた状態で素子試験を実施してもよい。即ち、接触子３０ｇをゲート電極２０ｇに直接、接触させて、素子試験を遂行してもよい。
3 and 4 exemplify the configuration in which the
このように、素子試験装置２は、支持台１１と、支持台１１上に載置され、半導体素子２０のコレクタ電極２０ｃに接触する金属箔２１ｃと、半導体素子２０のエミッタ電極２０ｅ上に配置する金属箔２１ｅと、金属箔２１ｅに接触する、少なくとも一つの接触子３０ｅと、半導体素子２０のゲート電極２０ｇに接触する、少なくとも一つの接触子３０ｇと、を有している。
As described above, the
尚、ゲート電極２０ｇ上に金属箔２１ｇを配置し、金属箔２１ｇに接触子３０ｇを接触させてもよい。
また、素子試験装置２は、金属箔２１ｅまたは金属箔２１ｇを、弾性体４１を介して加重する加重手段を備えている。
Alternatively, the
In addition, the
また、素子試験装置２は、金属箔２１ｃと金属箔２１ｅ間に所定の電圧を印加し、金属箔２１ｅとゲート電極２０ｇ間に、別の所定の電圧を印加する電圧印加手段を備えている。また、当該別の電圧は、金属箔２１ｅと金属箔２１ｇ間に、印加してもよい。
The
そして、素子試験装置２を用いた素子試験方法は、支持台１１上に、金属箔２１ｃを載置し、金属箔２１ｃ上に、半導体素子２０のコレクタ電極２０ｃが接触するように、半導体素子２０を載置する。
In the element testing method using the
続いて、半導体素子２０のエミッタ電極２０ｅ上に、金属箔２１ｅを載置し、金属箔２１ｅに、少なくとも一つの接触子３０ｅを接触し、半導体素子２０のゲート電極２０ｇに、少なくとも一つの接触子３０ｇを接触する。
Subsequently, a
そして、金属箔２１ｃと金属箔２１ｅ間に所定の電圧を印加し、金属箔２１ｅとゲート電極２０ｇ間に、別の所定の電圧を印加して素子試験を実施する。
また、当該別の所定の電圧は、ゲート電極２０ｇ上に、金属箔２１ｇを載置し、金属箔２１ｇに、少なくとも一つの接触子３０ｇを接触させ、金属箔２１ｅと金属箔２１ｇ間に印加してもよい。
Then, a predetermined voltage is applied between the
The other predetermined voltage is applied between the
尚、本実施の形態に係る素子試験方法では、金属箔２１ｅまたは金属箔２１ｇを、弾性体４１を介して加重しながら実施する。
＜第３の実施の形態＞
図５は第３の実施の形態の素子試験装置を説明するための要部斜視図である。この図では、被検体である半導体素子は図示されていない。
In the element testing method according to the present embodiment, the
<Third Embodiment>
FIG. 5 is a perspective view of an essential part for explaining an element testing apparatus according to the third embodiment. In this figure, the semiconductor element which is the subject is not shown.
素子試験装置３は、基体１０と、基体１０上に固定された支持台１１（図５では不図示）と、接触子部３０と、接触子部３０に備えられた加重機構４０と、加重機構４０下に備えられた弾性体４１と、を含む構成としている。また、素子試験装置３には、接触子部３０と支持台１１との間に、帯状の樹脂フィルム５０，５１が対向するように配置されている。そして、加重機構４０及び弾性体４１は、接触子部３０内において、上下に移動可能な構造としている。
The
また、素子試験装置３にあっては、樹脂フィルム５０の下面側に、被検体である半導体素子の主電極（エミッタ電極）と導通させるための金属箔５０ｅと、半導体素子の制御用電極（ゲート電極）と導通させるための金属箔５０ｇとが、夫々複数個、選択的に配置されている。また、このような金属箔５０ｇ，５０ｅの組は、樹脂フィルム５０の長手方向に周期的に配置されている。
Further, in the
一方、樹脂フィルム５０と対向する樹脂フィルム５１の上面側には、被検体である半導体素子の主電極（コレクタ電極）と導通させるための金属箔５１ｃが複数個、選択的に配置されている。そして、金属箔５１ｃは、樹脂フィルム５１の片端にまで延在している。また、金属箔５１ｃは、樹脂フィルム５１の長手方向に周期的に配置されている。
On the other hand, on the upper surface side of the
即ち、図５に示す素子試験装置３にあっては、金属箔５０ｇ，５０ｅと金属箔５１ｃとが互いに対向する構造をなしている。
そして、これらの樹脂フィルム５０，５１においては、その両端において、貫通孔５０ｈ，５１ｈを設け、当該貫通孔５０ｈ，５１ｈに歯車等の回転部材（図示しない）を係合させることにより、樹脂フィルム５０，５１をその長手方向（図の矢印Ｂの方向）に順次送り出すことができる。
That is, the
And in these
尚、対向する樹脂フィルム５０，５１同士は、その短手方向において、樹脂フィルム５０，５１の夫々の主面が若干、ずれた配置を構成してもよい。このような配置の場合、貫通孔５１ｈ付近に位置する金属箔５１ｃは、素子試験装置３の上方へ向かい露出している状態にある。
In addition, the
また、素子試験装置３にあっては、金属箔５０ｇ，５０ｅを配置させた部分の樹脂フィルム５０に、少なくとも一つの貫通孔５０ｅｈ，５０ｇｈを設け、樹脂フィルム５０の上面側に、金属箔５０ｇ，５０ｅの主面の一部を接触子部３０に向けて露出させている。そして、貫通孔５０ｅｈ，５０ｇｈのピッチは、接触子部３０の夫々の接触子のピッチに対応している。
In the
これにより、接触子部３０を基体１０に向かい降下させると、接触子の先端が貫通孔５０ｅｈ，５０ｇｈ内に挿入し、金属箔５０ｅまたは金属箔５０ｇに接触させることができる。
Thereby, when the
例えば、接触子部３０を、矢印Ａの方向に降下させ、接触子部３０の中、少なくとも１本の接触子（例えば、接触子３０ｇ）を、金属箔５０ｇに接触させる。また、接触子３０ｇ以外の接触子は、金属箔５０ｅに接触させる。
For example, the
更に、樹脂フィルム５０，５１の両端には、歯車（後述）等を係合させるための貫通孔５０ｈ，５１ｈが配置されている。
尚、素子試験装置３には、接触子部３０を半導体素子２０の主面に押し付けることのできる別の加重機構（図示しない）が備えられている。従って、接触子部３０を構成する接触子の夫々の先端を金属箔５０ｇ，５０ｅに抗するように接触させることができる。
Further, through
The
そして、接触子部３０を金属箔５０ｇ，５０ｅに接触させた後においては、支持台１１と金属箔５０ｅとの間に、対応する接触子を通じて所定の電圧を印加する。また、金属箔５０ｇには、対応する接触子を通じて所定の電圧信号を印加する。
And after making the
このような素子試験装置３を用いて、被検体である半導体素子２０の素子試験が遂行される。
次に、上述した素子試験装置３の構成を、より深く理解するために、素子試験装置３の断面模式図を用いて、その構造を詳細に説明する。
Using such an
Next, in order to better understand the configuration of the
図６は第３の実施の形態の素子試験装置を説明するための要部断面模式図である。この図では、接触子部３０を構成する各接触子の先端を貫通孔５０ｇｈ，５０ｅｈ内に挿入させて、金属箔５０ｇ，５０ｅに接触させた状態が示されている。また、加重機構４０及び弾性体４１を、接触子部３０内において下方に移動させ、弾性体４１の主面を樹脂フィルム５０に接触させた状態が示されている。
FIG. 6 is a schematic cross-sectional view of an essential part for explaining an element testing apparatus according to the third embodiment. This figure shows a state in which the tips of the contacts constituting the
図示するように、素子試験装置３にあっては、基体１０上に、支持台１１を設置・固定している。支持台１１上には、樹脂フィルム５１を配置している。また、樹脂フィルム５１上には、半導体素子２０の下面（コレクタ電極２０ｃ側）の面積より大きい上面を有する金属箔５１ｃが形成されている。金属箔５１ｃは、接着部材（図示しない）により、樹脂フィルム５１の上面側に固着されている。
As shown in the figure, in the
また、金属箔５１ｃ上には、被検体である半導体素子２０を載置している。
また、素子試験装置３にあっては、半導体素子２０の上面側に配設したゲート電極２０ｇ上に、金属箔５０ｇを配置している。また、半導体素子２０の上面側に配設したエミッタ電極２０ｅ上に金属箔５０ｅを配置している。金属箔５０ｇ，５０ｅ上には、樹脂フィルム５０を配置している。金属箔５０ｇ，５０ｅは、接着部材（図示しない）により、樹脂フィルム５０の下面側に固着されている。
Further, the
In the
また、金属箔５０ｇの下面の幅（面積）は、ゲート電極２０ｇの上面の幅（面積）と等しいか若干小さい構造をなしている。また、金属箔５０ｅの下面の幅（面積）は、エミッタ電極２０ｅの上面の幅（面積）と等しいか若干小さい構造をなしている。
The width (area) of the lower surface of the
尚、金属箔５０ｇ，５０ｅ，５１ｃは、例えば、銅（Ｃｕ）を主たる成分とする材質により構成され、夫々の厚みは、１０〜１００μｍである。また、樹脂フィルム５０，５１は、ポリイミド樹脂を主たる成分とする樹脂である。また、夫々の厚みは、１０〜１００μｍである。従って、金属箔５０ｇ，５０ｅ，５１ｃを固着した樹脂フィルム５０，５１の主面は容易に変形する。特に、金属箔５０ｇ，５０ｅ，５１ｃまたは樹脂フィルム５０，５１の厚みが薄くなるほど、フレキシブル性が向上する。
The metal foils 50g, 50e, and 51c are made of, for example, a material having copper (Cu) as a main component, and each has a thickness of 10 to 100 μm. Moreover, the
そして、素子試験装置３には、接触子部３０を構成する各々の接触子の先端を、半導体素子２０の主面に押し付ける加重機構が備えられている（図示しない）。
このような加重機構による加重手段が実行されると、例えば、接触子部３０中の接触子３０ｇは、金属箔５０ｇを介してゲート電極２０ｇを押し付ける。また、接触子３０ｅは、金属箔５０ｅを介してエミッタ電極２０ｅを押し付ける。
The
When the weighting means by such a weighting mechanism is executed, for example, the
ここで、接触子３０ｅは、金属箔５０ｅの上面に略垂直となるように配置されている。また、接触子３０ｅ同士は、互いに等間隔で配置している。
従って、金属箔５０ｅの上面においては、その全面に渡り、接触子３０ｅが均等の間隔で接触している。また、夫々の接触子３０ｅは、金属箔５０ｅを介し、エミッタ電極２０ｅを均等の荷重で押し付ける。
Here, the
Therefore, on the upper surface of the
また、素子試験装置３にあっては、例えば、シリコンゴムを主たる成分とする弾性体４１と、当該弾性体４１に荷重を与える別の加重機構４０の内部に、接触子３０ｇ，３０ｅを貫入させた構造をなしている。
In the
このような弾性体４１及び加重機構４０は、接触子部３０内において、上下に移動可能な構造を有する。そして、弾性体４１の下面を樹脂フィルム５０に接触させ、加重機構４０により、弾性体４１に荷重を与えることが可能である。
Such an
そして、加重機構４０による荷重が樹脂フィルム５０に与えられると、樹脂フィルム５０に固着している金属箔５０ｅの下面とエミッタ電極２０ｅの上面とが、より隙間なく接触することになる。また、等間隔で配置された接触子３０ｅの先端が金属箔５０ｅを均等の荷重で押し付けることになる。
When the load by the
また、上述した支持台１１は、平坦性よく研磨されている。従って、上記の加重手段が実行されると、樹脂フィルム５１に固着している金属箔５１ｃの上面とコレクタ電極２０ｃの下面とが隙間なく密着することになる。
Moreover, the
このように、第３の実施の形態では、エミッタ電極２０ｅに、弾性体４１の押し付けによって、より隙間なく密着させた金属箔５０ｅを介し、接触子３０ｅをエミッタ電極２０ｅに接触させている。
As described above, in the third embodiment, the
従って、接触子３０ｇから、ゲート信号をゲート電極２０ｇに入力し、エミッタ−コレクタ電極間を通電状態にしても、半導体素子２０の主電極の特定領域に電流集中が生じることがない。即ち、主電極間に通電する電流が金属箔５０ｅにおいて分散される。
Therefore, even if a gate signal is input from the
その結果、素子試験中には、半導体素子２０内部に並列に配置された各セルに、均等に電流が通電する。従って、半導体素子２０の電気的特性試験を安定して実施することができる。
As a result, during the element test, current is evenly applied to the cells arranged in parallel inside the
次に、素子試験装置３を用いた具体的な素子試験方法をより詳細に説明する。
図７及び図８は素子試験方法の具体的な方法を説明するための要部図である。
図７に示すように、素子試験装置３には、上述した部材の他、回転機構６０ｕｐｒ，６０ｕｐｌ，６０ｄｎｒ，６０ｄｎｌ、歯車６１ｕｐｒ，６１ｕｐｌ，６１ｄｎｒ，６１ｄｎｌが備えられている。
Next, a specific element test method using the
7 and 8 are principal views for explaining a specific method of the element testing method.
As shown in FIG. 7, the
図示するように、樹脂フィルム５０に配置された所定の金属箔５０ｇ及び金属箔５０ｅと、樹脂フィルム５１に配置された所定の金属箔５１ｃとが、支持台１１と接触子部３０との間に位置するように位置あわせを行う。
As illustrated, the
例えば、金属箔５０ｇ及び金属箔５０ｅの位置の調節は、樹脂フィルム５０を巻きつけた回転機構６０ｕｐｒ，６０ｕｐｌを、矢印の方向に所定の角度のみ回転させることにより実施する。また、金属箔５１ｃの位置の調節は、樹脂フィルム５１を巻きつけた回転機構６０ｄｎｒ，６０ｄｎｌを矢印の方向に所定の角度のみ回転させることにより実施する。
For example, the adjustment of the positions of the
尚、樹脂フィルム５０，５１は、夫々の両端に配置した貫通孔５０ｈ，５１ｈ（図５参照）に、歯車６１ｕｐｒ，６１ｕｐｌ，６１ｄｎｒ，６１ｄｎｌを係合させることにより、若干、伸張した状態にある。このような歯車６１ｕｐｒ，６１ｕｐｌ，６１ｄｎｒ，６１ｄｎｌの配置により、樹脂フィルム５０，５１は、素子試験中において撓みのない状態を維持している。
The
また、支持台１１と接触子部３０との間に位置する樹脂フィルム５０，５１は、互いに平行状態を維持している。これにより、金属箔５０ｅと金属箔５１ｃ、或いは、金属箔５０ｇと金属箔５１ｃとが接触しない構成になる。
Moreover, the
また、支持台１１と接触子部３０との間に位置する樹脂フィルム５０，５１の間隙は、半導体素子２０の厚み以上に調節されている。
そして、夫々の樹脂フィルム５０，５１に配置された金属箔５０ｇ及び金属箔５０ｅと、金属箔５１ｃとの間隙に、ハンドラ（図示しない）によって半導体素子２０を設置する。
In addition, the gap between the
And the
この段階で、半導体素子２０が金属箔５１ｃ上に設置される。そして、半導体素子２０のコレクタ電極２０ｃと金属箔５１ｃとが接触し、当該コレクタ電極２０ｃと金属箔５１ｃとが導通する。但し、半導体素子２０のゲート電極２０ｇ及びエミッタ電極２０ｅと、金属箔５０ｇ及び金属箔５０ｅとは、若干離反した状態にある。
At this stage, the
また、半導体素子２０のゲート電極２０ｇ及びエミッタ電極２０ｅ上に、金属箔５０ｇ及び金属箔５０ｅが位置していない場合は、半導体素子２０のゲート電極２０ｇ及びエミッタ電極２０ｅ上に、金属箔５０ｇ及び金属箔５０ｅが位置するように、調整を行う。
When the
次に、図８に示すように、接触子部３０を、樹脂フィルム５０に向かい降下させ、樹脂フィルム５０に固着された金属箔５０ｇ，５０ｅを上方から押圧する。
上述したように、樹脂フィルム５０，５１はフレキシブルな形状を有しているため、樹脂フィルム５０，５１ならびに金属箔５０ｇ，５０ｅにたるみ、ゆがみ、撓みなどがある場合がある。そこで、図示しないテンショナーなどで樹脂フィルム５０，５１に所定の張力を与えて、さらに接触子部３０による押し付けにより、樹脂フィルム５０，５１のたるみ、ゆがみ、撓みなどを矯正する。また、当該押し付けにより、半導体素子２０のゲート電極２０ｇと金属箔５０ｇ、半導体素子２０のエミッタ電極２０ｅと金属箔５０ｅとが容易に接触する。
Next, as shown in FIG. 8, the
As described above, since the
更に、加重機構４０及び弾性体４１を、接触子部３０内で降下させ、弾性体４１を樹脂フィルム５０に接触させる。そして、加重機構４０により半導体素子２０の主面に荷重を与える。
Further, the
このような荷重が半導体素子２０の主面に与えられると、金属箔５０ｇがゲート電極２０ｇと、金属箔５０ｅがエミッタ電極２０ｅとが密着する。更に、半導体素子２０の下部においては、金属箔５１ｃとコレクタ電極２０ｃとが密着する。
When such a load is applied to the main surface of the
特に、接触子部３０には、弾性体４１が備えられているので、弾性体４１の変形により、金属箔５０ｅとエミッタ電極２０ｅとの片当りが防止される。
そして、金属箔５０ｅと金属箔５１ｃ間に、素子試験装置３に外付けしたテスタ（図示しない）により所定の電圧（数キロボルト以下）を印加する。更に、金属箔５０ｇと金属箔５０ｅ間に、ゲート信号（例えば、Pulse Width Modulation，PWM）を印加する。
In particular, since the
A predetermined voltage (several kilovolts or less) is applied between the
ここで、図示しないテスタからは、接触子部３０、金属箔５１ｃに導通させるためのリード線が複数延出されている。また、各リード線が接触子３０ｇ，３０ｅ、支持台１１に電気的に接続され、素子試験回路を構成している。
Here, a plurality of lead wires extending from the tester (not shown) to the
ここで、リード線と、金属箔５１ｃとの導通は、対応するリード線の端に接続された接触子（コンタクトピン）と、樹脂フィルム５１の端まで延在させた金属箔５１ｃとを接触させることにより行われる。
Here, the conduction between the lead wire and the
特に、樹脂フィルム５０，５１の短手方向において、樹脂フィルム５０，５１の夫々の主面を若干、ずらした配置とした場合、上述した如く、貫通孔５１ｈ付近に配置する金属箔５１ｃは、素子試験装置３の上方へ露出している状態にある。
In particular, when the principal surfaces of the
従って、金属箔５１ｃに接触させるテスタの接触子を、素子試験装置３の上方から金属箔５１ｃに接近させることにより、テスタの接触子を金属箔５１ｃに容易に接触させることができる。
Therefore, by bringing the contactor of the tester that is brought into contact with the
このような手順にて、半導体素子２０の素子試験を遂行する。
そして、仮に、被検体である半導体素子２０が不良品であり、素子試験中において、半導体素子２０が破損した場合は、接触子部３０、加重機構４０及び弾性体４１を上方に移動させ、破損した半導体素子２０を、ハンドラにより樹脂フィルム５０及び樹脂フィルム５１の間隙から取り除く。
The device test of the
If the
ここで、半導体素子２０の破損は、例えば、主電極間の短絡等を起因とする破損が該当する。例えば、この破損により、半導体素子２０の主電極に溶融物が形成したり、或いは、微小な破壊片が主電極から発生したりする。
Here, the damage of the
そして、本実施の形態の素子試験方法では、エミッタ電極２０ｅ側の破損が著しい場合には、樹脂フィルム５０を巻きつけた回転機構６０ｕｐｒ，６０ｕｐｌを所定の角度のみ回転させることにより、エミッタ電極２０ｅに密着していた金属箔５０ｅを、支持台１１と接触子部３０との間から移動させる。即ち、金属箔５０ｇ及び金属箔５０ｅに隣接する別の金属箔パターンを、接触子部３０と弾性体４１との間に位置させる。
In the element testing method of the present embodiment, when the damage on the
そして、新規の半導体素子を用意し、上記と同様の手段にて、当該半導体素子についての素子試験を再開する。
また、コレクタ電極２０ｃ側の破損が著しい場合は、樹脂フィルム５１を巻きつけた回転機構６０ｄｎｒ，６０ｄｎｌを所定の角度のみ回転させることにより、コレクタ電極２０ｃに密着していた金属箔５１ｃを支持台１１と接触子部３０との間から移動させる。即ち、金属箔５１ｃに隣接する別の金属箔を支持台１１と接触子部３０との間に位置させる。
Then, a new semiconductor element is prepared, and the element test for the semiconductor element is restarted by the same means as described above.
If the
そして、新規の半導体素子を用意し、上記と同様の手段にて、当該半導体素子についての素子試験を再開する。
また、半導体素子２０のエミッタ電極２０ｅ側及びコレクタ電極２０ｃ側の破損が共に著しい場合は、樹脂フィルム５０，５１を共に移動させて、上記と同様の手段にて、新規の半導体素子の素子試験を再開する。
Then, a new semiconductor element is prepared, and the element test for the semiconductor element is restarted by the same means as described above.
In addition, when both the
尚、図５及び図６には、ゲート電極２０ｇ上に、金属箔５０ｇを配置する構成を例示したが、金属箔５０ｇは樹脂フィルム５０から取り除いてもよい。即ち、接触子３０ｇを貫通孔５０ｇｈに挿入させ、接触子３０ｇをゲート電極２０ｇに直接、接触させて、素子試験を遂行してもよい。
5 and 6 illustrate the configuration in which the
尚、図５及び図６には接触子部３０に、加重機構４０と、弾性体４１を備えた形態を示したが、素子試験装置３においては、加重機構４０と、弾性体４１を備えない形態であってもよい。即ち、図１及び図２に示す素子試験装置１の部材である接触子部３０を素子試験装置３に備えてもよい。
5 and 6 show a configuration in which the
このように、素子試験装置３は、支持台１１と、支持台１１上に配置され、半導体素子２０のコレクタ電極２０ｃに接触させる金属箔５１ｃを選択的に形成した樹脂フィルム５１と、樹脂フィルム５１に対向するように配置され、半導体素子２０のエミッタ電極２０ｅに接触させる金属箔５０ｅを選択的に形成した樹脂フィルム５０と、金属箔５０ｅに接触する、少なくとも一つの接触子３０ｅと、半導体素子２０のゲート電極２０ｇに接触する、少なくとも一つの接触子３０ｇと、を有している。
As described above, the
また、樹脂フィルム５０には、ゲート電極２０ｇに接触させる金属箔５０ｇを選択的に配置し、金属箔５０ｇに接触子３０ｇを接触させてもよい。
また、素子試験装置３は、樹脂フィルム５０の巻き取り量を調節することにより、金属箔５０ｅと支持台１１との相対位置、または金属箔５０ｇと支持台１１との相対位置を調整する調整手段を備えている。また、樹脂フィルム５１の巻き取り量を調節することにより、金属箔５１ｃと支持台１１との相対位置を調整する調整手段を備えている。
Further, a
In addition, the
また、素子試験装置３は、金属箔５１ｃと金属箔５０ｅ間に、所定の電圧を印加し、金属箔５０ｅとゲート電極２０ｇ間に、別の所定の電圧を印加する電圧印加手段を備えている。尚、当該別の所定の電圧は、金属箔５０ｅと金属箔５０ｇ間に印加してもよい。
The
また、素子試験装置３を用いた素子試験方法は、支持台１１上に、樹脂フィルム５１に選択的に形成された金属箔５１ｃを配置し、金属箔５１ｃ上に、半導体素子２０のコレクタ電極２０ｃが接触するように、半導体素子２０を載置する。
Further, in the element testing method using the
続いて、半導体素子２０のエミッタ電極２０ｅ上に、樹脂フィルム５０に選択的に形成された金属箔５０ｅを位置させ、エミッタ電極２０ｅを金属箔５０ｅを介して少なくとも一つの接触子３０ｅにより押圧すると共に、ゲート電極２０ｇと少なくとも一つの接触子３０ｇとを接触させる。
Subsequently, a
そして、金属箔５１ｃと金属箔５０ｅ間に、所定の電圧を印加し、金属箔５０ｅとゲート電極２０ｇ間に、別の所定の電圧を印加して素子試験を実施する。
尚、ゲート電極２０ｇを金属箔５０ｇを介して少なくとも一つの接触子３０ｇにより押圧してもよい。そして、金属箔５１ｃと金属箔５０ｅ間に、所定の電圧を印加し、金属箔５０ｅと金属箔５０ｇ間に、別の所定の電圧を印加して素子試験を実施してもよい。
Then, a predetermined voltage is applied between the
The
また、金属箔５０ｅまたは金属箔５０ｇを、弾性体４１を介して加重して素子試験を実施してもよい。
＜第４の実施の形態＞
第４の実施の形態では、帯状の樹脂フィルム７０，７１に配置した、夫々の金属箔パターンの形状を変形させたことを特徴としている。この金属箔パターンの形態を図９及び図１０に示す。尚、第４の実施の形態での素子試験方法の原理は、第３の実施の形態で説明した素子試験方法と同様である。
Further, the element test may be performed by applying a weight to the
<Fourth embodiment>
The fourth embodiment is characterized in that the shapes of the respective metal foil patterns arranged on the belt-shaped
図９及び図１０は第４の実施の形態の素子試験装置を説明するための要部図である。 ここで、図９（Ａ）には、金属箔パターンを選択的に配置した上側の樹脂フィルムの斜視図が示され、図９（Ｂ）には、図９（Ａ）のＡ−Ｂ部分の断面図が示されている。 FIG. 9 and FIG. 10 are principal views for explaining an element testing apparatus according to the fourth embodiment. Here, FIG. 9 (A) shows a perspective view of the upper resin film on which the metal foil pattern is selectively arranged, and FIG. 9 (B) shows an AB portion of FIG. 9 (A). A cross-sectional view is shown.
また、図１０（Ａ）には、金属箔パターンを選択的に配置した下側の樹脂フィルムの斜視図が示され、図１０（Ｂ）には、図１０（Ａ）のＡ−Ｂ部分の断面図が示されている。
図９（Ａ）に示すように、樹脂フィルム７０には、半導体素子２０のゲート電極２０ｇに接触させるための金属箔７０ｇと、半導体素子２０のエミッタ電極２０ｅに接触させるための金属箔７０ｅが、夫々複数個、選択的に配置されている。
FIG. 10A shows a perspective view of the lower resin film in which the metal foil pattern is selectively arranged, and FIG. 10B shows the A-B portion of FIG. A cross-sectional view is shown.
As shown in FIG. 9A, the
また、樹脂フィルム７０の両端には、回転機構に係合させるための貫通孔７０ｈが配置されている。
そして、金属箔７０ｇ，７０ｅは、図９（Ｂ）に示すように、樹脂フィルム７０に把持されている。
Further, at both ends of the
The metal foils 70g and 70e are held by the
また、図１０（Ａ）に示すように、樹脂フィルム７１には、半導体素子２０のコレクタ電極２０ｃに接触させるための金属箔７１ｃが複数個、選択的に配置されている。
また、樹脂フィルム７１の両端には、回転機構に係合させるための貫通孔７１ｈが配置されている。
As shown in FIG. 10A, the
Further, at both ends of the
そして、金属箔７１ｃは、図１０（Ｂ）に示すように、樹脂フィルム７１に把持されている。
尚、金属箔７０ｇ，７０ｅ，７１ｃは、例えば、銅（Ｃｕ）を主たる成分とする材質により構成され、夫々の厚みは、１０〜１００μｍである。樹脂フィルム７０，７１は、ポリイミド樹脂を主たる成分とする樹脂である。また、夫々の厚みは、１０〜１００μｍである。
The
The metal foils 70g, 70e, 71c are made of, for example, a material mainly composed of copper (Cu), and each has a thickness of 10 to 100 μm. The
従って、金属箔７０ｇ，７０ｅ，７１ｃを固着した樹脂フィルム７０，７１の主面は容易に変形する。特に、金属箔７０ｇ，７０ｅ，７１ｃまたは樹脂フィルム７０，７１の厚みが薄くなるほど、フレキシブル性が向上する。
Therefore, the main surfaces of the
このような樹脂フィルム７０，７１を支持台１１と接触子部３０との間に配置させた素子試験装置４の要部断面を図１１に示す。
図１１は第４の実施の形態の素子試験装置を説明するための要部断面模式図である。この図では、接触子部３０を構成する各接触子の先端を金属箔７０ｇ，７０ｅに接触させた状態が示されている。また、加重機構４０及び弾性体４１を、接触子部３０内において下方に移動させ、弾性体４１の主面を金属箔７０ｇ，７０ｅに接触させた状態が示されている。
FIG. 11 shows a cross-section of the main part of the element test apparatus 4 in which
FIG. 11 is a schematic cross-sectional view of an essential part for explaining an element testing apparatus according to the fourth embodiment. In this figure, the state which made the front-end | tip of each contactor which comprises the
尚、素子試験装置４には、図１１に示す部材の他、図７に示す回転機構６０ｕｐｒ，６０ｕｐｌ，６０ｄｎｒ，６０ｄｎｌ、歯車６１ｕｐｒ，６１ｕｐｌ，６１ｄｎｒ，６１ｄｎｌが備えられている。 In addition to the members shown in FIG. 11, the element test apparatus 4 includes the rotation mechanisms 60upr, 60upl, 60dnr, 60dnl, and gears 61upr, 61upl, 61dnr, 61dnl shown in FIG.
図１１に示すように、素子試験装置４にあっては、基体１０上に、支持台１１を設置・固定している。支持台１１上には、樹脂フィルム７１に把持された金属箔７１ｃを配置している。また、金属箔７１ｃは、半導体素子２０の下面（コレクタ電極２０ｃ側）の面積より大きい上面を有している。
As shown in FIG. 11, in the element testing apparatus 4, a
また、金属箔７１ｃ上には、被検体である半導体素子２０を載置している。
また、素子試験装置４にあっては、半導体素子２０の上面側に配設したゲート電極２０ｇ上に、金属箔７０ｇを配置している。また、半導体素子２０の上面側に配設したエミッタ電極２０ｅ上に金属箔７０ｅを配置している。これらの金属箔７０ｇ，７０ｅは、上述した如く、樹脂フィルム７０に把持されている。
In addition, the
In the element testing apparatus 4, the
また、金属箔７０ｇの下面の幅（面積）は、ゲート電極２０ｇの上面の幅（面積）と等しいか若干小さい構造をなしている。また、金属箔７０ｅの下面の幅（面積）は、エミッタ電極２０ｅの上面の幅（面積）と等しいか若干小さい構造をなしている。
The width (area) of the lower surface of the
そして、素子試験装置４には、接触子部３０を構成する各々の接触子の先端を、半導体素子２０の主面に押し付ける加重機構が備えられている（図示しない）。
このような加重機構による加重手段が実行されると、例えば、接触子部３０中の接触子３０ｇは、金属箔７０ｇを介してゲート電極２０ｇを押し付ける。また、接触子３０ｅは、金属箔７０ｅを介してエミッタ電極２０ｅを押し付ける。
The element testing apparatus 4 is provided with a weighting mechanism (not shown) that presses the tips of the respective contacts constituting the
When the weighting means by such a weighting mechanism is executed, for example, the
ここで、接触子３０ｅは、金属箔７０ｅの上面に略垂直となるように配置されている。また、接触子３０ｅ同士は、互いに等間隔で配置している。
従って、金属箔７０ｅの上面においては、その全面に渡り、接触子３０ｅが均等の間隔で接触している。また、夫々の接触子３０ｅは、金属箔７０ｅを介し、エミッタ電極２０ｅを均等の荷重で押し付ける。
Here, the
Therefore, on the upper surface of the
また、素子試験装置４にあっては、例えば、シリコンゴムを主たる成分とする弾性体４１と、当該弾性体４１に荷重を与える別の加重機構４０の内部に、接触子３０ｇ，３０ｅを貫入させた構造をなしている。
In the element testing apparatus 4, for example, the
このような弾性体４１及び加重機構４０は、接触子部３０内において、上下に移動可能な構造を有する。そして、弾性体４１の下面を金属箔７０ｅに接触させ、加重機構４０により、弾性体４１に荷重を与えることが可能である。
Such an
そして、加重機構４０による荷重が金属箔７０ｅに与えられると、金属箔７０ｅの下面とエミッタ電極２０ｅの上面とが、より隙間なく接触することになる。また、等間隔で配置された接触子３０ｅの先端が金属箔７０ｅを均等の荷重で押し付けることになる。
When the load by the
また、上述した支持台１１は、平坦性よく研磨されている。従って、上記の加重手段が実行されると、金属箔７１ｃの上面とコレクタ電極２０ｃの下面とが隙間なく密着することになる。
Moreover, the
このように、第４の実施の形態では、エミッタ電極２０ｅに、弾性体４１の押し付けによって、より隙間なく密着させた金属箔７０ｅを介し、接触子３０ｅをエミッタ電極２０ｅに接触させている。
As described above, in the fourth embodiment, the
従って、接触子３０ｇから、ゲート信号をゲート電極２０ｇに入力し、エミッタ−コレクタ電極間を通電状態にしても、半導体素子２０の主電極の特定領域に電流集中が生じることがない。即ち、主電極間に通電する電流が金属箔７０ｅにおいて分散される。
Therefore, even if a gate signal is input from the
その結果、素子試験中には、半導体素子２０内部に並列に配置された各セルに、均等に電流が通電する。従って、半導体素子２０の電気的特性試験を安定して実施することができる。
As a result, during the element test, current is evenly applied to the cells arranged in parallel inside the
そして、上述したように素子試験を行ない、被検体である半導体素子２０が不良品であり、半導体素子２０が破損した場合は、接触子部３０、加重機構４０及び弾性体４１を上方に移動させ、破損した半導体素子２０を、ハンドラにより樹脂フィルム７０及び樹脂フィルム７１の間隙から取り除く。
Then, the element test is performed as described above, and when the
そして、本実施の形態の素子試験方法では、エミッタ電極２０ｅ側の破損が著しい場合には、回転機構の調節により、エミッタ電極２０ｅに密着していた金属箔７０ｅを、支持台１１と接触子部３０との間から移動させる。即ち、金属箔７０ｇ及び金属箔７０ｅに隣接する別の金属箔パターンを、支持台１１と接触子部３０との間に位置させる。
In the element testing method of the present embodiment, when the damage on the
そして、新規の半導体素子を用意し、上記と同様の手段にて、当該半導体素子についての素子試験を再開する。
また、コレクタ電極２０ｃ側の破損が著しい場合は、回転機構の調節により、コレクタ電極２０ｃに密着していた金属箔７１ｃを支持台１１と接触子部３０との間から移動させる。即ち、金属箔７１ｃに隣接する別の金属箔を支持台１１と接触子部３０との間に位置させる。
Then, a new semiconductor element is prepared, and the element test for the semiconductor element is restarted by the same means as described above.
If the
そして、新規の半導体素子を用意し、上記と同様の手段にて、当該半導体素子についての素子試験を再開する。
また、半導体素子２０のエミッタ電極２０ｅ側及びコレクタ電極２０ｃ側の破損が共に著しい場合は、樹脂フィルム７０，７１を共に移動させて、上記と同様の手段にて、新規の半導体素子の素子試験を再開する。
Then, a new semiconductor element is prepared, and the element test for the semiconductor element is restarted by the same means as described above.
In addition, when the damage on both the
尚、図１１には、ゲート電極２０ｇ上に、金属箔７０ｇを配置する構成を例示したが、樹脂フィルム７０から金属箔７０ｇを取り除いてもよい。即ち、金属箔７０ｇを配置した樹脂フィルム７０の部分を貫通孔とし、接触子３０ｇを当該貫通孔５０ｇｈに挿入させ、接触子３０ｇをゲート電極２０ｇに直接、接触させて、素子試験を遂行してもよい。
11 illustrates the configuration in which the
このように、素子試験装置４は、支持台１１と、支持台１１上に配置され、半導体素子２０のコレクタ電極２０ｃに接触させる金属箔７１ｃを選択的に形成した樹脂フィルム７１と、樹脂フィルム７１に対向するように配置され、半導体素子２０のエミッタ電極２０ｅに接触させる金属箔７０ｅを選択的に形成した樹脂フィルム７０と、金属箔７０ｅに接触する、少なくとも一つの接触子３０ｅと、半導体素子２０のゲート電極２０ｇに接触する、少なくとも一つの接触子３０ｇと、を有している。
As described above, the element test apparatus 4 includes the
尚、樹脂フィルム７０には、ゲート電極２０ｇに接触させる金属箔７０ｇを選択的に配置し、金属箔７０ｇに接触子３０ｇを接触させてもよい。
また、素子試験装置４は、樹脂フィルム７０の巻き取り量を調節することにより、金属箔７０ｅと支持台１１との相対位置、または金属箔７０ｇと支持台１１との相対位置を調整する調整手段を備えている。また、樹脂フィルム７１の巻き取り量を調節することにより、金属箔７１ｃと支持台１１との相対位置を調整する調整手段を備えている。
The
In addition, the element test apparatus 4 adjusts the relative position between the
また、素子試験装置４は、金属箔７１ｃと金属箔７０ｅ間に、所定の電圧を印加し、金属箔７０ｅとゲート電極２０ｇ間に、別の所定の電圧を印加する電圧印加手段を備えている。尚、当該別の所定の電圧は、金属箔７０ｅと金属箔７０ｇ間に印加してもよい。
The element testing apparatus 4 includes a voltage applying unit that applies a predetermined voltage between the
また、素子試験装置４を用いた素子試験方法は、支持台１１上に、樹脂フィルム７１に選択的に形成された金属箔７１ｃを配置し、金属箔７１ｃ上に、半導体素子２０のコレクタ電極２０ｃが接触するように、半導体素子２０を載置する。
Further, in the element testing method using the element testing apparatus 4, a
続いて、半導体素子２０のエミッタ電極２０ｅ上に、樹脂フィルム７０に選択的に形成された金属箔７０ｅを位置させ、エミッタ電極２０ｅを金属箔７０ｅを介して少なくとも一つの接触子３０ｅにより押圧すると共に、ゲート電極２０ｇと少なくとも一つの接触子３０ｇとを接触させる。
Subsequently, a
そして、金属箔７１ｃと金属箔７０ｅ間に、所定の電圧を印加し、金属箔７０ｅとゲート電極２０ｇ間に、別の所定の電圧を印加して素子試験を実施する。
尚、ゲート電極２０ｇを金属箔７０ｇを介して少なくとも一つの接触子３０ｇにより押圧してもよい。そして、金属箔７１ｃと金属箔７０ｅ間に、所定の電圧を印加し、金属箔７０ｅと金属箔７０ｇ間に、別の所定の電圧を印加して素子試験を実施してもよい。
Then, a predetermined voltage is applied between the
The
また、金属箔７０ｅまたは金属箔７０ｇを、弾性体４１を介して加重して素子試験を実施してもよい。
以上説明した第１乃至第４の実施の形態では、次に示す有利な効果を得る。
In addition, the element test may be performed by weighting the
In the first to fourth embodiments described above, the following advantageous effects are obtained.
先ず、素子試験装置１，２，３，４においては、金属箔によって、半導体素子２０の上下の主面を覆いながら素子試験を遂行している。従って、被検体である半導体素子２０が不良品であり、当該半導体素子２０が破損し、溶融物、微小な破壊片を発生しても、当該微小な破壊片を、金属箔間で封じてしまう。即ち、素子試験装置１，２，３，４においては、半導体素子２０の破損の影響を、金属箔以外の他の部材に及ぼすことがない。
First, in the
また、本実施の形態によれば、上述した封止により、溶融物、微小な破壊片が接触子部３０または基体１０、支持台１１に付着することがない。これにより、溶融物、微小な破壊片を接触子部３０、基体１０、支持台１１から除去する等の無駄な作業工程がなくなる。
In addition, according to the present embodiment, the above-described sealing prevents the melted material and minute broken pieces from adhering to the
このように、第１乃至第４の実施の形態によれば、半導体装置の高生産または低コスト化を図ることのできる素子試験装置及び素子試験方法が実現する。
更に、第１乃至第３の実施の形態では、常にクリーンな表面状態の金属箔を、半導体素子の電極に接触させて素子試験を遂行している。従って、安定して半導体素子の電気的特性試験（例えば、大電流スイッチング試験、逆バイアス安全動作領域試験（ＲＢＳＯＡ）、ターンオフ試験、アバランシェ試験、負荷短絡試験等）を行うことができる。
As described above, according to the first to fourth embodiments, an element test apparatus and an element test method capable of achieving high production or cost reduction of a semiconductor device are realized.
Furthermore, in the first to third embodiments, the element test is performed by always contacting a metal foil having a clean surface state with the electrode of the semiconductor element. Therefore, it is possible to stably perform electrical characteristic tests (for example, a large current switching test, a reverse bias safe operation area test (RBSOA), a turn-off test, an avalanche test, a load short circuit test, etc.) of the semiconductor element.
また、素子試験装置１，２，３，４においては、弾性体４１を介して、加重機構４０により、金属箔を半導体素子の各電極へ押し付ける機構としている。
これにより、半導体素子２０の主面と、当該主面に接触させた金属箔との平行度のずれが弾性体４１の変形よって修正され、半導体素子２０の主面と、金属箔との片当りが大きく修正される。その結果、素子試験中に、半導体素子２０の主電極の特定領域に電流集中が生じることがなくなる。
Further, in the
As a result, the shift in parallelism between the main surface of the
即ち、半導体素子２０内に並列に配置された各セルに、均等に電流を通電させることが可能になる。その結果、より安定して半導体素子の電気的特性試験を行うことができる。
また、素子試験装置３，４においては、複数個の金属箔５０ｇ，５０ｅ，５１ｃ，７０ｇ，７０ｅ，７１ｃを周期的に樹脂フィルム５０，５１，７０，７１に配置し、樹脂フィルム５０，５１，７０，７１を巻きつける回転機構を備えている。
In other words, it is possible to apply a current evenly to the cells arranged in parallel in the
In the
これにより、半導体素子２０の電極に接触させる金属箔の交換が簡便になり、素子試験時間の短縮化を図ることができる。
Thereby, replacement | exchange of the metal foil contacted with the electrode of the
１，２，３，４ 素子試験装置
１０ 基体
１１ 支持台
２０ 半導体素子
２０ｃ コレクタ電極
２０ｅ エミッタ電極
２０ｇ ゲート電極
２１ｃ，２１ｅ，２１ｇ，５１ｃ，５０ｅ，５０ｇ，７１ｃ，７０ｅ，７０ｇ 金属箔
３０ 接触子部
３０ｇ，３０ｅ 接触子
４０ 加重機構
４１ 弾性体
５０，５１，７０，７１ 樹脂フィルム
５０ｈ，５１ｈ，５０ｅｈ，５０ｇｈ，７０ｈ，７１ｈ 貫通孔
６０ｕｐｒ，６０ｕｐｌ，６０ｄｎｒ，６０ｄｎｌ 回転機構
６１ｕｐｒ，６１ｕｐｌ，６１ｄｎｒ，６１ｄｎｌ 歯車
1, 2, 3, 4
Claims (30)
支持台と、
前記支持台上に載置され、前記半導体素子の第１の主電極に接触する第１の金属箔と、
前記半導体素子の第２の主電極上に配置する第２の金属箔と、
前記第２の主電極上に配置した前記第２の金属箔に接触する、少なくとも一つの第１の接触子と、
前記半導体素子の制御用電極に接触する、少なくとも一つの第２の接触子と、
を有することを特徴とする素子試験装置。 In an element testing apparatus for evaluating electrical characteristics of a semiconductor element,
A support base;
A first metal foil placed on the support and in contact with a first main electrode of the semiconductor element;
A second metal foil disposed on the second main electrode of the semiconductor element;
At least one first contact that contacts the second metal foil disposed on the second main electrode;
At least one second contact contacting the control electrode of the semiconductor element;
An element testing apparatus comprising:
支持台と、
前記支持台上に配置され、前記半導体素子の第１の主電極に接触させる第１の金属箔を選択的に形成した第１の樹脂フィルムと、
前記第１の樹脂フィルムに対向するように配置され、前記半導体素子の第２の主電極に接触させる第２の金属箔を選択的に形成した第２の樹脂フィルムと、
前記第２の金属箔に接触する、少なくとも一つの第１の接触子と、
前記半導体素子の制御用電極に接触する、少なくとも一つの第２の接触子と、
を有することを特徴とする素子試験装置。 In an element testing apparatus for evaluating electrical characteristics of a semiconductor element,
A support base;
A first resin film that is disposed on the support and selectively formed with a first metal foil that contacts the first main electrode of the semiconductor element;
A second resin film that is disposed so as to face the first resin film and selectively forms a second metal foil that contacts the second main electrode of the semiconductor element;
At least one first contact that contacts the second metal foil;
At least one second contact contacting the control electrode of the semiconductor element;
An element testing apparatus comprising:
支持台上に、第１の金属箔を載置するステップと、
前記第１の金属箔上に、前記半導体素子の第１の電極が接触するように、前記半導体素子を載置するステップと、
前記半導体素子の第２の電極上に、第２の金属箔を載置するステップと、
前記第２の金属箔に、少なくとも一つの第１の接触子を接触し、前記半導体素子の制御用電極に、少なくとも一つの第２の接触子を接触するステップと、
を有することを特徴とする素子試験方法。 In an element test method for evaluating electrical characteristics of a semiconductor element,
Placing the first metal foil on the support;
Placing the semiconductor element on the first metal foil such that the first electrode of the semiconductor element is in contact;
Placing a second metal foil on the second electrode of the semiconductor element;
Contacting at least one first contact with the second metal foil and contacting at least one second contact with the control electrode of the semiconductor element;
A device testing method characterized by comprising:
支持台上に、第１の樹脂フィルムに選択的に形成された第１の金属箔を配置するステップと、
前記第１の金属箔上に、前記半導体素子の第１の主電極が接触するように、前記半導体素子を載置するステップと、
前記半導体素子の第２の主電極上に、第２の樹脂フィルムに選択的に形成された第２の金属箔を位置させるステップと、
前記第２の主電極を前記第２の金属箔を介して少なくとも一つの第１の接触子により押圧すると共に、制御用電極と少なくとも一つの第２の接触子とを接触するステップと、
を有することを特徴とする素子試験方法。 In an element test method for evaluating electrical characteristics of a semiconductor element,
Disposing a first metal foil selectively formed on a first resin film on a support;
Placing the semiconductor element on the first metal foil such that the first main electrode of the semiconductor element is in contact;
Positioning a second metal foil selectively formed on a second resin film on the second main electrode of the semiconductor element;
Pressing the second main electrode with at least one first contact through the second metal foil, and contacting the control electrode with at least one second contact;
A device testing method characterized by comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007303498A JP2009128188A (en) | 2007-11-22 | 2007-11-22 | Element testing apparatus and element testing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007303498A JP2009128188A (en) | 2007-11-22 | 2007-11-22 | Element testing apparatus and element testing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009128188A true JP2009128188A (en) | 2009-06-11 |
Family
ID=40819267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007303498A Pending JP2009128188A (en) | 2007-11-22 | 2007-11-22 | Element testing apparatus and element testing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009128188A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013024684A (en) * | 2011-07-20 | 2013-02-04 | Mitsubishi Electric Corp | Inspection tool and inspection device |
| JP2014219274A (en) * | 2013-05-08 | 2014-11-20 | 本田技研工業株式会社 | Current application device |
| JP2016061751A (en) * | 2014-09-22 | 2016-04-25 | 三菱電機株式会社 | Semiconductor test device |
| JP2017036993A (en) * | 2015-08-10 | 2017-02-16 | 新電元工業株式会社 | Connection jig and semiconductor device energization test method |
| CN106959408A (en) * | 2016-01-08 | 2017-07-18 | 株洲南车时代电气股份有限公司 | GE tracks automatic testing method and device |
| CN110957571A (en) * | 2019-12-31 | 2020-04-03 | 京信通信技术(广州)有限公司 | Director, radiation unit, base station antenna and debugging method of antenna performance index |
| WO2020070148A1 (en) * | 2018-10-04 | 2020-04-09 | Osram Opto Semiconductors Gmbh | Device and method for processing a multiplicity of semiconductor chips |
| WO2023167013A1 (en) * | 2022-03-04 | 2023-09-07 | 三菱電機株式会社 | Semiconductor test apparatus |
-
2007
- 2007-11-22 JP JP2007303498A patent/JP2009128188A/en active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013024684A (en) * | 2011-07-20 | 2013-02-04 | Mitsubishi Electric Corp | Inspection tool and inspection device |
| JP2014219274A (en) * | 2013-05-08 | 2014-11-20 | 本田技研工業株式会社 | Current application device |
| JP2016061751A (en) * | 2014-09-22 | 2016-04-25 | 三菱電機株式会社 | Semiconductor test device |
| JP2017036993A (en) * | 2015-08-10 | 2017-02-16 | 新電元工業株式会社 | Connection jig and semiconductor device energization test method |
| CN106959408A (en) * | 2016-01-08 | 2017-07-18 | 株洲南车时代电气股份有限公司 | GE tracks automatic testing method and device |
| WO2020070148A1 (en) * | 2018-10-04 | 2020-04-09 | Osram Opto Semiconductors Gmbh | Device and method for processing a multiplicity of semiconductor chips |
| US11378590B2 (en) | 2018-10-04 | 2022-07-05 | Osram Opto Semiconductors Gmbh | Device and method for processing a multiplicity of semiconductor chips |
| CN110957571A (en) * | 2019-12-31 | 2020-04-03 | 京信通信技术(广州)有限公司 | Director, radiation unit, base station antenna and debugging method of antenna performance index |
| WO2023167013A1 (en) * | 2022-03-04 | 2023-09-07 | 三菱電機株式会社 | Semiconductor test apparatus |
| JPWO2023167013A1 (en) * | 2022-03-04 | 2023-09-07 | ||
| JP7595808B2 (en) | 2022-03-04 | 2024-12-06 | 三菱電機株式会社 | Semiconductor Test Equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009128188A (en) | Element testing apparatus and element testing method | |
| JP2009128189A (en) | Element testing apparatus and element testing method | |
| KR100282737B1 (en) | PROBE CARD DEVICE USED IN PROBING APPARATUS | |
| JP3611637B2 (en) | Electrical connection structure of circuit members | |
| KR100416675B1 (en) | Connector and probing system | |
| KR100915643B1 (en) | Probe card | |
| JP3315339B2 (en) | Method for manufacturing semiconductor device, method for probing to semiconductor device, and apparatus therefor | |
| EP1637893B1 (en) | Method and apparatus for testing electrical characteristics of object under test | |
| JP2014119450A (en) | Test device and test method therefor | |
| CA2732459A1 (en) | Test contact system for testing integrated circuits with packages having an array of signal and power contacts | |
| JP2016035441A (en) | Socket for testing semiconductor device test and having elastic body s contactor | |
| JP2009128190A (en) | Element testing apparatus and element testing method | |
| JP2011047782A (en) | Method for evaluating semiconductor device | |
| JP2002031652A (en) | Probe card, its restoration method and its manufacturing method | |
| JP2009128187A (en) | Element testing apparatus and element testing method | |
| JP4835317B2 (en) | Electrical inspection method for printed wiring boards | |
| KR101257250B1 (en) | Connector module for display panel inspection and manufacturing method of the same | |
| JP3839347B2 (en) | Manufacturing method of semiconductor device | |
| JP2011047919A (en) | Contact probe unit for integrated circuit and method for manufacturing the same | |
| JP2010098046A (en) | Probe card and method for manufacturing semiconductor device | |
| JP5126009B2 (en) | Test method, test apparatus and semiconductor device manufacturing method | |
| JP2005038983A (en) | Wiring substrate for probe and method for manufacturing semiconductor element | |
| KR101189649B1 (en) | Film type probe card | |
| JPH04297876A (en) | Probe for display panel | |
| JP2003084040A (en) | Semiconductor inspection apparatus manufacturing method and semiconductor inspection apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
| RD04 | Notification of resignation of power of attorney |
Effective date: 20091112 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |