[go: up one dir, main page]

JP2009118254A - High frequency signal output circuit - Google Patents

High frequency signal output circuit Download PDF

Info

Publication number
JP2009118254A
JP2009118254A JP2007289893A JP2007289893A JP2009118254A JP 2009118254 A JP2009118254 A JP 2009118254A JP 2007289893 A JP2007289893 A JP 2007289893A JP 2007289893 A JP2007289893 A JP 2007289893A JP 2009118254 A JP2009118254 A JP 2009118254A
Authority
JP
Japan
Prior art keywords
frequency signal
matching
circuit
signal output
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007289893A
Other languages
Japanese (ja)
Inventor
Katsuhiko Kawashima
克彦 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007289893A priority Critical patent/JP2009118254A/en
Publication of JP2009118254A publication Critical patent/JP2009118254A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

【課題】整合の自由度を拡張し低消費電力と低歪みとを満たす最適なインピーダンスを実現し、さらに、1/2発振の誘発を抑え、高周波信号のノイズ特性を低減する高周波信号出力回路を提供する。
【解決手段】高周波信号出力回路10において、信号入力端100から入力された高周波信号は、第1の整合用キャパシタ102と第2の整合用キャパシタ104とを介して、トランジスタ101のベースに入力される。トランジスタ101へのベースバイアスは、バイアス回路107からシャントインダクタ103とベース電流調整用抵抗105とを介して供給される。シャントインダクタ103は、十分大きな容量値を有するバイパスコンデンサ106を介して接地されているため、シャントインダクタ103に分岐された高周波信号をグランドへ逃がす機能と、バイアス回路107からの直流信号をトランジスタ101のベースへ伝達する機能とを有する。
【選択図】図1
A high-frequency signal output circuit that realizes optimum impedance satisfying both low power consumption and low distortion by extending the degree of freedom of matching, further suppressing induction of 1/2 oscillation and reducing noise characteristics of high-frequency signals. provide.
In a high-frequency signal output circuit, a high-frequency signal input from a signal input terminal is input to a base of a transistor through a first matching capacitor and a second matching capacitor. The The base bias to the transistor 101 is supplied from the bias circuit 107 via the shunt inductor 103 and the base current adjustment resistor 105. Since the shunt inductor 103 is grounded via a bypass capacitor 106 having a sufficiently large capacitance value, the shunt inductor 103 has a function of releasing a high-frequency signal branched to the shunt inductor 103 to the ground and a DC signal from the bias circuit 107 of the transistor 101. And a function of transmitting to the base.
[Selection] Figure 1

Description

本発明は、高周波信号出力回路に関し、より特定的には、高周波信号を増幅する多段高周波電力増幅器などに用いられる高周波信号出力回路に関する。   The present invention relates to a high-frequency signal output circuit, and more particularly to a high-frequency signal output circuit used in a multistage high-frequency power amplifier that amplifies a high-frequency signal.

バイポーラトランジスタを用いた高周波電力増幅器には、携帯端末などの送信部に用いられている多段高周波電力増幅器がある(非特許文献1を参照)。図6Aは、従来の多段高周波電力増幅器の段間部に用いられる高周波信号出力回路60の回路図であり、図6Bは、従来の多段高周波電力増幅器の初段部(以下、ドライバ段)に用いられる高周波信号出力回路61の回路図である。   As a high-frequency power amplifier using a bipolar transistor, there is a multi-stage high-frequency power amplifier used in a transmission unit such as a portable terminal (see Non-Patent Document 1). 6A is a circuit diagram of a high-frequency signal output circuit 60 used in an interstage portion of a conventional multistage high-frequency power amplifier, and FIG. 6B is used in a first stage portion (hereinafter referred to as a driver stage) of the conventional multistage high-frequency power amplifier. 3 is a circuit diagram of a high-frequency signal output circuit 61. FIG.

図6Aに示すように、従来の多段高周波電力増幅器の段間部に用いられる高周波信号出力回路60において、ドライバ段のトランジスタ601で増幅された高周波信号は、整合用キャパシタ603を介して、パワー段トランジスタ602のベース端子607に入力される。パワー段トランジスタ602のベース端子607へのベースバイアスは、バイアス回路604からベース電流調整用抵抗605を介して供給される。このように、ドライバ段のトランジスタ601で増幅された高周波信号は、パワー段トランジスタ602によって、さらに増幅される。   As shown in FIG. 6A, in the high-frequency signal output circuit 60 used in the interstage portion of the conventional multi-stage high-frequency power amplifier, the high-frequency signal amplified by the transistor 601 in the driver stage is passed through the matching capacitor 603 to the power stage. Input to the base terminal 607 of the transistor 602. A base bias to the base terminal 607 of the power stage transistor 602 is supplied from the bias circuit 604 via the base current adjustment resistor 605. Thus, the high-frequency signal amplified by the driver stage transistor 601 is further amplified by the power stage transistor 602.

一方、図6Bに示すように、従来の多段高周波電力増幅器のドライバ段に用いられる高周波信号出力回路61において、信号入力端610から入力された高周波信号は、第1の整合用キャパシタ616と、第2の整合用キャパシタンス612とを介して、ドライバ段トランジスタ611のベース端子615に入力される。ドライバ段トランジスタ611のベース端子615へのベースバイアスは、バイアス回路613からベース電流調整用抵抗614を介して供給される。このように、信号入力端610から入力された高周波信号は、ドライバ段トランジスタ611によって増幅される。なお、第1の整合用キャパシタ616と第2の整合用キャパシタ612との接続点には、接地されたシャントインダクタ617が接続されている。第1の整合用キャパシタ616と第2の整合用キャパシタ612とシャントインダクタ617とにより整合回路部618を構成している。   On the other hand, as shown in FIG. 6B, in the high-frequency signal output circuit 61 used in the driver stage of the conventional multi-stage high-frequency power amplifier, the high-frequency signal input from the signal input terminal 610 includes the first matching capacitor 616 and the first matching capacitor 616. The signal is input to the base terminal 615 of the driver stage transistor 611 via the second matching capacitance 612. The base bias to the base terminal 615 of the driver stage transistor 611 is supplied from the bias circuit 613 via the base current adjustment resistor 614. Thus, the high frequency signal input from the signal input terminal 610 is amplified by the driver stage transistor 611. A grounded shunt inductor 617 is connected to a connection point between the first matching capacitor 616 and the second matching capacitor 612. The first matching capacitor 616, the second matching capacitor 612, and the shunt inductor 617 constitute a matching circuit unit 618.

以上のように、図6Aおよび図6Bに示した高周波信号出力回路60および61によって多段高周波電力増幅器を構成し、高周波信号を増幅している。
小西良弘著、本城和彦編、「実用マイクロ波技術講座 集積回路と応用(第6巻)」ケイラボ出版、日刊工業新聞社、2002年6月25日、p.91、119−122
As described above, the high-frequency signal output circuits 60 and 61 shown in FIGS. 6A and 6B constitute a multistage high-frequency power amplifier, and a high-frequency signal is amplified.
Yoshihiro Konishi, edited by Kazuhiko Honjo, “Practical Microwave Technology Course Integrated Circuits and Applications (Volume 6)”, Kay Lab Publishing, Nikkan Kogyo Shimbun, June 25, 2002, p. 91, 119-122

しかしながら、上述した従来の多段高周波電力増幅器の段間部に用いられる高周波信号出力回路60の整合回路は、ドライバ段トランジスタ601のコレクタバイアスラインのインダクタ606と整合用キャパシタ603のみで構成される単純な回路である。このため、パワー段トランジスタ602のベース端子607に入力される高周波信号の整合の微調整が困難であった。さらに、現在の携帯端末の通信方式のように通信データレートが高い場合、携帯電話に用いる電力増幅器においては、低消費電力特性のみならず、低歪み特性も要求される。このため、上述したような従来の単純な整合回路では自由度が少なく、低消費電力および低歪みを満たす最適なインピーダンスを実現することが困難であった。また、電力増幅器において利得性能を向上させるためには、一般的に整合用キャパシタ603に大容量のキャパシタを用いればよい。しかし、整合用キャパシタ603に大容量のキャパシタを用いた場合、高帯域のみならず低帯域での利得性能も向上するため、1/2発振を誘発しやすくなるという課題があった。   However, the matching circuit of the high-frequency signal output circuit 60 used in the interstage portion of the above-described conventional multi-stage high-frequency power amplifier is a simple configuration including only the inductor 606 on the collector bias line of the driver stage transistor 601 and the matching capacitor 603. Circuit. For this reason, it is difficult to finely adjust the matching of the high frequency signal input to the base terminal 607 of the power stage transistor 602. Further, when the communication data rate is high as in the current mobile terminal communication system, the power amplifier used in the mobile phone is required to have not only low power consumption characteristics but also low distortion characteristics. For this reason, the conventional simple matching circuit as described above has a low degree of freedom, and it has been difficult to realize an optimum impedance satisfying low power consumption and low distortion. In order to improve the gain performance in the power amplifier, it is generally sufficient to use a large capacity capacitor as the matching capacitor 603. However, when a large-capacitance capacitor is used as the matching capacitor 603, the gain performance not only in the high band but also in the low band is improved, so that there is a problem that 1/2 oscillation is easily induced.

一方、上述した従来の多段高周波電力増幅器のドライバ段に用いられる高周波信号出力回路61においては、バイアス回路613からの直流信号経路と高周波信号経路との分離が不十分であり、バイアス回路613で発生する低周波の直流信号が、高周波信号経路に混在し、ノイズ特性が悪くなるという課題があった。なお、従来の多段高周波電力増幅器の段間部に用いられる高周波信号出力回路60においても、同様にノイズ特性が悪くなるという課題があった。   On the other hand, in the high-frequency signal output circuit 61 used in the driver stage of the conventional multi-stage high-frequency power amplifier described above, the DC signal path from the bias circuit 613 and the high-frequency signal path are not sufficiently separated, and the bias circuit 613 generates the signal. There is a problem that low-frequency DC signals are mixed in the high-frequency signal path, resulting in poor noise characteristics. The high-frequency signal output circuit 60 used in the interstage portion of the conventional multistage high-frequency power amplifier also has a problem that the noise characteristics are similarly deteriorated.

それ故に、本発明の目的は、整合の自由度を拡張し低消費電力と低歪みを満たす最適なインピーダンスを実現し、さらに、1/2発振の誘発を抑え、高周波信号のノイズ特性を低減する高周波信号出力回路を提供することである。   Therefore, an object of the present invention is to expand the degree of freedom of matching, realize an optimum impedance satisfying low power consumption and low distortion, further suppress induction of 1/2 oscillation, and reduce noise characteristics of high-frequency signals. A high frequency signal output circuit is provided.

上記目的を達成させるために、本発明の第1の高周波信号出力回路は、高周波信号を整合する整合回路とバイアス回路とを備えた高周波信号出力回路であって、一方端が信号入力端に接続された第1の整合用キャパシタと、一方端が第1の整合用キャパシタの他方端に接続された第2の整合用キャパシタと、一方端が第1の整合用キャパシタと第2の整合用キャパシタとの接続点に接続されたインダクタと、ベースが第2の整合用キャパシタの他方端に接続され、エミッタが接地されたトランジスタと、一方端がインダクタの他方端に接続され、他方端が接地されたバイパスコンデンサと、第2の整合用キャパシタと並列に接続されたベース電流調整用抵抗と、インダクタとバイパスコンデンサとの接続点にバイアス電圧を供給するバイアス回路とを備え、バイアス回路から供給されたバイアス電圧は、インダクタとベース電流調整用抵抗とを介して、トランジスタのベースに入力されることを特徴とする。   In order to achieve the above object, a first high-frequency signal output circuit of the present invention is a high-frequency signal output circuit including a matching circuit for matching a high-frequency signal and a bias circuit, one end connected to a signal input end First matching capacitor, a second matching capacitor having one end connected to the other end of the first matching capacitor, and a first matching capacitor and a second matching capacitor having one end connected to the other end of the first matching capacitor An inductor connected to the connection point of the transistor, a base connected to the other end of the second matching capacitor, an emitter connected to the ground, one end connected to the other end of the inductor, and the other end grounded Bypass capacitor, a base current adjusting resistor connected in parallel with the second matching capacitor, and a bias for supplying a bias voltage to the connection point between the inductor and the bypass capacitor And a road, the bias voltage supplied from the bias circuit via an inductor and a base current regulation resistor, and wherein the input to the base of the transistor.

好ましい第1の高周波信号出力回路は、インダクタとバイパスコンデンサとの間に挿入され、インダクタの他方端に接続される入力端と、バイパスコンデンサの一方端に接続される第1の出力端と、第2の出力端とを有するスイッチ素子と、スイッチ素子に入力端と第1の出力端とを接続させた場合、バイアス回路をオンし、スイッチ素子に入力端と第2の出力端とを接続させた場合、バイアス回路をオフする制御部とをさらに備える。   A preferred first high-frequency signal output circuit is inserted between the inductor and the bypass capacitor, and has an input terminal connected to the other end of the inductor, a first output terminal connected to one end of the bypass capacitor, When the switch element having two output ends and the input end and the first output end are connected to the switch element, the bias circuit is turned on, and the input end and the second output end are connected to the switch element. A control unit that turns off the bias circuit.

また、本発明の第2の高周波信号出力回路は、高周波信号を整合する整合回路とバイアス回路とを備えた高周波信号出力回路であって、一方端が信号入力端に接続された第1の整合用キャパシタと、一方端が第1の整合用キャパシタの他方端に接続された複数の第2の整合用キャパシタと、一方端が第1の整合用キャパシタと複数の第2の整合用キャパシタとの接続点に接続されたインダクタと、ベースが複数の第2の整合用キャパシタのそれぞれの他方端に接続され、エミッタが接地され、コレクタが共通の信号出力端に接続された複数のトランジスタと、一方端がインダクタの他方端に接続され、他方端が接地されたバイパスコンデンサと、複数の第2の整合用キャパシタのそれぞれと並列に接続された複数のベース電流調整用抵抗と、インダクタとバイパスコンデンサとの接続点にバイアス電圧を供給するバイアス回路とを備え、バイアス回路から供給されたバイアス電圧は、インダクタと複数のベース電流調整用抵抗とを介して、複数のトランジスタのベースに入力されることを特徴とする。   The second high-frequency signal output circuit of the present invention is a high-frequency signal output circuit including a matching circuit for matching a high-frequency signal and a bias circuit, the first matching having one end connected to the signal input end. And a plurality of second matching capacitors having one end connected to the other end of the first matching capacitor, and one end having a first matching capacitor and a plurality of second matching capacitors. An inductor connected to the connection point; a base connected to the other end of each of the plurality of second matching capacitors; a plurality of transistors connected to the common signal output terminal; A bypass capacitor having one end connected to the other end of the inductor and the other end grounded; a plurality of base current adjusting resistors connected in parallel with each of the plurality of second matching capacitors; A bias circuit for supplying a bias voltage to the connection point between the inductor and the bypass capacitor, and the bias voltage supplied from the bias circuit is applied to the bases of a plurality of transistors via an inductor and a plurality of base current adjusting resistors. It is input.

好ましい第2の高周波信号出力回路は、インダクタとバイパスコンデンサとの間に挿入され、インダクタの他方端に接続される入力端と、バイパスコンデンサの一方端に接続される第1の出力端と、第2の出力端とを有するスイッチ素子と、スイッチ素子に入力端と第1の出力端とを接続させた場合、バイアス回路をオンし、スイッチ素子に入力端と第2の出力端とを接続させた場合、バイアス回路をオフする制御部とをさらに備える。   A preferred second high-frequency signal output circuit is inserted between the inductor and the bypass capacitor, and has an input terminal connected to the other end of the inductor, a first output terminal connected to one end of the bypass capacitor, When the switch element having two output ends and the input end and the first output end are connected to the switch element, the bias circuit is turned on, and the input end and the second output end are connected to the switch element. A control unit that turns off the bias circuit.

上述のように、本発明の高周波信号出力回路によれば、整合の自由度を拡張し低消費電力と低歪みとを満たす最適なインピーダンスを実現し、さらに、1/2発振の誘発を抑え、高周波信号のノイズ特性を低減することが可能となる。   As described above, according to the high-frequency signal output circuit of the present invention, an optimum impedance satisfying low power consumption and low distortion is realized by expanding the degree of freedom of matching, and further, induction of 1/2 oscillation is suppressed, It becomes possible to reduce the noise characteristics of the high-frequency signal.

以下、本発明の実施形態について、図面を参照しながら説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態に係る高周波信号出力回路10の回路図である。図1に示すように、高周波信号出力回路10は、信号入力端100に第1の整合用キャパシタ102の一方端が接続され、第1の整合用キャパシタ102の他方端に第2の整合用キャパシタ104の一方端が接続され、第2の整合用キャパシタ104の他方端にトランジスタ101のベースが接続されている。また、トランジスタ101のエミッタは接地されている。第1の整合用キャパシタ102と第2の整合用キャパシタ104との接続点に、シャントインダクタ103の一方端が接続されている。シャントインダクタ103の他方端は、十分大きな容量値を有するバイパスコンデンサ106を介して接地されている。シャントインダクタ103とバイパスコンデンサ106との接続点108に、バイアス電圧を供給するバイアス回路107が接続されている。さらに、ベース電流調整用抵抗105が第2の整合用キャパシタ104と並列に接続されている。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(First embodiment)
FIG. 1 is a circuit diagram of a high-frequency signal output circuit 10 according to the first embodiment of the present invention. As shown in FIG. 1, in the high-frequency signal output circuit 10, one end of a first matching capacitor 102 is connected to a signal input end 100, and a second matching capacitor is connected to the other end of the first matching capacitor 102. One end of the transistor 104 is connected, and the base of the transistor 101 is connected to the other end of the second matching capacitor 104. The emitter of the transistor 101 is grounded. One end of the shunt inductor 103 is connected to a connection point between the first matching capacitor 102 and the second matching capacitor 104. The other end of the shunt inductor 103 is grounded via a bypass capacitor 106 having a sufficiently large capacitance value. A bias circuit 107 that supplies a bias voltage is connected to a connection point 108 between the shunt inductor 103 and the bypass capacitor 106. Further, a base current adjusting resistor 105 is connected in parallel with the second matching capacitor 104.

高周波信号出力回路10において、信号入力端100から入力された高周波信号は、第1の整合用キャパシタ102と第2の整合用キャパシタ104とを介して、トランジスタ101のベースに入力される。トランジスタ101へのベースバイアスは、バイアス回路107からシャントインダクタ103とベース電流調整用抵抗105とを介して供給される。このように信号入力端100から入力された高周波信号は、トランジスタ101で増幅される。   In the high-frequency signal output circuit 10, the high-frequency signal input from the signal input terminal 100 is input to the base of the transistor 101 via the first matching capacitor 102 and the second matching capacitor 104. The base bias to the transistor 101 is supplied from the bias circuit 107 via the shunt inductor 103 and the base current adjustment resistor 105. Thus, the high frequency signal input from the signal input terminal 100 is amplified by the transistor 101.

ここで、シャントインダクタ103は、十分大きな容量値を有するバイパスコンデンサ106を介して接地されている。これにより、シャントインダクタ103とバイパスコンデンサ106との接続点108は、交流的にはショートであるため、シャントインダクタ103に分岐した高周波信号はグランドへ逃がされる。一方、接続点108は、直流的にはオープンであるため、バイアス回路107からの直流信号は、シャントインダクタ103側へ流れ、さらにベース電流調整用抵抗105を介して、トランジスタ101のベース端子109に入力される。このように、図1に示した高周波信号出力回路10のシャントインダクタ103は、シャントインダクタ103に分岐された高周波信号をグランドへ逃がす機能と、バイアス回路107からの直流信号をトランジスタ101のベースへ伝達する機能とを有する。   Here, the shunt inductor 103 is grounded via a bypass capacitor 106 having a sufficiently large capacitance value. As a result, the connection point 108 between the shunt inductor 103 and the bypass capacitor 106 is short in terms of alternating current, so that the high-frequency signal branched to the shunt inductor 103 is released to the ground. On the other hand, since the connection point 108 is open in terms of direct current, the direct current signal from the bias circuit 107 flows to the shunt inductor 103 side, and further to the base terminal 109 of the transistor 101 via the base current adjustment resistor 105. Entered. As described above, the shunt inductor 103 of the high-frequency signal output circuit 10 shown in FIG. It has the function to do.

図6Aに示した従来の高周波信号出力回路60は、整合用キャパシタ603のみで段間結合を行う構成であった。しかし、本発明の高周波信号出力回路10は、第1の整合用キャパシタ102と第2の整合用キャパシタ104とシャントインダクタ103とで整合回路(以下、CLC整合回路)を構成している。したがって、高周波信号出力回路10を多段高周波電力増幅器の段間部に用いた場合、図6Aに示した従来の高周波信号出力回路60に比べて、整合の自由度が高くなる。さらに、整合の自由度が高くなることによって、高周波信号出力回路10のインピーダンスを低消費電力と低歪みとを満たす最適なインピーダンス範囲に合わせやすくなる。   The conventional high-frequency signal output circuit 60 shown in FIG. 6A is configured to perform interstage coupling using only the matching capacitor 603. However, in the high-frequency signal output circuit 10 of the present invention, the first matching capacitor 102, the second matching capacitor 104, and the shunt inductor 103 constitute a matching circuit (hereinafter referred to as a CLC matching circuit). Therefore, when the high-frequency signal output circuit 10 is used in an interstage portion of a multistage high-frequency power amplifier, the degree of freedom in matching is higher than that of the conventional high-frequency signal output circuit 60 shown in FIG. 6A. Furthermore, since the degree of freedom of matching is increased, the impedance of the high-frequency signal output circuit 10 can be easily adjusted to an optimum impedance range that satisfies low power consumption and low distortion.

さらに、本発明の高周波信号出力回路10の構成によれば、低帯域の通過特性が抑圧できるので、耐発振性が改善できるという効果もある。図2は、図6Aに示した従来の高周波信号出力回路60と、本発明の高周波信号出力回路10との通過特性S21を示す図である。図2において、破線で示した通過特性Aは、従来の高周波信号出力回路60の通過特性S21であり、実線で示した通過特性Bは、本発明の高周波信号出力回路10の通過特性S21である。foは基本周波数であり、1/2foは、1/2周波数である。本発明の高周波信号出力回路10において、1/2周波数での通過特性S21の抑圧が改善している。従来の高周波信号出力回路60は、ドライバ段トランジスタ601のコレクタバイアスラインにインダクタ606を備えていたが、段間部においては、整合用キャパシタ603のみの構成であった。一方、本発明の高周波信号出力回路10は、段間部においてCLC整合回路を構成している。このため、本発明の高周波信号出力回路10は、CLC整合回路のシャントインダクタ103が低帯域の通過特性を抑圧する機能によって、1/2発振の誘発を抑えることが可能となる。   Furthermore, according to the configuration of the high-frequency signal output circuit 10 of the present invention, the low-band pass characteristic can be suppressed, so that there is an effect that the oscillation resistance can be improved. FIG. 2 is a diagram showing pass characteristics S21 between the conventional high-frequency signal output circuit 60 shown in FIG. 6A and the high-frequency signal output circuit 10 of the present invention. In FIG. 2, the pass characteristic A indicated by a broken line is the pass characteristic S21 of the conventional high-frequency signal output circuit 60, and the pass characteristic B indicated by the solid line is the pass characteristic S21 of the high-frequency signal output circuit 10 of the present invention. . fo is a fundamental frequency, and ½fo is a ½ frequency. In the high-frequency signal output circuit 10 of the present invention, the suppression of the pass characteristic S21 at 1/2 frequency is improved. The conventional high-frequency signal output circuit 60 includes the inductor 606 in the collector bias line of the driver stage transistor 601, but only the matching capacitor 603 is configured between the stages. On the other hand, the high-frequency signal output circuit 10 of the present invention forms a CLC matching circuit in the interstage portion. For this reason, the high-frequency signal output circuit 10 of the present invention can suppress the induction of 1/2 oscillation by the function of the shunt inductor 103 of the CLC matching circuit suppressing the low-band pass characteristic.

一方、本発明の高周波信号出力回路10を多段高周波電力増幅器のドライバ段に用いた場合、シャントインダクタ103とバイパスコンデンサ106とによって、バイアス回路107からの低周波の直流信号が抑圧される。したがって、バイアス回路107で発生する低周波の直流信号が、高周波信号経路に混在せず、ノイズ特性を改善することができる。   On the other hand, when the high-frequency signal output circuit 10 of the present invention is used in the driver stage of a multistage high-frequency power amplifier, the low-frequency DC signal from the bias circuit 107 is suppressed by the shunt inductor 103 and the bypass capacitor 106. Therefore, low frequency DC signals generated by the bias circuit 107 are not mixed in the high frequency signal path, and noise characteristics can be improved.

以上のように、本発明の第1の実施形態に係る高周波信号出力回路10によれば、整合の自由度を拡張し低消費電力と低歪みを満たす最適なインピーダンスを実現し、さらに、1/2発振の誘発を抑え、高周波信号のノイズ特性を低減することができる。   As described above, according to the high-frequency signal output circuit 10 according to the first embodiment of the present invention, an optimum impedance satisfying low power consumption and low distortion is realized by expanding the degree of freedom of matching, (2) Induction of oscillation can be suppressed and noise characteristics of the high frequency signal can be reduced.

(第2の実施形態)
図3Aは、本発明の第2の実施形態に係る高周波信号出力回路30の回路図である。図3Aに示す高周波信号出力回路30は、図1に示した第1の実施形態に係る高周波信号出力回路10にスイッチ素子300と制御部303とを追加した構成である。図3Aに示す高周波信号出力回路30において、図1に示した同様の構成要素については、同様の参照符号を付して説明を省略する。
(Second Embodiment)
FIG. 3A is a circuit diagram of the high-frequency signal output circuit 30 according to the second embodiment of the present invention. The high-frequency signal output circuit 30 shown in FIG. 3A has a configuration in which a switch element 300 and a control unit 303 are added to the high-frequency signal output circuit 10 according to the first embodiment shown in FIG. In the high-frequency signal output circuit 30 shown in FIG. 3A, the same components as those shown in FIG.

図3Aに示すように高周波信号出力回路30において、スイッチ素子300は、入力端子aはシャントインダクタ103に接続され、一方の出力端子bはバイパスコンデンサ106に接続され、他方の出力端子cは分岐出力端子301に接続されている。スイッチ素子300は、入力端子aをバイパスコンデンサ106側の出力端子bと分岐出力端子301側の出力端子cとのいずれかに接続する。制御部303は、高周波信号出力回路30からの出力信号に要求される出力電力に応じて、スイッチ素子300のスイッチング動作およびバイアス回路107のオンオフ動作を制御する。図3Bは、高出力時および低出力時におけるスイッチ素子300およびバイアス回路107の動作を示す図である。   As shown in FIG. 3A, in the high-frequency signal output circuit 30, the switch element 300 has an input terminal a connected to the shunt inductor 103, one output terminal b connected to the bypass capacitor 106, and the other output terminal c connected to the branch output. It is connected to the terminal 301. The switch element 300 connects the input terminal a to either the output terminal b on the bypass capacitor 106 side or the output terminal c on the branch output terminal 301 side. The control unit 303 controls the switching operation of the switch element 300 and the on / off operation of the bias circuit 107 according to the output power required for the output signal from the high-frequency signal output circuit 30. FIG. 3B is a diagram illustrating operations of the switch element 300 and the bias circuit 107 at the time of high output and at the time of low output.

出力電力を高出力にする高出力時には、制御部303によって、スイッチ素子300は入力端子aを出力端子bに接続し、バイアス回路107はオンされる。この場合、信号入力端100から入力された高周波信号は、第1の実施形態で述べたように、バイアス回路107によってバイアス供給されることにより、トランジスタ101で増幅され、通常出力端子302から出力される。なお、スイッチ素子300は一定の挿入損失量を有しているが、高周波信号経路に直列に挿入されていないため、信号入力端100から入力された高周波信号を増幅する際に、スイッチ素子300による挿入損失の影響はない。   When the output power is set to high output, the control unit 303 connects the switch element 300 to the output terminal b and the bias circuit 107 is turned on by the control unit 303. In this case, as described in the first embodiment, the high-frequency signal input from the signal input terminal 100 is amplified by the transistor 101 by being supplied with a bias by the bias circuit 107 and output from the normal output terminal 302. The Although the switch element 300 has a certain amount of insertion loss, it is not inserted in series in the high-frequency signal path, so that when the high-frequency signal input from the signal input terminal 100 is amplified, the switch element 300 There is no effect of insertion loss.

出力電力を低出力にする低出力時には、制御部303によって、スイッチ素子300は入力端子aを出力端子cに接続し、バイアス回路107はオフされる。これにより、信号入力端100から入力された高周波信号は、シャントインダクタ103側に分岐され、そのまま分岐出力端子301から出力される。   At the time of low output where the output power is set to low output, the control unit 303 causes the switch element 300 to connect the input terminal a to the output terminal c, and the bias circuit 107 is turned off. As a result, the high frequency signal input from the signal input terminal 100 is branched to the shunt inductor 103 side and output as it is from the branch output terminal 301.

このように、制御部303によって、スイッチ素子300のスイッチング動作とバイアス回路107のオンオフ動作とを連動させる。これによって、高周波信号出力回路30は、信号入力端100から入力された高周波信号をトランジスタ101で増幅して出力する高出力モードと、トランジスタ101を駆動させないで信号入力端100から入力された高周波信号をそのまま出力する低出力モードとの2段階モードを実現することができる。   Thus, the control unit 303 causes the switching operation of the switch element 300 and the on / off operation of the bias circuit 107 to be linked. Accordingly, the high-frequency signal output circuit 30 amplifies the high-frequency signal input from the signal input terminal 100 by the transistor 101 and outputs the high-frequency signal, and the high-frequency signal input from the signal input terminal 100 without driving the transistor 101. Can be realized in a two-stage mode including a low-output mode that outputs the signal as it is.

携帯電話端末のように、基地局からの距離に応じて出力制御が可能である場合、出力電力の大きさに応じた最適な回路構成を用いることにより、低消費電力化に効果を奏する。   When output control is possible according to the distance from the base station, such as a mobile phone terminal, it is possible to reduce power consumption by using an optimum circuit configuration corresponding to the magnitude of output power.

以上のように、本発明の第2の実施形態に係る高周波信号出力回路30によれば、出力電力の大きさに応じた最適な回路構成を実現することができ、携帯端末の低消費電力化に効果を奏する。   As described above, according to the high-frequency signal output circuit 30 according to the second embodiment of the present invention, an optimum circuit configuration corresponding to the magnitude of the output power can be realized, and the power consumption of the portable terminal can be reduced. Has an effect.

(第3の実施形態)
図4は、本発明の第3の実施形態に係る高周波信号出力回路40の回路図である。図4に示す高周波信号出力回路40は、図1に示した第1の実施形態に係る高周波信号出力回路10をドライバ段に配置し、図3Aに示した第2の実施形態に係る高周波信号出力回路30を段間部に配置した、多段高周波電力増幅器の回路図である。図4に示す高周波信号出力回路40において、図1および図3Aに示した同様の構成要素については、同様の参照符号を付して説明を省略する。ただし、第1の整合用キャパシタ、トランジスタ、第2の整合用キャパシタ、シャントインダクタ、バイパスコンデンサ、バイアス回路、およびベース電流調整用抵抗を、ドライバ段においては、第1の整合用キャパシタ102a、トランジスタ101a、第2の整合用キャパシタ104a、シャントインダクタ103a、バイパスコンデンサ106a、バイアス回路107a、ベース電流調整用抵抗105aとする。また、段間部においては、第1の整合用キャパシタ102b、トランジスタ101b、第2の整合用キャパシタ104b、シャントインダクタ103b、バイパスコンデンサ106b、バイアス回路107b、ベース電流調整用抵抗105bとする。なお、ドライバ段におけるトランジスタ101aのコレクタバイアスラインにはインダクタ400を備えている。
(Third embodiment)
FIG. 4 is a circuit diagram of the high-frequency signal output circuit 40 according to the third embodiment of the present invention. The high-frequency signal output circuit 40 shown in FIG. 4 has the high-frequency signal output circuit 10 according to the first embodiment shown in FIG. 1 arranged in the driver stage, and the high-frequency signal output according to the second embodiment shown in FIG. 3A. It is a circuit diagram of the multistage high frequency power amplifier which has arrange | positioned the circuit 30 in the interstage part. In the high-frequency signal output circuit 40 shown in FIG. 4, the same components as those shown in FIGS. 1 and 3A are denoted by the same reference numerals, and the description thereof is omitted. However, the first matching capacitor, the transistor, the second matching capacitor, the shunt inductor, the bypass capacitor, the bias circuit, and the base current adjusting resistor are included in the first matching capacitor 102a and the transistor 101a in the driver stage. , Second matching capacitor 104a, shunt inductor 103a, bypass capacitor 106a, bias circuit 107a, and base current adjustment resistor 105a. In the interstage portion, the first matching capacitor 102b, the transistor 101b, the second matching capacitor 104b, the shunt inductor 103b, the bypass capacitor 106b, the bias circuit 107b, and the base current adjustment resistor 105b are used. Note that an inductor 400 is provided in the collector bias line of the transistor 101a in the driver stage.

図4に示す高周波信号出力回路40において、制御部303は、第2の実施形態で述べたように、高周波信号出力回路40からの出力信号に要求される出力電力に応じて、スイッチ素子300のスイッチング動作およびバイアス回路107bのオンオフ動作を制御する。   In the high-frequency signal output circuit 40 shown in FIG. 4, the control unit 303 controls the switching element 300 according to the output power required for the output signal from the high-frequency signal output circuit 40 as described in the second embodiment. The switching operation and the on / off operation of the bias circuit 107b are controlled.

出力電力を高出力にする高出力時には、制御部303によって、スイッチ素子300は入力端子aを出力端子bに接続し、バイアス回路107bはオンされる。この場合、ドライバ段で増幅された高周波信号は、段間部のトランジスタ101bでさらに増幅され、通常出力端子302から出力される。   When the output power is set to a high output level, the control unit 303 causes the switch element 300 to connect the input terminal a to the output terminal b, and the bias circuit 107b is turned on. In this case, the high-frequency signal amplified in the driver stage is further amplified by the interstage transistor 101b and output from the normal output terminal 302.

出力電力を低出力にする低出力時には、制御部303によって、スイッチ素子300は入力端子aを出力端子cに接続し、バイアス回路107bはオフされる。この場合、ドライバ段で増幅された高周波信号は、シャントインダクタ103b側に分岐され、そのまま分岐出力端子301から出力される。   At the time of low output where the output power is low, the control unit 303 causes the switch element 300 to connect the input terminal a to the output terminal c, and the bias circuit 107b is turned off. In this case, the high-frequency signal amplified in the driver stage is branched to the shunt inductor 103b side and output as it is from the branch output terminal 301.

このように、多段高周波電力増幅器の段間部において、制御部303によって、スイッチ素子300のスイッチング動作とバイアス回路107bのオンオフ動作とを連動させる。これによって、高周波信号出力回路40は、ドライバ段で増幅された高周波信号は、段間部のトランジスタ101bでさらに増幅して出力する多段高周波電力増幅器の構成である高出力モードと、段間部のトランジスタ101bを駆動させないでドライバ段で増幅された高周波信号をそのまま出力する低出力モードとの2段階モードを実現することができる。   As described above, in the interstage portion of the multistage high-frequency power amplifier, the control unit 303 causes the switching operation of the switch element 300 and the on / off operation of the bias circuit 107b to be linked. As a result, the high-frequency signal output circuit 40 has a high-output mode that is a configuration of a multi-stage high-frequency power amplifier that amplifies the high-frequency signal amplified in the driver stage by the inter-stage transistor 101b and outputs the amplified signal. It is possible to realize a two-stage mode including a low output mode in which the high frequency signal amplified in the driver stage is output as it is without driving the transistor 101b.

以上のように、本発明の第3の実施形態に係る高周波信号出力回路40によれば、高周波信号を多段高周波電力増幅器によって増幅することができ、整合の自由度を拡張し低消費電力と低歪みを満たす最適なインピーダンスを実現し、さらに、1/2発振の誘発を抑え、高周波信号のノイズ特性を低減することができる。また、携帯電話端末のように、基地局からの距離に応じて出力制御が可能である場合、出力電力の大きさに応じた最適な回路構成を実現することができ、携帯端末の低消費電力化にさらに効果を奏する。   As described above, according to the high-frequency signal output circuit 40 according to the third embodiment of the present invention, a high-frequency signal can be amplified by the multistage high-frequency power amplifier, and the degree of freedom of matching is expanded to reduce power consumption and low power. An optimum impedance satisfying the distortion can be realized, and further, induction of ½ oscillation can be suppressed and noise characteristics of the high frequency signal can be reduced. In addition, when output control is possible according to the distance from the base station, such as a mobile phone terminal, an optimal circuit configuration can be realized according to the magnitude of the output power, and the low power consumption of the mobile terminal It is more effective in making it easier.

(第4の実施形態)
図5は、本発明の第4の実施形態に係る高周波信号出力回路50の回路図である。図5に示す高周波信号出力回路50は、図1に示した第1の実施形態に係る高周波信号出力回路10のトランジスタ101と第2の整合用キャパシタ104とベース電流調整用抵抗105とを、それぞれ複数のトランジスタ500と第2の整合用キャパシタ502とベース電流調整用抵抗503とで構成している。図5に示す高周波信号出力回路50において、図1に示した同様の構成要素については、同様の参照符号を付して説明を省略する。
(Fourth embodiment)
FIG. 5 is a circuit diagram of a high-frequency signal output circuit 50 according to the fourth embodiment of the present invention. A high-frequency signal output circuit 50 shown in FIG. 5 includes a transistor 101, a second matching capacitor 104, and a base current adjustment resistor 105 of the high-frequency signal output circuit 10 according to the first embodiment shown in FIG. A plurality of transistors 500, a second matching capacitor 502, and a base current adjustment resistor 503 are configured. In the high-frequency signal output circuit 50 shown in FIG. 5, the same components as those shown in FIG.

複数のトランジスタ500は、コレクタ電極は信号出力端501に共通接続されており、エミッタ電極はそれぞれ接地されている。複数のトランジスタ500は、並列合成することによって高周波信号を合成する。しかし、複数のトランジスタ500にバイポーラトランジスタを用いた場合、不均一動作によりいずれかのトランジスタ500に局所的に電流が集中し、熱暴走現象が発生する。   In the plurality of transistors 500, the collector electrodes are commonly connected to the signal output terminal 501 and the emitter electrodes are grounded. The plurality of transistors 500 synthesize high-frequency signals by parallel synthesis. However, when bipolar transistors are used as the plurality of transistors 500, current is locally concentrated in any one of the transistors 500 due to nonuniform operation, and a thermal runaway phenomenon occurs.

この熱暴走現象を防ぐために、ユニットセル504を構成し並列合成している。ユニットセル504は、1つのトランジスタ500に、第2の整合用キャパシタ502とベース電流調整用抵抗503とを接続することによって構成されている。このように、第2の整合用キャパシタ502とベース電流調整用抵抗503とが1つのユニットセル504に1つずつ設けられているため、それぞれのトランジスタ500へのベース電流を抑圧することができる。   In order to prevent this thermal runaway phenomenon, unit cells 504 are configured and synthesized in parallel. The unit cell 504 is configured by connecting a second matching capacitor 502 and a base current adjusting resistor 503 to one transistor 500. Thus, since the second matching capacitor 502 and the base current adjusting resistor 503 are provided one by one in one unit cell 504, the base current to each transistor 500 can be suppressed.

以上のように、本発明の第4の実施形態に係る高周波信号出力回路50によれば、複数のトランジスタ500は均一動作し局所的に電流が集中する熱暴走を防止することができ、耐破壊性に効果を奏する。   As described above, according to the high-frequency signal output circuit 50 according to the fourth embodiment of the present invention, the plurality of transistors 500 can operate uniformly and can prevent thermal runaway in which current is locally concentrated, and can withstand breakdown. Has an effect on sex.

本発明の回路技術は、低消費電力特性、低歪み特性、ノイズ特性に優れた回路を実現するものであり、高周波電力増幅器等に利用できる。また、パワーモード切替え機能に利用できるので、携帯端末と基地局の距離に応じて出力を制御する必要があるセルラー式携帯端末の送信部の電力増幅器等に利用することができる。   The circuit technology of the present invention realizes a circuit excellent in low power consumption characteristics, low distortion characteristics, and noise characteristics, and can be used for a high frequency power amplifier or the like. Further, since it can be used for the power mode switching function, it can be used for a power amplifier of a transmission unit of a cellular mobile terminal that needs to control its output according to the distance between the mobile terminal and the base station.

本発明の第1の実施形態に係る高周波信号出力回路の回路図1 is a circuit diagram of a high-frequency signal output circuit according to a first embodiment of the present invention. 高周波信号出力回路の通過特性を示す図Diagram showing pass characteristics of high-frequency signal output circuit 本発明の第2の実施形態に係る高周波信号出力回路の回路図The circuit diagram of the high frequency signal output circuit concerning a 2nd embodiment of the present invention. 本発明の第2の実施形態に係るスイッチング動作を示す図The figure which shows the switching operation | movement which concerns on the 2nd Embodiment of this invention. 本発明の第3の実施形態に係る高周波信号出力回路の回路図Circuit diagram of high-frequency signal output circuit according to third embodiment of the present invention 本発明の第4の実施形態に係る高周波信号出力回路の回路図Circuit diagram of a high-frequency signal output circuit according to a fourth embodiment of the present invention 従来の電力増幅回路技術における段間部の回路図Circuit diagram of interstage in conventional power amplifier circuit technology 従来の電力増幅回路技術における初段部の回路図Circuit diagram of the first stage in conventional power amplifier circuit technology

符号の説明Explanation of symbols

10,30,40,50,60,61 高周波信号出力回路
100,600,610 信号入力端
101,101a,101b,500,601,602,611 トランジスタ
102,102a,102b,616 第1の整合用キャパシタ
103,103a,103b,400,606,617 インダクタ
104,104a,104b,502,612 第2の整合用キャパシタ
105,105a,105b,503,605,614 ベース電流調整用抵抗
106,106a,106b バイパスコンデンサ
107,107a,107b,604,613 バイアス回路
108 バイアス回路接続点
109,607,615 トランジスタのベース端子
300 スイッチ素子
301 分岐出力端子
302 通常出力端子
303 制御部
501 信号出力端
504 ユニットセル
603 整合用キャパシタ
618 整合回路部
A,B 通過特性S21
a,b,c スイッチ端子
10, 30, 40, 50, 60, 61 High-frequency signal output circuit 100, 600, 610 Signal input terminal 101, 101a, 101b, 500, 601, 602, 611 Transistor 102, 102a, 102b, 616 First matching capacitor 103, 103a, 103b, 400, 606, 617 Inductors 104, 104a, 104b, 502, 612 Second matching capacitors 105, 105a, 105b, 503, 605, 614 Base current adjusting resistors 106, 106a, 106b Bypass capacitors 107, 107a, 107b, 604, 613 Bias circuit 108 Bias circuit connection points 109, 607, 615 Transistor base terminal 300 Switch element 301 Branch output terminal 302 Normal output terminal 303 Control unit 501 Signal output terminal 5 04 unit cell 603 matching capacitor 618 matching circuit part A, B pass characteristic S21
a, b, c switch terminals

Claims (4)

高周波信号を整合する整合回路とバイアス回路とを備えた高周波信号出力回路であって、
一方端が信号入力端に接続された第1の整合用キャパシタと、
一方端が前記第1の整合用キャパシタの他方端に接続された第2の整合用キャパシタと、
一方端が前記第1の整合用キャパシタと前記第2の整合用キャパシタとの接続点に接続されたインダクタと、
ベースが前記第2の整合用キャパシタの他方端に接続され、エミッタが接地されたトランジスタと、
一方端が前記インダクタの他方端に接続され、他方端が接地されたバイパスコンデンサと、
前記第2の整合用キャパシタと並列に接続されたベース電流調整用抵抗と、
前記インダクタと前記バイパスコンデンサとの接続点にバイアス電圧を供給するバイアス回路とを備え、
前記バイアス回路から供給されたバイアス電圧は、前記インダクタと前記ベース電流調整用抵抗とを介して、前記トランジスタのベースに入力されることを特徴とする、高周波信号出力回路。
A high-frequency signal output circuit including a matching circuit for matching a high-frequency signal and a bias circuit,
A first matching capacitor having one end connected to the signal input end;
A second matching capacitor having one end connected to the other end of the first matching capacitor;
An inductor having one end connected to a connection point between the first matching capacitor and the second matching capacitor;
A transistor having a base connected to the other end of the second matching capacitor and an emitter grounded;
A bypass capacitor having one end connected to the other end of the inductor and the other end grounded;
A base current adjusting resistor connected in parallel with the second matching capacitor;
A bias circuit for supplying a bias voltage to a connection point between the inductor and the bypass capacitor;
The high-frequency signal output circuit according to claim 1, wherein the bias voltage supplied from the bias circuit is input to a base of the transistor via the inductor and the base current adjusting resistor.
前記インダクタと前記バイパスコンデンサとの間に挿入され、前記インダクタの他方端に接続される入力端と、前記バイパスコンデンサの一方端に接続される第1の出力端と、第2の出力端とを有するスイッチ素子と、
前記スイッチ素子に前記入力端と前記第1の出力端とを接続させた場合、前記バイアス回路をオンし、前記スイッチ素子に前記入力端と前記第2の出力端とを接続させた場合、前記バイアス回路をオフする制御部とをさらに備える、請求項1に記載の高周波信号出力回路。
An input end inserted between the inductor and the bypass capacitor and connected to the other end of the inductor, a first output end connected to one end of the bypass capacitor, and a second output end Having a switch element;
When the switch element is connected to the input terminal and the first output terminal, the bias circuit is turned on, and when the switch element is connected to the input terminal and the second output terminal, The high-frequency signal output circuit according to claim 1, further comprising a control unit that turns off the bias circuit.
高周波信号を整合する整合回路とバイアス回路とを備えた高周波信号出力回路であって、
一方端が信号入力端に接続された第1の整合用キャパシタと、
一方端が前記第1の整合用キャパシタの他方端に接続された複数の第2の整合用キャパシタと、
一方端が前記第1の整合用キャパシタと前記複数の第2の整合用キャパシタとの接続点に接続されたインダクタと、
ベースが前記複数の第2の整合用キャパシタのそれぞれの他方端に接続され、エミッタが接地され、コレクタが共通の信号出力端に接続された複数のトランジスタと、
一方端が前記インダクタの他方端に接続され、他方端が接地されたバイパスコンデンサと、
前記複数の第2の整合用キャパシタのそれぞれと並列に接続された複数のベース電流調整用抵抗と、
前記インダクタと前記バイパスコンデンサとの接続点にバイアス電圧を供給するバイアス回路とを備え、
前記バイアス回路から供給されたバイアス電圧は、前記インダクタと前記複数のベース電流調整用抵抗とを介して、前記複数のトランジスタのベースに入力されることを特徴とする、高周波信号出力回路。
A high-frequency signal output circuit including a matching circuit for matching a high-frequency signal and a bias circuit,
A first matching capacitor having one end connected to the signal input end;
A plurality of second matching capacitors having one end connected to the other end of the first matching capacitor;
An inductor having one end connected to a connection point between the first matching capacitor and the plurality of second matching capacitors;
A plurality of transistors having a base connected to the other end of each of the plurality of second matching capacitors, an emitter grounded, and a collector connected to a common signal output end;
A bypass capacitor having one end connected to the other end of the inductor and the other end grounded;
A plurality of base current adjusting resistors connected in parallel with each of the plurality of second matching capacitors;
A bias circuit for supplying a bias voltage to a connection point between the inductor and the bypass capacitor;
The high-frequency signal output circuit, wherein the bias voltage supplied from the bias circuit is input to the bases of the plurality of transistors via the inductor and the plurality of base current adjustment resistors.
前記インダクタと前記バイパスコンデンサとの間に挿入され、前記インダクタの他方端に接続される入力端と、前記バイパスコンデンサの一方端に接続される第1の出力端と、第2の出力端とを有するスイッチ素子と、
前記スイッチ素子に前記入力端と前記第1の出力端とを接続させた場合、前記バイアス回路をオンし、前記スイッチ素子に前記入力端と前記第2の出力端とを接続させた場合、前記バイアス回路をオフする制御部とをさらに備える、請求項3に記載の高周波信号出力回路。
An input end inserted between the inductor and the bypass capacitor and connected to the other end of the inductor, a first output end connected to one end of the bypass capacitor, and a second output end Having a switch element;
When the switch element is connected to the input terminal and the first output terminal, the bias circuit is turned on, and when the switch element is connected to the input terminal and the second output terminal, The high-frequency signal output circuit according to claim 3, further comprising a controller that turns off the bias circuit.
JP2007289893A 2007-11-07 2007-11-07 High frequency signal output circuit Pending JP2009118254A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007289893A JP2009118254A (en) 2007-11-07 2007-11-07 High frequency signal output circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007289893A JP2009118254A (en) 2007-11-07 2007-11-07 High frequency signal output circuit

Publications (1)

Publication Number Publication Date
JP2009118254A true JP2009118254A (en) 2009-05-28

Family

ID=40784870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007289893A Pending JP2009118254A (en) 2007-11-07 2007-11-07 High frequency signal output circuit

Country Status (1)

Country Link
JP (1) JP2009118254A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011199338A (en) * 2010-03-17 2011-10-06 New Japan Radio Co Ltd Amplifier
WO2014103495A1 (en) * 2012-12-26 2014-07-03 株式会社村田製作所 High-frequency amplifier circuit
CN104426489A (en) * 2013-09-11 2015-03-18 三菱电机株式会社 Power amplifier
CN112803903A (en) * 2019-11-14 2021-05-14 财团法人工业技术研究院 Low-supply-voltage and low-power-consumption distributed amplifier applied to all-chip high-speed communication

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011199338A (en) * 2010-03-17 2011-10-06 New Japan Radio Co Ltd Amplifier
WO2014103495A1 (en) * 2012-12-26 2014-07-03 株式会社村田製作所 High-frequency amplifier circuit
US9525389B2 (en) 2012-12-26 2016-12-20 Murata Manufacturing Co., Ltd. High-frequency amplifier circuit
CN104426489A (en) * 2013-09-11 2015-03-18 三菱电机株式会社 Power amplifier
KR20150030155A (en) * 2013-09-11 2015-03-19 미쓰비시덴키 가부시키가이샤 Power amplifier
JP2015056734A (en) * 2013-09-11 2015-03-23 三菱電機株式会社 Power amplifier
KR101669843B1 (en) * 2013-09-11 2016-10-27 가부시키가이샤 무라타 세이사쿠쇼 Power amplifier
CN112803903A (en) * 2019-11-14 2021-05-14 财团法人工业技术研究院 Low-supply-voltage and low-power-consumption distributed amplifier applied to all-chip high-speed communication
CN112803903B (en) * 2019-11-14 2024-02-06 财团法人工业技术研究院 Low supply voltage and low power consumption distributed amplifier for full chip high speed communication

Similar Documents

Publication Publication Date Title
US7629843B2 (en) Parallel power amplifier and associated methods
JP5523619B2 (en) Variable gain amplifier
JP2001251202A (en) Method and device for amplifying modulation-dependent signal
US11114989B2 (en) Power amplifying circuit
JP4896990B2 (en) High frequency amplifier
JP2023012448A (en) load modulation push-pull power amplifier
WO2014087479A1 (en) High-frequency power amplifier
JP2006333060A (en) High frequency power amplifier and radio communication device using the same
US8115547B2 (en) Reconfigurable power amplifier and use of such amplifier for making a multi-standard amplification stage for mobile phone communications
JP2017195536A (en) Power amplification module
JPWO2006006244A1 (en) High power amplifier
JPWO2013153894A1 (en) Amplifier circuit
CN100477509C (en) Radio communication frequency signal amplifier and transmitting/receiving device
CN103124163B (en) Power amplifier
CN110324007B (en) Power amplifying circuit
JP2009118254A (en) High frequency signal output circuit
US9667202B2 (en) Power amplifier and method
JP2007259409A (en) Variable gain amplifier
JP2008092521A (en) Small power amplifier
WO2021161721A1 (en) Power amplification circuit, high frequency circuit, and communication device
TWI683533B (en) Amplification circuit
JP5099908B2 (en) Doherty synthesis circuit and Doherty amplifier
JP3970598B2 (en) Power amplifier and communication equipment
JP2011004174A (en) High frequency power amplifier and radio communication apparatus
WO2003079542A1 (en) Microwave circuit