[go: up one dir, main page]

JP2009111380A - デュアル仕事関数半導体デバイスおよびその製造方法 - Google Patents

デュアル仕事関数半導体デバイスおよびその製造方法 Download PDF

Info

Publication number
JP2009111380A
JP2009111380A JP2008271211A JP2008271211A JP2009111380A JP 2009111380 A JP2009111380 A JP 2009111380A JP 2008271211 A JP2008271211 A JP 2008271211A JP 2008271211 A JP2008271211 A JP 2008271211A JP 2009111380 A JP2009111380 A JP 2009111380A
Authority
JP
Japan
Prior art keywords
region
dielectric
cap layer
work function
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008271211A
Other languages
English (en)
Inventor
Hag-Ju Cho
チョ・ハジュ
Shih-Hsun Chang
チャン・シー−シュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Samsung Electronics Co Ltd
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Samsung Electronics Co Ltd
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC, Samsung Electronics Co Ltd, Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2009111380A publication Critical patent/JP2009111380A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/014—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0181—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/83135—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] the IGFETs characterised by having different gate conductor materials or different gate conductor implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ＣＭＯＳを製造するにおいて、１つまたは２つの誘電体を有するデュアル金属ゲートを形成する場合の、本質的な製造プロセスの複雑さや費用が増加しない、製造が容易で信頼性のある、デュアル仕事関数を有する半導体デバイスの製造方法を提供する。
【解決手段】１つの金属電極から開始するデュアル仕事関数デバイスの簡単な製造方法およびそのデバイスを開示する。シングル金属シングル誘電体（ＳＭＳＤ）ＣＭＯＳ集積スキームが開示される。ゲート誘電体層１と誘電体キャップ層２および誘電体キャップ層２’’とを含む１つの誘電体スタックと、誘電体スタックを覆う１つの金属層とが、最初に形成され、金属−誘電体界面を形成する。誘電体スタックと金属層を形成した後、誘電体キャップ層２’’の、金属−誘電体界面に隣接する少なくとも一部が、仕事関数変調元素６を加えることにより選択的に変調される。
【選択図】図２ｂ

Description

本発明は、デュアル仕事関数半導体デバイスおよびその製造方法に関する。特に、本発明は、誘電体材料と金属ゲート材料とを含むゲートスタックを有するＣＭＯＳ（相補型金属酸化物半導体）構造およびその製造方法に関する。
性能を改良するためのＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）デバイスの小型化の結果、ＳｉＯ２ゲート誘電体が薄くなるため、ゲートのリークがより高くなる。この問題について、ＳｉＯ２ゲート誘電体は、高誘電率（ｈｉｇｈ−ｋ）材料（ｋ値＞ｋＳｉＯ２）によって置き換えられてきた。
ｈｉｇｈ−ｋ材料の導入により、ポリシリコン電極とｈｉｇｈ−ｋ材料との界面において、例えばフェルミレベルのピンニング効果のような新たな問題が発生し、ＭＯＳＦＥＴデバイス中で閾値電圧が高くなっていた。
ＭＯＳＦＥＴデバイスでは、ゲートは、チャネルを導電性にするための閾値電圧（Ｖｔ）を必要とする。相補性ＭＯＳプロセスは、ｎチャネルおよびｐチャネル（ＮＭＯＳおよびＰＭＯＳ）トランジスタの双方を形成する。閾値電圧は、いわゆる仕事関数差により影響される。
仕事関数は、電子が最初にフェルミレベルにあるとした場合に、材料中の電子を、材料原子の外の真空順位まで出すのに必要とされるエネルギーとして測定され、エレクトロンボルト（ｅＶ）で表される。ゲートとチャネルの間の仕事関数差は、本質的に、チャネル領域に最も近いゲート材料の仕事関数と、チャネル領域の材料の仕事関数との間の算数差である。
閾値電圧（Ｖｔ）の値を設定するために、ＰＭＯＳとＮＭＯＳのそれぞれのゲート材料とそれらに対応するチャネル領域の仕事関数差は、チャネル処理およびゲート処理により独立して設定される。
フェルミレベルのピンニング効果の公知の解決法は、金属ゲートの導入である。しかしながら、従来のＣＭＯＳ作製プロセスと両立できるバンド端金属（ｎ型またはｐ型の仕事関数を有する金属）の特定は困難であることが証明された。
更に、ＣＭＯＳは、１つまたは２つの誘電体を有するデュアル金属ゲートを用いて形成することができる。双方の場合、金属ゲートの１つの選択除去が必要であり、本質的な複雑さや費用が製造プロセスに加わる。更に、下層のゲート誘電体に向かって金属ゲート材料を選択的に除去する工程は、金属ゲートの除去中のゲート誘電体への避けられないダメージのリスクや、ゲート誘電体の除去や再成長の更なる複雑さを生じる。
所定の形態と目的
上述の従来技術の問題の少なくとも１つを解決するとともに、製造が容易で信頼性のある、デュアル仕事関数を有する半導体デバイスの製造方法の提供を目的とする。
１つの発明の形態は、１つの金属電極から始まるデュアル仕事関数デバイスの製造のための簡素化された方法や、デバイス自身に関する。
他の発明の形態は、従来技術の方法の少なくとも１つの欠点を克服するデュアル仕事関数デバイスの製造のための方法や、デバイス自身に関する。更に他の発明の形態は、良好な性能を有するデュアル仕事関数デバイスや、デバイス自身に関する。
発明の概要
本発明は、第１領域および第２領域を供えた基板と、第１領域および第２領域の上の、堆積されたままの仕事関数を有するゲートスタックとを有するデュアル仕事関数半導体デバイスの製造方法を提供する。かかる製造方法は、基板の第１領域および第２領域を覆うようにゲート誘電体層を形成し、ゲート誘電体層を覆うように誘電体キャップ層を形成し、誘電体キャップ層を覆うように金属ゲート電極を形成し、これにより金属−誘電体界面を形成する工程と、第２領域の上の誘電体キャップ層の少なくとも一部に元素を選択的に導入し、この一部は金属−誘電体界面に隣接し、元素は堆積されたままのゲートスタックの仕事関数を変調するように選択され、更に、第１領域および第２領域の上のゲートスタックを同時にパターニングする工程とを含む。
上述の方法において、第２領域の上の誘電体キャップ層の少なくとも一部に元素を選択的に導入する工程は、第１領域をマスク層で保護しつつ、１またはそれ以上の元素を用いて、第２領域の上の、金属ゲート電極および誘電体キャップ層にイオン注入またはプラズマドーピングを行う工程を含む。
上述の方法において、第２領域の上の誘電体キャップ層の少なくとも一部に元素を選択的に導入する工程は、第１領域をマスク層で保護しつつ、１またはそれ以上の元素を用いて、第２領域の上の、金属ゲート電極にイオン注入またはプラズマドーピングを行う工程と、続いて熱処理を行い、これにより、第２領域の上の、誘電体キャップ層の少なくとも一部に、元素を拡散させる工程であって、この一部は金属−誘電体界面に隣接する工程とを含む。
上述の方法では、第２領域の上の誘電体キャップ層の少なくとも一部に元素を選択的に導入する工程は、更に、第１領域および第２領域の上に、金属ゲート電極を覆うように、１またはそれ以上の元素を含む材料を形成する工程であって、元素は、堆積されたままのゲートスタックの仕事関数を変調するように選択される工程と、第１領域からこの材料を選択的に除去する工程と、熱処理を行い、これにより、第２領域の上の、金属ゲート電極および誘電体キャップ層の少なくとも一部に、元素を拡散させる工程であって、この一部は金属−誘電体界面に隣接する工程とを含む。
上述のいずれかの方法では、更に、第１領域をマスク層で保護しつつ、第２領域の上の、金属ゲート電極および誘電体キャップ層を窒化する工程を含む。
上述の方法では、更に、第１領域をマスク層で保護しつつ、第２領域の上の、金属ゲート電極または誘電体キャップ層を窒化する工程を含む。
上述のいずれかの方法では、第１領域はＮＭＯＳ領域であり、第２領域はＰＭＯＳ領域である。
上述のいずれかの方法では、元素は、Ａｌ、Ｏ、Ｃ、Ｎ、Ｆおよびそれらの組み合わせからなる組から選択される。
上述の方法では、元素はＡｌを含む。
上述の方法では、材料は、ＡｌＮ、ＴｉＡｌＮ、ＴａＡｌＮ、ＴａＡｌＣ、およびそれらの組み合わせからなる組から選択される。
上述の方法において、第１領域はＰＭＯＳ領域であり、第２領域はＮＭＯＳ領域である。
上述の方法において、元素はランタニドの組から選択される。
上述の方法において、熱処理は、１０３０℃で１秒間のスパイクアニールである。
上述の方法において、熱処理は、８００〜１０５０℃の温度で１分間行われる。
上述のいずれかの方法において、基板は、シリコン、ゲルマニウム、シリコン・オン・インシュレータ（ＳＯＩ）、ゲルマニウム・オン・インシュレータ（ＧｅＯＩ）、ＩＩＩ−Ｖ材料（ＧａＡｓ、ＩｎＰ）またはそれらの組み合わせのような半導体材料である。
上述のいずれかの方法において、ゲート誘電体は、ＳｉＯ２、ＳｉＯＮ、ＨｆＯ２、ＺｒＯ２、Ｌａ２Ｏ３、Ｄｙ２Ｏ３、Ｇｄ２Ｏ３、またはそれらの組み合わせを含む。好適には、ゲート誘電体は、ＳｉＯ２、ＳｉＯＮ、ＨｆＯ２、ＺｒＯ２、およびそれらの組み合わせからなる組から選択される。
上述の方法において、誘電体キャップ層は、Ｌａ酸化物、Ｇｄ酸化物、Ｄｙ酸化物、Ｌａシリケイト、Ｇｄシリケイト、Ｄｙシリケイト、およびそれらの組み合わせからなる組から選択されるランタニドベースの材料である。
上述の方法では、誘電体キャップ層は、Ａｌ酸化物、ＬａＡｌ酸化物、およびそれらのシリケイトからなる組から選択されるＡｌベース材料である。
上述の方法では、金属ゲート電極は、ＴａＣｘ、ＴｉＣｘ、ＨｆＣｘのようなＣ含有金属、またはＴａＮｘ、ＴｉＮｘ、ＨｆＮｘのような窒化金属、またはそれらの組み合わせを含み、ｘは０より大きく１以下（０＜ｘ≦１）の実数である。
本発明は、また、デュアル仕事関数半導体デバイスであって、第１領域および第２領域を含む基板と、第１ゲート誘電体層、第１誘電体キャップ層、および第１金属ゲート電極を含み、第１の（堆積されたままの）仕事関数を有する、第１領域の上の第１トランジスタと、第２ゲート誘電体層、第２誘電体キャップ層、および第２金属ゲート電極を含み、第２の仕事関数を有する、第２領域の上の第２トランジスタと、を含み、第１ゲート誘電体と第２ゲート誘電体は同じ材料から形成され、第２誘電体キャップ層は、第１誘電体キャップ層と同じ材料から形成されて、更に、第１の（堆積されたままの）仕事関数を変調して第２仕事関数を得るために選択された１またはそれ以上の元素を含み、第２金属ゲート電極は、第１金属ゲート電極と同じ材料から形成され、更に、第１の（堆積されたままの）仕事関数を変調して第２仕事関数を得るために選択された１またはそれ以上の元素を含むデュアル仕事関数半導体デバイスを提供する。
上述の半導体デバイスでは、第１トランジスタはＮＭＯＳトランジスタで、第２トランジスタはＰＭＯＳトランジスタである。
上述の半導体デバイスでは、第１ゲート誘電体は、ＨｆＳｉＯＮからなる。
上述の半導体デバイスでは、第１誘電体キャップ層は、ランタン酸化物（ＬａＯｘ）またはランタン酸窒化物（ＬａＮＯｘ）からなり、ｘは０より大きく１以下（０＜ｘ≦１）の実数である。
上述の半導体デバイスでは、元素はＡｌである。
上述の半導体デバイスでは、第１金属ゲート電極は、Ｔａ２Ｃ、またはＴａｘＣｙＮｚからなり、ｘ、ｙ、ｚは実数であり、かつｘ＋ｙ＋ｚ＝１である請求項１０〜１６のいずれかに記載の半導体デバイス。
他の発明の形態は、追加の請求項により規定され、それぞれの請求項または請求項内での代替えは、本発明の分離された具体例である。
本発明は、特定の具体例について、所定の図面を参酌しながら説明されるが、本発明はこれらに限定されるものではなく、請求の範囲により限定されるものである。特許請求の範囲中の参照記号は、範囲を限定するように解釈すべきでない。記載された図面は概略であり、限定するものではない。図面において、図示目的で、いくつかの要素の大きさは拡張され、縮尺通りに記載されていない。
発明の詳細や請求の範囲中「含む（comprising）」の用語が使用された場合、これは他の要素や工程を排除しない。単数の名詞について、例えば，”ａ”や”ａｎ”、”ｔｈｅ”のような冠詞または定冠詞が使用された場合、これは特に言及しない場合は、複数のその名詞を含む。
更に、説明や請求の範囲中の、第１、第２等の用語は、類似の要素の間で区別するために使用され、順序や他の方法による、時間的、空間的な順序を表す必要はない。そのように使用された用語は、適当な状況下で入替え可能であり、ここに記載された発明の具体例は、ここに記載や図示されたものと異なる順序によっても操作できる。
より深い（deeper）やより高い（higher）の用語は、基板中の元素の相対位置を示すのに使用される。より深くは、測定が行われる側から見た、基板の主表面からの距離がより大きいことを意味する。
ＣＭＯＳデバイス中にｈｉｇｈ−ｋ（高誘電率）誘電体を使用することの最大の挑戦は、高い値の閾値（Ｖｔ）である。デュアル金属ゲートは、選択的にデュアル誘電体と組み合わせて、より低いＶｔを達成できる。しかしながら、それらの技術は、通常、ゲートスタックの形成中に、複数の堆積工程および除去工程を含み、現在のＣＭＯＳ技術に追加のコストを要する。それゆえに、容易で、より低いコストのＣＭＯＳ集積化が望まれる。
ここで、特定の化学名または化学式が与えられた場合、材料は、化学名により特定された化学量論的に正確な式の、非化学量論的変化を含む。式中の元素の下付き数字が無い場合は、数字「１」を表す。正確な化学量論的な数字に対して、プラス／マイナス２０％の範囲の変化は、この目的ではその化学名や化学式に含まれる。代数的な下付き文字が与えられた場合、プラス／マイナス２０％の範囲の変化は、それぞれの下付き文字の値に比例して含まれる。そのように変化した値は、加えて整数にする必要はなく、そのずれが意図される。そのような変化は、プロセスの意図した選択や制御のいずれかにより発生し、または意図しないプロセスの変形により発生する。
本発明の多くの具体例は、１つの金属で１つの誘電体（ＳＭＳＤ：single-metal-single-dielectric）ＣＭＯＳ集積スキームを含み、ゲート誘電体層とゲートキャップ層とを含む１つの誘電体スタックと、誘電体スタックを覆う１つの金属層とが、最初に形成され、金属−誘電体界面を形成する。誘電体スタックと金属層を形成する上で、誘電体キャップ層の少なくとも一部が、仕事関数変調元素を加えることにより選択的に変えられる。その部分は金属−誘電体界面に隣接する。
本発明の第１の形態に具体例は、デュアル仕事関数半導体デバイスに製造方法を提供する。この方法は、
（ａ）第１領域と第２領域とを含む基板を提供する工程と、
（ｂ）第１領域と第２領域の上に、堆積されたまま（アズデポ）の仕事関数を有するゲートスタックを形成する工程であって、
（ｂ１）第１領域と第２領域を覆うゲート誘電体層を形成する工程と、
（ｂ２）ゲート誘電体層を覆う誘電体キャップ層を形成する工程と、
（ｂ３）誘電体キャップ層を覆う金属ゲート電極を形成し、これにより金属−誘電体界面を形成する工程と、を含む工程と、
（ｃ）第２領域の上の誘電体キャップ層の少なくとも一部に、選択的に元素を導入する工程であって、この一部は金属−誘電体界面に隣接し、元素は堆積されたままのゲートスタックの仕事関数を変えるように選択される工程と、
（ｄ）第１領域と第２領域の上のゲートスタックを同時にパターニングする工程と、を含む。
従来の集積スキームに比較して本発明のこの具体例の長所は、集積化の工程が、選択的な金属のエッチングや選択的な誘電体キャップ層のエッチングを必要とせず、この方法で金属−誘電体界面を保護し、選択エッチングで発生する誘電体の損傷を無くすことである。
本発明のこの具体例の他の長所は、デュアル仕事関数デバイスを形成するために、１つの金属集積方法が実行され、マルチ金属ゲートスタックが不要であることである。１つの金属集積方法は、第１領域と第２領域の上のゲートスタックを同時にパターニングすることを許容する。更に、ゲートエッチングプロセスの最適化が容易となり、より良いゲートスタック形状を得ることができる。同時に、本発明の方法のこの具体例は、製造工程（例えば、リソグラフィ工程およびエッチング工程）を少なくし、製造のサイクル−時間、およびコストを低減する。
本発明の第１の形態の１つの具体例では、第２領域の上の誘電体キャップ層の少なくとも一部に選択的に元素を導入する工程は、第２領域の上の、誘電体キャップ層の少なくとも一部に、または金属ゲート電極と誘電体キャップ層の少なくとも一部に、１またはそれ以上の元素を用いてイオン注入またはプラズマドーピングを行うとともに、第１領域をマスク層により保護する工程を含む。誘電体キャップ層の一部は、金属−誘電体界面に隣接する。
本発明の第１の形態の他の具体例では、第２領域の上の誘電体キャップ層の少なくとも一部に選択的に元素を導入する工程は、第２領域の上の金属ゲート電極に、１またはそれ以上の元素を用いてイオン注入またはプラズマドーピングを行うとともに、第１領域をマスク層により保護し、続いて熱処理を行い、これにより、第２領域の上の誘電体キャップ層の少なくとも金属−誘電体界面に隣接する一部に元素を拡散させる工程を含む。
本発明の第１の形態の１つの具体例では、第１領域はＮＭＯＳ領域であり、第２領域はＰＭＯＳ領域である。この特定の具体例では、元素は、Ａｌ、Ｏ、Ｃ、Ｎ、Ｆ、およびこれらの組み合わせから選択される。好適には、元素はＡｌである。堆積されたままのゲートスタックの仕事関数を変調する機能から、それらの要素は、この特許出願の本文を通じて、「仕事関数変調元素（work function tuning element）」とも呼ばれる。
本発明の第１の形態の他の具体例では、方法が更に、第２領域上の、金属ゲート電極および／または誘電体キャップ層を窒化するとともに、第１領域をマスク層で保護する工程を含む。
本発明の第１の形態の他の具体例では、第２領域の上の誘電体キャップ層の少なくとも一部に選択的に元素を導入する工程は、第１領域および第２領域の上に、１またはそれ以上の元素を含む材料を、金属ゲート電極を覆うように形成する工程であって、元素は堆積されたままのゲートスタックの仕事関数を変調するように選択される工程と、
第１領域から材料を選択的に除去する工程と、
熱処理を行い、これにより第２領域の上の、金属ゲート電極と、誘電体キャップ層の少なくとも金属−誘電体界面に隣接する一部に元素を拡散させる工程と、を含む。
本発明の第１の形態の特定の具体例では、第１領域はＮＭＯＳ領域であり、第２領域はＰＭＯＳ領域であり、材料はＡｌを含む。好適には、材料は、ＡｌＮ、ＴｉＡｌＮ、ＴａＡｌＮ、ＴａＡｌＣ、およびそれらの組み合わせから選択される。より好適には、材料はＴｉＡｌＮを含む。
好適には、熱処理は、８００℃〜１０５０℃の間の温度で約１分間行われる。より好適いは、熱処理は約１０３０℃で１秒間のスパイクアニールである。
基板は、半導体材料であり、例えばシリコン、ゲルマニウム、シリコン・オン・インシュレータ（ＳＯＩ）、ゲルマニウム・オン・インシュレータ（ＧｅＯＩ）、ＩＩＩ−Ｖ材料（ＧａＡｓ、ＩｎＰ）またはこれらの組み合わせからなる組から選択される。
ゲート誘電体は、ＳｉＯ２、ＳｉＯＮ、ＨｆＯ２、ＺｒＯ２、Ｌａ２Ｏ３、Ｄｙ２Ｏ３、Ｇｄ２Ｏ３、およびそれらの組み合わせからなる組から選択される。特徴的には、ゲート誘電体は、ＳｉＯ２、ＳｉＯＮ、ＨｆＯ２、ＺｒＯ２、およびそれらの組み合わせからなる組から選択され、材料は半導体基板と良好な品質の界面を有する。
具体例では、第１領域はＮＭＯＳ領域であり、第２領域はＰＭＯＳ領域であり、誘電体キャップ層は、ランタニドベースのｈｉｇｈ−ｋ誘電体材料である。より好適には、誘電体キャップ層は、Ｌａ酸化物、Ｇｄ酸化物、Ｄｙ酸化物、Ｌａシリケイト、Ｇｄシリケイト、Ｄｙシリケイト、およびそれらの組み合わせからなる組から選択される。
代わりの具体例では、第１領域はＰＭＯＳ領域であり、第２領域はＮＭＯＳ領域であり、誘電体キャップ層はＡｌベースのｈｉｇｈ−ｋ誘電体材料である。より好適には、誘電体キャップ層は、Ａｌ２Ｏ３、ＬａＡｌＯ３、およびそれらのシリケイトからなる組から選択される。この代わりの具体例では、仕事関数変調元素は、ランタニド（例えばＬａ、Ｄｙ、Ｇｄ）の組から選択される。
金属ゲート電極は、ＴａＣｘ、ＴｉＣｘ、ＨｆＣｘのようなＣ含有金属、またはＴａＮｘ、ＴｉＮｘ、ＨｆＮｘまたはそれらの組み合わせのような窒化金属を含む。ここでｘは０より大きく１以下（０＜ｘ≦１）の実数である。
本発明の第２の形態の具体例では、第１領域および第２領域を含む基板、第１ゲート誘電体層を含む第１領域上の第１トランジスタ、第１（堆積されたままの）仕事関数を有する第１誘電体キャップ層および第１金属ゲート電極、第２ゲート誘電体層を含む第２領域上の第２トランジスタ、第２の仕事関数を有する第２誘電体キャップ層および第２金属ゲート電極を含むデュアル仕事関数半導体デバイスであって、第１ゲート誘電体と第２ゲート誘電体は同じ材料から形成され、第２誘電体キャップ層は、第１誘電体キャップ層と同じ材料からなり、更に１またはそれ以上の元素を含み、その元素は第１（堆積されたままの）仕事関数を変調して第２仕事関数を得るために選択され、および第２金属ゲート電極は第１金属ゲート電極と同じ材料からなり、更に１またはそれ以上の元素を含み、その元素は第１（堆積されたままの）仕事関数を変調して第２仕事関数を得るために選択されるデュアル仕事関数半導体デバイスを提供する。更に、第１ゲート誘電体層および第２ゲート誘電体層は、同じ膜厚を有する。有利には、第１誘電体キャップ層および第２誘電体キャップ層は、同じ膜厚である。好適には、第１金属ゲート電極と第２金属ゲート電極は、同じ膜厚である。
本発明の第２の形態の１つの具体例では、第１トランジスタはＮＭＯＳトランジスタであり、第２トランジスタはＰＭＯＳトランジスタである。
本発明の第２の形態の１つの特別な具体例では、第１ゲート誘電体と第２ゲート誘電体は、ＨｆＳｉＯＮを含み、第１誘電体キャップ層はＬａＯｘまたはＬａＮＯｘを含む。ここで０＜ｘ≦１であり、仕事関数変調（調整）元素はＡｌであり、第１金属ゲート電極はＴａ２ＣまたはＴａｘＣｙＮｚを含む。ここで、ｘ、ｙ、ｚはｘ＋ｙ＋ｚ＝１の実数である。
更に、具体例がより詳細に記載される。Ｔａ２Ｃの仕事関数は、ゲート誘電体として使用されるｈｉｇｈ−ｋ材料に依存し、即ち、ＨｆＯ２と接触する場合は約４．３ｅＶであり、ＨｆＳｉＯＮと接触する場合は約４．６ｅＶである。ＨｆＳｉＯＮ上で比較的高い仕事関数を補償するために、１．５ｎｍより薄い多くのキャップ層が試された。ゲート誘電体層とゲートキャップ層からなるゲート誘電体スタックの最終の等価酸化膜厚（ＥＯＴ）を最小にするために、１．５ｎｍより薄い膜厚の誘電体キャップ層、好適には１ｎｍより薄い膜厚の誘電体キャップ層が必要となる。それらの中で、ＬａＯｘは、考えられる金属ゲートの仕事関数の、ＮＭＯＳバンド端に向かう大きなシフトを示す。例えば、ＨｆＳｉＯＮ上の１ｎｍの膜厚のＬａＯｘのキャップ層により、Ｔａ２Ｃの仕事関数は３．９ｅＶに変調される。
ＣＭＯＳ集積化のこの興味深い結果を実行するために、１つの金属集積スキームを用いて、ＮＭＯＳと同時にＰＭＯＳゲートを形成するための解決法を見出さなければならない。
公知の解決法は、ＰＭＯＳ領域のＬａＯｘを選択的に除去することであるが、これは、以下のような多くの欠点を有する。例えば、
（１）パターニングと選択除去を含む追加の処理工程を有する高価な集積工程となる。
（２）ゲート誘電体に対して選択性が低くなる。
（３）選択除去はゲート誘電体と金属電極との間の界面を変調し、最終仕事関数と最終等価酸化膜厚（ＥＯＴ）の望まないシフトを招く。
更に、３つの例について詳細に述べる。これらは、図１ａ、図１ｂおよび図２ａ、図２ｂに模式的に記載される。それぞれの例は、ゲート誘電体（１）、ゲートキャップ層（２）、および金属ゲート電極（３）を含むゲートスタックを示す。
ゲートスタックは、２つの領域（Ｉ、ＩＩ）を含む半導体基板の上に形成される。第１領域（Ｉ）はＮＭＯＳ領域であり、第２領域（ＩＩ）はＰＭＯＳ領域である。ゲート誘電体（１）は、ＳｉＯ２、ＳｉＯＮ、ＨｆＯ２、ＺｒＯ２、Ｌａ２Ｏ３、Ｄｙ２Ｏ３、Ｇｄ２Ｏ３、およびそれらの組み合わせからなる組から選択される。特徴的には、ゲート誘電体は、ＳｉＯ２、ＳｉＯＮ、ＨｆＯ２、ＺｒＯ２、およびそれらの組み合わせからなる組から選択され、材料は半導体基板と良好な品質の界面を有する。誘電体キャップ層（２）は、ランタニドベースの材料を含む。好適には、誘電体キャップ層は、Ｌａ酸化物、Ｇｄ酸化物、Ｄｙ酸化物、Ｌａシリケイト、Ｇｄシリケイト、Ｄｙシリケイト、およびそれらの組み合わせからなる組から選択される。
代わりの具体例では、第１領域（Ｉ）はＰＭＯＳ領域であり、第２領域（ＩＩ）はＮＭＯＳ領域であり、誘電体キャップ層（２）はアルミニウムを含む。好適には、誘電体キャップ層は、Ａｌ２Ｏ３、ＬａＡｌＯ３、およびそれらのシリケイトからなる組から選択される。
金属ゲート電極（３）は、金属（例えば、Ｔａ、Ｗ）、ＴａＣｘ、ＴｉＣｘ、ＨｆＣｘのようなＣ含有金属、またはＴａＮｘ、ＴｉＮｘ、ＨｆＮｘのような窒化金属、またはそれらの組み合わせを含む。ここでｘは０より大きく１以下（０＜ｘ≦１）の実数である。好適には、金属電極は、ＮＭＯＳ仕事関数を示す、金属、Ｃ含有金属、または窒化金属である。
図１ａ、図１ｂに模式的に表された第１の例では、ゲートスタックを形成した後に、仕事関数変調元素（５）の注入は、ＰＭＯＳ領域（ＩＩ）にのみ行われる。フォトレジストマスク層（４）は、この注入を選択的に行うために用いられる。注入した後に、フォトレジスト（４）は、下層に至るまで選択的に除去される。
仕事関数変調元素は、Ａｌ、Ｏ、Ｃ、Ｎ、Ｆ、およびこれらの組み合わせからなる組から選択される。注入後、ゲートスタックは熱処理され、例えば、典型的には９５０℃で１分間、または１０３０℃でのスパイクアニール（期間は１秒間）で行われる。注入と熱処理の結果、変調された金属ゲート電極材料（３’）と、少なくとも部分的に変調された誘電体キャップ層（２’）が形成される（図１ｂ）。好適には、キャップ層（２’）は、ゲート誘電体（１）との界面まで、全体が変調される。
特定の例では、ＨｆＳｉＯｘがゲート誘電体（１）として、ＬａＯｘが誘電体キャップ層（２）として、Ｔａ２Ｃが金属ゲート電極（３）として、そしてＡｌが仕事関数変調元素（５）として用いられる。この特定の例では、変調されたゲート電極（３’）はＴａｘＡｌｙＣｚを含み、変調された誘電体キャップ層（２’）はＬａｘＡｌｙＯｚを含む。双方の場合、ｘ、ｙ、ｚは０と１の間の実数であり、ｘ＋ｙ＋ｚ＝１である。
第２の例では、仕事関数変調元素の注入の前または後に、Ｎが、一般的には、１０原子％から４０原子％のパーセントで、金属ゲート電極および／または誘電体キャップ層に加えられる。金属ゲート電極および／または誘電体キャップ層にＮを加える工程は、プラズマ窒化またはＮ注入のいずれかで行われる。Ｎ注入は、仕事関数変調元素と同時に、または連続して行うことができる。
第３の例では、ゲートスタック（誘電体スタックと金属電極）の形成に続いて、仕事関数変調元素（６）を含む層の形成、およびＮＭＯＳ領域（Ｉ）からのその選択除去が行われる（図２ａ）。形成と選択除去の後、熱処理により、仕事関数変調元素が、金属ゲート（３）および誘電体キャップ層（２）の少なくとも一部に拡散され、変調された金属電極（３’’）と少なくとも部分的に変調された誘電体キャップ層（２’’）が形成される（図２ｂ）。
本発明の第１の具体例の他の特定の例では、仕事関数元素を含む層が、ＡｌＮ、ＴｉＡｌＮ、ＴａＡｌＮ、ＴａＡｌＣ、およびそれらの組み合わせからなる組から選択される。更に好適には、仕事関数元素を含む層は、ＴｉＡｌＮである。この好適な具体例では、変調されたゲート電極（３’’）は、Ｔａ２ＣとＴｉＡｌＮの合金を含み、変調された誘電体キャップ層（２’’）は、ＬａｘＡｌｙＯｚを含む。ここでｘ、ｙ、ｚは、０と１との間の実数であり、ｘ＋ｙ＋ｚ＝１である。
先の記載は、本発明の所定の具体例を詳述する。しかしながら、以下に詳細に本文中に記載されても、本発明は多くの方法で実施できることが認識される。なお、本発明の所定の特徴または形態を記載した場合、特定の用語の使用は、その用語が関連する本発明の特徴や形態の特定の特徴を含むように限定されたものに、その用語がここで再定義されたものと考えるべきでない。
上記詳細な説明では、多くの具体例に適用された本発明の新規な特徴について示され、記載され、そして指摘されたが、記載されたデバイスまたはプロセスの形態や細部における、多くの省略、代理、および変化は、本発明の精神から離れることなく、この技術の当業者により行えることを理解すべきである。
全ての図面は、本発明の幾つかの形態や具体例を示すことを意図する。記載された図面は単に概略であり、これに限定するものではない。
本発明の具体例にかかる、ゲートスタックのＰＭＯＳ領域中への、仕事関数変調元素の選択注入を模式的に示す。 本発明の具体例にかかる、仕事関数変調元素の注入と熱処理を行ったゲートスタックを模式的に示す。 本発明の具体例にかかる、堆積されＮＭＯＳ領域から選択的に除去された、仕事関数変調元素含有層を有するゲートスタックを示す。 本発明の具体例にかかる、熱処理と下層（金属電極と誘電体キャップ層）への仕事関数変調元素の拡散を行った、図２ａのゲートスタックを示す。

Claims (17)

  1. 第１領域および第２領域を供えた基板と、第１領域および第２領域の上の、堆積されたままの仕事関数を有するゲートスタックとを有するデュアル仕事関数半導体デバイスの製造方法であって、
    基板の第１領域および第２領域を覆うようにゲート誘電体層を形成し、ゲート誘電体層を覆うように誘電体キャップ層を形成し、誘電体キャップ層を覆うように金属ゲート電極を形成し、これにより金属−誘電体界面を形成する工程と、
    第２領域の上の誘電体キャップ層の少なくとも一部に元素を選択的に導入し、この一部は金属−誘電体界面に隣接し、元素は堆積されたままのゲートスタックの仕事関数を変調するように選択され、更に、第１領域および第２領域の上のゲートスタックを同時にパターニングする工程と、を含むデュアル仕事関数半導体デバイスの製造方法。
  2. 第２領域の上の誘電体キャップ層の少なくとも一部に元素を選択的に導入する工程は、第１領域をマスク層で保護しつつ、１またはそれ以上の元素を用いて、第２領域の上の、金属ゲート電極および誘電体キャップ層にイオン注入またはプラズマドーピングを行う工程を含む請求項１に記載の方法。
  3. 第２領域の上の誘電体キャップ層の少なくとも一部に元素を選択的に導入する工程は、更に、
    第１領域および第２領域の上に、金属ゲート電極を覆うように、１またはそれ以上の元素を含む材料を形成する工程であって、元素は、堆積されたままのゲートスタックの仕事関数を変調するように選択される工程と、
    第１領域からこの材料を選択的に除去する工程と、
    熱処理を行い、これにより、第２領域の上の、金属ゲート電極および誘電体キャップ層の少なくとも一部に、元素を拡散させる工程であって、この一部は金属−誘電体界面に隣接する工程と、を含む請求項１に記載の方法。
  4. 第１領域はＮＭＯＳ領域であり、第２領域はＰＭＯＳ領域であり、元素は、Ａｌ、Ｏ、Ｃ、Ｎ、Ｆおよびそれらの組み合わせからなる組から選択され、
    誘電体キャップ層は、Ｌａ酸化物、Ｇｄ酸化物、Ｄｙ酸化物、Ｌａシリケイト、Ｇｄシリケイト、Ｄｙシリケイト、およびそれらの組み合わせからなる組から選択されるランタニドベースの材料である請求項１〜３のいずれかに記載の方法。
  5. 材料は、ＡｌＮ、ＴｉＡｌＮ、ＴａＡｌＮ、ＴａＡｌＣ、およびそれらの組み合わせからなる組から選択される請求項３に記載の方法。
  6. 第１領域はＰＭＯＳ領域であり、第２領域はＮＭＯＳ領域であり、元素は、ランタニドの組から選択され、
    誘電体キャップ層は、Ａｌ酸化物、ＬａＡｌ酸化物、およびそれらのシリケイトからなる組から選択されるＡｌベース材料である請求項１〜３のいずれかに記載の方法。
  7. ゲート誘電体は、ＳｉＯ２、ＳｉＯＮ、ＨｆＯ２、ＺｒＯ２、およびそれらの組み合わせからなる組から選択される請求項１〜６のいずれかに記載の方法。
  8. 誘電体キャップ層は、１．５ｎｍより薄い膜厚を有する請求項１〜７のいずれかに記載の方法。
  9. 金属ゲート電極は、ＴａＣｘ、ＴｉＣｘ、ＨｆＣｘのようなＣ含有金属、またはＴａＮｘ、ＴｉＮｘ、ＨｆＮｘのような窒化金属、またはそれらの組み合わせを含み、ｘは０より大きく１以下（０＜ｘ≦１）の実数である請求項１〜８のいずれかに記載の方法。
  10. デュアル仕事関数半導体デバイスであって、
    第１領域および第２領域を含む基板と、
    第１ゲート誘電体層、第１誘電体キャップ層、および第１金属ゲート電極を含み、第１の（堆積されたままの）仕事関数を有する、第１領域の上の第１トランジスタと、
    第２ゲート誘電体層、第２誘電体キャップ層、および第２金属ゲート電極を含み、第２の仕事関数を有する、第２領域の上の第２トランジスタと、を含み、
    第１ゲート誘電体と第２ゲート誘電体は同じ材料から形成され、
    第２誘電体キャップ層は、第１誘電体キャップ層と同じ材料から形成され、更に、第１の（堆積されたままの）仕事関数を変調して第２仕事関数を得るために選択された、１またはそれ以上の元素を含み、
    第２金属ゲート電極は、第１金属ゲート電極と同じ材料から形成され、更に、第１の（堆積されたままの）仕事関数を変調して第２仕事関数を得るために選択された、１またはそれ以上の元素を含むデュアル仕事関数半導体デバイス。
  11. 第１ゲート誘電体層と第２ゲート誘電体層は、同じ膜厚を有する請求項１０に記載の半導体デバイス。
  12. 第１誘電体キャップ層と第２誘電体キャップ層は、同じ膜厚を有する請求項１０または１１に記載の半導体デバイス。
  13. 第１ゲート誘電体は、ＨｆＳｉＯＮからなる請求項１０〜１２のいずれかに記載の半導体デバイス。
  14. 第１誘電体キャップ層は、ランタン酸化物（ＬａＯｘ）またはランタン酸窒化物（ＬａＮＯｘ）からなり、ｘは０より大きく１以下（０＜ｘ≦１）の実数である請求項１０〜１３のいずれかに記載の半導体デバイス。
  15. 第１誘電体キャップ層は、１．５ｎｍより薄い膜厚を有する請求項１０〜１４のいずれかに記載の半導体デバイス。
  16. 元素は、Ａｌ、Ｏ、Ｃ、Ｎ、Ｆおよびそれらの組み合わせからなる組から選択される請求項１０〜１５のいずれかに記載の半導体デバイス。
  17. 第１金属ゲート電極は、Ｔａ２Ｃ、またはＴａｘＣｙＮｚからなり、ｘ、ｙ、ｚは実数であり、かつｘ＋ｙ＋ｚ＝１である請求項１０〜１６のいずれかに記載の半導体デバイス。
JP2008271211A 2007-10-24 2008-10-21 デュアル仕事関数半導体デバイスおよびその製造方法 Pending JP2009111380A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US98233207P 2007-10-24 2007-10-24
EP08157793A EP2053653A1 (en) 2007-10-24 2008-06-06 Dual work function semiconductor device and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2009111380A true JP2009111380A (ja) 2009-05-21

Family

ID=39651390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008271211A Pending JP2009111380A (ja) 2007-10-24 2008-10-21 デュアル仕事関数半導体デバイスおよびその製造方法

Country Status (6)

Country Link
US (1) US20090134466A1 (ja)
EP (1) EP2053653A1 (ja)
JP (1) JP2009111380A (ja)
KR (1) KR20090042196A (ja)
CN (2) CN103700630A (ja)
TW (1) TWI392061B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302260A (ja) * 2008-06-12 2009-12-24 Panasonic Corp 半導体装置及びその製造方法
JP2011014614A (ja) * 2009-06-30 2011-01-20 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP2011023738A (ja) * 2010-09-27 2011-02-03 Panasonic Corp 半導体装置
WO2011077536A1 (ja) * 2009-12-24 2011-06-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8440521B2 (en) 2010-07-30 2013-05-14 Renesas Electronics Corporation Method of manufacturing a semiconductor device

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090286387A1 (en) * 2008-05-16 2009-11-19 Gilmer David C Modulation of Tantalum-Based Electrode Workfunction
DE102009021486B4 (de) * 2009-05-15 2013-07-04 Globalfoundries Dresden Module One Llc & Co. Kg Verfahren zur Feldeffekttransistor-Herstellung
DE102009039418B4 (de) 2009-08-31 2013-08-22 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Einstellung der Austrittsarbeit in Gate-Stapeln mit großem ε, die Gatedielektrika mit unterschiedlicher Dicke enthalten
DE102009047310B4 (de) * 2009-11-30 2013-06-06 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Austrittsarbeitseinstellung in Gate-Stapeln mit großem ε für Bauelemente mit unterschiedlichen Schwellwertspannungen
CN102110653A (zh) * 2009-12-29 2011-06-29 中芯国际集成电路制造(上海)有限公司 形成双金属栅极结构的方法
KR101674398B1 (ko) 2010-08-03 2016-11-10 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8802522B2 (en) * 2010-09-10 2014-08-12 Applied Materials, Inc. Methods to adjust threshold voltage in semiconductor devices
US8003503B1 (en) * 2010-09-30 2011-08-23 Tokyo Electron Limited Method of integrating stress into a gate stack
US8211775B1 (en) 2011-03-09 2012-07-03 United Microelectronics Corp. Method of making transistor having metal gate
US8519487B2 (en) 2011-03-21 2013-08-27 United Microelectronics Corp. Semiconductor device
US9105577B2 (en) 2012-02-16 2015-08-11 International Business Machines Corporation MOSFET with work function adjusted metal backgate
CN103311247B (zh) * 2012-03-14 2016-07-13 中国科学院微电子研究所 半导体器件及其制造方法
KR101909205B1 (ko) 2012-04-20 2018-10-17 삼성전자 주식회사 핀형 전계 효과 트랜지스터를 구비한 반도체 소자
CN103578993B (zh) * 2012-07-26 2016-06-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件的形成方法
KR101986144B1 (ko) 2012-12-28 2019-06-05 에스케이하이닉스 주식회사 고유전층과 금속게이트를 갖는 반도체장치 및 그 제조 방법
EP2750167A1 (en) * 2012-12-31 2014-07-02 Imec Method for tuning the effective work function of a gate structure in a semiconductor device
JP6121350B2 (ja) * 2014-03-11 2017-04-26 マイクロソフト テクノロジー ライセンシング，エルエルシー 半導体装置及びその製造方法
KR102354369B1 (ko) 2015-11-20 2022-01-21 삼성전자주식회사 반도체 소자
WO2019066785A1 (en) * 2017-09-26 2019-04-04 Intel Corporation GROUP III-V SEMICONDUCTOR DEVICES HAVING DUAL WORK EXTRACTION GRID ELECTRODES
CN110034190B (zh) * 2019-04-11 2023-02-28 中国科学院微电子研究所 负电容场效应晶体管及其制备方法
CN115132663A (zh) * 2022-08-29 2022-09-30 合肥新晶集成电路有限公司 功函数层的制作方法、金属栅极及具有其的半导体器件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6373111B1 (en) * 1999-11-30 2002-04-16 Intel Corporation Work function tuning for MOSFET gate electrodes
JP4895430B2 (ja) * 2001-03-22 2012-03-14 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US6693333B1 (en) * 2001-05-01 2004-02-17 Advanced Micro Devices, Inc. Semiconductor-on-insulator circuit with multiple work functions
US6563183B1 (en) * 2001-12-31 2003-05-13 Advanced Micro Devices, Inc. Gate array with multiple dielectric properties and method for forming same
US20050224897A1 (en) * 2004-03-26 2005-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. High-K gate dielectric stack with buffer layer to improve threshold voltage characteristics
US8178902B2 (en) * 2004-06-17 2012-05-15 Infineon Technologies Ag CMOS transistor with dual high-k gate dielectric and method of manufacture thereof
JP2007080995A (ja) * 2005-09-13 2007-03-29 Toshiba Corp 半導体装置
US7807522B2 (en) * 2006-12-28 2010-10-05 Texas Instruments Incorporated Lanthanide series metal implant to control work function of metal gate electrodes
US7612422B2 (en) * 2006-12-29 2009-11-03 Texas Instruments Incorporated Structure for dual work function metal gate electrodes by control of interface dipoles
US7880243B2 (en) * 2007-08-07 2011-02-01 International Business Machines Corporation Simple low power circuit structure with metal gate and high-k dielectric

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302260A (ja) * 2008-06-12 2009-12-24 Panasonic Corp 半導体装置及びその製造方法
US8004044B2 (en) 2008-06-12 2011-08-23 Panasonic Corporation Semiconductor device and method for manufacturing the same
US8258582B2 (en) 2008-06-12 2012-09-04 Panasonic Corporation Semiconductor device and method for manufacturing the same
JP2011014614A (ja) * 2009-06-30 2011-01-20 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
WO2011077536A1 (ja) * 2009-12-24 2011-06-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8552507B2 (en) 2009-12-24 2013-10-08 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP5368584B2 (ja) * 2009-12-24 2013-12-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8440521B2 (en) 2010-07-30 2013-05-14 Renesas Electronics Corporation Method of manufacturing a semiconductor device
JP2011023738A (ja) * 2010-09-27 2011-02-03 Panasonic Corp 半導体装置

Also Published As

Publication number Publication date
TWI392061B (zh) 2013-04-01
CN103700630A (zh) 2014-04-02
KR20090042196A (ko) 2009-04-29
US20090134466A1 (en) 2009-05-28
TW200935561A (en) 2009-08-16
EP2053653A1 (en) 2009-04-29
CN101431055A (zh) 2009-05-13

Similar Documents

Publication Publication Date Title
JP2009111380A (ja) デュアル仕事関数半導体デバイスおよびその製造方法
US8034678B2 (en) Complementary metal oxide semiconductor device fabrication method
US8373219B2 (en) Method of fabricating a gate stack integration of complementary MOS device
US8143676B2 (en) Semiconductor device having a high-dielectric-constant gate insulating film
CN101421839B (zh) 使用金属/金属氮化物双层结构作为自对准强按比例缩放cmos器件中的栅电极
US8941184B2 (en) Low threshold voltage CMOS device
US7642607B2 (en) MOS devices with reduced recess on substrate surface
JP5297869B2 (ja) 二重仕事関数半導体デバイスの製造方法及びそのデバイス
CN101345260B (zh) 半导体结构
US9466600B2 (en) Semiconductor device and method of manufacturing the same
US7629212B2 (en) Doped WGe to form dual metal gates
JP5569173B2 (ja) 半導体装置の製造方法及び半導体装置
US10170373B2 (en) Methods for making robust replacement metal gates and multi-threshold devices in a soft mask integration scheme
JP2009152562A (ja) ストレッサ層を有するデュアル仕事関数デバイスおよびその製造方法
US20220270881A1 (en) Method for fabricating a semiconductor device
US20070228480A1 (en) CMOS device having PMOS and NMOS transistors with different gate structures
JP2011009712A (ja) 半導体装置及びその製造方法
US9142414B2 (en) CMOS devices with metal gates and methods for forming the same
US20120309185A1 (en) Method of forming metal gate structure
WO2011141973A1 (ja) 半導体装置及びその製造方法
JP2012054531A (ja) 半導体装置及びその製造方法
JP2010040710A (ja) 半導体装置及びその製造方法