[go: up one dir, main page]

TWI392061B - 雙功函數半導體裝置及其製造方法 - Google Patents

雙功函數半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI392061B
TWI392061B TW097140893A TW97140893A TWI392061B TW I392061 B TWI392061 B TW I392061B TW 097140893 A TW097140893 A TW 097140893A TW 97140893 A TW97140893 A TW 97140893A TW I392061 B TWI392061 B TW I392061B
Authority
TW
Taiwan
Prior art keywords
region
work function
semiconductor device
gate
dielectric
Prior art date
Application number
TW097140893A
Other languages
English (en)
Other versions
TW200935561A (en
Inventor
趙學柱
張世勳
Original Assignee
台灣積體電路製造股份有限公司
跨大學校際微電子卓越研究中心
三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司, 跨大學校際微電子卓越研究中心, 三星電子股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW200935561A publication Critical patent/TW200935561A/zh
Application granted granted Critical
Publication of TWI392061B publication Critical patent/TWI392061B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/014—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0181—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/83135—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] the IGFETs characterised by having different gate conductor materials or different gate conductor implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

雙功函數半導體裝置及其製造方法
本發明係有關於雙功函數裝置及其製造方法，特別係關於互補式金氧半(complementary metal－oxide－semiconductor；CMOS)結構及其製造方法，上述互補式金氧半結構具有一閘極堆疊結構，上述閘極堆疊結構具有一介電材料與一金屬閘極材料。
縮減金氧半場效電晶體(metal－oxide－semiconductor field effect transistor；MOSFET)裝置的尺寸以改善其效能，會隨著二氧化矽閘介電質的變薄而發生較高的閘極漏電流。為了解決此一問題，則以高介電常數(k值)材料(k值大於二氧化矽的介電常數)來取代二氧化矽閘介電質。
隨著高介電常數材料的引進，在複晶矽電極與上述高介電常數材料之間的界面發了新的問題，例如費米能階釘札效應(Fermi level pinning effect)，其造成金氧半場效電晶體裝置中的高臨界電壓(threshold voltage)。
在上述金氧半場效電晶體裝置中，閘極需要一臨界電壓而使通道區導通。互補式金氧半製程是製造出N通道與P通道(NMOS與PMOS)電晶體。而臨界電壓是受到功函數差(work function difference)的影響。
功函數是能量，其單位為電子伏特(eV)，是指一材料 表面的原子中的電子是位於費米能階時，將該電子從原子移至真空所需的能量。上述閘極與上述通道區之間的功函數差，在本質上是最接近上述通道區的閘極材料的功函數與上述通道區的材料的功函數之間的算術差(arithmetic difference)。
為了確立上述臨界電壓值，PMOS、NMOS閘極材料與其分別對應的通道區之間的功函數差，是經由通道區製程與閘極製程，而各自獨立地確立。
對於費米能階釘札效應的一習知的解決方案，是使用金屬閘極。然而，已證實難以識別相容於傳統的CMOS製造製程的能帶邊緣(band edge)金屬(具有N型或P型功函數的金屬)。
另外，可使用搭配單一或雙介電質的雙金屬閘極來製造CMOS。在任一種情況中，需要選擇性地移除其中一個金屬閘極，並增加製程複雜度與成本。還有，朝向下方的閘介電質來選擇性地移除上述金屬閘極，會造成在移除金屬閘極的過程中無可避免地對上述閘介電質造成損傷的風險、或是需要額外的閘介電質的移除與再沈積的步驟而增加製程複雜度。
本發明的一目的是提供一雙功函數半導體裝置的製造方法，以解決前述習知技術中的至少一個問題，並同時使製程方便又具可靠度。
一發明的樣態是關於簡化的雙功函數半導體裝置的製造方法及裝置本身，其始於一單一金屬閘極。
另一發明的樣態是關於簡化的雙功函數半導體裝置的製造方法及裝置本身，其克服習知的方法與裝置本身的至少一個問題。
又一發明的樣態是關於的雙功函數半導體裝置及裝置本身，其具有優良的性能。
本發明是提供一種雙功函數半導體裝置的製造方法，上述雙功函數半導體裝置具有一基底與具有一沈積當時的初始(as－deposited)功函數的一閘極堆疊結構，上述基底具有一第一區與一第二區，上述位於上述第一區與上述第二區上，上述雙功函數半導體裝置的製造方法包含：形成一閘介電層於一基底的一第一區與一第二區上、形成一介電頂蓋層於上述閘介電層上、與形成一金屬閘極於上述介電頂蓋層上，藉此而形成一金屬－介電質界面；以及選擇性地將複數個元素至少引入上述介電頂蓋層位於上述第二區上的一部分，上述部分鄰接於上述金屬－介電質界面，選擇上述元素以修改剛沈積的上述閘極堆疊結構的功函數，並同時圖形化上述第一區與上述第二區上的上述閘極堆疊結構。
在上述之雙功函數半導體裝置的製造方法中，選擇性地將複數個元素引入上述介電頂蓋層位於上述第二區上的至少一部分，包含執行一離子植入或電漿植入的步驟，將一或多個元素植入上述第二區上的上述金屬閘極 與上述介電頂蓋層，此時上述第一區是受到一罩幕層的保護。
在上述之雙功函數半導體裝置的製造方法中，選擇性地將複數個元素引入上述介電頂蓋層位於上述第二區上的至少一部分，包含執行一離子植入或電漿植入的步驟，將一或多個元素植入上述第二區上的上述金屬閘極，此時上述第一區是受到一罩幕層的保護；以及隨後施以一熱處理而將上述元素藉由擴散至少進入上述第二區上的上述介電頂蓋層的一部分，上述部分鄰接於上述金屬－介電質界面。
在上述之雙功函數半導體裝置的製造方法中，選擇性地將複數個元素至少引入上述介電頂蓋層位於上述第二區上的一部分，更包含：沈積包含一或複數個元素的材料於上述第一區與上述第二區上的上述金屬閘極之上，上述元素的選擇是用以修改剛沈積的上述閘極堆疊結構的功函數；選擇性地從上述第一區移除上述材料；以及施以一熱處理而將上述元素藉由擴散進入上述第二區上的上述金屬閘極與至少進入上述介電頂蓋層的一部分，上述部分鄰接於上述金屬－介電質界面。
在上述任一項之雙功函數半導體裝置的製造方法中，更包含將上述第二區上的上述金屬閘極與上述介電頂蓋層氮化，此時上述第一區是受到一罩幕層的保護。
在上述之雙功函數半導體裝置的製造方法中，更包含將上述第二區上的上述金屬閘極或上述介電頂蓋層氮 化，此時上述第一區是受到一罩幕層的保護。
在上述任一項之雙功函數半導體裝置的製造方法中，上述第一區為一N型金氧半(NMOS)區，上述第二區為一P型金氧半(PMOS)區。
在上述任一項之雙功函數半導體裝置的製造方法中，上述元素是選自下列所組成之族群：鋁、氧、碳、氮、氟、與上述之組合。
在上述之雙功函數半導體裝置的製造方法中，上述元素是包含鋁。
在上述之雙功函數半導體裝置的製造方法中，上述材料是選自下列所組成之族群：AlN、TiAlN、TaAlN、TaAlC、與上述之組合。
在上述之雙功函數半導體裝置的製造方法中，上述第一區為一P型金氧半(PMOS)區，上述第二區為一N型金氧半(NMOS)區。
在上述之雙功函數半導體裝置的製造方法中，上述元素是選自鑭系元素的族群。
在上述之雙功函數半導體裝置的製造方法中，上述熱處理為峰值退火(spike anneal)，在1030℃維持1秒。
在上述之雙功函數半導體裝置的製造方法中，上述熱處理是在800~1050℃進行1分鐘。
在上述任一項之雙功函數半導體裝置的製造方法中，上述基底可以是一半導體材料，例如：矽、鍺、絕緣層上覆矽(silicon on insulator；SOI)、絕緣層上覆鍺 (germanium on insulator；GeOI)、III－V族材料(砷化鎵、磷化銦)、或上述之組合。
在上述任一項之雙功函數半導體裝置的製造方法中，上述閘介電質包含：SiO2 、SiON、HfO2 、ZrO2 、La2 O3 、Dy2 O3 、Gd2 O3 、或上述之組合。
在上述任一項之雙功函數半導體裝置的製造方法中，上述介電頂蓋層為一鑭系元素的應用材料，選自下列所組成之族群：鑭、釓、鏑的氧化物；鑭、釓、鏑的矽酸鹽；以及上述之組合。
在上述之雙功函數半導體裝置的製造方法中，上述介電頂蓋層為一鋁的應用材料，選自下列所組成之族群：氧化鋁、氧化鑭鋁、與矽酸鑭鋁。
在上述任一項之雙功函數半導體裝置的製造方法中，上述金屬閘極包含一含碳的金屬，例如TaCx、TiCx、HfCx；或一含氮的金屬，例如TaNx、TiNx、HfNx；或上述之組合，其中x為實數且0<x≦1。
本發明亦提供一種雙功函數半導體裝置，包含：一基底，具有一第一區與一第二區；一第一電晶體於上述第一區上，其具有一第一閘介電層、一第一介電頂蓋層、與一第一金屬閘極，且具有一第一(沈積當時的初始；as－deposted)功函數；以及一第二電晶體於上述第二區上，其具有一第二閘介電層、一第二介電頂蓋層、與一第二金屬閘極，且具有一第二功函數；其中：上述第一閘介電層與上述第二閘介電層是由相同材料所形成；上 述第二介電頂蓋層與上述第一介電頂蓋層具有相同的材料，但是上述第二介電頂蓋層更包含一或複數個元素，而上述元素的選擇是使功函數值從上述第一(沈積當時的初始；as－deposted)功函數變成上述第二功函數；以及上述第二金屬閘極與上述第一金屬閘極具有相同的材料，但是上述第二金屬閘極更包含一或複數個元素，而上述元素的選擇是使功函數值從上述第一(沈積當時的初始；as－deposted)功函數變成上述第二功函數。
在上述之雙功函數半導體裝置中，上述第一電晶體為一N型金氧半(NMOS)電晶體，上述第二電晶體為一P型金氧半(PMOS)電晶體。
在上述之雙功函數半導體裝置中，上述第一閘介電層是由HfSiON所組成。
在上述之雙功函數半導體裝置中，上述第一介電頂蓋層是由LaOx 或LaNOx 所組成，而x為實數且0<x≦1。
在上述之雙功函數半導體裝置中，上述元素為鋁。
在上述之雙功函數半導體裝置中，上述元素是選自下列所組成之族群：鋁、氧、碳、氮、氟、與上述之組合。
在上述之雙功函數半導體裝置中，上述第一金屬閘極是由Ta2 C或Tax Cy Nz 所組成，而x、y、z為實數且x＋y＋z＝1。
其他的發明樣態是定義於所負的申請專利範圍中，其中每個請求項或其替換均為本發明之一個獨立的實施 例。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：將高介電常數介電質用於互補式金氧半裝置的主要挑戰是高臨界電壓值。雙金屬閘極，可視需求與雙介電質結合，可以達成低臨界電壓。然而，上述技術通常在形成閘極堆疊結構的過程中，包含多重的沈積與移除的步驟，而增加現行互補式金氧半技術的額外成本。因此，業界需要一簡單、低成本的互補式金氧半積體電路技術。
而在此份專利說明書中，所賦予的化學名稱或化學式，其所代表的材料可包括其化學名稱所表示的化學計量精確的化學式的非化學計量變異。若化學式中的元素旁未下標數值，其在化學計量方面是代表數字1。在本案中，相對於化學名稱或化學式中所具有的精確化學計量數字，是包含其值的正負百分之二十之間的變異範圍。對於在化學名稱或化學式中所賦予的一下標阿拉伯數字而言，相對於每個下標數字，則包含其值的正負百分之二十之間的變異範圍。上述變異值不需要記入全體的數字中，而此偏差是列入考慮的。上述變異的發生可能因為製程條件預期的選擇與控制、或是因為未預期的製程變異。
本發明的各種實施例包含一單一金屬單一介電質(single－metal－single－dielectric；SMSD)的互補式金氧半積體電路結構，其中先沈積一單一介電質堆疊結構及上述介電質堆疊結構上的一金屬層，而形成一金屬－介電質界面，上述介電質堆疊結構包含一閘介電層與一介電頂蓋層。在形成上述介電質堆疊結構與上述金屬層後，藉由加入功函數調整元素，而選擇性地對上述介電頂蓋層的至少一部分進行改質，上述部分鄰接於上述金屬－介電質界面。
本發明第一樣態的一實施例是提供一種雙功函數半導體裝置的製造方法，包含：(a)提供一基底，具有一第一區與一第二區；(b)形成一閘極堆疊結構於上述第一區與上述第二區上，其具有一沈積當時的初始(as－deposited)功函數，包含：(b1)形成一閘介電層於上述第一區與上述第二區上，(b2)形成一介電頂蓋層於上述閘介電層上，與(b3)形成一金屬閘極於上述介電頂蓋層上，藉此而形成一金屬－介電質界面(c)選擇性地將複數個元素至少引入上述介電頂蓋層位於上述第二區上的一部分，上述部分鄰接於上述金屬－介電質界面，選擇上述元素以修改剛沈積的上述閘極堆疊結構的功函數；以及(d)同時圖形化上述第一區與上述第二區上的上述閘極堆疊結構。
與傳統的積體電路架構相比，本發明的本實施例的優點在於其積體電路的繞線不需要選擇性的金屬蝕刻或選擇性的介電頂蓋層蝕刻，以維持上述金屬－介電質界面，並避免上述選擇性的蝕刻所造成的介電質損傷。
本發明的本實施例的另一優點在於可以執行單一金屬的積體電路繞線，且不需要多金屬的閘極堆疊結構來製造一雙功函數半導體裝置。上述單一金屬的積體電路繞線容許同時對上述第一區與上述第二區上的上述閘極堆疊結構進行圖形化，還可更容易地達成閘極蝕刻製程的最佳化，而得到較佳的閘極堆疊結構的形狀。同時，本發明之雙功函數半導體裝置的製造方法的本實施例是減少了製造過程中的步驟數量(例如微影與蝕刻步驟)，而減少了製造所需時間及成本。
在本發明之第一樣態的一實施例中，是選擇性地將複數個元素至少引入上述介電頂蓋層位於上述第二區上的一部分，其包含執行一離子植入或電漿植入的步驟，將一或多個元素植入上述至少上述第二區上的上述介電頂蓋層的上述部分，或是植入上述第二區上的上述金屬閘極與至少上述介電頂蓋層的上述部分，此時上述第一區是受到一罩幕層的保護。上述介電頂蓋層的上述部分是鄰接於該金屬－介電質界面。
在本發明之第一樣態的一替換的實施例中，是選擇性地將複數個元素至少引入上述介電頂蓋層位於上述第二區上的一部分，其包含：執行一離子植入或電漿植入 的步驟，將一或多個元素植入上述第二區上的該金屬閘極，此時上述第一區是受到一罩幕層的保護；接下來施以一熱處理而將上述元素藉由擴散至少進入上述第二區上的上述介電頂蓋層的一部分，上述部分鄰接於上述金屬－介電質界面。
在本發明之第一樣態的一實施例中，上述第一區為一N型金氧半(NMOS)區，上述第二區為一P型金氧半(PMOS)區。在此特定的實施例中，上述元素是選自下列所組成之族群：鋁、氧、碳、氮、氟、與上述之組合。上述元素較好為鋁。由於上述元素具有修改沈積當時的上述閘極堆疊結構的功函數的功能，上述元素在本發明的整份說明書中，亦稱為「功函數調整元素」。
在本發明之第一樣態的另一實施例中，上述方法更包含將上述第二區上的上述金屬閘極及/或上述介電頂蓋層氮化，此時上述第一區是受到一罩幕層的保護。
在本發明之第一樣態的另一實施例中，選擇性地將複數個元素至少引入上述介電頂蓋層位於上述第二區上的一部分，更包含：沈積包含一或複數個元素的材料於上述第一區與上述第二區上的上述金屬閘極之上，上述元素的選擇是用以修改剛沈積的上述閘極堆疊結構的功函數；選擇性地從上述第一區移除上述材料；以及施以一熱處理而將上述元素藉由擴散進入上述第二區上的上述金屬閘極與至少進入上述介電頂蓋層的一部 分，上述部分鄰接於上述金屬－介電質界面。
在本發明之第一樣態的一特定的實施例中，上述第一區為一N型金氧半(NMOS)區，上述第二區為一P型金氧半(PMOS)區，且上述元素是包含鋁。上述材料較好為選自下列所組成之族群：AlN、TiAlN、TaAlN、TaAlC、與上述之組合；上述材料更好為包含TiAlN。
上述熱處理較好為在800~1050℃進行1分鐘；上述熱處理更好為峰值退火(spike anneal)，在1030℃維持1秒。
上述基底是一半導體材料，例如：矽、鍺、絕緣層上覆矽(silicon on insulator；SOI)、絕緣層上覆鍺(germanium on insulator；GeOI)、III－V族材料(砷化鎵、磷化銦)、或上述之組合。
上述閘介電質可選自下列所組成之族群：SiO2 、SiON、HfO2 、ZrO2 、La2 O3 、Dy2 O3 、Gd2 O3 、與上述之組合。
在本實施例中，上述第一區為一N型金氧半(NMOS)區，上述第二區為一P型金氧半(PMOS)區，且上述介電頂蓋層為應用一鑭系元素的高介電常數材料。上述介電頂蓋層更好為可選自下列所組成之族群：鑭、釓、鏑的氧化物；鑭、釓、鏑的矽酸鹽；以及上述之組合。
在一替換的實施例中，上述第一區為一P型金氧半(PMOS)區，上述第二區為一N型金氧半(NMOS)區，且上述介電頂蓋層為一鋁的應用材料。上述介電頂蓋層更 好為可選自下列所組成之族群：氧化鋁、氧化鑭鋁、與上述之矽酸鹽。在本替換的實施例中，上述功函數調整元素可選自鑭系元素的族群(例如鑭、鏑、釓)。
上述金屬閘極包含一含碳的金屬，例如TaCx、TiCx、HfCx；或一含氮的金屬，例如TaNx、TiNx、HfNx；或上述之組合，其中x為實數且0<x≦1。
在本發明之第二樣態的一實施例中，是提供一種雙功函數半導體裝置，包含：一基底，具有一第一區與一第二區；一第一電晶體於上述第一區上，其具有一第一閘介電層、一第一介電頂蓋層、與一第一金屬閘極，且具有一第一(沈積當時的初始；as－deposted)功函數；以及一第二電晶體於上述第二區上，其具有一第二閘介電層、一第二介電頂蓋層、與一第二金屬閘極，且具有一第二功函數；其中：上述第一閘介電層與上述第二閘介電層是由相同材料所形成；上述第二介電頂蓋層與上述第一介電頂蓋層具有相同的材料，但是上述第二介電頂蓋層更包含一或複數個元素，而上述元素的選擇是使功函數值從上述第一(沈積當時的初始；as－deposted)功函數變成上述第二功函數；以及上述第二金屬閘極與上述第一金屬閘極具有相同的材料，但是上述第二金屬閘極更包含一或複數個元素，而上述元素的選擇是使功函數值從上述第一(沈積當時的初始；as－deposted)功函數變成上述第二功函數。還有，上述第一閘介電層與上述第二閘介電層具有相同的厚度；上述第一介電頂蓋層與上述第 二介電頂蓋層較好為具有相同的厚度；上述第一金屬閘極與上述第二金屬閘極較好為具有相同的厚度。
在本發明之第二樣態的一實施例中，上述第一電晶體為一N型金氧半(NMOS)電晶體，上述第二電晶體為一P型金氧半(PMOS)電晶體。
在本發明之第二樣態的一特定的實施例中，上述第一閘介電層與上述第二閘介電層包含HfSiON；上述第一介電頂蓋層包含LaOx 或LaNOx ，其中0<x≦1；上述功函數調整(改變)元素為鋁；以及上述第一金屬閘極包含Ta2 C或Tax Cy Nz ，而x、y、z為實數且x＋y＋z＝1。
接下來，更詳細地揭露一個實例。Ta2 C的功函數是取決於用於閘介電層的高介電常數材料，例如：當其與HfO2 接觸時，其功函數約為4.3eV；當其與HfSiON接觸時，其功函數約為4.6eV。為了補償在HfSiON相對較高的功函數，可以嘗試各種厚度小於1.5nm的頂蓋層。在上述頂蓋層之中，LaOx可將目標金屬閘極的功函數大幅地向N型金氧半的能帶邊緣(band edge)移動。例如，將厚度1nm的LaOx頂蓋層至於HfSiON，可將Ta2 C的功函數調整至3.9eV。
為了在互補式金氧半積體電路施行此一有趣的結果，已發現的解決方案是使用一單一金屬積體電路架構，同時定義P型金氧半閘極與N型金氧半。
一已知的解決方案是選擇性地移除P型金氧半區上的LaOx，但其具有數個缺點，例如：(1)需要額外的製程 步驟，包含圖形化與選擇性移除的步驟，而為昂貴的積體電路繞線；(2)其對於閘介電層的選擇性不佳；(3)上述選擇性的移除會改變上述閘介電層與上述金屬電極之間的界面，造成不需要的最終功函數與最終等效氧化層厚度(equivalent oxide thickness；EOT)的改變。
接下來，更詳細地揭露三個實例，其重點式地顯示於第1A、1B圖與第2A、2B圖中。每個實例揭露一閘極堆疊結構，其包含一閘介電層(1)、一介電頂蓋層(2)、與一金屬閘極(3)。
上述閘極堆疊結構是沈積於一半導體基底上，上述半導體基底具有二個區(I、II)，其中第一區(I)為一N型金氧半區，第二區(II)為一P型金氧半區。閘介電層(1)可選自下列所組成之族群：SiO2 、SiON、HfO2 、ZrO2 、La2 O3 、Dy2 O3 、Gd2 O3 、與上述之組合；介電頂蓋層(2)可包含一鑭系元素的應用材料。介電頂蓋層(2)較好為可選自下列所組成之族群：鑭、釓、鏑的氧化物；鑭、釓、鏑的矽酸鹽；以及上述之組合。
在一替換的實施例中，第一區(I)為一P型金氧半(PMOS)區，第二區(II)為一N型金氧半(NMOS)區，且介電頂蓋層(2)可包含鋁。介電頂蓋層(2)較好為可選自下列所組成之族群：氧化鋁、氧化鑭鋁、與上述之矽酸鹽。
金屬閘極(3)可包含一金屬(例如為鉭、鎢)；一含碳的金屬例如為TaCx、TiCx、HfCx；或一氮化的金屬例如為TaNx,TiNx,HfNx；或上述之組合，其中x為實數且0 <x≦1。上述金屬電極較好可為顯示一N型金氧半功函數的任何金屬、含碳的金屬、或氮化的金屬。
在一第一實例中，其是重點式地顯示於第1A、1B圖中，在沈積一閘極堆疊結構之後，一功函數調整元素(5)植入製程只在P型金氧半(第二)區(II)施行。可使用一光阻罩幕層(4)來執行此一選擇性的植入步驟。在完成植入之後，選擇性地移除光阻罩幕層(4)，直到其下層露出。
上述功函數調整元素可選自下列所組成之族群：鋁、氧、碳、氮、氟、與上述之組合。在植入之後，是使上述閘極堆疊結構經過一熱處理例如通常是在950℃維持1分鐘、或是一1030℃的峰值退火(維持1秒)。上述植入步驟與熱處理步驟的結果就是，形成一改質後的金屬閘極材料(3’)與一至少部分改質的介電頂蓋層(2’)(請參考第1B圖)。介電頂蓋層(2’)較好為已徹底改質，直到其與閘介電層(1)的界面。
在一特定的實施例中，是將HfSiOx作為閘介電層(1)、LaOx作為介電頂蓋層(2)、Ta2 C作為金屬閘極(3)、與鋁作為功函數調整元素(5)。在此特定的實施例中，改質後的金屬閘極材料(3’)包含Tax Aly Cz 而改質後的介電頂蓋層(2’)包含Lax Aly oz ，其中在上述情況中x、y、Z均為0與1之間的實數且x＋y＋z＝1。
在一第二實例中，可以在上述功函數調整元素植入步驟之前或之後，將氮以通常為10at%(原子百分比)~40at%的百分比加入上述金屬閘極及/或上述介電頂 蓋層。將氮加入上述金屬閘極及/或上述介電頂蓋層可使用電漿氮化或氮植入的技術。上述氮植入可與上述功函數調整元素植入同時進行、或在其後進行。
在一第三實例中，在沈積上述閘極堆疊結構(介電質堆疊結構與金屬閘極)之後，沈積含一功函數調整元素(6)的一層材料，並將其從上述N型金氧半(第一)區(I)移除(請參考第2A圖)。在上述沈積與選擇性的移除步驟之後，一熱處理將使功函數調整元素(6)擴散進入金屬閘極(3)與介電頂蓋層(2)的至少一部分，形成一改質後的金屬閘極材料(3”)與一至少部分改質的介電頂蓋層(2”)(請參考第2B圖)。
在本發明之第一樣態的另一特定的實施例中，上述含功函數調整元素的材料層可選自下列所組成之族群：AlN、TiAlN、TaAlN、TaAlC、與上述之組合。上述含功函數調整元素的材料層更好為包含TiAlN。在此較佳實施例中，改質後的金屬閘極材料(3”)包含Ta2 C與Tax Cy Nz 的合金、改質後的介電頂蓋層(2”)包含Lax Aly Oz ，其中x、y、z為0與1之間的實數且x＋y＋z＝1。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1‧‧‧閘介電層
2、2’、2”‧‧‧介電頂蓋層
3、3’、3”‧‧‧金屬閘極
4‧‧‧光阻罩幕層
5、6‧‧‧功函數調整元素
I‧‧‧第一區
II‧‧‧第二區
第1A圖為一剖面圖，是重點式地顯示本發明一實施例中，選擇性地將功函數調整元素植入閘極堆疊結構的P型金氧半區。
第1B圖為一剖面圖，是重點式地顯示本發明一實施例中之植入功函數調整元素與熱處理後的閘極堆疊結構。
第2A圖為一剖面圖，是顯示本發明一實施例之閘極堆疊結構，其上沈積有含功函數調整元素層，並將上述含功函數調整元素層選擇性地從N型金氧半區移除。
第2B圖為一剖面圖，是顯示本發明一實施例中之第2A圖所示的閘極堆疊結構，其已經過熱處理、並將上述功函數調整元素擴散進入其下層(金屬電極與介電頂蓋層)。
1‧‧‧閘介電層
2‧‧‧介電頂蓋層
2”‧‧‧介電頂蓋層
3‧‧‧金屬閘極
3”‧‧‧金屬閘極
6‧‧‧功函數調整元素
I‧‧‧第一區
II‧‧‧第二區

Claims (19)

  1. 一種雙功函數半導體裝置的製造方法，該雙功函數半導體裝置具有一基底與具有一沈積當時的初始(as－deposited)功函數的一閘極堆疊結構，該基底具有一第一區與一第二區，該位於該第一區與該第二區上，該雙功函數半導體裝置的製造方法包含：形成一閘介電層於一基底的一第一區與一第二區上、形成一介電頂蓋層於該閘介電層上、與形成一金屬閘極於該介電頂蓋層上，藉此而形成一金屬－介電質界面；以及選擇性地將複數個元素至少引入該介電頂蓋層位於該第二區上的一部分，該部分鄰接於該金屬－介電質界面，選擇該些元素以修改剛沈積的該閘極堆疊結構的功函數，並同時圖形化該第一區與該第二區上的該閘極堆疊結構。
  2. 如申請專利範圍第1項所述之雙功函數半導體裝置的製造方法，其中選擇性地將複數個元素至少引入該介電頂蓋層位於該第二區上的一部分，包含執行一離子植入或電漿植入的步驟，將一或多個元素植入該第二區上的該金屬閘極與該介電頂蓋層，此時該第一區是受到一罩幕層的保護。
  3. 如申請專利範圍第1項所述之雙功函數半導體裝置的製造方法，其中選擇性地將複數個元素至少引入該介電頂蓋層位於該第二區上的一部分，更包含： 沈積包含一或複數個元素的材料於該第一區與該第二區上的該金屬閘極之上，該些元素的選擇是用以修改剛沈積的該閘極堆疊結構的功函數；選擇性地從該第一區移除該材料；以及施以一熱處理而將該些元素藉由擴散進入該第二區上的該金屬閘極與至少進入該介電頂蓋層的一部分，該部分鄰接於該金屬－介電質界面。
  4. 如申請專利範圍第1至3項任一項所述之雙功函數半導體裝置的製造方法，其中該第一區為一N型金氧半(NMOS)區，該第二區為一P型金氧半(PMOS)區。
  5. 如申請專利範圍第1至3任一項所述之雙功函數半導體裝置的製造方法，其中該些元素是選自下列所組成之族群：鋁、氧、碳、氮、氟、與上述之組合。
  6. 如申請專利範圍第1至3任一項所述之雙功函數半導體裝置的製造方法，其中該介電頂蓋層為一鑭系元素的應用材料，選自下列所組成之族群：鑭、釓、鏑的氧化物；鑭、釓、鏑的矽酸鹽；以及上述之組合。
  7. 如申請專利範圍第3項所述之雙功函數半導體裝置的製造方法，其中該材料是選自下列所組成之族群：AlN、TiAlN、TaAlN、TaAlC、與上述之組合。
  8. 如申請專利範圍第1至3任一項所述之雙功函數半導體裝置的製造方法，其中該第一區為一P型金氧半(PMOS)區，該第二區為一N型金氧半(NMOS)區。
  9. 如申請專利範圍第7項所述之雙功函數半導體裝 置的製造方法，其中該些元素是選自鑭系元素的族群。
  10. 如申請專利範圍第7或8項所述之雙功函數半導體裝置的製造方法，其中該介電頂蓋層為一鋁的應用材料，選自下列所組成之族群：氧化鋁、氧化鑭鋁、與矽酸鑭鋁。
  11. 一種雙功函數半導體裝置，包含：一基底，具有一第一區與一第二區；一第一電晶體於該第一區上，其具有一第一閘介電層、一第一介電頂蓋層、與一第一金屬閘極，且具有一第一(沈積當時的初始；as－deposted)功函數；以及一第二電晶體於該第二區上，其具有一第二閘介電層、一第二介電頂蓋層、與一第二金屬閘極，且具有一第二功函數；其中該第一閘介電層與該第二閘介電層是由相同材料所形成；該第二介電頂蓋層與該第一介電頂蓋層具有相同的材料，但是該第二介電頂蓋層更包含一或複數個元素，而該些元素的選擇是使功函數值從該第一(沈積當時的初始；as－deposted)功函數變成該第二功函數；以及該第二金屬閘極與該第一金屬閘極具有相同的材料，但是該第二金屬閘極更包含一或複數個元素，而該些元素的選擇是使功函數值從該第一(沈積當時的初始；as－deposted)功函數變成該第二功函數。
  12. 如申請專利範圍第11項所述之雙功函數半導體裝置，其中該第一閘介電層是由HfSiON所組成。
  13. 如申請專利範圍第11或12項所述之雙功函數半導體裝置，其中該第一介電頂蓋層是由LaOx 或LaNOx 所組成，而x為實數且0<x≦1。
  14. 如申請專利範圍第11或12項所述之雙功函數半導體裝置，其中該些元素是選自下列所組成之族群：鋁、氧、碳、氮、氟、與上述之組合。
  15. 如申請專利範圍第13項所述之雙功函數半導體裝置，其中該些元素是選自下列所組成之族群：鋁、氧、碳、氮、氟、與上述之組合。
  16. 如申請專利範圍第11或12項所述之雙功函數半導體裝置，其中該第一金屬閘極是由Ta2 C或Tax Cy Nz 所組成，而x、y、z為實數且x＋y＋z＝1。
  17. 如申請專利範圍第13項所述之雙功函數半導體裝置，其中該第一金屬閘極是由Ta2 C或Tax Cy NZ 所組成，而x、y、z為實數且x＋y＋z＝1。
  18. 如申請專利範圍第14項所述之雙功函數半導體裝置，其中該第一金屬閘極是由Ta2 C或Tax Cy Nz 所組成，而x、y、z為實數且x＋y＋z＝1。
  19. 如申請專利範圍第15項所述之雙功函數半導體裝置，其中該第一金屬閘極是由Ta2 C或Tax Cy Nz 所組成，而x、y、z為實數且x＋y＋z＝1。
TW097140893A 2007-10-24 2008-10-24 雙功函數半導體裝置及其製造方法 TWI392061B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US98233207P 2007-10-24 2007-10-24
EP08157793A EP2053653A1 (en) 2007-10-24 2008-06-06 Dual work function semiconductor device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
TW200935561A TW200935561A (en) 2009-08-16
TWI392061B true TWI392061B (zh) 2013-04-01

Family

ID=39651390

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097140893A TWI392061B (zh) 2007-10-24 2008-10-24 雙功函數半導體裝置及其製造方法

Country Status (6)

Country Link
US (1) US20090134466A1 (zh)
EP (1) EP2053653A1 (zh)
JP (1) JP2009111380A (zh)
KR (1) KR20090042196A (zh)
CN (2) CN103700630A (zh)
TW (1) TWI392061B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090286387A1 (en) * 2008-05-16 2009-11-19 Gilmer David C Modulation of Tantalum-Based Electrode Workfunction
JP4602440B2 (ja) 2008-06-12 2010-12-22 パナソニック株式会社 半導体装置及びその製造方法
DE102009021486B4 (de) * 2009-05-15 2013-07-04 Globalfoundries Dresden Module One Llc & Co. Kg Verfahren zur Feldeffekttransistor-Herstellung
JP5387173B2 (ja) * 2009-06-30 2014-01-15 富士通セミコンダクター株式会社 半導体装置及びその製造方法
DE102009039418B4 (de) 2009-08-31 2013-08-22 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Einstellung der Austrittsarbeit in Gate-Stapeln mit großem ε, die Gatedielektrika mit unterschiedlicher Dicke enthalten
DE102009047310B4 (de) * 2009-11-30 2013-06-06 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Austrittsarbeitseinstellung in Gate-Stapeln mit großem ε für Bauelemente mit unterschiedlichen Schwellwertspannungen
US8552507B2 (en) 2009-12-24 2013-10-08 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
CN102110653A (zh) * 2009-12-29 2011-06-29 中芯国际集成电路制造(上海)有限公司 形成双金属栅极结构的方法
JP5548550B2 (ja) 2010-07-30 2014-07-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101674398B1 (ko) 2010-08-03 2016-11-10 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8802522B2 (en) * 2010-09-10 2014-08-12 Applied Materials, Inc. Methods to adjust threshold voltage in semiconductor devices
JP5159850B2 (ja) * 2010-09-27 2013-03-13 パナソニック株式会社 半導体装置
US8003503B1 (en) * 2010-09-30 2011-08-23 Tokyo Electron Limited Method of integrating stress into a gate stack
US8211775B1 (en) 2011-03-09 2012-07-03 United Microelectronics Corp. Method of making transistor having metal gate
US8519487B2 (en) 2011-03-21 2013-08-27 United Microelectronics Corp. Semiconductor device
US9105577B2 (en) 2012-02-16 2015-08-11 International Business Machines Corporation MOSFET with work function adjusted metal backgate
CN103311247B (zh) * 2012-03-14 2016-07-13 中国科学院微电子研究所 半导体器件及其制造方法
KR101909205B1 (ko) 2012-04-20 2018-10-17 삼성전자 주식회사 핀형 전계 효과 트랜지스터를 구비한 반도체 소자
CN103578993B (zh) * 2012-07-26 2016-06-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件的形成方法
KR101986144B1 (ko) 2012-12-28 2019-06-05 에스케이하이닉스 주식회사 고유전층과 금속게이트를 갖는 반도체장치 및 그 제조 방법
EP2750167A1 (en) * 2012-12-31 2014-07-02 Imec Method for tuning the effective work function of a gate structure in a semiconductor device
JP6121350B2 (ja) * 2014-03-11 2017-04-26 マイクロソフト テクノロジー ライセンシング，エルエルシー 半導体装置及びその製造方法
KR102354369B1 (ko) 2015-11-20 2022-01-21 삼성전자주식회사 반도체 소자
WO2019066785A1 (en) * 2017-09-26 2019-04-04 Intel Corporation GROUP III-V SEMICONDUCTOR DEVICES HAVING DUAL WORK EXTRACTION GRID ELECTRODES
CN110034190B (zh) * 2019-04-11 2023-02-28 中国科学院微电子研究所 负电容场效应晶体管及其制备方法
CN115132663A (zh) * 2022-08-29 2022-09-30 合肥新晶集成电路有限公司 功函数层的制作方法、金属栅极及具有其的半导体器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6373111B1 (en) * 1999-11-30 2002-04-16 Intel Corporation Work function tuning for MOSFET gate electrodes
US6563183B1 (en) * 2001-12-31 2003-05-13 Advanced Micro Devices, Inc. Gate array with multiple dielectric properties and method for forming same
US6693333B1 (en) * 2001-05-01 2004-02-17 Advanced Micro Devices, Inc. Semiconductor-on-insulator circuit with multiple work functions
US20050280104A1 (en) * 2004-06-17 2005-12-22 Hong-Jyh Li CMOS transistor with dual high-k gate dielectric and method of manufacture thereof
US20070057335A1 (en) * 2005-09-13 2007-03-15 Yoshinori Tsuchiya Semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4895430B2 (ja) * 2001-03-22 2012-03-14 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US20050224897A1 (en) * 2004-03-26 2005-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. High-K gate dielectric stack with buffer layer to improve threshold voltage characteristics
US7807522B2 (en) * 2006-12-28 2010-10-05 Texas Instruments Incorporated Lanthanide series metal implant to control work function of metal gate electrodes
US7612422B2 (en) * 2006-12-29 2009-11-03 Texas Instruments Incorporated Structure for dual work function metal gate electrodes by control of interface dipoles
US7880243B2 (en) * 2007-08-07 2011-02-01 International Business Machines Corporation Simple low power circuit structure with metal gate and high-k dielectric

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6373111B1 (en) * 1999-11-30 2002-04-16 Intel Corporation Work function tuning for MOSFET gate electrodes
US6693333B1 (en) * 2001-05-01 2004-02-17 Advanced Micro Devices, Inc. Semiconductor-on-insulator circuit with multiple work functions
US6563183B1 (en) * 2001-12-31 2003-05-13 Advanced Micro Devices, Inc. Gate array with multiple dielectric properties and method for forming same
US20050280104A1 (en) * 2004-06-17 2005-12-22 Hong-Jyh Li CMOS transistor with dual high-k gate dielectric and method of manufacture thereof
US20070057335A1 (en) * 2005-09-13 2007-03-15 Yoshinori Tsuchiya Semiconductor device

Also Published As

Publication number Publication date
CN103700630A (zh) 2014-04-02
JP2009111380A (ja) 2009-05-21
KR20090042196A (ko) 2009-04-29
US20090134466A1 (en) 2009-05-28
TW200935561A (en) 2009-08-16
EP2053653A1 (en) 2009-04-29
CN101431055A (zh) 2009-05-13

Similar Documents

Publication Publication Date Title
TWI392061B (zh) 雙功函數半導體裝置及其製造方法
US8373219B2 (en) Method of fabricating a gate stack integration of complementary MOS device
US9659778B2 (en) Methods of fabricating semiconductor devices and structures thereof
US8034678B2 (en) Complementary metal oxide semiconductor device fabrication method
CN102576691B (zh) 具厚度不同的栅极介电质的高k栅极堆栈中的功函数调整
KR101913434B1 (ko) 반도체 소자 및 그 제조 방법
US8450161B2 (en) Method of fabricating a sealing structure for high-k metal gate
JP5349903B2 (ja) 半導体装置の製造方法および半導体装置
US8404594B2 (en) Reverse ALD
JP2007537595A (ja) ２種類の金属酸化物ゲート誘電体に１種類の金属ゲート電極が設けられる半導体プロセス及び集積回路
TWI841749B (zh) 製造半導體裝置的方法
TWI478242B (zh) 雙功函數半導體裝置及其製造方法
JP2009194068A (ja) 半導体装置
US9142414B2 (en) CMOS devices with metal gates and methods for forming the same
TWI393176B (zh) 製造具非二氧化矽閘介電質之一金屬氧化物矽裝置之方法
TWI389217B (zh) 使用超薄可棄式覆蓋層之高介電值材料的改良氮濃度分佈
TWI492334B (zh) 互補式金氧半導體的雙閘極結構及其製作方法
US20110095376A1 (en) Single metal dual dielectric cmos device
JP2012033694A (ja) 半導体装置の製造方法、及び、半導体装置