JP2009188392A - 半導体装置及び半導体装置の製造方法 - Google Patents

Abstract

【課題】チップサイズの大型化に際しても、封止用絶縁樹脂と半導体チップ間での剥離を抑制し、信頼性の優れた半導体チップ及びその製造方法を提供することを目的とする。
【解決手段】半導体チップの回路形成面の裏面に表面に応力緩和層を有することを特徴とする半導体装置とする。さらに該応力緩和層として、ポリイミド、ベンゾシクロブテン、フッ素化ポリイミド、多孔質ＰＴＦＥから選択されたポリマーからなることを特徴とする半導体装置とする。
【選択図】図１

Description

本発明は、配線基板、半導体パッケージあるいは機能モジュール等の半導体装置に関する。

従来の半導体チップを含む配線基板、半導体パッケージ、あるいは機能モジュール等では、半導体チップと封止用の絶縁性樹脂との間において密着性が悪く、剥離等の問題を生じていた。特にワイヤボンディング接続等のフェイスアップの半導体チップでは、剥離によってワイヤー断線等の問題が生じるため、半導体チップの回路形成面に、応力緩和のための樹脂層を形成するという方法が用いられている（特許文献１、２参照）。この問題は、フリップチップ接続の場合についても同様である。

近年、半導体チップの高集積化に伴い、チップサイズの大型化が進んでおり、特に大型半導体チップを用いた半導体装置では、チップおよび封止に用いる絶縁性樹脂にかかる応力が増大することから、回路形成面以外の界面でも剥離が生じ、恒温吸湿等の信頼性試験において問題となる。

特開平３−２８８４６４号公報 特開平５−２１６５３号公報

そこで本願発明では、チップサイズの大型化に際しても、封止用絶縁樹脂と半導体チップ間での剥離を抑制し、信頼性の優れた半導体チップ及びその製造方法を提供することを目的とする。

上記課題を解決するために為された本発明の請求項１に係る発明は、少なくとも回路形成面の裏面に応力緩和層を有する半導体チップを、導電パターンを有する配線基板に搭載し、絶縁性樹脂にて封止したことを特徴とする半導体装置。
半導体装置である。

本発明の請求項２に係る発明は、請求項１に係る発明において、前記応力緩和層の厚みが０．５ｕｍ〜２０ｕｍであることを特徴とする半導体装置である。

本発明の請求項３に係る発明は、請求項１、２に係る発明において、前記応力緩和層が、ポリイミド、ベンゾシクロブテン、フッ素化ポリイミド、多孔質ＰＴＦＥから選択されたポリマーからなることを特徴とする半導体装置である。

本発明の請求項４に係る発明は、請求項１から３に係る発明において、前記配線基板封止用絶縁樹脂の弾性率をＥ１とし、前記応力緩和層の弾性率をＥ２としたとき、Ｅ１／Ｅ２＝３〜９となるようにしたことを特徴とする半導体装置である。

本発明の請求項５に係る発明は、請求項１から４に係る発明において、前記半導体チップの少なくとも一辺が１０ｍｍ以上であることを特徴とする半導体装置である。

本発明の請求項６に係る発明は、前記半導体チップと導電パターンを有する配線基板が、フリップチップ接続されていることを特徴とする半導体装置である。

本発明の請求項７に係る発明は、請求項１から６に係る発明において、該半導体チップを、導電パターンを有する配線基板に搭載後、アンダーフィル樹脂を含む２種類の樹脂を用いて封止したことを特徴とする半導体装置である。

本発明の請求項８に係る発明は、請求項１から６に係る発明において、前記半導体チップが、１種類の樹脂を用いて封止されていることを特徴とする半導体装置である。

本発明の請求項９に係る発明は、少なくとも回路形成面の裏面に応力緩和層を有する半導体チップを、導電パターンを有する配線基板に搭載する工程と、
前記半導体チップを搭載した配線基板を絶縁性樹脂で封止する工程と、を有する半導体装置の製造方法である。

本発明の請求項１０に係る発明は、請求項９記載の半導体装置の製造方法において、前記導電パターンのブロックごとに半導体チップを搭載し、前記半導体チップを搭載した配線基板を絶縁性樹脂で封止する工程の後、前記ブロックごとにダイシングにより分離することを特徴とする半導体装置の製造方法である。

半導体チップの回路形成面の裏面に応力緩和層を形成することにより、封止用絶縁性樹脂との剥離を防ぎ、信頼性が高い配線基板、半導体パッケージ、あるいは機能モジュール等となる。

本発明の一実施の形態における半導体装置の製造工程を示す模式断面図である。 本発明の半導体装置の製造方法の一例を説明する模式断面図である。 本発明の半導体装置の製造方法の一例を説明する平面図である。

本発明の半導体装置は、図１（ａ）に示されるように、半導体チップ１０２がリードフレーム１０１等の導電パターンを有する配線基板に搭載され、少なくとも該半導体チップの回路形成面の裏面に応力緩和層１０２ａを形成し、該半導体装置を覆うように絶縁樹脂１０５で封止されていることを特徴とする半導体装置である。

本発明の半導体装置では、封止用絶縁樹脂１０５と半導体チップの表面との間に応力緩和層１０２ａが存在することにより、温度変化による封止用絶縁樹脂の形状変化の影響を緩和し、封止用絶縁樹脂の剥離を防ぐことができる。この効果は、特に半導体チップのチップサイズが大きい場合に有効である。チップサイズが大きくなるとともに、回路が形成されていない裏面では封止用絶縁樹脂の形状変化の影響も大きくなるためである。具体的には、少なくとも半導体チップの一辺が１０ｍｍ以上の大きさの半導体チップで特に有効である。また、回路形成面にも同様に応力緩和層１０２ａを形成してもよい。半導体チップの接続部分での断線を防ぐことができる。これらの応力緩和層に用いる材料としては、ポリイミド、ベンゾシクロブテン、フッ素化ポリイミド、多孔質ＰＴＦＥ等のポリマー樹脂を好適に用いることができる。これにより、半導体チップと封止用絶縁樹脂との熱膨張係数の差によるクラックの発生を防止することができる。

さらに、封止用絶縁樹脂１０５の弾性率をＥ１、応力緩和層の弾性率をＥ２としたとき、Ｅ１／Ｅ２＝３〜９となるようにすると、応力緩和層を形成した効果がより大きくなる。Ｅ１／Ｅ２が３未満であると、応力緩和層の効果が十分でないことが考えられる。Ｅ１／Ｅ２が９より大きくなると、クラック等の不具合が発生する虞がある。なお上記弾性率は貯蔵弾性率（動的弾性率）を意味するものとする。当該弾性率はＪＩＳＫ ７２４４に記載される方法で測定することができる。

応力緩和層１０２ａの厚みは、封止用絶縁性樹脂１０５との密着性及び応力緩和層としての機能を考慮すると０．５μｍ〜２０μｍであることが好ましい。０．５μｍ以下だと応力緩和層としての効果が十分でない虞があり、２０μｍ以上だと密着性に問題が生じる虞がある。

本発明に用いる封止用絶縁樹脂１０５としては、公知の絶縁樹脂を用いることが可能である。具体的には、シリカ等のフィラーを含有したエポキシ樹脂等を用いることができる。

本発明に用いる半導体チップとしては、トランジスタ、ダイオード、ＩＣチップ等、さらには、セラミックコンデンサ、セラミック抵抗等の受動部品も搭載可能である。特にフリップチップ接続では、半導体チップの回路形成面の裏面が基板の反対側に位置し、チップ上にモールドされた封止用絶縁樹脂１０５の形状変化の影響を大きく受けることから特に効果的であるが、ワイヤボンディング等フェイスアップの半導体チップでも同様に実装することができる。

また半導体チップを覆う封止用絶縁樹脂の他に、半導体チップと配線基板の間にアンダーフィル層１０４を挿入し、アンダーフィル樹脂を含む２種類の樹脂を用いて封止されている構成としても良い。これにより配線基板と半導体チップ間の熱膨張等による応力を緩和することができる。

また、図１（ｂ）に示すように、半導体の上部にリッドを配置しても良い。リッドとしては、セラミックス、ガラス、金属等公知の材料を用いることができる。リッドを配置することにより、放熱および外部からの保護等の効果を期待できる。リッドを配置した場合においても、応力緩和層を半導体チップ上に形成することにより、同様に剥離を防ぐことができる。

本発明に用いるリードフレーム（導電パターン）１０１の材料としては、はんだ等のロウ材の付着性、ボンディング性、めっき性を考慮する必要があるが、公知のリードフレーム材料を用いることができる。具体的には、Ｃｕを主体とした導電箔またはＦｅ−Ｎｉ等の合金からなる導電箔を用いることができる。

次に、本発明の半導体装置の製造方法について説明する。

本発明の製造方法は、導電パターンが形成された配線基板の該導電パターン上に、少なくとも回路形成面の裏面に応力緩和層を有する半導体チップを実装する工程と、該半導体チップを搭載した配線基板を絶縁性樹脂で封止する工程とから構成されている。以下に詳細に説明する。

まず、半導体チップを基板に実装する前に、応力緩和層１０２ａを形成する。形成方法としては、ウェハー状態の半導体チップの表面に液状の樹脂を所定のマスクを用いて塗布することができる。塗布方法としては、塗布方法はスピンコート、スクリーン印刷等の公知の塗布方法を用いることができる。その後、必要に応じて焼成、エッチングを行って、応力緩和層を形成する。回路形成面にも応力緩和層を形成する場合は、バンプ等の接続部分以外の場所に同様の工程で形成する。

次に、配線基板上に応力緩和層を形成した半導体チップを実装する（図２（ｂ））。具体的には導電パターンを形成した導電箔を用意して、少なくとも半導体チップの搭載部を用意してある導電箔の上に半導体チップを固着する。前述のように、実装方法としてはフリップチップ接続、ワイヤボンディング接続等の公知の接続方法を用いることができる。また、このとき必要に応じてアンダーフィル層１０４を形成する（図２（ｃ））。ただしアンダーフィル樹脂を必要とせず、１種類の樹脂で封止できる場合には、アンダーフィル工程を省略でき、製造工程を簡略化できる。

アンダーフィル層を形成する材料については、公知の絶縁樹脂を用いることが可能である。具体的には、シリカ等のフィラーを含有したエポキシ樹脂を用いることができる。このときアンダーフィル樹脂の流動性を高め、半導体チップと配線基板間に充填しやすくするために、封止用絶縁樹脂よりもフィラーの含有量を少なくすることが好ましい。

次に、図２（ｄ）に示すように、封止樹脂により、半導体チップが搭載された配線基板を封止する。樹脂封止の方法としては、具体的には図３に示すように導電パターンの各ブロック周辺の残余部をモールド金型で挟み、ブロックの各搭載部を同一のキャビティ内に配置し、絶縁性樹脂１０５でトランスファーモールドすることができる。あるいは、オーバーコート等の公知の塗布形成方法を用いてもよい。また、図１（ｂ）で示したように、半導体チップ上にリッドを含んだ構造としてもよい。

次に、導電パターンのブロックごとにダイシングにより分離して、本発明の半導体装置となる。この工程は、前記樹脂封止する工程と相前後しても良いが、樹脂封止する工程の後に分離すれば、各ブロックを一括で樹脂封止することができるために好ましい。
以上の工程で、本発明の半導体装置を製造することができる。

本発明に係る半導体装置の実施形態の一例を図面に基づいて以下に説明する。

まず図２（ａ）に示すようなリードフレームを用意する。材料としては、Ｃｕを主体とした導電箔を用いた。

次に、図２（ｂ）に示すように、所望の導電パターンの搭載部に半導体チップを固着し、搭載部の電極と所望の導電箔と電気的に接続した。ここでは、半導体チップ１０２とセラミックコンデンサ１０３を実装した。

半導体チップ１０２は導電箔にフリップチップ接続した。またセラミックコンデンサ１０３は、はんだ等のロウ材または導電ペースト１０３ｂで固着される。フリップチップ接続後、図２（ｃ）に示すように、半導体チップの回路形成面と配線基板の導電パターンとの間にアンダーフィル層を形成する。

半導体チップ１０２は、その両面に応力緩和層１０２ａを形成したものである。応力緩和層は、ウェハー状態の半導体チップの表面に液状の樹脂を所定のマスクを用いて塗布し、その後、焼成、エッチングを行い形成した。ここで形成した応力緩和層の厚みは１０ｕｍであった。また、応力緩和層の曲げ弾性率Ｅ２は３．６ＧＰａである。

次に、図２（ｄ）に示すように、導電箔のブロック周辺の残余部をモールド金型で挟み、ブロックの各搭載部を同一のキャビティ内に配置し、絶縁性樹脂１０５でトランスファーモールドにより樹脂封止した。絶縁性樹脂の曲げ弾性率Ｅ１は２３ＧＰａであり、Ｅ１／Ｅ２＝６．４となった。

最後に、図３に示すように、絶縁性樹脂を搭載部毎にダイシングにより各半導体装置を分離して、信頼性評価試験用の本発明の半導体装置の半導体装置を作製した。また、比較例として、半導体チップの両面に応力緩和層のない半導体チップを実装した基板についても応力緩和層を形成しない点以外は同様の工程で作製した。

［温度サイクル（ＴＣＴ）による信頼性評価］
実施例によって得られた一括モールド基板について、信頼性評価試験を行った。試験に用いた半導体チップの大きさは、８．５ｍｍ角、１０ｍｍ角、１５ｍｍ角の３種類である。まず、ＪＥＤＥＣ（合同電子デバイス委員会、Ｊｏｉｎｔ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｅｎｇｉｎｅｅｒｉｎｇ Ｃｏｕｎｃｉｌ）発行規格、ＪＥＳＤ２２−Ａ１１３Ｄに規定されている手順で前処理を行なった。具体的には、まず−４０℃から６０℃の温度サイクルに５サイクル通し、次に１２５℃のオーブンに２４時間入れ、その後、３０℃―６０％ＲＨの恒温恒湿槽にて１９２時間保存し、そこから取り出して直ちに、鉛フリーはんだ使用を想定したリフロープロファイルにて、３サイクルのリフロー過程に通した。

次に、ＴＣＴ試験を行った。具体的には、気相にて−５５℃の温度条件を３０分と１２５℃の温度条件に３０分さらすサイクルを１、０００回繰り返した。各温度の切り替え時間については、装置の能力の許す限り速やかに行った。

その後、超音波探査映像装置（Ｓｃａｎｎｉｎｇ Ａｃｏｕｓｔｉｃ Ｔｏｍｇｒａｐｈ ； ＳＡＴ）にて非破壊で絶縁性樹脂内部の観察をした。８．５ｍｍ角チップでは、応力緩和層の有無に関わりなく、半導体チップと絶縁性樹脂との界面で剥離は見られなかった。１０ｍｍおよび１５ｍｍ角チップでは、応力緩和層を有した半導体チップにおいて、絶縁性樹脂との界面で剥離がなく良好であった。一方、応力緩和層がない半導体チップでは、絶縁性樹脂との間で剥離がみられた。これは温度サイクル試験により絶縁性樹脂が収縮し、半導体チップの表面と剥離が生じたからである。この結果、１０ｍｍ角以上の大きさの半導体チップでは、応力緩和層を有する場合、ＴＣＴ試験において高い信頼性を維持することが示された。

本発明は、配線基板、半導体パッケージ、あるいは機能モジュール等の半導体装置に使用できる。

１０１・・・リードフレーム
１０２・・・半導体チップ
１０２ａ・・・応力緩和層
１０２ｂ・・・応力緩和層
１０３・・・セラミックコンデンサ
１０３ｂ・・・導電ペースト
１０４・・・アンダーフィル
１０５・・・絶縁性樹脂
１０６・・・リッド
１０７・・・バンプ

Claims (10)

1. 少なくとも回路形成面の裏面に応力緩和層を有する半導体チップを、導電パターンを有する配線基板に搭載し、絶縁性樹脂にて封止したことを特徴とする半導体装置。
2. 前記応力緩和層の厚みが０．５ｕｍ〜２０ｕｍであることを特徴とする請求項１記載の半導体装置。
3. 前記応力緩和層が、ポリイミド、ベンゾシクロブテン、フッ素化ポリイミド、多孔質ＰＴＦＥから選択されたポリマーからなることを特徴とする請求項１又は２に記載の半導体装置。
4. 前記配線基板封止用絶縁樹脂の弾性率をＥ１とし、前記応力緩和層の弾性率をＥ２としたとき、Ｅ１／Ｅ２＝３〜９となるようにしたことを特徴とする請求項１から３のいずれかに記載の半導体装置。
5. 前記半導体チップの少なくとも一辺が１０ｍｍ以上であることを特徴とする請求項１から４のいずれかに記載の半導体装置。
6. 前記半導体チップと導電パターンを有する配線基板が、フリップチップ接続されていることを特徴とする請求項１から５のいずれかにに記載の半導体装置。
7. 前記半導体チップが、アンダーフィル樹脂を含む２種類の樹脂を用いて封止されていることを特徴とする請求項１から６のいずれかにに記載の半導体装置。
8. 前記半導体チップが、１種類の樹脂を用いて封止されていることを特徴とする請求項１から６のいずれかに記載の半導体装置。
9. 少なくとも回路形成面の裏面に応力緩和層を有する半導体チップを、導電パターンを有する配線基板に搭載する工程と、
   前記半導体チップを搭載した配線基板を絶縁性樹脂で封止する工程と、
   を有する半導体装置の製造方法。
10. 請求項９記載の半導体装置の製造方法において、
    前記導電パターンのブロックごとに半導体チップを搭載し、
    前記半導体チップを搭載した配線基板を絶縁性樹脂で封止する工程の後、前記ブロックごとにダイシングにより分離することを特徴とする半導体装置の製造方法。