TWI382501B - Semiconductor device manufacturing method - Google Patents

Description

半導體裝置之製造方法

本發明係關於一種基板上安裝有半導體晶片之半導體裝置之製造方法。

伴隨著近年來電腦、手機、PDA(個人數位助理(Personal Digital Assistance))等電子機器之小型化、高性能化及高速化，人們亦越要求裝載有此種電子機器的IC(積體電路)、LSI(大型積體電路)等半導體晶片之半導體裝置進一步小型化、高速化及高密度化。

隨著半導體裝置之小型化，多層配線基板變得薄型化。作為薄型化進展之多層配線基板，已知有譬如將以絕緣樹脂層與配線層交錯形成之增層(bulid up)為主體，且未具備芯基板之無芯基板(參照專利文獻1)。

[專利文獻1]日本專利公開公報特開2004－186265號

如無芯基板，當多層配線基板薄型化進展時，於半導體裝置之製造或檢查過程中受到來自外部之衝擊時，多層配線基板易於受到損傷。即便係於多層配線基板上成形有密封樹脂之封裝構造，與多層配線基板之外形相比，密封樹脂之外形較小，且若為多層配線基板之端部延伸超出密封樹脂之構造時，多層配線基板之端部受損便成為一個問題。故而，需要一種可讓密封樹脂之外形與多層配線基板 之外形相對合之構造。然而，在基板單體進行之密封，由於模具偏移，故不易讓密封樹脂之外形與多層配線基板之外形對合。

本發明係有鑑於前述課題而創作完成者，其目的在於提供一種可減輕薄型化基板其端部之損傷的半導體裝置之製造方法。

本發明之一樣態，係半導體裝置之製造方法。該半導體裝置之製造方法之特徵係包含有以下步驟，即：安裝步驟，係於複數個基板上分別安裝半導體晶片；配設步驟，係配設複數個基板，以使安裝有半導體晶片之各基板的至少一邊與其他基板的邊相接觸；密封步驟，係讓密封樹脂成形在較可形成於複數個基板上之密封樹脂層其外形更大的區域，並連結相鄰之基板群；及單片化步驟，係將各基板及各基板上的密封樹脂按預定尺寸進行切割，使各基板單片化。上述配設步驟中，亦可讓將前述複數個基板朝一方向並置。

依據此樣態，可讓薄型化之基板外形與密封樹脂之外形一致，因此可大幅度降低外力作用於基板端部之可能性。藉此，在半導體裝置之製造過程與檢查步驟中，可減低傷及基板端部之可能性，提高半導體裝置之製造成品率。

以下將本發明係依較佳態樣加以說明。當然此係說明本發明之較佳形態，並無法據此限縮本發明之範圍。

參照圖式說明實施形態之半導體裝置之製造方法。

圖1係顯示實施形態之半導體裝置製造方法所使用之基板的構造圖。基板20具有層間絕緣膜與配線膜交錯層積且不含芯基板之多層配線構造。更詳細言之，複數個配線層22係挾層間絕緣膜24而加以層積。配線層22係譬如採用銅。為不同層的配線層22之間，係藉由設置於增間絕緣膜24上之導通孔插塞26而電性連接。基板20背面之配線層22a周圍，係形成有由耐熱性良好的樹脂材料組成之焊料掩膜28，且熔焊至基板20時，為避免焊料附著於必要區域以外的其他區域，係對最下層之層間絕緣膜24a進行塗層。又，接合有BGA球50之球區部29係呈陣列狀地多數配設於基板20之背面。各球區部29之表面上係覆蓋有有機表面保護塗覆材料(OSP)21。另一方面，藉由電解鍍敷而形成之鎳(Ni)、鉛(Pd)、金(Au)或其等之合金所組成的電極墊25，係呈陣列狀地多數配設於安裝有半導體晶片側之基板20表面上，且各電極墊25之上，設有由錫、鉛、或其等之合金所組成之C4(控制崩潰接片接合(Controlled Collapse Chip Connection))凸塊27。

基板20之製造方法並無特別限定，可藉由組合眾所周知的微影製程、蝕刻、鍍敷、積層等技術而獲致。作為獲得無芯基板之方法，可例舉在銅等金屬板上形成由層間絕緣膜與配線層電解所構成之增層後，對金屬板進行蝕刻或剝離等手法。

且基板20之外形宜使用大於半導體裝置預先設定好的尺 寸。譬如半導體裝置所使用之基板的尺寸為45 mm角時，將基板20各邊之長度較45 mm再多取1 mm程度。

準備多數個基板20，如圖2(A)所示，將LSI(大型積體電路)等半導體晶片30安裝至基板20。具體言之，在將設有半導體晶片30之外部電極端子的表面朝下狀態，藉由熔焊各焊接凸塊32及與其相對應的C4凸塊27，進行半導體晶片30之覆晶安裝。

其次，如圖2(B)所示，將填充料70填充至半導體晶片30與基板20之間。由此，焊料結合部分所產生的壓力加以分散，故可改善半導體裝置10之耐溫度變化特性，並可抑制半導體裝置10的彎曲。

對多數個基板分別進行如上述之半導體晶片安裝程序後，如圖3(A)及圖3(B)所示，配設多數個基板20，以使各基板20的至少一邊與其他基板20的邊相接觸。本實施形態中，係將4個基板20朝同一方向排列放置。此時，在相鄰接之基板20間，宜使基板20的上方面高度保持一致。

其次，如圖4(A)及圖4(B)所示，藉由傳遞模塑法於並置的各基板20上成形密封樹脂40。此時，傳遞模塑裝置所使用之上模，並非與各半導體裝置之密封樹脂的設計形狀相吻合的模，而是使用較該模大者。本實施形態中，為使各半導體晶片30之背面露出，係使用與半導體晶片30周邊相分離，且相鄰接之基板20上的密封樹脂40為相連的上模，並於多數個基板20上進行密封樹脂注塑。藉由讓經模塑後之密封樹脂形狀大於設計形狀，可避免設計區域內產 生渣料毛邊等之毛刺。又，藉由密封樹脂40硬化而讓各基板20加以連接，故可作為多數個基板20的集合體而進行處理。再者，由於可在產品區域外的基板上設置注入密封樹脂之閘口，故無需開發特別的模具，可降低模具所需的費用。

其次，如圖5(A)及圖5(B)所示，使用切割裝置等的切削器械，並依預定之製品尺寸將基板20單片化。藉由切割加工，對各基板20及其上的密封樹脂40將超出製品尺寸的部分R切除。

各基板20單片化後，如圖6所示，將BGA球50安裝至設於各基板20上之球區部29(參照圖1)。藉由以上步驟，獲致將半導體晶片30覆晶安裝於基板20上，且密封樹脂40成形於與半導體晶片30周邊相分離的位置上之半導體裝置10。更具體言之，熔焊設置於半導體晶片30上之凸塊32，以及與該等凸塊32相對應而設於基板20上的C4凸塊27，並將填充料70填充至半導體晶片30與基板20之間。

依以上說明之半導體裝置之製造方法，可讓薄型化之基板外形與密封樹脂之外形一致，故可大幅度降低外力作用於基板端部之可能性。由此，可降低半導體裝置之製造過程以及檢查過程中，基板端部受損之可能性，提高半導體裝置之產品成品率。

又，由於模塑時係在基板上形成大於設計形狀之密封樹脂，故在基板上可能因模塑而產生殘渣毛刺之處係在製品區域之外側。製品區域之外側因可藉由切割等而加以切 除，故進行成品所得之半導體裝置上不會殘留有殘渣毛刺等。由此，可提高半導體裝置之產品品質。

再者，使用密封樹脂而讓半導體裝置封裝化的方法，並不限於使用模塑裝置來讓導入孔內之密封樹脂熱硬化之手法。亦可採用如下述方法，即，並非於最後才進行模塑裝置之熱硬化，而可自中途開始，如圖7所示，使用簡易構造的熱硬化裝置完成熱硬化處理。

熱硬化裝置100係包含有下側板110、上側板120、加壓設備(圖式未標注)以及加熱設備(圖式未標注)。下側板110包含有與半導體裝置之基板20之底面相連接之平面。另一方面，上側板120包含有與半導體裝置之密封樹脂40之頂面相連接之平面。下側板110與上側板120上分別設有加熱器等加熱設備，下側板110與上側板120係藉由加熱設備而將半導體裝置所用的密封樹脂40加熱至其硬化溫度。又，下側板110與上側板120之間所挾有之複數個基板20之集合體，係藉由加壓設備而以預定之壓力進行押壓。藉由使用如上述之熱硬化裝置100，可將複數個基板20之集合體保持於加熱至預定溫度的下側板110與上側板120之間，故可於抑制彎曲的同時，完成密封樹脂40之硬化。

參照圖8(A)說明使用上述熱硬化裝置而讓半導體裝置封裝化之程序。將欲封裝化之複數個基板之集合體(以下稱為基板集合體)依次以P1，P2，P3…表示。將預定溫度下至硬化所需時間表示為標準硬化時間T1。首先，對於基板集合體P1，令模塑裝置所進行的熱硬化以T1的一半時間 (1/2×T1)進行。其後，將基板集合體P1設置於熱硬化裝置，並將其後可進行封裝化之基板集合體P2設置於模塑裝置。接著，令熱硬化裝置對基板集合體P1所進行之熱硬化以T1的一半時間(1/2×T1)進行，與之同時，對於基板集合體P2，令模塑裝置所進行之熱硬化以T1的一半時間(1/2×T1)進行。即，對於不同的基板集合體，係並行藉由模塑裝置所進行之熱硬化，以及藉由熱硬化裝置所進行之熱硬化。依此，如圖8(B)所示，與僅採用模塑裝置並依次讓基板集合體封裝化的情況下所需時間相比，封裝化所需時間可減半，可提高半導體裝置之生產性能。再者，與模塑裝置相比，熱硬化裝置係構造簡單，故價格較為低廉，與保有兩台模塑裝置的情況相比，可抑制投資所需費用。

更具體言之，密封樹脂係採用T1為60秒的習知態樣之環氧樹脂時，每一個基板集合體所需之熱硬化處理的工作時間可約為30秒。又，即便與先前態樣相比而需較長之T1時，熱硬化處理之工作時間亦可減半。如，T1為120秒時，每一個基板集合體所需的熱硬化處理之工作時間可約為60秒。

再者，熱硬化裝置100之下側板110或/及上側板120，亦可配合基板集合體之彎曲特性，而為可將與基板集合體連接的面做成矯正彎曲之形狀。據此，可更進一步抑制基板集合體之彎曲。

又，上述之封裝化程序中，係將T1二等分，惟，亦可藉由使用2台以上的熱硬化裝置而將T1三等分，於包含模塑 裝置與多數個熱硬化裝置的3處以上並行地進行熱硬化處理。

本發明並不限於上述實施方式，亦可依當業者之學識而施加各種設計變更等之變形，且如此種施加變形後之實施方式仍包括在本發明內。

如圖2(A)中，半導體晶片30係覆晶安裝於基板20上，惟半導體晶片30亦可藉由打線接而合與基板20進行電性連接。

又，圖3(A)及圖3(B)中，複數個基板20為同一方向並置，惟亦可讓複數個基板20縱橫二次元並列。

再者，圖4(A)及圖4(B)中，密封樹脂40係設置於各半導體晶片30之周邊，且各半導體晶片30的背面露出，惟密封樹脂40之形狀亦可為任意，可藉由密封樹脂40而整個披覆住各半導體晶片30。

20‧‧‧基板

21‧‧‧脂塗層材料

22‧‧‧配線層

22a‧‧‧背面配線層

24‧‧‧層間絕緣膜

24a‧‧‧最下層層間絕緣膜

25‧‧‧電極墊

26‧‧‧導通孔插塞

27‧‧‧凸塊

28‧‧‧焊料掩膜

29‧‧‧球區部

30‧‧‧半導體晶片

32‧‧‧焊接凸塊

40‧‧‧密封樹脂

50‧‧‧BGA球

70‧‧‧填充材料

100‧‧‧熱硬化裝置

110‧‧‧上側板

120‧‧‧下側板

P1,P2‧‧‧基板集合體

圖1係表示用於半導體裝置製造上之基板的構造圖。

圖2(A)、(B)係表示半導體晶片之安裝步驟的剖面圖。

圖3：圖3(A)係表示載置基板之步驟的平面圖。圖3(B)係表示圖3(A)之A-A'線上的剖面圖。

圖4：圖4(A)係表示模塑步驟之平面圖。圖4(B)係表示圖4(A)之A-A'線上的剖面圖。

圖5：圖5(A)係表示基板單片化步驟之平面圖。圖5(B)係表示圖5(A)之A-A'線上的剖面圖。

圖6係表示焊球安裝步驟圖。

圖7係表示以簡易構造的熱硬化裝置進行之成形樹脂層的形成方法圖。

圖8：圖8(A)係表示使用熱硬化裝置而硬化半導體裝置之成形樹脂層的流程圖。圖8(B)係表示僅使用模塑裝置而硬化半導體裝置之成形樹脂層的流程圖。

20‧‧‧基板

21‧‧‧塗覆材料

22‧‧‧配線層

22a‧‧‧背面配線層

24‧‧‧層間絕緣膜

24a‧‧‧最下層之層間絕緣膜

25‧‧‧電極墊

26‧‧‧導通孔插塞

27‧‧‧凸塊

28‧‧‧焊料掩膜

29‧‧‧球區部

30‧‧‧半導體晶片

32‧‧‧焊接凸塊

40‧‧‧密封樹脂

50‧‧‧BGA球

70‧‧‧填充材料

100‧‧‧熱硬化裝置

110‧‧‧上側板

120‧‧‧下側板

P1,P2‧‧‧基板集合體

Claims (3)

1. 一種半導體裝置之製造方法，其特徵係包含有以下步驟：安裝步驟，其係於複數個基板上分別安裝半導體晶片；配設步驟，其係以使安裝有前述半導體晶片之各基板的至少一邊與其他基板的邊相接之方式配設前述複數個基板；密封步驟，其係使密封樹脂成形至較應形成於各基板上之密封樹脂層之尺寸的外形大的區域，而將相鄰之基板彼此連接；及單片化步驟，其係對於各基板及各基板上之密封樹脂，將前述尺寸外之區域切斷，而使各基板單片化。
2. 如請求項1之半導體裝置之製造方法，其中前述配設步驟中，係使前述複數個基板朝一方向並置。
3. 如請求項1或2之半導體裝置之製造方法，其中前述安裝步驟中之安裝方法係倒裝晶片連接；前述密封步驟中，以安裝於各基板之前述半導體晶片的背面露出之方式，將前述密封樹脂加以成形。