JP2009149481A - 半導体基板の製造方法 - Google Patents

Abstract

【課題】ＣＭＰ処理を実施することなく、0.5ｎｍ（ＲＭＳ）以下の表面粗さの単結晶炭化シリコン層を有するＳｉＣウエハを製造することができる製造方法を提供する。
【解決手段】シリコン基板１の表面に緩衝層２を形成する（Ｓ１）。緩衝層２を通して炭素イオンＣ＋を注入することによりシリコン基板１内にシリコンと炭素の混在した炭素含有層３を形成する（Ｓ２）。シリコン基板１から緩衝層２を選択的に除去することにより炭素含有層３を露出させる（Ｓ３）。シリコン基板１を熱処理して炭素含有層３を単結晶化させることにより単結晶炭化シリコン層４を形成する（Ｓ４）。熱処理の過程で単結晶炭化シリコン層４の表面に形成された酸化層５を除去することにより単結晶炭化シリコン層４を露出させる（Ｓ５）。
【選択図】図１

Description

本発明は、パワーデバイスやオプトエレクトロニクスデバイスの製造に適した半導体基板を製造する技術に属し、特に、その表層部が単結晶炭化シリコン層からなる半導体基板の製造方法に関する。

炭化シリコンは、高いショットキー障壁、高い降伏電界強度及び高い伝熱性を併せ持っているため、パワーデバイス用の材料に適している。また、炭化シリコンは、その格子定数が典型的なオプトエレクトロニクス用半導体材料である窒化物化合物半導体の格子定数と近く、窒化物化合物半導体を低欠陥でエピタキシャル成長させることができるため、オプトエレクトロニクスデバイス用の材料に適している。このような事情から、シリコン基板の表層部に単結晶炭化シリコン層を有する半導体基板（以下、「ＳｉＣウエハ」と記す。）を製造するための技術開発がなされている（特許文献１〜８、非特許文献１）。
適している。

図５は、ＳｉＣウエハの従来の製造方法の一例を示している。この製造方法は、シリコン基板１１内に炭素イオンを注入することによりシリコンと炭素の混在した炭素含有層１２を形成するステップ（Ｓ１１）、シリコン基板１１をアニールして炭素含有層１２を単結晶化させることにより単結晶炭化シリコン層１３を形成するステップ（Ｓ１２）、シリコン基板１１を乾燥した酸素雰囲気中で加熱して単結晶炭化シリコン層１３上に犠牲層１４を形成するステップ（Ｓ１３）、シリコン基板１１から犠牲層１４をエッチングにより選択的に除去することにより炭素含有層１２を露出させるステップ（Ｓ１４）、及び、露出させた単結晶炭化シリコン層１３の表面をＣＭＰ（Chemical Mechanical Polishing,化学的機械的研磨）処理して平滑化するステップ（Ｓ１５）からなる。

US2007/176210A1 特開2006-327931 US2006267024A1 特表2005-506699 US2004/0248390A1 WO03/034485 WO03/071588 US2005/0020084A1 特開2006-528423 US7060620B2 "Organometallic vapor phase epitaxial growth of GaN on a 3c-SiC/Si(111) template formed by C+-ion implantation into Si(111) subs", A. Yamamoto et al., Journal of Crystal Growth 261 (2004) 266-270,

上記従来の製造方法においては、アニール後、単結晶炭化シリコン層１３の上部に、ポリ炭化シリコン粒とＳi結晶から成る約40ｎｍ厚の遷移層が形成される。この遷移層は平面方向に均一でないため、図５中の、エッチングにより炭素含有層１２を露出させるステップ（Ｓ１４）後の表面粗さは、２ｎｍ（10μｍｘ10μｍ領域でのＲＭＳ： 以下ＲＭＳと記す）以上と大きい。したがって、エッチングにより露出させた単結晶炭化シリコン層１３の表面の粗さを、エピタキシャル成長に必要な表面粗さである0.5ｎｍ（ＲＭＳ）以下にするために、引き続き、露出させた単結晶炭化シリコン層１３の表面をＣＭＰ処理して平滑化するステップ（Ｓ１５）を行うことが必須となる。

しかしながら、このＣＭＰ処理には次のような問題がある。ＳｉＣはシリコン結晶と比較して研磨面の化学反応性が低いため、ＳｉＣのＣＭＰ処理による除去速度は、毎時10ｎｍのオーダーと、シリコンの研磨の毎分50ｎｍに対して非常に遅く、研磨に長時間を要する。さらにＳｉＣの機械的な硬さは極めて高く、ダイヤモンド研磨剤、またはシリコン向けの研磨剤の使用は、研磨痕を付けるだけに終わる可能性がある。このため、ＳｉＣの研磨にあたっては、例えばコロイダルシリカ粒子のような非常に特殊な研磨剤を使う必要がある（特許文献９〜１０）。このように、ＳｉＣのＣＭＰ処理は多くの困難を抱えており、このＣＭＰ処理（Ｓ１５）を省略・あるいは軽減することができれば、ＳｉＣウエハの製造に要するコスト及び時間を大幅に削減することができる。

本発明が解決しようとする課題は、ＣＭＰ処理を実施することなく、0.5ｎｍ（ＲＭＳ）以下の表面粗さの単結晶炭化シリコン層を有するＳｉＣウエハを製造することができる製造方法を提供することにある。あるいは、極々軽微なＣＰＭ処理を行うだけで、Ｓｉウェハ（ＲＭＳで約0.2ｎｍ）とほぼ同等の、極めて表面粗さの小さいＳｉＣウエハを製造することができる製造方法を提供することにある。

本出願に係る発明には、以下の発明（１）〜（１３）が含まれる。
（１）下記のステップを順次実施することを特徴とする、ＳｉＣウエハの製造方法：
シリコン基板の表面に緩衝層を形成するステップ；
前記シリコン基板内に前記緩衝層を通して炭素イオンを注入することによりシリコンと炭素の混在した炭素含有層を形成するステップ；
前記シリコン基板から前記緩衝層を選択的に除去することにより前記炭素含有層を露出させるステップ；及び
前記シリコン基板を熱処理して前記炭素含有層を単結晶化させることにより単結晶炭化シリコン層を形成するステップ。

（２）前記熱処理の雰囲気が非酸化性雰囲気である、（１）の製造方法。

（３）前記熱処理の雰囲気中に酸素が含まれ、前記熱処理の過程で前記単結晶炭化シリコン層の表面に形成された酸化層を前記熱処理後に除去することにより、前記単結晶炭化シリコン層を露出させる、（１）の製造方法。

（４）下記のステップを順次実施することを特徴とする、ＳｉＣウエハの製造方法：
シリコン基板の表面に緩衝層を形成するステップ；
前記シリコン基板内に前記緩衝層を通して炭素イオンを注入することにより、シリコンと炭素の混在した炭素含有層を形成するステップ；
前記シリコン基板を熱処理して前記炭素含有層を単結晶化させることにより単結晶炭化シリコン層を形成するステップ；及び
前記シリコン基板から前記緩衝層を選択的に除去することにより前記単結晶炭化シリコン層を露出させるステップ。

（５）前記緩衝層を気相エッチング又は液相エッチングにより選択的に除去する、（１）〜（４）のいずれかの製造方法。

（６）前記緩衝層がシリコン酸化物、シリコン窒化物又は両者の組み合わせからなる、（５）の製造方法。

（７）炭素イオンの注入直後に、前記炭素含有層と前記シリコン基板との界面における前記シリコン基板側の炭素原子濃度が15ａｔｏｍ％以上、かつ前記シリコン基板内における炭素原子濃度の最大値が55ａｔｏｍ％以下になるようにイオン注入条件を調整する、請求項（１）〜（６）のいずれかの製造方法。

（８）前記イオン注入条件には、前記緩衝層の厚さ、炭素イオンの注入エネルギー、炭素イオンの注入量のうちのいずれかが含まれる、（７）の製造方法。

（９）前記炭素原子濃度が25ａｔｏｍ％以上である、（７）又は（８）の製造方法。

（１０）炭素イオンの注入を前記シリコン基板を400℃以上1000℃以下の温度に加熱した状態で行う、（１）〜（９）のいずれかの製造方法。

（１１）前記熱処理の温度が1100℃以上シリコン融点未満である、（１）〜（１０）のいずれかの製造方法。

（１２）前記熱処理の温度が1200℃以上シリコン融点未満である、（１１）の製造方法。

（１３）前記熱処理の温度が1300℃以上シリコン融点未満である、（１２）の製造方法。

本発明によれば、ＣＭＰ処理を実施することなく、0.5ｎｍ（ＲＭＳ）以下の表面粗さの単結晶炭化シリコン層を有するＳｉＣウエハを製造することができるので、ＳｉＣウエハの製造に要するコスト及び時間を従来よりも大幅に削減することができる。あるいは、極々軽微なＣＰＭ処理を行うだけで、Ｓｉウェハ（ＲＭＳで約0.2ｎｍ）とほぼ同等の、極めて表面粗さの小さいＳｉＣウエハを製造することができる。

次に、本発明の実施形態について説明する。

［第１形態例］
図１は、本発明の製造方法における一連の工程を例示する工程図である。図２は、図１に対応する流れ図である。

この製造方法は、
シリコン基板１の表面に緩衝層２を形成するステップＳ１と、
シリコン基板１内に緩衝層２を通して炭素イオンを注入することによりシリコンと炭素の混在した炭素含有層３を形成するステップＳ２と、
シリコン基板１から緩衝層２を選択的に除去することにより炭素含有層３を露出させるステップＳ３と、
シリコン基板１を熱処理して炭素含有層３を単結晶化させることにより単結晶炭化シリコン層４を形成するステップＳ４と、
熱処理の過程で単結晶炭化シリコン層４の表面に形成された酸化層５を除去することにより単結晶炭化シリコン層４を露出させるステップＳ５と、を順次実施することによりＳｉＣウエハ１０を製造するものである。

ステップＳ１では、シリコン基板１の表層部にシリコン酸化物（ＳｉＯ₂）、シリコン窒化物（Ｓｉ₃Ｎ4、ＳｉＮ）あるいはその組み合わせからなる緩衝層２を形成する。緩衝層２は、例えばシリコン基板１を約1000℃でドライ酸化あるいはウェット酸化することにより形成される。あるいは、シリコン基板１上に化学気相成長法（ＣＶＤ）を用いて形成される。あるいは、ドライ酸化・ウェット酸化とＣＶＤを組み合わせて形成される。また、シリコン基板１から選択的に除去可能であって、かつシリコン酸化物あるいはシリコン窒化物と同等の耐熱性を有する他の固体材料で緩衝層２を形成することも可能である。緩衝層２の厚さは、例えば炭素イオンの注入エネルギーとして１００〜２００ｋｅＶを用いる場合、およそ200ｎｍ〜600ｎｍの範囲の値から選定される。

ステップＳ２では、炭素イオンの注入直後に、炭素含有層３（シリコンと炭素の混在した領域）と緩衝層２との界面（以下、「緩衝層２／炭素含有層３界面」と記す。）（炭素含有層３側）における炭素原子濃度、ずなわち、図１のステップＳ２における炭素含有層３の上端における炭素原子濃度が15ａｔｏｍ％以上、かつ炭素含有層３内における炭素原子濃度の最大値が55ａｔｏｍ％以下になるようにイオン注入条件を調整して、炭素イオンの注入を行う。

緩衝層２／炭素含有層３界面（炭素含有層３側）の炭素原子濃度を15ａｔｏｍ％以上とすることは、良好な表面粗さを実現するために、極めて重要である。緩衝層２／炭素含有層３界面（炭素含有層３側）の炭素原子濃度が15ａｔｏｍ％を下回ると、アニール後、単結晶炭化シリコン層４の上部に、ポリ炭化シリコン粒とＳi結晶から成る遷移層が出現し始め、全工程完了後の表面粗さが劣化してしまう。一方、緩衝層２／炭素含有層３界面（炭素含有層３側）の炭素原子濃度を15ａｔｏｍ％以上とすれば、上記遷移層は消滅し、良好な表面粗さを実現することが可能である。

より好ましくは、良好な表面粗さを安定的に実現するため、緩衝層２／炭素含有層３界面（炭素含有層３側）の炭素原子濃度を25ａｔｏｍ％以上とすることが望ましい。

炭素含有層３内における炭素原子濃度の最大値を55ａｔｏｍ％以下とすることは、単結晶炭化シリコン層４の結晶性を維持ために、極めて重要である。炭素含有層３内における炭素原子濃度の最大値55ａｔｏｍ％を超えると、アニール後には、単結晶炭化シリコン層４内に微小炭素粒からなる欠陥が出現し、単結晶炭化シリコン層４の結晶性を劣化させる。一方、炭素含有層３内における炭素原子濃度の最大値を55ａｔｏｍ％以下とすれば、上述の炭素粒の出現を抑制することが可能である。
より好ましくは、炭素粒の抑制を安定的に実現するため、炭素含有層３内における炭素原子濃度の最大値を50ａｔｏｍ％以下とすることが望ましい。

炭素イオンの注入は、シリコン基板を400℃以上の温度に加熱した状態で行うことが望ましい。基板の加熱温度が400℃を下回ると、注入後に、炭素含有層３を構成する単結晶炭化シリコン粒の配向性が乱れるため、アニール後には、単結晶炭化シリコン層４の結晶性が乱れ、はなはだしい場合には、ポリ層あるいはアモルファス層となってしまうこともある。
より好ましくは、単結晶炭化シリコン層４の結晶性をさらに高めるため、シリコン基板を500℃以上の温度に加熱した状態で炭素イオンの注入を行うことが望ましい。

炭素イオンの注入は、シリコン基板を1000℃以下の温度に加熱した状態で行うことが望ましい。基板の加熱温度が1000℃を上回ると、注入後に、炭素含有層３を構成する単結晶炭化シリコン粒がデンドライド状に融合し、アニール後には、単結晶炭化シリコン層４の緻密性、均一性が損なわれる。
より好ましくは、単結晶炭化シリコン層４の緻密性、均一性をさらに高めるため、シリコン基板を800℃以下の温度に加熱した状態で炭素イオンの注入を行うことが望ましい。

なお、上記イオン注入条件の調整は、緩衝層２の厚さに応じて、炭素イオンの注入エネルギー、ならびに炭素イオンの注入量を、調整することによりなされる。
たとえば、緩衝層２の厚さが400ｎｍ〜550ｎｍの場合、炭素イオンの注入エネルギーはおよそ180ｋｅＶ、炭素イオンの注入量は7ｘ10¹⁷〜8ｘ10¹⁷ cm^-2が適当である。

ステップＳ３では、緩衝層２を液相エッチングすることにより、緩衝層２だけを選択的に除去する。緩衝層２が酸化物の場合には、希フッ酸、あるいはフッ化アンモニウムなどが液相エッチャントとして利用可能である。緩衝層２が酸化物の場合には、熱燐酸などが液相エッチャントとして利用可能である。

ステップＳ４では、1100℃以上シリコン融点未満の温度の0.5体積％程度の酸素を含むアルゴンガス雰囲気中でシリコン基板１を熱処理する。この熱処理の所要時間は10時間程度である。表面粗さをより改善するためには、シリコン融点未満の温度範囲において、1200℃以上、更には1300℃以上で熱処理を行うことが望ましい。炭素含有層３が単結晶化する過程で、炭素含有層３中の酸化物が表面に移動するため、最終的に形成される単結晶炭化シリコン層４中の酸素含有量は極々微量である。

ステップＳ５では、酸化層５を希フッ酸でエッチングし除去することにより、単結晶炭化シリコン層４を露出させる。酸化層５を除去することにより、炭素含有層３から表面に運び出された酸化物が酸化層５に取り込まれた状態で完全に取り去られる。その結果、0.5ｎｍ（ＲＭＳ）以下の表面粗さの単結晶炭化シリコン層４が露出する。この表面粗さの値は、エピタキシャル成長に必要な表面粗さのレベルである。

ステップＳ３、Ｓ５において、液層エッチングの代わりに気相エッチングを行うこともできる。

上記のように、第２形態例の製造方法によれば、ＣＭＰ処理を実施することなく、0.5ｎｍ（ＲＭＳ）以下の表面粗さの単結晶炭化シリコン層４を有するＳｉＣウエハ１０を製造することができる。

なお、ステップＳ４の熱処理は、非酸化性雰囲気中で行ってもよい。この場合、ステップＳ５は省略可能であり、アニール直後に、単結晶炭化シリコン層４が表面に露出する。

［第２形態例］
図３は、本発明の製造方法における一連の工程を例示する工程図である。図４は、図１に対応する流れ図である。

この製造方法は、
シリコン基板１の表面に緩衝層２を形成するステップＳ１-2と、
シリコン基板１内に緩衝層２を通して炭素イオンを注入することによりシリコンと炭素の混在した炭素含有層３を形成するステップＳ２-2と、
シリコン基板１を熱処理して炭素含有層３を単結晶化させることにより単結晶炭化シリコン層４を形成するステップＳ３-2と、
シリコン基板１から緩衝層２を選択的に除去することにより単結晶炭化シリコン層４を露出させるステップＳ４-2と、を順次実施することによりＳｉＣウエハ１０を製造するものである。

上記ステップＳ１-2〜Ｓ４-2のうち、Ｓ１-2及びＳ２-2は、第1形態例のステップＳ１及びＳ２と同じである。

ステップＳ３-2では、1100℃以上シリコン融点未満の温度の0.5体積％程度の酸素を含むアルゴンガス雰囲気中でシリコン基板１を熱処理する。この熱処理の所要時間は10時間程度である。表面粗さをより改善するためには、シリコン融点未満の温度範囲において、1200℃以上、更には1300℃以上で熱処理を行うことが望ましい。炭素含有層３が単結晶化する過程で、炭素含有層３中の酸素が緩衝層２内に移動するため、最終的に形成される単結晶炭化シリコン層４中の酸素含有量は極々微量である。

ステップＳ４-2では、緩衝層２を希フッ酸でエッチングし除去することにより、単結晶炭化シリコン層４を露出させる。緩衝層２を除去することにより、炭素含有層３から運び出された酸素が緩衝層２に取り込まれた状態で完全に取り去られる。その結果、0.5ｎｍ（ＲＭＳ）以下の表面粗さの単結晶炭化シリコン層４が露出する。この表面粗さの値は、エピタキシャル成長に必要な表面粗さのレベルである。

ステップＳ４-2において、液層エッチングの代わりに気相エッチングを行うこともできる。

上記のように、第２形態例の製造方法によれば、ＣＭＰ処理を実施することなく、0.5ｎｍ（ＲＭＳ）以下の表面粗さの単結晶炭化シリコン層４を有するＳｉＣウエハ１０を製造することができる。

以下、実施例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
直径150mmの(111)ｎ型フロートゾーンシリコンウェハを複数枚用意し、1100℃のドライ酸化雰囲気中で熱処理して、ウエハ上に300ｎｍ、350ｎｍ、400ｎｍ、および450ｎｍ厚の表面酸化膜からなる緩衝層を形成した。各緩衝層厚のサンプルを、複数枚作製した。これらのウエハに、ウエハ加熱温度550℃、加速エネルギー180ｋｅＶ、ドーズ量7.5×１10^１７／ｃｍ^２で炭素イオン（C⁺）注入を行い、シリコン基板内部に炭素含有層を形成した。注入後、一部のサンプルについては、ラザフォード後方散乱法（ＲＢＳ）測定により、注入された炭素イオンの基板深さ方向の濃度プロファイルを取得した。この結果、表面酸化膜厚300ｎｍ、350ｎｍ、400ｎｍ、および450ｎｍの各サンプルにおける緩衝層／炭素含有層の界面（炭素含有層側）における炭素原子濃度は、それぞれ、９ａｔｏｍ％、19ａｔｏｍ％、32ａｔｏｍ％、47ａｔｏｍ％であった。また、いずれのサンプルにおいても、炭素含有層の最大炭素原子濃度は48〜52％の範囲内であった。残りのサンプルについては、注入後、各サンプル上に形成された酸化膜緩衝層を、希釈フッ酸で除去した。引き続き、各サンプルを縦型高温熱処理炉によって1350℃、Ａｒ＋0.5体積％Ｏ_２雰囲気中で10時間高温アニールし、その後、サンプル表面に形成された表面酸化膜を希釈フッ酸で除去した。その後、各サンプル表面付近の断面構造を断面透過電子顕微鏡（断面ＴＥＭ）で評価した。また、各サンプルの表面粗さ（ＲＭＳ）を原子間力顕微鏡（ＡＦＭ）で評価した。断面ＴＥＭ評価の結果、サンプルの表面部には50〜120ｎｍ厚の単結晶炭化シリコン層が形成されていることが判明した。単結晶炭化シリコン層の厚みは、酸化膜緩衝層厚の増加に伴って単調に減少した。酸化膜緩衝層厚300ｎｍのサンプルでは、ウエハ再表面にポリＳｉＣ粒とＳｉ結晶からなる遷移層が見られ、表面ラフネス（ＲＭＳ）も約４ｎｍと大きいことが判明した。酸化膜緩衝層厚350ｎｍ以上のサンプルでは、遷移層は消失した。酸化膜緩衝層厚が350ｎｍ、400ｎｍ、450ｎｍの各サンプルにおける表面ラフネス（ＲＭＳ）は、それぞれ0.8ｎｍ、0.4ｎｍ、0.3ｎｍとなり、酸化膜緩衝層厚の増加、すなわち緩衝層／炭素含有層の界面における炭素原子濃度の増加に伴って、大きく改善した。酸化膜緩衝層厚が400ｎｍ、450ｎｍの各サンプルは、ＣＭＰ処理を実施することなく、エピタキシャル成長に適した0.5ｎｍ（ＲＭＳ）以下の表面粗さを達成した。

（比較例１）
直径150mmの(111)ｎ型フロートゾーンシリコンウェハを複数枚用意し、これらのウエハに、緩衝層を形成することなく、ウエハ加熱温度550℃、加速エネルギー180ｋｅＶ、ドーズ量7.5×10^１７／ｃｍ^２で炭素イオン（C⁺）注入を行い、シリコン基板内部に炭素含有層を形成した。注入後、ＲＢＳ測定により、注入された炭素イオンの基板深さ方向の濃度プロファイルを取得した。この結果、炭素含有層の最大炭素原子濃度は48〜52％の範囲であった。引き続き、各サンプルを縦型高温熱処理炉によって1350℃、Ａｒ＋0.5体積％Ｏ_２雰囲気中で10時間高温アニールした。その後、一部のサンプルについて、表面付近の断面構造を断面ＴＥＭ評価した。この結果、約130ｎｍ厚の表面酸化膜、約260ｎｍ厚のシリコン層、約40ｎｍ厚の遷移層、約120ｎｍ厚の単結晶炭化シリコン層からなる積層構造が形成されていることが判明した。また、一部のサンプルについては、高温アニール後、引き続き1100℃のドライ酸化雰囲気中で表面酸化膜、シリコン層、遷移層を酸化し、同酸化によってサンプル表面に形成された表面酸化膜を希釈フッ酸で除去した。その後、サンプルの表面粗さ（ＲＭＳ）をＡＦＭで評価した。サンプルの表面粗さ（ＲＭＳ）は、2.6〜3.8ｎｍと大きく、ＣＭＰ処理なしではエピタキシャル成長に適さないことが判明した。

（実施例２）
直径150mmの(111)ｎ型フロートゾーンシリコンウェハを複数枚用意し、1100℃のドライ酸化雰囲気中で熱処理して、ウエハ上に450ｎｍ厚の表面酸化膜からなる緩衝層を形成した。これらのウエハに、ウエハ加熱温度550℃、加速エネルギー180ｋｅＶ、ドーズ量7.5×10^１７／ｃｍ^２、8.5×10^１７／ｃｍ^２、9.0×10^１７／ｃｍ^２で炭素イオン（C⁺）注入を行い、シリコン基板内部に炭素含有層を形成した。注入後、一部のサンプルについては、ラザフォード後方散乱法（ＲＢＳ）測定により、注入された炭素イオンの基板深さ方向の濃度プロファイルを取得した。この結果、ドーズ量が7.5×10^１７／ｃｍ^２、8.5×10^１７／ｃｍ^２、9.0×10^１７／ｃｍ^２の各サンプルにおける緩衝層／炭素含有層の界面（炭素含有層側）における炭素原子濃度は、それぞれ、47ａｔｏｍ％、53ａｔｏｍ％、56ａｔｏｍ％であった。また、ドーズ量が7.5×10^１７／ｃｍ^２、8.5×10^１７／ｃｍ^２、9.0×10^１７／ｃｍ^２の各サンプルにおける炭素含有層の最大炭素原子濃度は、それぞれ、51ａｔｏｍ％、56ａｔｏｍ％、59ａｔｏｍ％であった。残りのサンプルについては、注入後、各サンプル上に形成された酸化膜緩衝層を、希釈フッ酸で除去した。引き続き、各サンプルを縦型高温熱処理炉によって1350℃、Ａｒ＋0.5体積％Ｏ_２雰囲気中で10時間高温アニールし、その後、サンプル表面に形成された表面酸化膜を希釈フッ酸で除去した。その後、各サンプル表面付近の断面構造を断面ＴＥＭで評価した。また、各サンプルの表面粗さ（ＲＭＳ）をＡＦＭで評価した。断面ＴＥＭ評価の結果、ドーズ量が9.0×10^１７／ｃｍ^２のサンプルでは、ドーズ量過多に起因して単結晶炭化シリコン層にカーボン粒からなる欠陥が発生しており、エピタキシャル成長に適さないことが判明した。ドーズ量が7.5×10^１７／ｃｍ^２、8.5×10^１７／ｃｍ^２のサンプルでは、カーボン粒による欠陥の発生は認められなかった。ドーズ量が7.5×10^１７／ｃｍ^２、8.5×10^１７／ｃｍ^２の各サンプルにおける表面ラフネス（ＲＭＳ）は、それぞれ0.3ｎｍ、0.4ｎｍとなり、ＣＭＰ処理を実施することなく、エピタキシャル成長に適した0.5ｎｍ（ＲＭＳ）以下の表面粗さを達成した。

（実施例３）
直径150mmの(111)ｎ型フロートゾーンシリコンウェハを1100℃のドライ酸化雰囲気中で熱処理し、ウエハ上に300ｎｍ厚の表面酸化膜からなる緩衝層を形成した。さらに減圧化学気相成長法（ＬＰＣＶＤ）により、酸化膜緩衝層上に150ｎｍ厚のシリコン窒化物（Ｓｉ_３Ｎ_４）からなる緩衝層を形成した。これらのウエハに、ウエハ加熱温度550℃、加速エネルギー180ｋｅＶ、ドーズ量7.5×10^１７／ｃｍ^２で炭素イオン（C⁺）注入を行い、シリコン基板内部に炭素含有層を形成した。注入後、ラザフォード後方散乱法（ＲＢＳ）測定により、注入された炭素イオンの基板深さ方向の濃度プロファイルを取得した。この結果、サンプルの酸化膜緩衝層／炭素含有層界面における炭素原子濃度は45％、炭素含有層の最大炭素原子濃度は51ａｔｏｍ％であった。注入後、各サンプル上に形成された表面酸化膜を希釈フッ酸で除去した。引き続き、各サンプルを縦型高温熱処理炉によって1350℃、Ａｒ＋0.5体積％Ｏ_２雰囲気中で１０時間高温アニールし、その後、サンプル表面に形成された表面酸化膜を希釈フッ酸で除去した。その後、サンプル表面付近の断面構造を断面ＴＥＭ評価した。また、サンプルの表面粗さ（ＲＭＳ）をＡＦＭで評価した。断面ＴＥＭ評価の結果、ウエハ表面部に約50ｎｍ厚の単結晶炭化シリコン層が形成されていることが判明した。サンプルの表面ラフネス（ＲＭＳ）は、0.4ｎｍとなり、ＣＭＰ処理を実施することなく、エピタキシャル成長に適した0.5ｎｍ（ＲＭＳ）以下の表面粗さを達成した。

（実施例４）
直径150mmの(111)ｎ型フロートゾーンシリコンウェハを1100℃のドライ酸化雰囲気中で熱処理し、ウエハ上に450ｎｍ厚の表面酸化膜からなる緩衝層を形成した。これらのウエハに、ウエハ加熱温度550℃、加速エネルギー180ｋｅＶ、ドーズ量7.5×10^１７／ｃｍ^２で炭素イオン（C⁺）注入を行い、シリコン基板内部に炭素含有層を形成した。注入後、ラザフォード後方散乱法（ＲＢＳ）測定により、注入された炭素イオンの基板深さ方向の濃度プロファイルを取得した。この結果、サンプルの酸化膜緩衝層／炭素含有層界面における炭素原子濃度は47ａｔｏｍ％、炭素含有層の最大炭素原子濃度は51ａｔｏｍ％であった。注入後、各サンプル上に形成された表面酸化膜を希釈フッ酸で除去した。引き続き、各サンプルを縦型高温熱処理炉によって1200℃、純雰囲気中で10時間高温アニールした。その後、サンプル表面付近の断面構造を断面ＴＥＭ評価した。また、サンプルの表面粗さ（ＲＭＳ）をＡＦＭで評価した。断面ＴＥＭ評価の結果、ウエハ表面部に約90ｎｍ厚の単結晶炭化シリコン層が形成されていることが判明した。サンプルの表面ラフネス（ＲＭＳ）は、0.5ｎｍとなり、ＣＭＰ処理を実施することなく、エピタキシャル成長に適した0.5ｎｍ（ＲＭＳ）以下の表面粗さを達成した。

（実施例５）
直径150mmの(111)ｎ型フロートゾーンシリコンウェハを複数枚用意し、1100℃のドライ酸化雰囲気中で熱処理して、ウエハ上に450ｎｍ厚の表面酸化膜からなる緩衝層を形成した。これらのウエハに、加速エネルギー180ｋｅＶ、ドーズ量7.5×10^１７／ｃｍ^２で炭素イオン（C⁺）注入を行い、シリコン基板内部に炭素含有層を形成した。この際、ウエハ加熱温度350℃、400℃、700℃、1000℃、1050℃とした。注入後、一部のサンプルについては、ラザフォード後方散乱法（ＲＢＳ）測定により、注入された炭素イオンの基板深さ方向の濃度プロファイルを取得した。この結果、緩衝層／炭素含有層の界面（炭素含有層側）における炭素原子濃度は、45〜48ａｔｏｍ％の範囲内であった。また、いずれのサンプルにおいても、炭素含有層の最大炭素原子濃度は47〜52％の範囲内であった。残りのサンプルについては、注入後、各サンプル上に形成された酸化膜緩衝層を、希釈フッ酸で除去した。引き続き、各サンプルを縦型高温熱処理炉によって1350℃、Ａｒ＋0.5体積％Ｏ_２雰囲気中で10時間高温アニールし、その後、サンプル表面に形成された表面酸化膜を希釈フッ酸で除去した。その後、各サンプル表面付近の断面構造を断面ＴＥＭで評価した。また、各サンプルの表面粗さ（ＲＭＳ）をＡＦＭで評価した。断面ＴＥＭ評価の結果、ウエハ加熱温度350℃で注入を行ったサンプルでは、単結晶炭化シリコン層の上部および下部がアモルファス化しており、エピタキシャル成長に適していないことが判明した。また、ウエハ加熱温度1050℃で注入を行ったサンプルでは、単結晶炭化シリコン層が、Ｓｉ領域と炭化シリコン領域との混合層になっており、エピタキシャル成長に適していないことが判明した。ウエハ加熱温度400〜1000℃で注入を行ったサンプルでは、連続した単結晶炭化シリコン層が、形成されていた。ウエハ加熱温度が400℃、700℃、1000℃の各サンプルにおける表面ラフネス（ＲＭＳ）は、それぞれ0.5ｎｍ、0.3ｎｍ、0.5ｎｍとなり、ＣＭＰ処理を実施することなく、エピタキシャル成長に適した0.5ｎｍ（ＲＭＳ）以下の表面粗さを達成した。

（実施例６）
直径150mmの(111)ｎ型フロートゾーンシリコンウェハを1100℃のドライ酸化雰囲気中で熱処理し、ウエハ上に450ｎｍ厚の表面酸化膜からなる緩衝層を形成した。これらのウエハに、ウエハ加熱温度550℃、加速エネルギー180ｋｅＶ、ドーズ量7.5×10^１７／ｃｍ^２で炭素イオン（C⁺）注入を行い、シリコン基板内部に炭素含有層を形成した。注入後、ラザフォード後方散乱法（ＲＢＳ）測定により、注入された炭素イオンの基板深さ方向の濃度プロファイルを取得した。この結果、サンプルの酸化膜緩衝層／炭素含有層界面における炭素原子濃度は47％、炭素含有層の最大炭素原子濃度は51％であった。注入後、各サンプル上に形成された表面酸化膜を希釈フッ酸で除去した。引き続き、各サンプルを縦型高温熱処理炉によってＡｒ＋0.5体積％Ｏ_２雰囲気中で10時間高温アニールした。アニール保持温度は、1100℃、1200℃、1300℃、1350℃とした。その後、サンプル表面に形成された表面酸化膜を希釈フッ酸で除去した。その後、各サンプル表面付近の断面構造を断面ＴＥＭで評価した。また、各サンプルの表面粗さ（ＲＭＳ）をＡＦＭで評価した。断面ＴＥＭ評価の結果、ウエハ表面部に約50〜80ｎｍ厚の単結晶炭化シリコン層が形成されていることが判明した。アニール保持温度が1100℃、1200℃、1300℃、1350℃の各サンプルにおける表面ラフネス（ＲＭＳ）は、それぞれ0.7ｎｍ、0.5ｎｍ、0.4ｎｍ、0.3ｎｍとなり、アニール保持温度の上昇に伴って改善した。アニール保持温度が1200℃以上の各サンプルは、ＣＭＰ処理を実施することなく、エピタキシャル成長に適した0.5ｎｍ（ＲＭＳ）以下の表面粗さを達成した。

（実施例７）
直径150mmの(111)ｎ型 フロートゾーンシリコンウェハを複数枚用意し、1100℃のドライ酸化雰囲気中で熱処理して、ウエハ上に300ｎｍ、350ｎｍ、400ｎｍ、および450ｎｍ厚の表面酸化膜からなる緩衝層を形成した。各緩衝層厚のサンプルを複数枚作製した。これらのウエハに、ウエハ加熱温度550℃、加速エネルギー180ｋｅＶ、ドーズ量7.5×10^１７／ｃｍ^２で炭素イオン（C⁺）注入を行い、シリコン基板内部に炭素含有層を形成した。注入後、サンプルの一部については、ラザフォード後方散乱法（ＲＢＳ）測定により、注入された炭素イオンの基板深さ方向の濃度プロファイルを取得した。この結果、表面酸化膜厚300ｎｍ、350ｎｍ、400ｎｍ、および450ｎｍの各サンプルにおける緩衝層／炭素含有層の界面（炭素含有層側）における炭素原子濃度は、それぞれ、９％、19％、32％、47％であった。また、いずれのサンプルにおいても、炭素含有層の最大炭素原子濃度は48〜52％の範囲内であった。残りのサンプルについては、注入後引き続き、縦型高温熱処理炉によって1350℃、Ａｒ＋0.5体積％Ｏ_２雰囲気中で10時間高温アニールし、その後、サンプル表面の緩衝層を希釈フッ酸で除去した。その後、各サンプル表面付近の断面構造を断面ＴＥＭで評価した。また、各サンプルの表面粗さ（ＲＭＳ）をＡＦＭで評価した。断面ＴＥＭ評価の結果、ウエハ表面部に50〜160ｎｍ厚の単結晶炭化シリコン層が形成されていることが判明した。単結晶炭化シリコン層の厚みは、酸化膜緩衝層厚の増加に伴って単調に減少した。酸化膜緩衝層厚300ｎｍのサンプルでは、ウエハ再表面に一部遷移層の残存が見られ、表面ラフネス（ＲＭＳ）も約７ｎｍと大きいことが判明した。酸化膜緩衝層厚350ｎｍ以上のサンプルでは、遷移層は消失した。酸化膜緩衝層厚350ｎｍ、400ｎｍ、450ｎｍの各サンプルにおける表面ラフネス（ＲＭＳ）は、それぞれ1.3ｎｍ、0.7ｎｍ、0.5ｎｍとなり、酸化膜緩衝層厚の増加、即ち緩衝層／炭素含有層の界面における炭素原子濃度の増加に伴って、大きく改善した。特に、酸化膜緩衝層厚450ｎｍのサンプルは、ＣＭＰ処理を実施することなく、エピタキシャル成長に適した0.5ｎｍ（ＲＭＳ）以下の表面粗さを達成した。

本発明の製造方法における一連の工程を例示する工程図 図１に対応する流れ図 本発明の製造方法における一連の工程を例示する工程図 図２に対応する流れ図 従来の製造方法における一連の工程を例示する流れ図

符号の説明

１ シリコン基板
２ 緩衝層
３ 炭素含有層
４ 単結晶炭化シリコン層
５ 酸化層
１０ ＳｉＣウエハ

Claims (13)

1. 下記のステップを順次実施することを特徴とする、表層部が単結晶炭化シリコン層からなる半導体基板の製造方法：
   シリコン基板の表面に緩衝層を形成するステップ；
   前記シリコン基板内に前記緩衝層を通して炭素イオンを注入することによりシリコンと炭素の混在した炭素含有層を形成するステップ；
   前記シリコン基板から前記緩衝層を選択的に除去することにより前記炭素含有層を露出させるステップ；及び
   前記シリコン基板を熱処理して前記炭素含有層を単結晶化させることにより単結晶炭化シリコン層を形成するステップ。
2. 前記熱処理の雰囲気が非酸化性雰囲気である、請求項１の製造方法。
3. 前記熱処理の雰囲気中に酸素が含まれ、前記熱処理の過程で前記単結晶炭化シリコン層の表面に形成された酸化層を前記熱処理後に除去することにより、前記単結晶炭化シリコン層を露出させる、請求項１の製造方法。
4. 下記のステップを順次実施することを特徴とする、表層部が単結晶炭化シリコン層からなる半導体基板の製造方法：
   シリコン基板の表面に緩衝層を形成するステップ；
   前記シリコン基板内に前記緩衝層を通して炭素イオンを注入することにより、シリコンと炭素の混在した炭素含有層を形成するステップ；
   前記シリコン基板を熱処理して前記炭素含有層を単結晶化させることにより単結晶炭化シリコン層を形成するステップ；及び
   前記シリコン基板から前記緩衝層を選択的に除去することにより前記単結晶炭化シリコン層を露出させるステップ。
5. 前記緩衝層を気相エッチング又は液相エッチングにより選択的に除去する、請求項１〜４のいずれかの製造方法。
6. 前記緩衝層がシリコン酸化物、シリコン窒化物又は両者の組み合わせからなる、請求項５の製造方法。
7. 炭素イオンの注入直後に、前記炭素含有層と前記シリコン基板との界面における前記シリコン基板側の炭素原子濃度が15ａｔｏｍ％以上、かつ前記シリコン基板内における炭素原子濃度の最大値が55ａｔｏｍ％以下になるようにイオン注入条件を調整する、請求項１〜６のいずれかの製造方法。
8. 前記イオン注入条件には、前記緩衝層の厚さ、炭素イオンの注入エネルギー、炭素イオンの注入量のうちのいずれかが含まれる、請求項７の製造方法。
9. 前記炭素原子濃度が25ａｔｏｍ％以上である、請求項７又は８の製造方法。
10. 炭素イオンの注入を前記シリコン基板を400℃以上1000℃以下の温度に加熱した状態で行う、請求項１〜９のいずれかの製造方法。
11. 前記熱処理の温度が1100℃以上シリコン融点未満である、請求項１〜１０のいずれかの製造方法。
12. 前記熱処理の温度が1200℃以上シリコン融点未満である、請求項１１の製造方法。
13. 前記熱処理の温度が1300℃以上シリコン融点未満である、請求項１２の製造方法。