JP2009038520A

JP2009038520A - 撮像装置

Info

Publication number: JP2009038520A
Application number: JP2007199890A
Authority: JP
Inventors: Isato Nakajima; 勇人中島; Tatsu Shimizu; 竜清水
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2007-07-31
Filing date: 2007-07-31
Publication date: 2009-02-19
Also published as: US20090032854A1; US8154060B2; CN101414618A

Abstract

【課題】データの読出しを正確に行うことが可能な撮像装置を提供する。
【解決手段】このＣＭＯＳイメージセンサ（撮像装置）は、電子を蓄積する電界を発生させる転送ゲート電極８と、電子を衝突電離により増加させる電界を発生させる増倍ゲート電極１０と、フォトダイオード部４に隣接するように設けられた電子を転送するための転送ゲート電極７と、フローティングディフュージョン領域５に隣接するように設けられた電子を転送するための読出ゲート電極１１と、電極の下方に設けられ、電子の転送動作および増加動作が行われる転送チャネル３とを備え、電子の転送動作の際および増加動作の際に、転送ゲート電極７および読出ゲート電極１１にそれぞれ対応する転送チャネル３の電位の少なくとも一方の電位が最も低くなるように制御されるように構成される。
【選択図】図３

Description

本発明は、撮像装置に関し、特に、信号電荷を増加するための領域を備えた撮像装置に関する。

従来、電子（信号電荷）を増倍（増加）させるための領域（転送チャネル）を備えたＣＣＤ（ＣｈａｒｇｅＣｏｕｐｌｅｄＤｅｖｉｃｅ）イメージセンサ（撮像装置）が知られている（たとえば、特許文献１参照）。

図２４は、上記特許文献１に開示された従来のＣＣＤイメージセンサの構造を示した断面図である。まず、図２４を参照して、上記特許文献１に開示された従来のＣＣＤイメージセンサの構造について説明する。

上記特許文献１に開示された従来のＣＣＤイメージセンサでは、図２４に示すように、シリコン基板１０１の表面上にゲート酸化物１０２が形成されている。また、ゲート酸化物１０２の上面上の所定領域には、所定の間隔を隔てて４つのゲート電極１０３〜１０６が形成されている。このゲート電極１０３〜１０６には、４相のクロック信号Φ１１〜Φ１４が供給されるように構成されている。

また、ゲート電極１０３〜１０６下の転送チャネル１０７には、それぞれ、画素分離障壁、一時的蓄積井戸、電荷転送障壁および電荷集積井戸が形成されている。この画素分離障壁は、一時的蓄積井戸と隣接する画素の電荷集積井戸とを区分するとともに、隣接する電荷集積井戸の電子を一時的蓄積井戸に転送する機能を有している。また、一時的蓄積井戸は、電子（信号電荷）が転送される際に、電子を一時的に蓄積する機能を有している。また、電荷転送障壁は、一時的蓄積井戸と電荷集積井戸とを区分するとともに、一時的蓄積井戸に蓄積された電子を電荷集積井戸に転送する機能を有している。

また、電荷集積井戸は、一時的蓄積井戸から転送された電子を蓄積する機能を有するとともに、電界による衝突電離により電子を増倍するための増倍部としての機能も有している。すなわち、電荷転送障壁と電荷集積井戸との界面には、高い電位に調整された高電界領域１０８が形成されていることによって、高電界領域１０８に転送された電子が高電界領域１０８からエネルギを得る。そして、エネルギを得た電子は、高電界領域１０８を移動中にシリコン基板１０１の格子原子と衝突し、その衝突により、電子および正孔が生成される。生成された電子および正孔のうち、高電界領域１０８中の電界によって電子のみが電荷集積井戸に集められる。これにより、電子の増倍が行われる。なお、この電子の増倍は、受光領域のフォトダイオードにより生成された電子を転送する過程において行われている。

次に、図２４を参照して、従来のＣＣＤイメージセンサの増倍動作について説明する。

まず、ゲート電極１０３にクロック信号Φ１１を供給してゲート電極１０３をオン状態にするとともに、ゲート電極１０３にクロック信号Φ１１を供給した時から所定時間経過後に、隣接する画素のゲート電極１０６をオフ状態にする。これにより、隣接する画素の電荷集積井戸に蓄積された電子（信号電荷）が画素分離障壁に転送される。

そして、ゲート電極１０４にクロック信号Φ１２を供給してゲート電極１０４をオン状態にするとともに、ゲート電極１０３をオフ状態にする。これにより、画素分離障壁に転送された電子が一時的蓄積井戸に転送される。

次に、ゲート電極１０６にクロック信号Φ１４を供給してゲート電極１０６をオン状態にする。これにより、ゲート電極１０６に高電圧が印加されて、電荷転送障壁と電荷集積井戸との界面に高電界領域１０８が形成される。その後、ゲート電極１０６をオン状態にしたまま、ゲート電極１０４をオフ状態にすることによって、一時的蓄積井戸に蓄積された電子が電荷転送障壁を越えて電荷集積井戸に転送される。これにより、転送された電子が高電界による衝突電離によって増倍されるとともに、増倍された電子が電荷集積井戸に蓄積される。なお、ゲート電極１０５には、クロック信号Φ１３は常に供給されず、ゲート電極１０５はオフ状態のまま一定である。

図２５は、図２４に示した従来のＣＣＤイメージセンサの構造をＣＭＯＳ（ＣｏｍｐｌｅｍｅｎｔａｒｙＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサ（撮像装置）に適用した場合に考えられる仮想上の構造を示した断面図である。図２５を参照して、従来のＣＣＤイメージセンサの構造を適用した場合に考えられる仮想上のＣＭＯＳイメージセンサの構造について説明する。

このＣＭＯＳイメージセンサでは、図２５に示すように、シリコン基板２０１の表面近傍の所定領域に電子の転送領域であるｎ型不純物領域（転送チャネル）２０１ａが形成されるとともに、シリコン基板２０１の表面上のｎ型不純物領域２０１ａに対応する領域にゲート酸化物２０２が形成されている。また、ゲート酸化物２０２の上面上の所定領域には、従来のＣＣＤイメージセンサと同様の機能を有する４つのゲート電極２０３〜２０６に加えて、さらに、フローティングディフュージョン領域２０８に電子を転送してデータを読み出すためのゲート電極２０７が設けられている。また、このＣＭＯＳイメージセンサは、従来のＣＣＤイメージセンサと同様に、フォトダイオード２０９により生成された電子をｎ型不純物領域２０１ａ内の電荷集積井戸と一時的蓄積井戸との間を交互に転送させることにより増倍させる。そして、増倍させた電子を電荷集積井戸に蓄積するとともに、蓄積された電子をフローティングディフュージョン領域２０８に転送するように構成されている。

特許第３４８３２６１号公報

しかしながら、図２５に示した従来のＣＣＤイメージセンサの構造を適用した場合に考えられる仮想上のＣＭＯＳイメージセンサでは、電子の増倍動作および転送動作を行う際に行われるゲート電極２０６に対してのオンオフ制御により、ゲート電極２０６に対応するｎ型不純物領域２０１ａ（チャネル領域）の電位が大きく変動する。このとき、ゲート電極２０６をオフからオンに制御した場合に、ゲート電極２０６に対応するｎ型不純物領域２０１ａの電位が大きくなる変動に起因して、ゲート電極２０６に隣接するゲート電極２０７に対応するｎ型不純物領域２０１ａの電位も大きくなるように変動する。このとき、ゲート電極２０７に対応するｎ型不純物領域２０１ａの電位が大きくなるように変動することによって、電子の移動に対する障壁性も低下するので、電子が電子障壁を越えて漏れる場合があるという不都合がある。その結果、ｎ型不純物領域２０１ａからフローティングディフュージョン領域２０８に転送される電子の数にばらつきが発生するので、データの読出しを正確に行うのが困難になるという問題点がある。

この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、データの読出しを正確に行うことが可能な撮像装置を提供することである。

上記目的を達成するために、この発明の一の局面における撮像装置は、信号電荷を蓄積する電界を発生させるための第１電極と、信号電荷を衝突電離により増加させる電界を発生させるための第２電極と、信号電荷を生成する光電変換部と、光電変換部に隣接するように設けられ、信号電荷を転送するための第３電極と、信号電荷を電圧に変換するための電圧変換部と、電圧変換部に隣接するように設けられ、信号電荷を電圧変換部に転送するための第４電極と、第１電極、第２電極、第３電極および第４電極の下方に設けられ、信号電荷の転送動作および増加動作が行われる転送チャネルとを備え、信号電荷の転送動作の際および増加動作の際に、第３電極に対応する転送チャネルの電位および第４電極に対応する転送チャネルの電位の少なくとも一方の電位が第１電極および第２電極に対応する転送チャネルの電位よりも低くなるように制御されるように構成されている。

以下、本発明の実施形態を図面に基づいて説明する。

（第１実施形態）
図１は、本発明の第１実施形態によるＣＭＯＳイメージセンサの全体構成を示した平面図であり、図２は、本発明の第１実施形態によるＣＭＯＳイメージセンサにおけるポテンシャル図である。また、図３は、図１に示した第１実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。また、図４は、図１に示した第１実施形態によるＣＭＯＳイメージセンサの画素を示した平面図であり、図５は、図１に示した第１実施形態によるＣＭＯＳイメージセンサの回路構成を示した回路図である。まず、図１〜図５を参照して、第１実施形態によるＣＭＯＳイメージセンサの構造について説明する。なお、第１実施形態では、撮像装置の一例であるパッシブ（Ｐａｓｓｉｖｅ）型のＣＭＯＳイメージセンサに本発明を適用した場合について説明する。

第１実施形態によるＣＭＯＳイメージセンサは、図１に示すように、マトリクス状（行列状）に配置された複数の画素５０を含む撮像部５１と、行選択レジスタ５２と、列選択レジスタ５３とを備えている。

第１実施形態によるＣＭＯＳイメージセンサの画素５０の断面構造としては、図２および図３に示すように、ｐ型シリコン基板１の表面に、各画素５０をそれぞれ分離するための素子分離領域２が形成されている。また、素子分離領域２によって囲まれる各画素５０のｐ型シリコン基板１の表面には、ｎ⁻型不純物領域からなる転送チャネル３を挟むように所定の間隔を隔てて、フォトダイオード部（ＰＤ）４およびｎ^＋型不純物領域からなるフローティングディフュージョン領域５が形成されている。なお、フォトダイオード部４は、本発明の「光電変換部」の一例であり、フローティングディフュージョン領域５は、本発明の「電圧変換部」の一例である。

フォトダイオード部４は、入射光量に応じて電子を生成するとともに、その生成された電子を蓄積する機能を有する。また、フォトダイオード部４は、素子分離領域２に隣接するとともに、転送チャネル３に隣接するように形成されている。フローティングディフュージョン領域５は、転送チャネル３の不純物濃度（ｎ⁻）よりも高い不純物濃度（ｎ^＋）を有する。また、フローティングディフュージョン領域５は、転送された電子による電荷信号を保持するとともに、この電荷信号を電圧に変換する機能を有する。また、フローティングディフュージョン領域５は、素子分離領域２に隣接するとともに、転送チャネル３に隣接するように形成されている。これにより、フローティングディフュージョン領域５は、転送チャネル３を介してフォトダイオード部４と対向するように形成されている。

ここで、第１実施形態では、転送チャネル３の上面上に、ゲート絶縁膜６が形成されている。また、ゲート絶縁膜６の上面上の所定領域には、所定の間隔を隔てて、転送ゲート電極７と、転送ゲート電極８と、転送ゲート電極９と、増倍ゲート電極１０と、読出ゲート電極１１とが、フォトダイオード部４側からフローティングディフュージョン領域５側に向かってこの順番に形成されている。すなわち、転送ゲート電極７は、フォトダイオード部４と隣接するように形成されている。また、転送ゲート電極７は、フォトダイオード部４と転送ゲート電極８との間に形成されている。また、転送ゲート電極９は、転送ゲート電極８と増倍ゲート電極１０との間に形成されている。また、読出ゲート電極１１は、増倍ゲート電極１０とフローティングディフュージョン領域５との間に形成されている。また、読出ゲート電極１１は、フローティングディフュージョン領域５と隣接するように形成されている。なお、転送ゲート電極７、８および９は、それぞれ、本発明の「第３電極」、「第１電極」および「第５電極」の一例である。また、増倍ゲート電極１０は、本発明の「第２電極」の一例であり、読出ゲート電極１１は、本発明の「第４電極」の一例である。

また、図４に示すように、転送ゲート電極７、転送ゲート電極８、転送ゲート電極９、増倍ゲート電極１０および読出ゲート電極１１には、それぞれ、コンタクト部７ａ、８ａ、９ａ、１０ａおよび１１ａを介して、電圧制御のためのクロック信号Φ１、Φ２、Φ３、Φ４およびΦ５を供給する配線層２０、２１、２２、２３および２４が電気的に接続されている。なお、この配線層２０、２１、２２、２３および２４は、行毎に形成されているとともに、各行の複数の画素５０の転送ゲート電極７、転送ゲート電極８、転送ゲート電極９、増倍ゲート電極１０および読出ゲート電極１１にそれぞれ電気的に接続されている。また、フローティングディフュージョン領域５には、コンタクト部５ａを介して信号を取り出すための信号線２５が電気的に接続されている。なお、この信号線２５は、列毎に形成されているとともに、各列の複数の画素５０のフローティングディフュージョン領域５に電気的に接続されている。

また、図３に示すように、転送ゲート電極７、８、９および読出ゲート電極１１に、それぞれ、配線層２０、２１、２２および２４を介してクロック信号Φ１、Φ２、Φ３およびΦ５のオン信号（Ｈレベルの信号）が供給されている場合には、転送ゲート電極７、８、９および読出ゲート電極１１に約２．９Ｖの電圧が印加されるように構成されている。これにより、転送ゲート電極７、８、９および読出ゲート電極１１にクロック信号Φ１、Φ２、Φ３およびΦ５のオン信号（Ｈレベルの信号）が供給されている場合には、転送ゲート電極７、８、９および読出ゲート電極１１下の転送チャネル３が約４Ｖの電位に調整された状態になるように構成されている。

ここで、本実施形態では、転送ゲート電極７および読出ゲート電極１１にクロック信号Φ１およびΦ５のオフ信号（Ｌレベルの信号）が供給されている場合には、転送ゲート電極７および読出ゲート電極１１に約−２Ｖの電圧が印加されるように構成されている。これにより、転送ゲート電極７下および読出ゲート電極１１下の転送チャネル３が、約０．５Ｖの電位に調整された状態となるように構成されている。また、転送ゲート電極８、転送ゲート電極９および増倍ゲート電極１０にクロック信号Φ２、Φ３およびΦ４のオフ信号（Ｌレベルの信号）が供給されている場合には、転送ゲート電極８、転送ゲート電極９および増倍ゲート電極１０に約０Ｖの電圧が印加されるように構成されている。これにより転送ゲート電極８下、転送ゲート電極９下および増倍ゲート電極１０下の転送チャネル３が約１Ｖの電位に調整された状態となるように構成されている。

また、増倍ゲート電極１０に配線層２３からクロック信号Φ４のオン信号（Ｈレベルの信号）が供給されている場合には、増倍ゲート電極１０に約２４Ｖの電圧が印加されるように構成されている。これにより、増倍ゲート電極１０にクロック信号Φ４のオン信号（Ｈレベルの信号）が供給されている場合には、増倍ゲート電極１０下の転送チャネル３が約２５Ｖの高い電位に調整された状態になるように構成されている。なお、フォトダイオード部４およびフローティングディフュージョン領域５は、それぞれ、約３Ｖおよび約５Ｖの電位に調整された状態となるように構成されている。

これにより、図２に示すように、転送ゲート電極８下の転送チャネル３（電子蓄積部３ａ）は、転送ゲート電極８にオン信号（Ｈレベルの信号）が供給されている場合に、転送ゲート電極８下の転送チャネル３（電子蓄積部（一時的蓄積井戸）３ａ）に電子を一時的に蓄積する電界が形成されるように構成されている。

また、増倍ゲート電極１０下の転送チャネル３（電子増倍部（電荷集積井戸）３ｂ）は、増倍ゲート電極１０にオン信号（Ｈレベルの信号）が供給されている場合に、約２５Ｖの電位に調整されることによって、増倍ゲート電極１０下の転送チャネル３（電子増倍部（電荷集積井戸）３ｂ）に電子を衝突電離させて増倍（増加）する高電界が形成されるように構成されている。また、電子の衝突電離は、増倍ゲート電極１０下の転送チャネル３（電子増倍部３ｂ）と転送ゲート電極９下の転送チャネル３との境界部で発生するように構成されている。

ここで、本実施形態では、転送ゲート電極７下の転送チャネル３は、転送ゲート電極７にオン信号（Ｈレベルの信号）が供給されている場合に、フォトダイオード部４に蓄積された電子を転送チャネル３（電子蓄積部３ａ）に転送する機能を有するとともに、転送ゲート電極７にオフ信号（Ｌレベルの信号）が供給されている場合に、フォトダイオード部４と転送チャネル３（電子蓄積部３ａ）とを区分するフォトダイオード分離障壁として機能する。

また、転送ゲート電極９下の転送チャネル３は、転送ゲート電極９にオン信号（Ｈレベルの信号）が供給されている場合に、電子蓄積部３ａに蓄積された電子を電子増倍部３ｂに転送するとともに、電子増倍部３ｂに蓄積された電子を電子蓄積部３ａに転送する機能を有する。また、転送ゲート電極９下の転送チャネル３は、転送ゲート電極９にオフ信号（Ｌレベルの信号）が供給されている場合に、電子蓄積部３ａと電子増倍部３ｂとを区分する電荷転送障壁として機能する。すなわち、転送ゲート電極９は、オン信号（Ｈレベルの信号）が供給されることにより、電子蓄積部３ａに蓄積された電子を電子増倍部３ｂに転送するとともに、電子増倍部３ｂに蓄積された電子を電子蓄積部３ａに転送することが可能なように構成されている。

また、本実施形態では、読出ゲート電極１１下の転送チャネル３は、読出ゲート電極１１にオン信号（Ｈレベルの信号）が供給されている場合に、転送チャネル３（電子増倍部３ｂ）に蓄積された電子をフローティングディフュージョン領域５に転送する機能を有するとともに、読出ゲート電極１１にオフ信号（Ｌレベルの信号）が供給されている場合に、転送チャネル３（電子増倍部３ｂ）とフローティングディフュージョン領域５とを区分する機能を有する。すなわち、読出ゲート電極１１は、オン信号（Ｈレベルの信号）が供給されることにより、転送チャネル３（電子増倍部３ｂ）に蓄積された電子をフローティングディフュージョン領域５に転送することが可能なように構成されている。すなわち、第１実施形態では、転送ゲート電極７、８、９、増倍ゲート電極１０および読出ゲート電極１１に、それぞれ、オフ信号（Ｌレベルの信号）が供給された場合、転送チャネル３においては、転送ゲート電極７下および読出ゲート電極１１下における転送チャネル３の電位が最も低くなるように構成されている。

また、図５に示すように、各列の信号線２５の一方端には、それぞれ、リセットゲートトランジスタ２６のソースが接続されている。このリセットゲートトランジスタ２６のゲートには、リセット信号が供給されるとともに、ドレインには、リセット電圧Ｖ_ＲＤ（約５Ｖ）が印加されている。これにより、リセットゲートトランジスタ２６は、画素５０のデータの読出し後に、信号線２５の電圧をリセット電圧Ｖ_ＲＤ（約５Ｖ）にリセットするとともに、画素５０のデータの読出し時に、フローティングディフュージョン領域５を電気的に浮いた状態（フローティング状態）に保持する機能を有する。

また、各列の信号線２５の他方端は、それぞれ、電圧変換トランジスタ２７のゲートに接続されている。この電圧変換トランジスタ２７のソースは、選択トランジスタ２８のドレインに接続されているとともに、ドレインには、電源電圧Ｖ_ＤＤが供給されている。選択トランジスタ２８のゲートには、列選択線が接続されているとともに、ソースには、出力線３０が接続されている。出力線３０には、１つのトランジスタ２９のドレインが接続されている。トランジスタ２９のソースは、接地されているとともに、ゲートには、トランジスタ２９を定電流源として機能させるための所定の電圧が印加されている。また、各列の電圧変換トランジスタ２７と、トランジスタ２９とによって、ソースフォロワ回路が構成されている。

次に、図５を参照して、第１実施形態によるＣＭＯＳイメージセンサの読出動作について説明する。

まず、所定の行の配線層２２に、Ｈレベルの信号を供給することにより、撮像部５１の１行分の各画素５０の転送ゲート電極９をオン状態にするとともに、所定の行の配線層２１に、Ｌレベルの信号を供給することにより、撮像部５１の１行分の各画素５０の転送ゲート電極８をオフ状態にする。これにより、転送ゲート電極８下の転送チャネル３（電子蓄積部３ａ）に蓄積された電子が転送ゲート電極９下の転送チャネル３に転送される。次に、所定の行の配線層２３に、Ｈレベルの信号を供給することにより、撮像部５１の１行分の各画素５０の増倍ゲート電極１０をオン状態にするとともに、所定の行の配線層２２に、Ｌレベルの信号を供給することにより、撮像部５１の１行分の各画素５０の転送ゲート電極９をオフ状態にする。これにより、転送ゲート９下の転送チャネル３に転送されていた電子は、増倍ゲート電極１０下の転送チャネル３（電子増倍部３ｂ）に転送される。そして、所定の行の配線層２４に、Ｈレベルの信号を供給することにより、撮像部５１の１行分の各画素５０の読出ゲート電極１１をオン状態にするとともに、所定の行の配線層２３に、Ｌレベルの信号を供給することにより、撮像部５１の１行分の各画素５０の増倍ゲート電極１０をオフ状態にする。これにより、１行分の各画素５０における転送チャネル３（電子増倍部３ｂ）に蓄積された電子が各画素５０のフローティングディフュージョン領域５に読み出される。したがって、各列の信号線２５には、所定の行の各画素５０の信号に応じた電位が現れる。なお、この状態では、選択トランジスタ２８がオフ状態であるため、電圧変換トランジスタ２７およびトランジスタ２９からなるソースフォロワ回路には電流は流れない。

次に、列選択線に順次Ｈレベルの信号を供給することによって、選択トランジスタ２８を順次オン状態にする。これにより、各列の電圧変換トランジスタ２７および選択トランジスタ２８と、トランジスタ２９とを介して、順次電流が流れるので、各電圧変換トランジスタ２７のオン状態（各電圧変換トランジスタ２７のゲート電位（信号線２５の電位））に応じて各画素５０毎の信号が出力される。そして、全ての出力が終了した後、リセットゲートトランジスタ２６のゲートにＨレベルのリセット信号を供給することにより、リセットゲートトランジスタ２６をオン状態にすることによって、信号線２５の電位を約５Ｖにリセットする。上記の動作を繰り返すことによって、第１実施形態によるＣＭＯＳイメージセンサの読出動作が行われる。

図６は、本発明の第１実施形態によるＣＭＯＳイメージセンサの電子の転送動作を説明するための信号波形図である。図７は、本発明の第１実施形態によるＣＭＯＳイメージセンサの電子の転送動作を説明するためのポテンシャル図である。次に、図６および図７を参照して、第１実施形態によるＣＭＯＳイメージセンサの電子の転送動作について説明する。

まず、図６の期間Ａにおいて、図７に示すように、転送ゲート電極７をオン状態にすることにより、転送ゲート電極７下の転送チャネル３が約４Ｖの電位に調整された状態になる。このとき、フォトダイオード部４が約３Ｖの電位に調整されているので、フォトダイオード部４により生成されるとともに、蓄積された電子がフォトダイオード部４から転送ゲート電極７下の転送チャネル３に転送される。次に、転送ゲート電極８をオン状態にした後に、転送ゲート電極７をオフ状態にすることにより、転送ゲート電極８下の転送チャネル３が約４Ｖの電位に調整された後に、転送ゲート電極７下の転送チャネル３が約０．５Ｖの電位に調整される。これにより、転送ゲート電極７下の転送チャネル３に転送されていた電子が転送ゲート電極８下の転送チャネル３（電子蓄積部３ａ）に転送される。このとき、転送ゲート電極７をオフにすることにより、転送ゲート電極７下の転送チャネル３が約０．５Ｖの低い電位に調整される。以上のように期間Ａにおいて、フォトダイオード部４から転送された電子が一時的に転送ゲート電極８下の転送チャネル３（電子蓄積部３ａ）に蓄積される。その後、後述する電子の増倍動作が複数回（たとえば、約４００回）繰り返し行われる。その結果、フォトダイオード部４から転送された電子が約２０００倍に増倍される。

次に、図６の期間Ｂにおいて、図７に示すように、転送ゲート電極９をオン状態にした後に、転送ゲート電極８をオフ状態にすることにより、転送ゲート電極９下の転送チャネル３が約４Ｖの電位に調整された後に、転送ゲート電極８下の転送チャネル３が約１Ｖの電位に調整された状態になる。このため、転送ゲート電極８下の転送チャネル３に蓄積された電子は、転送ゲート電極８下の転送チャネル３の電位（約１Ｖ）よりも高い電位（約４Ｖ）に調整されている転送ゲート電極９下の転送チャネル３へと転送される。

次に、図６の期間Ｃにおいて、図７に示すように、増倍ゲート電極１０をオン状態にした後に、転送ゲート電極９をオフ状態にすることにより、増倍ゲート電極１０下の転送チャネル３（電子増倍部３ｂ）が約２５Ｖの高い電位に調整された後に、転送ゲート電極９下の転送チャネル３が約１Ｖの電位に調整された状態になる。このため、転送ゲート電極９下の転送チャネル３に転送されていた電子は、転送ゲート電極９下の転送チャネル３の電位（約１Ｖ）よりも高い電位（約２５Ｖ）に調整されている増倍ゲート電極１０下の転送チャネル３へと転送される。ここで、第１実施形態では、増倍ゲート電極１０下の転送チャネル３に電子が転送された時点においては、増倍ゲート電極１０に隣接する読出ゲート電極１１はオフ状態である。これにより、読出ゲート電極１１下の転送チャネル３は約０．５Ｖの低い電位に調整された状態を維持しているので、増倍ゲート電極１０下の転送チャネル３（約２５Ｖ）との電位差は約２４．５Ｖとなり、転送チャネル３内において、最も電位差が大きい状態となる。

次に、図６の期間Ｄにおいて、図７に示すように、電子が増倍ゲート電極１０下の転送チャネル３（電子増倍部３ｂ）に蓄積された状態で、読出ゲート電極１１をオン状態にした後に、増倍ゲート電極１０をオフ状態にすることにより、読出ゲート電極１１下の転送チャネル３が約４Ｖの電位に調整された後に、増倍ゲート電極１０下の転送チャネル３が約１Ｖの電位に調整された状態となる。このため、増倍ゲート電極１０下の転送チャネル３に蓄積された電子は、約４Ｖの電位に調整された読出ゲート電極１１下の転送チャネル３を介して、増倍ゲート電極１０下の転送チャネル３の電位（約１Ｖ）よりも高い電位（約５Ｖ）に調整されているフローティングディフュージョン領域５へと転送される。

図８および図１０は、本発明の第１実施形態によるＣＭＯＳイメージセンサにおける電子の増倍動作を説明するための信号波形図である。図９および図１１は、本発明の第１実施形態によるＣＭＯＳイメージセンサにおける電子の増倍動作を説明するためのポテンシャル図である。次に、図７〜図１１を参照して、第１実施形態によるＣＭＯＳイメージセンサの電子の増倍動作について説明する。

まず、図７の期間Ａにおける転送ゲート電極８下の転送チャネル３に電子を転送させる動作の後、図８の期間Ｅにおいて、図９に示すように、転送ゲート電極８下の転送チャネル３に電子を保持した状態で、増倍ゲート電極１０をオン状態にする。

次に、図８の期間Ｆにおいて、図９に示すように、転送ゲート電極９をオン状態にした後に、転送ゲート電極８をオフ状態にすることにより、転送ゲート電極８下の転送チャネル３が約１Ｖの電位に調整された状態になるとともに、転送ゲート電極９下の転送チャネル３が約４Ｖの電位に調整された状態となる。このため、転送ゲート電極８下の転送チャネル３（電子蓄積部３ａ）に蓄積された電子は、転送ゲート電極９下の転送チャネル３（約４Ｖ）を介して高い電位（約２５Ｖ）に調整されている転送ゲート電極９下の転送チャネル３（電子増倍部３ｂ）へと転送される。そして、増倍ゲート電極１０下の転送チャネル３（電子増倍部３ｂ）に転送された電子が増倍ゲート電極１０下の転送チャネル３と転送ゲート電極９下の転送チャネル３との境界部を移動中に高電界からエネルギを得る。そして、高いエネルギを有する電子は、シリコン原子と衝突して電子と正孔とを生成する。その後、衝突電離により生成された電子は、電界により増倍ゲート電極１０下の転送チャネル３（電子増倍部３ｂ）に蓄積される。

次に、図８の期間Ｇにおいて、図９に示すように、転送ゲート電極９をオフ状態にすることにより、転送ゲート電極９下の転送チャネル３が約１Ｖの電位に調整された状態になる。

次に、図１０の期間Ｈにおいて、図１１に示すように、増倍ゲート電極１０下の転送チャネル３（電子増倍部３ｂ）に電子が保持された状態から、期間Ｉ（図１０参照）において、転送ゲート電極９をオン状態にした後に転送ゲート電極８をオン状態にする。これにより、転送ゲート電極９下および転送ゲート電極８下のそれぞれの転送チャネル３の電位が順次約４Ｖの電位に調整された状態になる。そして、この状態から、増倍ゲート電極１０をオフ状態にすることにより、増倍ゲート電極１０下の転送チャネル３の電位が約１Ｖの電位に調整される。これにより、増倍ゲート電極１０下の転送チャネル３（電子増倍部３ｂ）に蓄積されていた電子が転送ゲート電極８下および転送ゲート電極９下の転送チャネル３（約４Ｖ）に転送される。

そして、図１０の期間Ｊにおいて、図１１に示すように、転送ゲート電極９をオフ状態にすることにより、転送ゲート電極９下の転送チャネル３の電位が約１Ｖの状態に調整された状態になる。これにより、転送ゲート電極８下の転送チャネル３（電子蓄積部３ａ）に電子が転送された状態となる。その後、上記した期間Ｅ〜Ｊの増倍動作を複数回（たとえば、約４００回）繰り返し行うことにより、フォトダイオード部４から転送された電子が約２０００倍に増倍される。

第１実施形態では、上記のように、電子の転送動作時および増倍動作時に、転送ゲート電極７下の転送チャネル３の電位および読出ゲート電極１１下の転送チャネル３の電位が、転送ゲート電極８下、転送ゲート電極９下および増倍ゲート電極１０下におけるそれぞれの転送チャネル３の電位よりも低い電位（約０．５Ｖ）になるように制御されることによって、転送ゲート電極７下および読出ゲート電極１１下の転送チャネル３におけるポテンシャルが転送ゲート電極８下、転送ゲート電極９下および増倍ゲート電極１０下におけるそれぞれの転送チャネル３のポテンシャルよりも高くなる。したがって、電子の転送動作時および増倍動作時に、転送ゲート電極７下および読出ゲート電極１１下の転送チャネル３に発生する高いポテンシャルによる障壁（電荷障壁）を越えて、電子がフォトダイオード部４側およびフローティングディフュージョン領域５側に漏れるのを抑制することができる。これにより、確実に、転送される電子の数にばらつきが発生するのを抑制することができる。その結果、データの読出しを正確に行うことができる。また、高い障壁（ポテンシャル）に挟まれた領域において、電子の転送動作および増倍動作が行われるので、より確実に、フォトダイオード部４側およびフローティングディフュージョン領域５側に電子が漏れるのを抑制することができる。

また、第１実施形態では、転送ゲート電極８と増倍ゲート電極１０との間に電子を転送するための転送ゲート電極９を設け、増倍ゲート電極１０下の転送チャネル３（電子増倍部３ｂ）を約２５Ｖの高電位に調整した状態で、転送ゲート電極８下の転送チャネル３（電子蓄積部３ａ）に蓄積された電子を増倍ゲート電極１０下の転送チャネル３（電子増倍部３ｂ）に転送するように転送ゲート電極８および９を制御して電子の増倍動作を行うことによって、容易に電子蓄積部３ａに蓄積された電子を電子増倍部３ｂに転送して増倍させることができる。また、増倍ゲート電極１０下の転送チャネル３（電子増倍部３ｂ）により増倍された電子を転送ゲート電極８下の転送チャネル３（電子蓄積部３ａ）に転送するように転送ゲート電極８および９を制御して電子の転送動作を行うことによって、容易に電子増倍部３ｂにより増倍された電子を電子蓄積部３ａに転送して蓄積することができる。また、これらの電子の増倍動作および転送動作を交互に繰り返し行うことによって、電子の増倍動作を複数回（たとえば、約４００回）行うことができるので、電子の増倍率を向上させることができる。これにより、フォトダイオード部４から転送された電子の数を約２０００倍に増加させることができる。

（第２実施形態）
図１２は、本発明の第２実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。また、図１３は、本発明の第２実施形態によるＣＭＯＳイメージセンサにおけるポテンシャル図である。この第２実施形態では、上記した第１実施形態とは異なり、転送ゲート電極７および読出ゲート電極１１にクロック信号Φ１およびΦ５のオフ信号（Ｌレベルの信号）が供給される際に、転送ゲート電極７下および読出ゲート電極１１下の転送チャネル３の電位が、それぞれ、異なる電位で、かつ、転送ゲート電極８下、転送ゲート電極９下および増倍ゲート電極１０下の転送チャネル３の電位よりも低い電位になるように調整される例について説明する。

第２実施形態では、図１２および図１３に示すように、転送ゲート電極８、転送ゲート電極９および増倍ゲート電極１０に、それぞれ、配線層２１、２２および２３を介してクロック信号Φ２、Φ３およびΦ４のオフ信号（Ｌレベルの信号）が供給されている場合には、転送ゲート電極８、転送ゲート電極９および増倍ゲート電極１０に約０Ｖの電圧が印加される。このとき、転送ゲート電極８、転送ゲート電極９および増倍ゲート電極１０下の転送チャネル３は、約１Ｖの電位に調整された状態となる。また、転送ゲート電極７および読出ゲート電極１１に、それぞれ、配線層２０および２４を介してクロック信号Φ１およびΦ５のオフ信号（Ｌレベルの信号）が供給されている場合には、転送ゲート電極７および読出ゲート電極１１に、それぞれ、約−１Ｖおよび約−２Ｖの電圧が印加される。このとき、転送ゲート電極７下の転送チャネル３および読出ゲート電極１１下の転送チャネル３は、それぞれ、約０．８Ｖおよび約０．５Ｖの電位に調整された状態となる。なお、第２実施形態のその他の構成および動作は、第１実施形態の構成および動作と同様である。

第２実施形態では、上記のように、増倍ゲート電極１０下の転送チャネル３（電子増倍部３ｂ）から転送ゲート電極８下の転送チャネル３（電子蓄積部３ａ）への電子の転送動作時、および、転送ゲート電極８下の転送チャネル３（電子蓄積部３ａ）から増倍ゲート電極１０下の転送チャネル３（電子増倍部３ｂ）への電子の増倍動作時に、転送ゲート電極７下および読出ゲート電極１１下の転送チャネル３の電位を転送ゲート電極８下、転送ゲート電極９下および増倍ゲート電極１０下の転送チャネル３の電位よりも低くなるように制御するとともに、読出ゲート電極１１下の転送チャネル３の電位を転送ゲート電極７下の転送チャネル３の電位よりも低くなるように制御するように構成する。これにより、電位の変動の大きい増倍ゲート電極１０下の転送チャネル３（電子増倍部３ｂ）の位置とフローティングディフュージョン領域５との間に転送チャネル３のポテンシャルの高い（電荷障壁が高い）読出ゲート電極１１が配置されるので、電子の転送動作時、および、電子の増倍動作時において、電子が読出ゲート電極１１下の転送チャネル３に発生する電荷障壁を越えてフローティングディフュージョン領域５側に漏れるのを抑制することができる。また、転送ゲート電極７下の転送チャネル３の電位も転送ゲート電極８下、転送ゲート電極９下および増倍ゲート電極１０下の転送チャネル３の電位より低いので、電子が転送ゲート電極７下の転送チャネル３に発生する電荷障壁を越えてフォトダイオード部４側に漏れるのを抑制することができる。

なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。

（第３実施形態）
図１４は、本発明の第３実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。また、図１５は、本発明の第３実施形態によるＣＭＯＳイメージセンサにおけるポテンシャル図である。この第３実施形態では、上記した第１実施形態の構成において、さらに、読出ゲート電極１１のゲート長を、他のゲート電極のゲート長に比べて大きく形成した例について説明する。

第３実施形態では、図１４および図１５に示すように、読出ゲート電極１１のゲート長（図１４のＬ１）は、読出ゲート電極１１以外のゲート電極のゲート長（図１４のＬ２）よりも大きくなるように構成されている。また、第３実施形態では、転送ゲート電極７および読出ゲート電極１１に、それぞれ、配線層２０および２４を介してクロック信号Φ１およびΦ５のオフ信号（Ｌレベルの信号）が供給されている場合には、転送ゲート電極７および読出ゲート電極１１に、それぞれ、約−２Ｖおよび約−１．５Ｖの電圧が印加される。このとき、転送ゲート電極７および読出ゲート電極１１下の転送チャネル３は、約０．５Ｖの電位に調整された状態となる。なお、第３実施形態のその他の構成および動作は、第１実施形態の構成および動作と同様である。

第３実施形態では、上記のように、読出ゲート電極１１のゲート長（図１４のＬ１）を、読出ゲート電極１１以外のゲート電極のゲート長（図１４のＬ２）よりも大きくなるように構成することによって、読出ゲート電極１１のゲート長の大きさに比例して、読出ゲート電極１１下の転送チャネル３のポテンシャルにより発生する障壁（電荷障壁）の長さ（図１４の矢印Ｘ方向の長さ）も大きくなる。したがって、電子の増倍動作時、および、電子の転送動作時において、電子が読出ゲート電極１１下の転送チャネル３に発生する障壁（電荷障壁）を越えてフローティングディフュージョン領域５に漏れるのを、上記した第１実施形態に比べて、より確実に抑制することができる。これにより、確実に、電子蓄積部３ａからフローティングディフュージョン領域５に転送される電子の数にばらつきが発生するのを抑制することができる。その結果、データの読出しを正確に行うことができる。

なお、第３実施形態のその他の効果は、上記第１実施形態と同様である。

（第４実施形態）
図１６は、本発明の第４実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。また、図１７は、本発明の第４実施形態によるＣＭＯＳイメージセンサにおけるポテンシャル図である。この第４実施形態では、上記した第１実施形態における転送ゲート電極８の位置と増倍ゲート電極１０の位置とを入れ替えて配置させた例について説明する。

第４実施形態では、図１６および図１７に示すように、転送ゲート電極９と読出ゲート電極１１との間に転送ゲート電極８を設けるとともに、転送ゲート９に対して転送ゲート電極８および読出ゲート電極１１の反対側に増倍ゲート電極１０を設けている。また、これに伴い、転送チャネル３内の電子蓄積部３ａの位置および電子増倍部３ｂの位置も反対になる。

第４実施形態では、上記のように、転送ゲート電極９と読出ゲート電極１１との間に転送ゲート電極８を設けるとともに、転送ゲート９に対して転送ゲート電極８および読出ゲート電極１１の反対側に増倍ゲート電極１０を設けることによって、データの読出しを行う際に、電子が衝突電離する電界を発生させるための増倍ゲート電極１０に印加される高電圧（約２４Ｖ）を変化させてフローティングディフュージョン領域５に電子を転送させることなく、転送ゲート電極８に印加される比較的低電圧（約２．９Ｖ）を変化させてフローティングディフュージョン領域５に電子を転送させることができる。このため、データの読出しを行う際に、増倍ゲート電極１０下の転送チャネル３（電子増倍部３ｂ）における高い電位（約２５Ｖ）が変化することに起因して読出ゲート電極１１下の転送チャネル３の電位が変動するのを抑制することができるので、フローティングディフュージョン領域５に転送される電子の数にばらつきが発生するのをより効果的に抑制することができる。その結果、データの読出しを正確に行うことができる。

なお、第４実施形態のその他の構成および動作は、上記第１実施形態と同様である。

（第５実施形態）
図１８は、本発明の第５実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。また、図１９は、本発明の第５実施形態によるＣＭＯＳイメージセンサにおけるポテンシャル図である。第５実施形態では、上記した第４実施形態の構成において、さらに、第２実施形態と同様の構成を加えた例について説明する。

第５実施形態では、図１８および図１９に示すように、第４実施形態と同様に、転送ゲート電極９と読出ゲート電極１１との間に転送ゲート電極８が設けられているとともに、転送ゲート９に対して転送ゲート電極８および読出ゲート電極１１の反対側に増倍ゲート電極１０が設けられている。また、第５実施形態では、転送ゲート電極７および読出ゲート電極１１にクロック信号Φ１およびΦ５のオフ信号（Ｌレベルの信号）が供給される際に、転送ゲート電極７下および読出ゲート電極１１下の転送チャネル３の電位が、それぞれ、異なる電位で、かつ、転送ゲート電極８、転送ゲート電極９および増倍ゲート電極１０の電位よりも低い電位（高いポテンシャル）になるように調整される。第５実施形態では、増倍ゲート電極１０に隣接するとともに、増倍ゲート電極１０とフォトダイオード部４との間に設けられた転送ゲート電極７下の転送チャネル３の電位が読出ゲート電極１１下の転送チャネル３の電位よりも低くなるように調整される。

第５実施形態では、上記のように、電子の増倍動作時および転送動作時に、転送ゲート電極７下および読出ゲート電極１１下の転送チャネル３の電位を転送ゲート電極８下、転送ゲート電極９下および増倍ゲート電極１０下の転送チャネル３の電位よりも低くなるように制御するとともに、増倍ゲート電極１０に隣接する転送ゲート電極７下の転送チャネル３の電位を読出ゲート電極１１下の転送チャネル３の電位よりも低くなるように制御するように構成する。これにより、電位の変動の大きい増倍ゲート電極１０下の転送チャネル３（電子増倍部３ｂ）の位置とフォトダイオード部４との間に、転送チャネル３のポテンシャルが高い（電荷障壁が高い）転送ゲート電極７が配置されるので、電子の転送動作時、および、電子の増倍動作時において、電子が転送ゲート電極７下の転送チャネル３に発生する電荷障壁を越えてフォトダイオード部４側に漏れるのを抑制することができる。また、読出ゲート電極１１下の転送チャネル３の電位も転送ゲート電極８下、転送ゲート電極９下および増倍ゲート電極１０下の転送チャネル３の電位より低いので、電子が読出ゲート電極１１下の転送チャネル３に発生する電荷障壁を越えてフローティングディフュージョン領域５側に漏れるのを抑制することができる。

なお、第５実施形態のその他の構成および動作は第４実施形態と同様である。

（第６実施形態）
図２０は、本発明の第６実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。また、図２１は、本発明の第６実施形態によるＣＭＯＳイメージセンサにおけるポテンシャル図である。第６実施形態では、上記した第４実施形態の構成において、さらに、第３実施形態と同様の構成を加えた例について説明する。

第６実施形態では、図２０および図２１に示すように、第４実施形態と同様に、転送ゲート電極９と読出ゲート電極１１との間に転送ゲート電極８が設けられているとともに、転送ゲート電極９に対して転送ゲート電極８および読出ゲート電極１１の反対側に増倍ゲート電極１０が設けられている。また、第６実施形態では、フォトダイオード部４と増倍ゲート電極１０との間に設けられた転送ゲート電極７のゲート長（図２０のＬ１）が、転送ゲート電極７以外のゲート電極のゲート長（図２０のＬ２）よりも大きくなるように構成されている。また、第６実施形態では、転送ゲート電極７および読出ゲート電極１１に、それぞれ、クロック信号Φ１およびΦ５のオフ信号（Ｌレベルの信号）が供給されている場合には、転送ゲート電極７および読出ゲート電極１１に、それぞれ、約−１．５Ｖおよび約−２Ｖの電圧が印加される。このとき、転送ゲート電極７および読出ゲート電極１１下の転送チャネル３は、約０．５Ｖの電位に調整された状態となる。

第６実施形態では、上記のように、電圧の変動の大きい増倍ゲート電極１０に隣接する転送ゲート電極７のゲート長（図２０のＬ１）を、転送ゲート電極７以外のゲート電極のゲート長（図２０のＬ２）よりも大きくなるように構成することによって、転送ゲート電極７のゲート長の大きさに比例して、転送ゲート電極７下の転送チャネル３のポテンシャルにより発生する障壁の長さ（図２０の矢印Ｘ方向の長さ）も大きくなる。したがって、電子の増倍動作時および転送動作時において、電子が転送ゲート電極７下の転送チャネル３に発生する障壁を越えてフォトダイオード部４側に漏れるのを、より確実に抑制することができる。

なお、第６実施形態のその他の構成および動作は第４実施形態と同様である。

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。

たとえば、上記第１〜第６実施形態では、撮像装置の一例として各画素５０において電荷信号を増幅しないパッシブ（Ｐａｓｓｉｖｅ）型のＣＭＯＳイメージセンサを示したが、本発明はこれに限らず、各画素において電荷信号を増幅するアクティブ（Ａｃｔｉｖｅ）型のＣＭＯＳイメージセンサにも適用可能である。

また、上記第１〜第６実施形態では、各列の複数の画素５０毎に１つのリセットゲートトランジスタ２６を形成する例を示したが、本発明はこれに限らず、１つの画素毎に１つのリセットゲートトランジスタを形成するようにしてもよい。

また、上記第１〜第６実施形態では、転送ゲート電極７、８、９および読出ゲート電極１１がオン状態の場合に、転送ゲート電極７、８、９および読出ゲート電極１１下の転送チャネル３が約４Ｖの電位に調整された状態になる例を示したが、本発明はこれに限らず、転送ゲート電極７、８、９および読出ゲート電極１１がオン状態の場合に、転送ゲート電極７、８、９および読出ゲート電極１１下の転送チャネル３がそれぞれ異なる電位に調整された状態になるようにしてもよい。

また、上記第１〜第６実施形態では、転送ゲート電極７および読出ゲート電極１１をオフ状態にした際に、転送ゲート電極７および読出ゲート電極１１にそれぞれ対応する両方の転送チャネル３の電位を、転送ゲート電極８、転送ゲート電極９および増倍ゲート電極１０にそれぞれ対応するいずれの転送チャネル３の電位よりも低くする例を示したが、本発明はこれに限らず、転送ゲート電極７および読出ゲート電極１１をオフ状態にした際に、転送ゲート電極７と読出ゲート電極１１とのいずれか一方の電極下の転送チャネル３の電位を、転送ゲート電極８、転送ゲート電極９および増倍ゲート電極１０にそれぞれ対応する転送チャネル３の電位より低くしてもよい。この場合、転送ゲート電極７下および読出ゲート電極１１下の転送チャネル３の電位のうち、増倍ゲート電極１０に隣接する電極下の転送チャネル３の電位を低くする方がより効果的である。

また、上記第１〜第６実施形態では、ｐ型シリコン基板１の表面に転送チャネル３、フォトダイオード部４およびフローティングディフュージョン領域５を形成する例を示したが、本発明はこれに限らず、ｎ型シリコン基板の表面にｐ型ウェル領域を形成するとともに、そのｐ型ウェル領域の表面に転送チャネル、フォトダイオード部およびフローティングディフュージョン領域を形成するようにしてもよい。

また、上記第１〜第６実施形態では、信号電荷として電子を用いた例を示したが、本発明はこれに限らず、基板不純物の電導型および印加する電圧の極性を全て反対にすることにより、信号電荷として正孔を用いるようにしてもよい。

また、上記第２実施形態では、転送ゲート電極７および読出ゲート電極１１をオフ状態にした際に、読出ゲート電極１１下の転送チャネル３の電位の方が、転送ゲート電極７下の転送チャネル３の電位よりも低くなるように制御される例を示したが、本発明はこれに限らず、読出ゲート電極１１下の転送チャネル３の電位よりも、転送ゲート電極７下の転送チャネル３の電位の方が低くなるように制御してもよい。

また、上記第３実施形態では、読出ゲート電極１１のゲート長が、読出ゲート電極１１以外のゲート電極のゲート長よりも大きくなるように構成する例を示したが、本発明はこれに限らず、図２２および図２３に示す第３実施形態の変形例のように、転送ゲート電極７および読出ゲート電極１１の両方のゲート長（図２２のＬ１）が転送ゲート電極７および読出ゲート電極１１以外のゲート電極のゲート長（図２２のＬ２）よりも大きくなるように構成してもよい。なお、この場合、転送ゲート電極７および読出ゲート電極１１に、それぞれクロック信号Φ１およびΦ５のオフ信号（Ｌレベルの信号）が供給されている場合には、転送ゲート電極７および読出ゲート電極１１に、それぞれ、約−１．５Ｖの電圧が印加される。このとき、転送ゲート電極７下および読出ゲート電極１１下の転送チャネル３は、ともに約０．５Ｖの電位に調整される。また、図２１に示した転送ゲート電極７のゲート長が、転送ゲート電極７以外のゲート電極のゲート長よりも大きい第６実施形態の変形例として、転送ゲート電極７および読出ゲート電極１１の両方のゲート長が転送ゲート電極７および読出ゲート電極１１以外の電極のゲート長よりも大きくなるように構成してもよい。

また、上記第４実施形態では、転送ゲート電極７および読出ゲート電極１１をオフ状態にした際に、転送ゲート電極７下の転送チャネル３の電位の方が、読出ゲート電極１１下の転送チャネル３の電位よりも低くなるように制御される例を示したが、本発明はこれに限らず、転送ゲート電極７下の転送チャネル３の電位よりも、読出ゲート電極１１下の転送チャネル３の電位の方が低くなるように制御してもよい。

本発明の第１実施形態によるＣＭＯＳイメージセンサの全体構成を示した平面図である。図１に示した本発明の第１実施形態によるＣＭＯＳイメージセンサにおけるポテンシャル図である。図１に示した第１実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。図１に示した第１実施形態によるＣＭＯＳイメージセンサの画素を示した平面図である。図１に示した第１実施形態によるＣＭＯＳイメージセンサの回路構成を示した回路図である。本発明の第１実施形態によるＣＭＯＳイメージセンサの電子の転送動作を説明するための信号波形図である。本発明の第１実施形態によるＣＭＯＳイメージセンサの電子の転送動作を説明するためのポテンシャル図である。本発明の第１実施形態によるＣＭＯＳイメージセンサにおける電子の増倍動作を説明するための信号波形図である。本発明の第１実施形態によるＣＭＯＳイメージセンサにおける電子の増倍動作を説明するためのポテンシャル図である。本発明の第１実施形態によるＣＭＯＳイメージセンサにおける電子の増倍動作を説明するための信号波形図である。本発明の第１実施形態によるＣＭＯＳイメージセンサにおける電子の増倍動作を説明するためのポテンシャル図である。本発明の第２実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。本発明の第２実施形態によるＣＭＯＳイメージセンサにおけるポテンシャル図である。本発明の第３実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。本発明の第３実施形態によるＣＭＯＳイメージセンサにおけるポテンシャル図である。本発明の第４実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。本発明の第４実施形態によるＣＭＯＳイメージセンサにおけるポテンシャル図である。本発明の第５実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。本発明の第５実施形態によるＣＭＯＳイメージセンサにおけるポテンシャル図である。本発明の第６実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。本発明の第６実施形態によるＣＭＯＳイメージセンサにおけるポテンシャル図である。本発明の第３実施形態によるＣＭＯＳイメージセンサの変形例を説明するための図である。本発明の第３実施形態によるＣＭＯＳイメージセンサの変形例を説明するための図である。従来のＣＣＤイメージセンサの構造を示した断面図である。図２４に示した従来のＣＣＤイメージセンサの構造をＣＭＯＳイメージセンサに適用した場合に考えられる仮想上の構造を示した断面図である。

符号の説明

３転送チャネル
４フォトダイオード部（光電変換部）
５フローティングディフュージョン領域（電圧変換部）
７転送ゲート電極（第３電極）
８転送ゲート電極（第１電極）
９転送ゲート電極（第５電極）
１０増倍ゲート電極（第２電極）
１１読出ゲート電極（第４電極）

Claims

信号電荷を蓄積する電界を発生させるための第１電極と、
信号電荷を衝突電離により増加させる電界を発生させるための第２電極と、
信号電荷を生成する光電変換部と、
前記光電変換部に隣接するように設けられ、信号電荷を転送するための第３電極と、
信号電荷を電圧に変換するための電圧変換部と、
前記電圧変換部に隣接するように設けられ、信号電荷を前記電圧変換部に転送するための第４電極と、
前記第１電極、前記第２電極、前記第３電極および前記第４電極の下方に設けられ、信号電荷の転送動作および増加動作が行われる転送チャネルとを備え、
信号電荷の転送動作の際および増加動作の際に、前記第３電極に対応する転送チャネルの電位および前記第４電極に対応する転送チャネルの電位の少なくとも一方の電位が前記第１電極および前記第２電極に対応する前記転送チャネルの電位よりも低くなるように制御されるように構成されている、撮像装置。
信号電荷の転送動作の際および増加動作の際に、前記第３電極に対応する転送チャネルの電位、および、前記第４電極に対応する転送チャネルの両方の電位が前記第１電極および前記第２電極に対応する前記転送チャネルの電位よりも低くなるように制御されるように構成されている、請求項１に記載の撮像装置。
信号電荷の転送動作の際および増加動作の際に、前記第３電極に対応する転送チャネルの電位および前記第４電極に対応する転送チャネルの電位が、前記第１電極および前記第２電極にそれぞれ対応する前記転送チャネルの電位よりも低く、かつ、前記第３電極に対応する転送チャネルの電位と前記第４電極に対応する転送チャネルの電位とは異なる電位になるように制御されるように構成されている、請求項１に記載の撮像装置。
前記第２電極は、前記第３電極と前記第４電極とのいずれか一方の電極に隣接するように配置されており、
前記第３電極および前記第４電極の前記第２電極に隣接して配置される一方の電極に対応する前記転送チャネルの電位が、前記第３電極および前記第４電極の他方の電極に対応する前記転送チャネルの電位よりも低くなるように制御されるように構成されている、請求項３に記載の撮像装置。
前記第３電極および前記第４電極の少なくとも一方の電極の信号電荷の転送方向に沿った方向の長さは、前記第３電極および前記第４電極以外のいずれの電極の信号電荷の転送方向に沿った方向の長さよりも大きい、請求項１〜４のいずれか１項に記載の撮像装置。
前記第１電極と前記第２電極との間に設けられ、信号電荷を転送するための第５電極をさらに備え、
前記第２電極により信号電荷が衝突電離する電界を発生させた状態で、前記第１電極に対応する転送チャネルに蓄積された信号電荷を前記第２電極に対応する転送チャネルに転送するように、前記第１電極および前記第５電極を制御する信号電荷の増加動作と、前記第２電極による電界により増加された信号電荷を前記第１電極に対応する転送チャネルに転送するように前記第１電極、前記第５電極および前記第２電極を制御する信号電荷の転送動作とを交互に行うように構成されている、請求項１〜５のいずれか１項に記載の撮像装置。