JP2009038124A - エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ - Google Patents

Abstract

【課題】低抵抗率のイオン注入層と高抵抗率のエピタキシャル層と、これらの間の抵抗率が遷移する領域をシャープなものにするとともに、重金属不純物による汚染の問題が発生しないエピタキシャルウェーハを製造する方法を提供する。
【解決手段】シリコン単結晶基板にエピタキシャル層を形成するエピタキシャルウェーハの製造方法であって、Ｎ型シリコン単結晶基板に炭素イオンのみを注入して炭素イオン注入層を形成し、その後、該炭素イオン注入層を形成した前記Ｎ型シリコン単結晶基板の表面に前記エピタキシャル層を形成し、前記エピタキシャル層から前記炭素イオン注入層にかけて抵抗率が遷移する領域の厚さが、２μｍ以下となるようにすることを特徴とするエピタキシャルウェーハの製造方法。
【選択図】図１

Description

本発明は、シリコン単結晶基板上にエピタキシャル層を形成したエピタキシャルウェーハおよびその製造方法に関する。

現在の半導体装置の大部分は、単結晶の基板か、またはその上にエピタキシャル層を一層だけ成長させたエピタキシャルウェーハで製造されている。エピタキシャルウェーハは、半導体装置を製造する観点から見ると、基板とは異なる抵抗率を有する電気的活性層を形成することができるので半導体装置を設計する際の自由度が大きく、また結晶欠陥の原因になる酸素や炭素の濃度が低い高純度の単結晶薄膜を任意の厚さに形成することができる等の利点が多い。

このため、高耐圧半導体装置やバイポーラ集積回路装置やＣＣＤ等で製品に実用化されている。特にＣＣＤにエピタキシャルウェーハを用いる場合は、低抵抗の基板上に同一導電型で高抵抗のエピタキシャル層を設けてＣＣＤを形成することによって、エピタキシャル層を形成することなく高抵抗の基板に直接ＣＣＤを形成した場合に比べて、電子シャッタ用の電圧等としての基板電圧を大幅に低減させる可能性が生じる。この様なエピタキシャルウェーハでは、従来は、基板に不純物としてＰを添加していた。

更に、低抵抗のエピタキシャル層と高抵抗のエピタキシャル層との二層のエピタキシャル層を基板上に順次に積層させたエピタキシャルウェーハで半導体装置を形成すれば、基板の特性による制約が原理的になく、また基板の不純物濃度の不均一さが半導体装置の特性に反映されることもないので、理想的な構造であると考えられる。そして、この様なエピタキシャルウェーハでも、従来は、下層側のエピタキシャル層に不純物としてＰを添加していた。

ところで、基板上に二層のエピタキシャル層を積層させたエピタキシャルウェーハにＣＣＤを形成した場合、上層側のエピタキシャル層の膜厚が１０μｍ以下でなければ、シャッタ電圧を低減させる効果がない。なお、膜厚の下限は４μｍであり、これはＣＣＤを形成するために必要な厚さである。

一方、上層側のエピタキシャル層の膜厚を８μｍに固定し且つその不純物濃度をＣＣＤとして動作可能な最適値に固定した場合、不純物濃度の比が１０倍以上でなければ、シャッタ電圧を低減させる効果がない。

ところが、Ｐは拡散係数が大きい。このため、エピタキシャル層が一層であるエピタキシャルウェーハでは、高温の熱処理を受けると、Ｐが基板からエピタキシャル層へ拡散して、不純物濃度が安定なエピタキシャル層を形成することができなかった。しかも、エピタキシャル層が一層であるので、基板の不純物濃度の不均一さが半導体装置の特性に反映され、ＣＣＤでは画像のムラが生じていた。従って、このエピタキシャルウェーハでは、特性の均一な半導体装置を形成することができなかった。

そこで、基板に拡散係数の小さいＡｓとＣをイオン注入し、その注入した表面の上にエピタキシャル層を形成する技術が開示された（特許文献１参照）。しかし、Ａｓの拡散係数が小さいとはいっても、その後の熱処理によりＡｓ注入層からその上層のエピタキシャル層にＡｓが拡散してしまい、表面側のエピタキシャル層とＡｓ注入層の抵抗率の遷移領域をなかなかシャープにすることができなかった。しかも、Ａｓは安全性にも問題があり、不純物としてＰを添加した基板ほど一般的でない。

更に、エピタキシャル層の成長時には一般に重金属不純物による汚染が発生するので、エピタキシャルウェーハの表面付近の汚染によって電気的活性層の発生ライフタイム、つまりキャリアの発生から再結合までの時間が５ｍ秒以下と、一般的なＣＺ法で成長させた基板の１０ｍ秒に比べて短い。このため、特性の優れた半導体装置を形成することも困難であり、ＣＣＤでは白点や暗電流の増加が認められた。

特開平６−１６３４１０号公報

本発明は、上記問題に鑑みてなされたものであって、低抵抗率のイオン注入層と高抵抗率のエピタキシャル層と、これらの間の抵抗率が遷移する領域をシャープなものにするとともに、重金属不純物による汚染の問題が発生しないエピタキシャルウェーハを製造する方法を提供することを目的としている。

上記課題を解決するため、本発明では、シリコン単結晶基板にエピタキシャル層を形成するエピタキシャルウェーハの製造方法であって、Ｎ型シリコン単結晶基板に炭素イオンのみを注入して炭素イオン注入層を形成し、その後、該炭素イオン注入層を形成した前記Ｎ型シリコン単結晶基板の表面に前記エピタキシャル層を形成し、前記エピタキシャル層から前記炭素イオン注入層にかけて抵抗率が遷移する領域の厚さが、２μｍ以下となるようにすることを特徴とするエピタキシャルウェーハの製造方法を提供する（請求項１）。

このように、本発明では、Ｎ型シリコン単結晶基板に炭素イオンを注入することにより、炭素イオン注入層に、図２に示すようなマイナスの電荷を帯びたＡ−Ｔｙｐｅの構造の炭素複合体が形成される。図２は、本発明のエピタキシャルウェーハの炭素イオン注入層に形成される炭素複合体の一例を示す図である。図２に例示した炭素複合体は、その構造中に存在する一部の炭素の結合が不足しているため、マイナスの電荷を帯びている。そのため、この炭素複合体により炭素イオン注入層がマイナスの電荷を帯びる。そしてこの炭素イオン注入層が形成されたシリコン単結晶基板に電圧を印加すると、この炭素複合体よりマイナスの電荷が放出される。つまり、炭素複合体がドナーとしての役割を果たすため、炭素イオン注入層の抵抗率が低下し、表面側のエピタキシャル層やシリコン単結晶基板バルク中の抵抗率に比べ低くすることができる。

また、本発明の製造方法では、炭素イオンの拡散は起こらず、逆にイオン注入後の結晶性の回復熱処理やエピ工程中あるいはデバイス工程中において炭素イオン注入層に炭素イオンが凝集し、炭素濃度が注入深さを中心として高濃度となり、表面側のエピタキシャル層と炭素イオン注入層の抵抗率の遷移領域を２μｍ以下になるように形成することが可能となる。

そして、注入する元素は炭素イオンのみであるので、従来用いられてきた拡散や安全性に問題のあるＡｓ等の元素を注入せず、イオン注入層の抵抗率をエピタキシャル層や基板に比べシャープに変化させることができ、かつ注入層を安定させることができるので、従来に比べ簡易な製造方法で本発明の効果を得ることができる。

また、前記エピタキシャル層の厚さが４〜１０μｍになるように前記エピタキシャル層を形成することが好ましい（請求項２）。
このように、エピタキシャル層を上記範囲の厚さにすることで、例えば、デバイス工程において、エピタキシャル層にＣＣＤを形成した場合に、シャッタ電圧を低減させることができる。つまり、特性の良好な半導体装置を形成することができるエピタキシャルウェーハを作製することができる。

また、前記炭素イオンを注入するドーズ量は、１×１０^１４ｉｏｎｓ／ｃｍ^２以上とすることが好ましい（請求項３）。
このように、炭素イオンのドーズ量を上記範囲にすることで、炭素イオン注入層に形成される炭素複合体の総数を増加させることができ、これによって炭素イオン注入層の抵抗率をさらに低下させることができるため、表面側のエピタキシャル層と炭素イオン注入層の抵抗率の差を大きくすることができる。

また、前記エピタキシャル層の抵抗率が、前記炭素イオン注入層の抵抗率に比べ１０倍以上になるようにすることが好ましい（請求項４）。
このように、エピタキシャル層と炭素イオン注入層の抵抗率を１０倍以上の差をつけることで、基板とエピタキシャル層の抵抗率が大幅にかつシャープに異なるエピタキシャルウェーハを作製することが可能となり、基板の特性による制約が原理的にないエピタキシャルウェーハを作製することができる。

また、本発明では、シリコン単結晶基板にエピタキシャル層が形成されたエピタキシャルウェーハであって、前記シリコン単結晶基板はＮ型であり、かつその表面から炭素イオンのみが注入され炭素イオン注入層が形成されたものであり、該炭素イオン注入層が形成された前記シリコン単結晶基板の表面に前記エピタキシャル層が形成されたものであり、前記エピタキシャル層から前記炭素イオン注入層へかけて抵抗率が遷移する領域の厚さが、２μｍ以下であることを特徴とするエピタキシャルウェーハを提供する（請求項５）。

このように、炭素イオンが注入されたことにより、炭素イオン注入層にマイナスの電荷を帯びた炭素複合体が形成されており、これによって炭素イオン注入層がマイナスの電荷を帯びる。そしてこの炭素イオン注入層が形成されたシリコン単結晶基板中の炭素イオン注入層の抵抗率は低下する。また、炭素イオンの拡散は起こらず、逆にエピ工程中やデバイス工程中に炭素イオン注入層に炭素イオンが凝集し、炭素濃度が注入深さを中心として高濃度となり、表面側のエピタキシャル層と炭素イオン注入層の抵抗率の遷移領域の厚さが２μｍ以下のエピタキシャルウェーハとすることができる。
そして、注入するのは炭素イオンのみであって、従来用いられてきた拡散や安全性に問題のあるＡｓ等の元素は注入する必要は無く、シャープな抵抗率分布を有するエピタキシャルウェーハとすることができる。

また、前記エピタキシャル層の厚さが４〜１０μｍであることが好ましい（請求項６）。
このように、エピタキシャル層を上記範囲の厚さとすることで、例えば、エピタキシャル層にＣＣＤを形成した場合に、シャッタ電圧を低減させることができる。つまり、電気特性が良好な半導体装置を形成することができるエピタキシャルウェーハとすることができる。

また、前記シリコン単結晶基板は、前記注入された炭素イオンのドーズ量が１×１０^１４ｉｏｎｓ／ｃｍ^２以上であることが好ましい（請求項７）。
このように、ドーズされた炭素イオン量が上記範囲であることで、炭素イオン注入層に形成される炭素複合体の総数を増加させることができ、これによって炭素イオン注入層の抵抗率をさらに低下させることができるため、表面側のエピタキシャル層と炭素イオン注入層の抵抗率の差をさらに大きくすることができる。

また、前記エピタキシャル層の抵抗率が、前記炭素イオン注入層の抵抗率に比べ１０倍以上であることが好ましい（請求項８）。
このように、エピタキシャル層と炭素イオン注入層の抵抗率が１０倍以上の差があることで、基板とエピタキシャル層の抵抗率が大幅にかつシャープに異なるエピタキシャルウェーハとすることができ、基板の特性による制約が原理的にないエピタキシャルウェーハとすることができる。

以上説明したように、本発明では、Ｎ型シリコン単結晶ウェーハに炭素イオンを注入して、その後、炭素イオン注入面にエピタキシャル層を形成する。このことによって炭素イオン注入層にマイナスの電荷を帯びた炭素複合体が形成され、この炭素複合体がキャリアとして作用して、炭素イオン注入層の抵抗率を低下させることができる。また、エピ成長工程やデバイス工程において炭素イオンは注入深さ付近を中心として凝集して高濃度となり、炭素イオン注入層の抵抗率はさらに低下することとなり、表面側のエピタキシャル層と炭素イオン注入層の抵抗率の遷移領域を２μｍ以下のシャープなものとすることができる。これによって、低抵抗率の層と高抵抗率のエピタキシャル層との二つの層を有するエピタキシャルウェーハを得ることができる。よって良好な特性を有した半導体装置をエピタキシャル層の表面に作製することができるようになる。
そして、炭素イオンのみを注入することで本発明の効果を得ることができるので、従来に比べ、安全であり、かつ簡易な製造方法とすることができ、さらに電気特性が良好なエピタキシャルウェーハを得ることができる。

以下、本発明についてより具体的に説明する。
前述のように、低抵抗のイオン注入層と高抵抗のエピタキシャル層とを有し、これらの間で抵抗率が変化して遷移する領域がシャープであるようにするとともに、重金属不純物による汚染の問題が発生しないエピタキシャルウェーハを製造する方法の開発が待たれていた。

そこで、本発明者らは、拡散係数が小さく、かつ重金属汚染の発生しない非金属元素を注入して課題を解決できないか鋭意検討を重ねた。

その結果、本発明者らは、Ｎ型シリコン単結晶基板において炭素をイオン注入すると、炭素イオン注入層にマイナスの電荷を帯びた炭素複合体が形成され、その炭素複合体がキャリアとして作用して炭素イオン注入層の抵抗率を変化させることができ、さらに、炭素複合体が凝集するため、炭素イオンの拡散が抑制されるため、炭素イオン注入層を安定させることができる。これによって、拡散や安全性に問題のあるＡｓを用いることなく、低抵抗率層と高抵抗率層の二層を有したエピタキシャルウェーハを作製できることを見出し、本発明を完成させた。

以下、本発明について図１を用いてさらに詳細に説明するが、本発明はこれらに限定されるものではない。図１は本発明のエピタキシャルウェーハを説明する断面説明図である。
シリコン単結晶基板１１に、炭素イオンが注入されることによって形成された炭素イオン注入層１２に、格子間炭素（Ｃ_ｉ）、格子間酸素（Ｏ_ｉ）、格子間シリコン（Ｓｉ_Ｉ）等からなる複合体が形成されたものであって、炭素イオン注入層１２が形成されたシリコン単結晶基板１１の表面上にエピタキシャル層１３が形成されたものである。
ここで、炭素イオン注入によって炭素イオン注入層１２に形成される炭素複合体として挙げられるのは、Ｃ_ｉ（Ｓｉ_Ｉ）_ｎ、Ｃ_ｉＯ_ｉ（Ｓｉ_Ｉ）_ｎ等である。

本発明のエピタキシャルウェーハは以下のような工程で作製することができ、以下にその一例を示すが、本発明のエピタキシャルウェーハの製造方法は以下に限定されるものではない。

まず、Ｎ型の単結晶シリコン基板を準備する。このシリコン基板は、通常ＣＺ法により作製され、ドーパントとしてはＰ、Ａｓ、Ｓｂが挙げられる。
このシリコン単結晶基板のいずれか一方の主表面に、高電流イオン注入機を用いて、Ａｓ等を注入することなく炭素イオンのみ注入を行って、このシリコン単結晶基板に炭素イオン注入層を形成する。
ここで、シリコン単結晶基板にイオン注入する元素は炭素イオンだけである。

ここで、炭素イオンのドーズ量としては１×１０^１４ｉｏｎｓ／ｃｍ^２以上とすることができる。
上記の範囲のドーズ量とすることで、炭素イオン注入層に形成される炭素複合体の総数を増加させることができ、これによって炭素イオン注入層の抵抗率をさらに低下させることができ、表面側のエピタキシャル層と炭素イオン注入層の抵抗率の差を大きくすることができる。
また、炭素イオンドーズ量と相関して抵抗率を変化させることができるため、所望の抵抗率を得られるように炭素イオンのドーズ量を選択することもできる。このように炭素イオン注入量によってイオン注入層の抵抗率を制御することができる。

この炭素イオンの注入後に、ＲＴＡ装置によって結晶性の回復熱処理を行うことが好ましい。
このように結晶性の回復熱処理を行うことで、炭素イオン注入によって乱れた基板の結晶性を回復することが可能であり、これによってエピタキシャル層をそのウェーハ表面に形成する際にエピ欠陥が発生することを抑制できる。また、炭素複合体をこの段階で形成して炭素濃度分布（抵抗率分布）をシャープなものにすることも可能となる。

その後、炭素イオンを注入した面に、エピタキシャル層を形成する。エピタキシャル層の形成には一般的な条件を用いることができる。
たとえば、Ｈ_２をキャリアガスとしてＳｉＨＣｌ_３等のソースガスをチャンバー内に導入し、サセプタ上に配置した炭素イオン注入層を有したウェーハ上に、１０５０〜１２５０℃程度でＣＶＤ法により、エピタキシャル成長することができる。

ここで、形成するエピタキシャル層の厚さを４〜１０μｍとすることができる。
エピタキシャル層を上記範囲の厚さにすることで、例えば、デバイス工程において、エピタキシャル層にＣＣＤを形成した場合に、シャッタ電圧を低減させることができる。つまり、良好な電気特性を有した半導体装置を形成することができるエピタキシャルウェーハを製造することができる。

また、本発明では、エピタキシャル層から炭素イオン注入層へかけて抵抗率が遷移する領域の厚さを２μｍ以下となるようにエピタキシャルウェーハを作製する。
抵抗率が深さ方向に変化して遷移する領域の厚さを２μｍ以下にすることで、抵抗率の遷移領域を従来に比べシャープなものにすることができ、これによって良好な電気特性のエピタキシャルウェーハを作製することができる。

また、形成されたエピタキシャル層の抵抗率が、炭素イオン注入層の抵抗率に比べて１０倍以上になるようにすることができる。
これによって、抵抗率の異なる二層を有するエピタキシャルウェーハを作製することが可能となり、基板の特性による制約が原理的にないエピタキシャルウェーハを得ることができる。

このように、本発明によれば、炭素イオン注入層に、マイナスの電荷を帯びたＡ−Ｔｙｐｅの構造の炭素複合体が形成され、この炭素複合体により炭素イオン注入層がマイナスの電荷を帯びる。そしてこの炭素イオン注入層が形成されたシリコン単結晶基板に電圧を印加すると、この炭素複合体よりマイナスの電荷が放出される。つまり、炭素複合体がドナーとしての役割を果たすため、炭素イオン注入層の抵抗率が低下し、表面側のエピタキシャル層やシリコン単結晶基板バルク中の抵抗率に比べ低くすることができる。

また、本発明のエピタキシャルウェーハは、炭素イオン注入層からの炭素イオンの拡散はほとんど起こらず、逆に、回復熱処理やエピ工程中に炭素イオン注入層に炭素イオンが凝集し、炭素濃度が注入深さを中心として高濃度となり、表面側のエピタキシャル層と炭素イオン注入層の抵抗率の遷移領域を極めてシャープなものにすることが可能となる。また、炭素複合体が凝集することで、炭素イオン注入層から炭素が拡散することを抑制する効果が得られるため、炭素イオン注入層の抵抗率が変化することを防ぐこともできる。

上述したように、炭素イオン注入層の抵抗率をエピタキシャル層や基板バルク中に比べて変化させたうえ、抵抗率の遷移する領域の厚さが薄いものにすることができ、かつその抵抗率は安定なものにすることができるため、本発明によれば、抵抗率が異なる層を有するエピタキシャルウェーハを容易に得ることができる。そしてその電気特性は均一で、かつ安定したものであるので、このようなエピタキシャルウェーハの表面に半導体装置を作製すれば、性能が良好な装置を得ることができる。
そして、上述した効果によって、熱処理中の拡散や安全性に問題があり、重金属不純物となりえるＡｓ、Ｓｂ等を使用することなく、低抵抗率の層と高抵抗率のエピタキシャル層の二層を有したエピタキシャルウェーハを作製することができる。

さらに、エピタキシャル層の直下に炭素イオン注入層が形成されているため、ゲッタリング効果も高い。特に、本発明では、エピタキシャル層から炭素イオン注入層にかけて抵抗率が遷移する領域がシャープになっているので、ゲッタリング効果も集中しており、より効果大である。

以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
まず、直径２００ｍｍのＮ型シリコン単結晶基板を準備した。準備したＮ型シリコン単結晶基板の抵抗率は１０Ωｃｍであり、表面の自然酸化膜の厚さは２５ｎｍであり、ドーパントにはＰを用いた。
次に、その単結晶基板に、ドーズ量１×１０^１５ａｔｏｍｓ／ｃｍ^２、加速エネルギー８０ｋｅＶの条件で、高電流イオン注入機を用いて炭素をイオン注入して、炭素イオン注入層を形成した。
その後、アンモニア濃度が１．０％のアルゴン雰囲気下にて急速加熱・急速冷却（ＲＴＡ）装置を用いて、１１７５℃・３０秒の条件で結晶性の回復のための熱処理を行った。
その後、１１３０℃の処理条件で、炭素イオン注入層を形成した単結晶基板の表面にエピタキシャル層を形成し、エピタキシャルウェーハを作製した。形成したエピタキシャル層の厚さは約６μｍであった。

その後、作製したエピタキシャルウェーハの評価を以下の方法で行った。
作製したエピタキシャル層の表面から深さ方向の炭素濃度分布を評価するために、二次イオン質量分析法によって炭素濃度を評価した。ここで、デバイス熱処理後に本発明のエピタキシャルウェーハの様子も評価するために、デバイス熱処理に相当する２段階熱処理を行った。条件としては窒素（９７％）、酸素（３％）の混合ガス雰囲気下で８００℃４時間および１０００℃１６時間とした。測定するウェーハは、前述した熱処理を行う前後のウェーハとした。その結果を図３に示す。図３は本発明の実施例１のエピタキシャルウェーハのデバイス熱処理前後における表面から深さ方向の炭素濃度分布の一例を示す図である。
また、作製したエピタキシャルウェーハの深さ方向の抵抗率分布及びキャリア濃度分布を評価するために、ＳＲ法及びＳＣＭ（Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｅ）法によって、エピタキシャルウェーハの深さ方向の抵抗率が変化する遷移領域を評価した。その結果を図５に示す。図５は、本発明の実施例と後述する比較例のエピタキシャルウェーハの表面からの深さ方向の抵抗率の遷移を示した図である。

図３に示すように、実施例１のエピタキシャルウェーハは、エピタキシャル層形成後は、炭素は注入深さ付近に集中して存在しており、濃度分布の変化は滑らかなものであることが評価結果より分かる。そして、熱処理後のエピタキシャルウェーハでは、炭素は注入深さ付近に集中して分布しており、注入深さ付近に鋭いピークが観察された。

図４は、図３の評価結果を基にした、本発明と従来技術のエピタキシャルウェーハ中に注入した注入元素の深さ方向の濃度分布が、後の処理工程においてどの様に変遷するかを調査した図である。図４（ａ）は、本発明のエピタキシャルウェーハにおける注入元素の深さ方向の濃度分布が工程によってどの様に変化するかを示した図である。図４（ｂ）は後に示す比較例の濃度分布の変化を示した図である。

図４（ａ）に示したように、本発明のエピタキシャルウェーハにおいては、注入された炭素元素は、基板にイオン注入した直後では注入深さを中心としてマクスウェル分布をしている。その後、エピタキシャル層を形成する際に基板が高温になるために、注入された炭素は一部少量がエピタキシャル層方向や単結晶基板に拡散するが、本発明では前述したように炭素複合体の凝集効果によって注入深さを中心として炭素濃度が上昇する。さらに、デバイス熱処理によって、一部が注入層の外部にさらに拡散するが、凝集効果によって濃度分布は注入深さを中心としてさらにシャープな分布となる。

これに対し図４（ｂ）に示すように、ＰやＡｓをイオン注入する従来技術の場合、イオン注入直後は、本発明と同様に注入深さを中心としてマクスウェル分布をしているが、エピタキシャル層の形成や、デバイス熱処理を行うなど、基板に熱を加える毎に、注入元素がエピタキシャル層や単結晶基板の方など外部へ拡散するために、濃度分布はより緩やかなものへと推移していく。濃度分布が緩やかに推移して変化することは、言い換えると、イオン注入層が変化することを意味しており、この結果、注入層の抵抗率やウェーハ自体の抵抗率が変化することを意味する。このような変化が起こることは、ウェーハ上に半導体装置を製造する際に非常に都合が悪いものである。

（比較例１、２）
実施例１において、炭素イオンの注入を行う前に、単結晶基板にＡｓをドーズ量１×１０^１３ａｔｏｍｓ／ｃｍ^２、加速エネルギー１８０ｋｅＶの条件で、高電流イオン注入機を用いてＡｓのイオン注入を行った以外は実施例１と同様の条件でエピタキシャルウェーハの作製を行った（比較例１）。そして、実施例１と同様の評価方法でエピタキシャルウェーハの深さ方向の抵抗率の変化を評価した。
また、実施例１において炭素イオンの注入を行う換わりに、単結晶基板にＡｓのみをドーズ量１×１０^１３ａｔｏｍｓ／ｃｍ^２、加速エネルギー１８０ｋｅＶの条件で、高電流イオン注入機を用いてＡｓのイオン注入を行った以外は実施例１と同様の条件でエピタキシャルウェーハの作製を行った（比較例２）。そして、実施例１と同様の評価方法でエピタキシャルウェーハの深さ方向の抵抗率の変化を評価した。

その結果、実施例１のエピタキシャルウェーハは、エピタキシャル層から炭素イオン注入層に掛けて抵抗率が遷移する領域の厚さ（エピタキシャル層の抵抗率から、イオン注入層の最低の抵抗率まで変化する領域の厚さ）は１．４μｍであり、比較例１のエピタキシャルウェーハの遷移領域の厚さは３．２μｍであった。比較例２のエピタキシャルウェーハの遷移領域の厚さは３．２μｍであった。
このように、本発明では、エピタキシャル層から炭素イオン注入層にかけて抵抗率が遷移する領域を２μｍ以下とすることができ、このように遷移領域を２μｍ以下とすることができれば、エピタキシャル層の膜厚を１０μｍ以下としても、デバイス形成領域における抵抗率を均一にすることができ、従来に比べ十分にエピタキシャル層から前記炭素イオン注入層にかけて抵抗率が遷移する領域がシャープであり、十分なＩＧ効果や、デバイス設計上の利点を得ることができる。
この結果より、実施例のエピタキシャルウェーハは、比較例のエピタキシャルウェーハと比較して、抵抗率が遷移する領域を極めてシャープにすることができる。

（実施例２）
実施例１において、炭素イオンのドーズ量を５×１０^１３、１×１０^１４、５×１０^１４ｉｏｎｓ／ｃｍ^２とした以外は、実施例１と同様の条件でエピタキシャルウェーハの作製を行った。そして実施例１と同様に、エピタキシャルウェーハの抵抗率の測定を行った。

実施例１、２のエピタキシャルウェーハの炭素イオン注入層の抵抗率を図６に示す。図６は、炭素イオンドーズ量に対する炭素イオン注入層の抵抗率の関係の一例を示す図である。
実施例１のエピタキシャルウェーハの炭素イオン注入層の抵抗率は０．０４Ωｃｍであり、実施例２のエピタキシャルウェーハにおいてドーズ量が１×１０^１４ｉｏｎｓ／ｃｍ^２の炭素イオン注入層の抵抗率は１５Ωｃｍであった。このように、炭素イオンのドーズ量を変化させることによって炭素イオン注入層の抵抗率を変化させることができる。

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

本発明のエピタキシャルウェーハを説明する断面説明図である。 本発明のエピタキシャルウェーハの炭素イオン注入層に形成される炭素複合体の一例を示す図である。 本発明のエピタキシャルウェーハのデバイス熱処理前後における表面から深さ方向の炭素濃度分布の一例を示す図である。 本発明と従来技術のエピタキシャルウェーハの表面からの深さ方向の注入不純物元素の濃度分布の変遷の図である。 実施例と比較例のエピタキシャルウェーハの表面からの深さ方向の抵抗率の遷移を示した図である。 実施例における炭素イオンドーズ量に対する炭素イオン注入層の抵抗率の関係の一例を示す図である。

符号の説明

１１…シリコン単結晶基板、 １２…炭素イオン注入層、 １３…エピタキシャル層。

Claims (8)

1. シリコン単結晶基板にエピタキシャル層を形成するエピタキシャルウェーハの製造方法であって、Ｎ型シリコン単結晶基板に炭素イオンのみを注入して炭素イオン注入層を形成し、その後、該炭素イオン注入層を形成した前記Ｎ型シリコン単結晶基板の表面に前記エピタキシャル層を形成し、前記エピタキシャル層から前記炭素イオン注入層にかけて抵抗率が遷移する領域の厚さが、２μｍ以下となるようにすることを特徴とするエピタキシャルウェーハの製造方法。
2. 前記エピタキシャル層の厚さが４〜１０μｍになるように前記エピタキシャル層を形成することを特徴とする請求項１に記載のエピタキシャルウェーハの製造方法。
3. 前記炭素イオンを注入するドーズ量は、１×１０^１４ｉｏｎｓ／ｃｍ^２以上とすることを特徴とする請求項１または請求項２に記載のエピタキシャルウェーハの製造方法。
4. 前記エピタキシャル層の抵抗率が、前記炭素イオン注入層の抵抗率に比べ１０倍以上になるようにすることを特徴とする請求項１ないし請求項３のいずれか１項に記載のエピタキシャルウェーハの製造方法。
5. シリコン単結晶基板にエピタキシャル層が形成されたエピタキシャルウェーハであって、前記シリコン単結晶基板はＮ型であり、かつその表面から炭素イオンのみが注入され炭素イオン注入層が形成されたものであり、該炭素イオン注入層が形成された前記シリコン単結晶基板の表面に前記エピタキシャル層が形成されたものであり、前記エピタキシャル層から前記炭素イオン注入層へかけて抵抗率が遷移する領域の厚さが、２μｍ以下であることを特徴とするエピタキシャルウェーハ。
6. 前記エピタキシャル層の厚さが４〜１０μｍであることを特徴とする請求項５に記載のエピタキシャルウェーハ。
7. 前記シリコン単結晶基板は、前記注入された炭素イオンのドーズ量が１×１０^１４ｉｏｎｓ／ｃｍ^２以上であることを特徴とする請求項５または請求項６に記載のエピタキシャルウェーハ。
8. 前記エピタキシャル層の抵抗率が、前記炭素イオン注入層の抵抗率に比べ１０倍以上であることを特徴とする請求項５ないし請求項７のいずれか１項に記載のエピタキシャルウェーハ。

Images