[go: up one dir, main page]

JP2009037703A - 抵抗変化メモリ - Google Patents

抵抗変化メモリ Download PDF

Info

Publication number
JP2009037703A
JP2009037703A JP2007202320A JP2007202320A JP2009037703A JP 2009037703 A JP2009037703 A JP 2009037703A JP 2007202320 A JP2007202320 A JP 2007202320A JP 2007202320 A JP2007202320 A JP 2007202320A JP 2009037703 A JP2009037703 A JP 2009037703A
Authority
JP
Japan
Prior art keywords
resistance
resistance change
write
resistance state
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007202320A
Other languages
English (en)
Inventor
Yoshihiro Ueda
善寛 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007202320A priority Critical patent/JP2009037703A/ja
Priority to US12/183,537 priority patent/US8223565B2/en
Publication of JP2009037703A publication Critical patent/JP2009037703A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】抵抗変化素子の発熱による誤書き込みを抑制する。
【解決手段】抵抗変化メモリは、書き込み情報に応じて高抵抗状態と低抵抗状態とを有する抵抗変化素子１００と、抵抗変化素子を高抵抗状態から低抵抗状態に変化させる前後で抵抗変化素子に流れる書き込み電流が一定に保たれるように書き込み電流を供給し、抵抗変化素子を低抵抗状態から高抵抗状態に変化させる前後で抵抗変化素子に印加される書き込み電圧が一定に保たれるように書き込み電圧を供給する書き込み回路２００とを具備する。
【選択図】 図１

Description

本発明は、抵抗変化素子を有する抵抗変化メモリに関する。
抵抗変化素子を使用した抵抗変化メモリとして、磁気抵抗素子を使用したＭＲＡＭ（Magnetoresistive Random Access Memory）、カルコゲナイド素子を使用したＰＲＡＭ（Phase-change Random Access Memory）、遷移金属酸化物素子を使用したＲｅＲＡＭ（Resistance Random Access Memory）等が知られている。これらの抵抗変化メモリの特徴は、情報の記憶に抵抗値の変化を使用していることである。
スピン注入磁化反転型のＭＲＡＭは、磁気抵抗素子に印加する電流の向きによって、磁化自由層の磁化をスピン注入反転させて、素子の抵抗値を制御する（例えば、特許文献１参照）。ＰＲＡＭは、カルコゲナイド素子に印加する電流／電圧パルスの大きさ及び幅等の形状によって発熱から冷却の過程を制御し、結晶状態又は非結晶状態に相変化させて、素子の抵抗値を制御する（例えば、特許文献２及び非特許文献１参照）。ＲｅＲＡＭでは、バイポーラ型の場合は遷移金属酸化物素子に印加する電流／電圧パルスの方向によって、ユニポーラ型の場合は遷移金属酸化物素子に印加する電流／電圧パルスの大きさ及び幅等の形状によって、素子の抵抗値を制御する（例えば、非特許文献２参照）。このようにして、これらの抵抗変化メモリは抵抗変化素子に情報を書込む。
上記の抵抗変化メモリの抵抗変化素子が記憶する情報を読み出すには、抵抗変化素子に読み出し電流を流し、抵抗値を電流値又は電圧値に変換する。そして、この電流値又は電圧値と参照値とを比較することによって、抵抗状態を判断する。
以上のような抵抗変化メモリにおいて、書き込み時、抵抗変化後の書き込み電流又は電圧が抵抗変化素子の状態に誤書き込み等の影響を与えないように注意する必要がある。
米国特許第5,695,864号明細書 特開2006-324501号公報 Woo Yeong Cho et al. "A 0.18-μm 3.0-V 64-Mb Nonvolatile Phase-Transition Random Access Memory (PRAM)", IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL.40, NO.1, JANUARY 2005 November 2007 NIKKEI MICRODEVICES P97-99
本発明は、抵抗変化素子の発熱による誤書き込みを抑制することが可能な抵抗変化メモリを提供する。
本発明の第１の視点による抵抗変化メモリは、書き込み情報に応じて高抵抗状態と低抵抗状態とを有する抵抗変化素子と、前記抵抗変化素子を前記高抵抗状態から前記低抵抗状態に変化させる前後で前記抵抗変化素子に流れる書き込み電流が一定に保たれるように前記書き込み電流を供給し、前記抵抗変化素子を前記低抵抗状態から前記高抵抗状態に変化させる前後で前記抵抗変化素子に印加される書き込み電圧が一定に保たれるように前記書き込み電圧を供給する書き込み回路とを具備する。
本発明の第２の視点による抵抗変化メモリは、書き込み情報に応じて高抵抗状態と低抵抗状態とを有する抵抗変化素子とセルトランジスタとが直列接続されたメモリセルを具備し、前記抵抗変化素子を前記高抵抗状態から前記低抵抗状態に変化させるときは、前記抵抗変化素子から前記セルトランジスタに向かう方向に書き込み電流を流し、前記抵抗変化素子を前記低抵抗状態から前記高抵抗状態に変化させるときは、前記セルトランジスタから前記抵抗変化素子に向かう方向に前記書き込み電流を流す。
本発明によれば、抵抗変化素子の発熱による誤書き込みを抑制することが可能な抵抗変化メモリを提供できる。
本発明の実施の形態を以下に図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
［１］概要
図１は、本発明の一実施形態に係る抵抗変化メモリの概要を説明するための図を示す。図２（ａ）及び（ｂ）は、本発明の一実施形態に係る抵抗変化素子において、低抵抗化は電流一定にし、高抵抗化は電圧一定にすることを説明するための図を示す。以下に、本実施形態に係る抵抗変化メモリの概要について説明する。
図１に示すように、抵抗変化メモリ１０は、メモリセルアレイＭＣＡと書き込み回路２００とを含んで構成されている。メモリセルアレイＭＣＡは、アレイ状に配置された複数のメモリセルＭＣを備えている。メモリセルＭＣは、書き込み情報に応じて高抵抗状態と低抵抗状態とを有する抵抗変化素子１００を備えている。
このような抵抗変化メモリ１０では、抵抗変化素子１００へ書き込むときに書き込み回路２００を次のように制御する。
まず、抵抗変化素子１００を高抵抗状態から低抵抗状態に変化させるとき（例えば０書き込み）、この変化の前後で抵抗変化素子１００に流れる書き込み電流が一定に保たれるように書き込み電流を供給する（図２（ａ）参照）。一方、抵抗変化素子１００を低抵抗状態から高抵抗状態に変化させるとき（例えば１書き込み）、この変化の前後で抵抗変化素子１００に印加される書き込み電圧が一定に保たれるように書き込み電圧を供給する（図２（ｂ）参照）。
すなわち、本実施形態では、「０」、「１」の書き込み情報に応じて電流制御か電圧制御かを選択し、低抵抗化（０書き込み）のときは、電流制御により抵抗変化素子１００に書き込みを行い、高抵抗化（１書き込み）のときは、電圧制御により抵抗変化素子１００に書き込みを行う。
［２］電流制御と電圧制御
図３は、本発明の一実施形態に係る抵抗変化素子の低抵抗化及び高抵抗化の場合において、電流制御及び電圧制御による発熱量の関係図を示す。以下に、電流制御及び電圧制御による単位時間あたりの発熱量をもとに、上述した書き込み方法を採用する理由について説明する。
［２−１］低抵抗化（０書き込み）
まず、高抵抗状態の抵抗変化素子１００を、低抵抗状態に書き換えることを考える。これは、例えば０書き込みに相当する。
抵抗変化素子１００に一定の書き込み電圧を供給するために、例えば定電圧回路をメモリセルＭＣに接続するとする。このとき、抵抗変化素子１００の単位時間当たりの発熱量Ｐは、抵抗変化素子１００の抵抗をＲとし、書き込み電圧をＶとすると、以下の式（１）で表される。
Ｐ＝Ｖ２／Ｒ…（１）
上記式（１）において、定電圧が印加されたまま抵抗変化素子１００が高抵抗状態から低抵抗状態に変化したとすると、抵抗変化素子１００の抵抗Ｒが小さくなるため、変化後に発熱量Ｐが増加してしまう。この抵抗変化に伴う発熱量Ｐの増加は、抵抗変化素子１００の記憶状態に、誤書き込みや抵抗バラツキの増加等の悪影響を与えてしまう。
一方、抵抗変化素子１００に一定の書き込み電流を供給するために、例えば定電流回路をメモリセルＭＣに接続するとする。このとき、抵抗変化素子１００の単位時間当たりの発熱量Ｐは、抵抗変化素子１００の抵抗をＲとし、書き込み電流をＩとすると、以下の式（２）で表される。
Ｐ＝ＲＩ２…（２）
上記式（２）において、定電流が印加されたまま抵抗変化素子１００が高抵抗状態から低抵抗状態に変化したとすると、抵抗変化素子１００の抵抗Ｒが小さくなるため、変化後に発熱量Ｐは減少する。従って、抵抗変化素子１００の記憶状態への悪影響がないといえる。
以上により、高抵抗状態の抵抗変化素子１００を低抵抗状態に書き換えるときは、定電圧を印加するよりも定電流を印加するのがよいと考えられる。
［２−２］高抵抗化（１書き込み）
次に、低抵抗状態の抵抗変化素子１００を、高抵抗状態に書き換えることを考える。これは、例えば１書き込みに相当する。
抵抗変化素子１００に一定の書き込み電流を供給するために、例えば定電流回路をメモリセルＭＣに接続するとする。このとき、抵抗変化素子１００の単位時間当たりの発熱量Ｐは、上記の式（２）で表される。
上記式（２）において、定電流が印加されたまま抵抗変化素子１００が低抵抗状態から高抵抗状態に変化したとすると、抵抗変化素子１００の抵抗Ｒが大きくなるため、変化後に発熱量Ｐが増加してしまう。この抵抗変化に伴う発熱量Ｐの増加は、抵抗変化素子１００の記憶状態に、誤書き込みや抵抗バラツキ増加等の悪影響を与えてしまう。
一方、抵抗変化素子１００に一定の書き込み電圧を供給するために、例えば定電圧回路をメモリセルＭＣに接続するとする。このとき、抵抗変化素子１００の単位時間当たりの発熱量Ｐは、上記の式（１）で表される。
上記式（１）において、定電圧が印加されたまま抵抗変化素子１００が低抵抗状態から高抵抗状態に変化したとすると、抵抗変化素子１００の抵抗Ｒが大きくなるため、変化後に発熱量Ｐは減少する。従って、抵抗変化素子１００の記憶状態への悪影響がないといえる。
以上により、低抵抗状態の抵抗変化素子１００を高抵抗状態に書き換えるときは、定電流を印加するよりも定電圧を印加するのがよいと考えられる。
［３］抵抗変化メモリ
本実施形態の抵抗変化メモリとしては、例えば、ＭＲＡＭ、ＰＲＡＭ、ＲｅＲＡＭが挙げられる。以下に、これらの抵抗変化メモリについて説明する。
［３−１］ＭＲＡＭ
図４は、本発明の一実施形態に係るＭＲＡＭの磁気抵抗効果素子の断面図を示す。以下に、ＭＲＡＭの磁気抵抗効果素子について説明する。
図４に示すように、ＭＲＡＭはメモリセルに磁気抵抗効果素子１１０を有する。この磁気抵抗効果素子１１０は、抵抗変化素子１００であり、例えばＭＴＪ（Magnetic Tunnel Junction）素子である。磁気抵抗効果素子１１０は、スピン注入磁化反転方式によって、２つの定常状態を取り得る構成を有している。具体的には、磁気抵抗効果素子１１０は、少なくとも、固定層１１１、自由層（記録層）１１３、固定層１１１及び自由層１１３間に設けられた中間層１１２を有している。さらに、固定層１１１の中間層１１２と反対の面上に下部電極１１４を設け、自由層１１３の中間層１１２と反対の面上に上部電極１１５を設けてもよい。
固定層１１１は、強磁性材料からなり、磁化方向は固定されている。例えば、固定層１１１の中間層１１２と反対の面上に反強磁性層（図示せず）を設けることにより、固定層１１１の磁化を固定することができる。
自由層１１３は、強磁性材料からなる。自由層１１３の磁化方向に関しては、固定層１１１のような固着化機構を設けない。よって、自由層１１３の磁化方向は可変である。
中間層１１２は、非磁性材料からなる。中間層１１２は、固定層１１１と自由層１１３との間に働く直接的な相互作用が無視できる程度に、固定層１１１と自由層１１３とを隔離するだけの膜厚が望ましい。同時に、磁気抵抗効果素子１１０に書き込み電流を流した場合に、固定層１１１を透過した伝導電子が自由層１１３に至るまでに電子のスピンの方向が反転しないことが要求されるため、中間層１１２の膜厚はスピン拡散長よりも薄いことが望ましい。中間層１１２としては、非磁性金属、非磁性半導体、絶縁膜等を用いることができる。
尚、固定層１１１及び自由層１１３の各層は、図示するような単層に限定されない。例えば、固定層１１１及び自由層１１３の少なくとも一方は、複数の強磁性層からなる積層構造でもよい。
また、固定層１１１及び自由層１１３の少なくとも一方は、第１の強磁性層／非磁性層／第２の強磁性層の３層からなり、第１及び第２の強磁性層の磁化方向が反平行状態となるように磁気結合（層間交換結合）した反強磁性結合構造であってもよいし、第１及び第２の強磁性層の磁化方向が平行状態となるように磁気結合（層間交換結合）した強磁性結合構造であってもよい。
また、ダブルジャンクション構造でもよい。ダブルジャンクション構造の磁気抵抗効果素子は、第１の固定層、第２の固定層、自由層、第１の固定層及び自由層間に設けられた第１の中間層、第２の固定層及び自由層間に設けられた第２の中間層を有する。このようなダブルジャンクション構造は、シングルジャンクション構造と比較して、低抵抗時における抵抗値と高抵抗時における抵抗値との比、いわゆるＭＲ比（magneto-resistance ratio）をさらに大きくできるという利点がある。
固定層１１１、自由層１１３の強磁性材料としては、例えば、Ｃｏ、Ｆｅ、Ｎｉ、又はこれらを含む合金を用いることができる。
中間層１１２として非磁性金属を用いる場合には、Ａｕ、Ｃｕ、Ｃｒ、Ｚｎ、Ｇａ、Ｎｂ、Ｍｏ、Ｒｕ、Ｐｄ、Ａｇ、Ｈｆ、Ｔａ、Ｗ、Ｐｔ、Ｂｉのうちのいずれか、あるいは、これらのいずれか１種以上を含む合金を用いることができる。尚、中間層１１２をトンネルバリア層として機能させる場合には、Ａｌ２Ｏ３、ＳｉＯ２、ＭｇＯ、ＡｌＮ等の絶縁酸化物を用いることができる。
反強磁性層の材料としては、例えば、Ｆｅ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｔ−Ｃｒ−Ｍｎ、Ｎｉ−Ｍｎ、Ｐｄ−Ｍｎ、ＮｉＯ、Ｆｅ２Ｏ３、磁性半導体等を用いることができる。
磁気抵抗効果素子１１０の固定層１１１及び自由層１１３の磁化方向は、膜面に対して垂直方向を向いていてもよいし（垂直磁化型）、膜面に対して平行方向に向いていてもよい（面内磁化型、平行磁化型）。垂直磁化型の場合、面内磁化型のように磁化方向を決定するのに素子形状を制御する必要がなく、微細化に適しているという利点がある。
図５（ａ）及び（ｂ）は、図４の磁気抵抗効果素子の低抵抗状態及び高抵抗状態の図を示す。以下に、スピン注入書き込みによる磁気抵抗効果素子の低抵抗状態及び高抵抗状態について説明する。
まず、固定層１１１の磁化方向に対して反平行な方向を向いた自由層１１３の磁化を反転させて、固定層１１１の磁化方向に平行な方向に向ける場合（低抵抗化）について考える。
この場合、固定層１１１から自由層１１３に向けて電子流を流す。すなわち、図４に示すように、自由層１１３から固定層１１１に向けて書き込み電流を流す。一般に、ある磁性体を通過する電子流のうちの多くは、この磁性体の磁化方向と平行なスピンを有しているため、固定層１１１を通過した電子流のうちの多くは、固定層１１１の磁化方向と平行なスピンを有する。この電子流が、自由層１１３の磁化に対して働くトルクに対して主要な寄与となる。尚、残りの電子流は、固定層１１１の磁化方向と反平行なスピンを有する。
次に、固定層１１１の磁化方向に対して平行な方向を向いた自由層１１３の磁化を反転させて、固定層１１１の磁化方向に反平行な方向に向ける場合（高抵抗化）について考える。
この場合、自由層１１３から固定層１１１に向けて電子流を流す。この電子流は、自由層１１３を透過し、このうちの固定層１１１の磁化方向に反平行なスピンを有する電子の多くは、固定層１１１により反射されて自由層１１３に戻ってくる。そして、自由層１１３に再度流入し、固定層１１１の磁化方向に反平行なスピンを有する電子が、自由層１１３の磁化に対して働くトルクに対して主要な寄与となる。尚、自由層１１３を透過した、固定層１１１の磁化方向に反平行なスピンを有する電子の一部は、少数であるが、固定層１１１を透過する。
上記のスピン注入書き込みにおいて、磁気抵抗効果素子１１０の抵抗状態と記憶する論理とを対応させる。すなわち、図５（ａ）に示すように、固定層１１１及び自由層１１３の磁化が平行状態（低抵抗状態）である場合を「０」とし、図５（ｂ）に示すように、固定層１１１及び自由層１１３の磁化が反平行状態（高抵抗状態）である場合を「１」とする。
尚、書き込み動作時、固定層１１１及び自由層１１３の磁化を平行状態（低抵抗状態）とする場合は電流制御を行い、固定層１１１及び自由層１１３の磁化を反平行状態（高抵抗状態）とする場合は電圧制御を行う。この詳細については、後述する。
［３−２］ＰＲＡＭ
図６は、本発明の一実施形態に係るＰＲＡＭのカルコゲナイド素子の断面図を示す。以下に、ＰＲＡＭのカルコゲナイド素子について説明する。
図６に示すように、ＰＲＡＭは、メモリセルにカルコゲナイド素子１２０を有する。このカルコゲナイド素子１２０は、抵抗変化素子１００である。カルコゲナイド素子１２０は、相変化材料層１２１、ヒーター層１２２、下部電極１２３、上部電極１２４を有している。
相変化材料層１２１は、書き込み時に発生する熱により結晶状態又は非結晶状態に変化し、記憶部として機能する。この相変化材料層１２１は、例えば、Ｇｅ−Ｓｂ−Ｔｅ（ＧＳＴ）、Ｉｎ−Ｓｂ−Ｔｅ、Ａｇ−Ｉｎ−Ｓｂ−Ｔｅ、Ｇｅ−Ｓｎ−Ｔｅ等のカルコゲン化合物で形成されている。
ヒーター層１２２は、相変化材料層１２１の第１の面１２１ａに直接接している。ヒーター層１２２の相変化材料層１２１に接触する面積は、相変化材料層１２１の第１の面１２１ａの面積より小さいことが望ましい。これは、相変化材料層１２１とヒーター層１２２との接触部分を小さくすることで加熱部分を小さくし、書き込み電流又は電圧を低減するためである。ヒーター層１２２は、導電性材料からなる。例えば、ＴｉＮ、ＴｉＡｌＮ、ＴｉＢＮ、ＴｉＳｉＮ、ＴａＮ、ＴａＡｌＮ、ＴａＢＮ、ＴａＳｉＮ、ＷＮ、ＷＡｌＮ、ＷＢＮ、ＷＳｉＮ、ＺｒＮ、ＺｒＡｌＮ、ＺｒＢＮ、ＺｒＳｉＮ、ＭｏＮ、Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｃｕ−Ｓｉ、ＷＳｉｘ、Ｔｉ、ＴｉＷ、及びＣｕから選択された少なくとも１つからなることが好ましい。また、ヒーター層１２２は、後述する下部電極１２３又は上部電極１２４と同じ材料でもよい。
下部電極１２３は、ヒーター層１２２の相変化材料層１２１と反対側の面上に配置されている。この下部電極１２３の平面形状は、例えば、ヒーター層１２２の平面形状よりも大きい。下部電極１２３の材料としては、例えば、Ｔａ、Ｍｏ、Ｗ等の高融点金属等が挙げられる。
上部電極１２４は、相変化材料層１２１のヒーター層１２２と反対側の面上に配置されている。上部電極１２４は、例えば、相変化材料層１２１と同一の平面形状を有している。上部電極１２４の材料としては、例えば、Ｔａ、Ｍｏ、Ｗ等の高融点金属等が挙げられる。
図７は、図６のカルコゲナイド素子の低抵抗状態及び高抵抗状態を示す。以下に、カルコゲナイド素子の低抵抗状態及び高抵抗状態について説明する。
図７に示すように、カルコゲナイド素子１２０に印加する電流パルスの大きさ及び電流パルスの幅（印加時間）を制御することで、カルコゲナイド素子１２０の加熱温度が変化して結晶状態又は非結晶状態に変化する。
具体的には、書き込み動作時、下部電極１２３と上部電極１２４との間に電圧又は電流を印加し、上部電極１２４から相変化材料層１２１及びヒーター層１２２を介して下部電極１２３に電流を流す。これにより、相変化材料層１２１の材料の融点付近まで加熱すると、相変化材料層１２１は非結晶相（高抵抗相）に変化し、電圧又は電流の印加を止めてもこの状態が維持される。
一方、書き込み動作時、下部電極１２３と上部電極１２４との間に電圧又は電流を印加して、相変化材料層１２１の材料の結晶化に適した温度付近まで加熱すると、相変化材料層１２１の材料は結晶相（低抵抗相）に変化し、加熱を止めてもこの状態が維持される。
ここで、カルコゲナイド素子１２０を結晶状態に変化させる場合は、非結晶状態に変化させる場合と比べて、カルコゲナイド素子１２０に印加するパルスの大きさは小さく、かつ、パルスの幅（印加時間）は大きくするとよい。
このように、下部電極１２３と上部電極１２４との間に電圧又は電流を印加して、相変化材料層１２１及びヒーター層１２２を加熱することにより、下部電極１２３と上部電極１２４との間の電気抵抗を変化させることができる。尚、本例では、書き込み電流を、上部電極１２４から下部電極１２３に向かって流しているが、下部電極１２３から上部電極１２４に向かって流してもよい。
カルコゲナイド素子１２０が結晶相であるか、非結晶相であるかは、下部電極１２３と上部電極１２４との間に相変化材料層１２１が結晶化も非結晶化も生じない程度の低電圧又は低電流を印加し、下部電極１２３と上部電極１２４間の電圧又は電流を読み取ることによって判別することができる。このため、結晶相の状態と非結晶相の状態を０と１又は１と０に対応させることにより、１つの記憶セルを用いて１ビットの情報を記録再生することが可能である。
尚、書き込み動作時、相変化材料層１２１を結晶状態（低抵抗状態）とする場合は電流制御を行い、相変化材料層１２１を非結晶状態（高抵抗状態）とする場合は電圧制御を行う。この詳細については、後述する。
［３−３］ＲｅＲＡＭ
図８は、本発明の一実施形態に係るバイポーラ型ＲｅＲＡＭの遷移金属酸化物素子の断面図を示す。図９は、本発明の一実施形態に係るユニポーラ型ＲｅＲＡＭの遷移金属酸化物素子の断面図を示す。図１０は、図９のユニポーラ型ＲｅＲＡＭの遷移金属酸化物素子の低抵抗状態及び高抵抗状態を示す。以下に、ＲｅＲＡＭの遷移金属酸化物素子について説明する。
図８及び図９に示すように、ＲｅＲＡＭは、メモリセルに遷移金属酸化物素子１３０を有する。遷移金属酸化物素子１３０は、抵抗変化素子１００である。遷移金属酸化物素子１３０は、遷移金属酸化物層１３１、下部電極１３２、上部電極１３３を有している。
遷移金属酸化物層１３１は、下部電極１３２と上部電極１３３との間に設けられ、記憶部として機能する。この遷移金属酸化物層１３１は、単層で形成されても複数の層で形成されてもよい。
ここで、上記非特許文献２に開示されているように、遷移金属酸化物層１３１は、金属酸化物の種類によって抵抗変化が起こる部位が異なる。つまり、（ａ）金属酸化物と電極の接合界面、（ｂ）金属酸化物中の細い電導路（フィラメント）の２種類に分類できる。遷移金属酸化物層１３１の抵抗変化は、このいずれかの部位で、酸素イオン（Ｏ２−）が拡散したり、電子がトラップ準位に捕らえられたりすることで生じる。この抵抗変化の機構の詳細については、上記非特許文献２を参照されたい。
（ａ）金属酸化物と電極の接合界面で抵抗変化が生じるのは、主に、Ｐｒ０．７Ｃａ０．３ＭｎＯ３（ＰＣＭＯ）やＮｂ添加ＳｒＴｉＯ３（Ｎｂ：ＳＴＯ）といったプロブスカイト型金属酸化物を使う素子である。この材料を使う素子は、印加電圧の極性を反転させると抵抗値が大きく変化する「バイポーラ型」になる。
このようなバイポーラ型の場合、例えば次のように書き込み動作を制御する。図８に示すように、遷移金属酸化物素子１３０を高抵抗状態から低抵抗状態に変化させる場合（例えば０書き込み）、印加電圧の極性は下部電極１３２側を負とし、上部電極１３３側を正とする。一方、遷移金属酸化物素子１３０を低抵抗状態から高抵抗状態に変化させる場合（例えば１書き込み）、印加電圧の極性は下部電極１３２側を正とし、上部電極１３３側を負とする。このように印加電圧の極性を反転させることで、遷移金属酸化物素子１３０の低抵抗状態と高抵抗状態を作り出すことができる。
（ｂ）フィラメントで抵抗変化が生じるのは、主に、ＮｉＯやＴｉＯ２といった二元系金属酸化物を使う素子である。二元系金属酸化物を使う記憶素子は、印加電圧の極性によらず、電圧の絶対値の違いで抵抗値が変化する「ユニポーラ型」になる。
このようなユニポーラ型の場合、例えば次のように書き込み動作を制御する。図９に示すように、遷移金属酸化物素子１３０を高抵抗状態から低抵抗状態に変化させる場合（例えば０書き込み）及び低抵抗状態から高抵抗状態に変化させる場合（例えば１書き込み）の両方において、下部電極１３２と上部電極１３３との間に電圧又は電流を印加し、上部電極１３３から遷移金属酸化物層１３１を介して下部電極１３２に電流を流す。ここで、図１０に示すように、高抵抗化の場合は、低抵抗化の場合と比べて、遷移金属酸化物素子１３０に印加するパルスの大きさは小さく、かつ、パルスの幅（印加時間）は大きくするとよい。尚、本例では、書き込み電流を、上部電極１３３から下部電極１３２に向かって流しているが、下部電極１３２から上部電極１３３に向かって流してもよい。
尚、書き込み動作時、遷移金属酸化物素子１３０を低抵抗状態とする場合は電流制御を行い、遷移金属酸化物素子１３０を高抵抗状態とする場合は電圧制御を行う。この詳細については、後述する。
［３−４］分類
図１１は、本発明の一実施形態に係る抵抗変化メモリの分類図を示す。以下に、抵抗変化メモリを２種類に分類することについて説明する。
図１１に示すように、抵抗変化メモリは、書き込み動作時、（ａ）双方向に書き込み電流を流すメモリと、（ｂ）一方向に書き込み電流を流すメモリとの２種類に分けられる。前者には、ＭＲＡＭとバイポーラ型ＲｅＲＡＭが該当する。後者には、ＰＲＡＭとユニポーラ型ＲｅＲＡＭが該当する。
［４］抵抗変化メモリの回路構成
ここでは、（ａ）双方向書き込みのＭＲＡＭ及びバイポーラ型ＲｅＲＡＭと、（ｂ）一方向書き込みのＰＲＡＭ及びユニポーラ型ＲｅＲＡＭとに分けて、それぞれの回路構成について説明する。
［４−１］構成例１
構成例１は、（ａ）書き込み電流が双方向である、ＭＲＡＭ、バイポーラ型のＲｅＲＡＭ等の抵抗変化メモリに適用される。
図１２は、本発明の一実施形態に係る抵抗変化メモリの構成例１の概略図を示す。以下に、抵抗変化メモリの構成例１について説明する。
図１２に示すように、抵抗変化素子１００とセルトランジスタＴｒとを直列接続したメモリセルＭＣを行列状に配置してメモリセルアレイＭＣＡを構成する。メモリセルアレイＭＣＡの周辺には、カラム・デコーダ／書き込み回路３０１、カラム・デコーダ／読み出し回路３０２、ロウ・デコーダ３０３が配置されている。
抵抗変化素子１００の一端はセルトランジスタＴｒの電流経路（ソース／ドレイン）の一端に接続され、抵抗変化素子１００の他端は第１のビット線ＢＬ１に接続されている。この第１のビット線ＢＬ１はカラム・デコーダ／書き込み回路３０１に接続されている。セルトランジスタＴｒの電流経路の他端は第２のビット線ＢＬ２に接続され、この第２のビット線ＢＬ２はカラム・デコーダ／読み出し回路３０２に接続されている。セルトランジスタＴｒのゲートはワード線ＷＬに接続され、このワード線ＷＬはロウ・デコーダ３０３に接続されている。
このような構成例１では、書き込み動作時、抵抗変化素子１００に対して双方向に書き込み電流が流れる。つまり、第１のビット線ＢＬ１から抵抗変化素子１００を介して第２のビット線ＢＬ２に向かう方向に書き込み電流が流れる場合と、第２のビット線ＢＬ２から抵抗変化素子１００を介して第１のビット線ＢＬ１に向かう方向に書き込み電流が流れる場合とがある。
［４−２］構成例２
構成例２は、（ｂ）書き込み電流が一方向である、ＰＲＡＭとユニポーラ型ＲｅＲＡＭ等の抵抗変化メモリに適用される。
図１３は、本発明の一実施形態に係る抵抗変化メモリの構成例２の概略図を示す。以下に、抵抗変化メモリの構成例２について説明する。
図１３に示すように、構成例２において、構成例１と異なる点は、第１のビット線ＢＬ１はカラム・デコーダ／書き込み回路／読み出し回路３０４に接続され、第２のビット線ＢＬ２は接地端子ＧＮＤに接続されている点である。
このような構成例２では、書き込み動作時、抵抗変化素子１００に対して一方向に書き込み電流が流れる。つまり、第１のビット線ＢＬ１から抵抗変化素子１００を介して第２のビット線ＢＬ２に向かう方向に書き込み電流が流れる。
尚、本例は、第２のビット線ＢＬ２から抵抗変化素子１００を介して第１のビット線ＢＬ１に向かう方向に書き込み電流が流れるように変更してもよい。
［４−３］構成例３
構成例３は、（ｂ）書き込み電流が一方向である、ＰＲＡＭとユニポーラ型ＲｅＲＡＭ等の抵抗変化メモリに適用される。
図１４は、本発明の一実施形態に係る抵抗変化メモリの構成例３の概略図を示す。以下に、抵抗変化メモリの構成例３について説明する。
図１４に示すように、構成例３において、構成例２と異なる点は、セルトランジスタＴｒの代わりにダイオードＤが設けられている点である。具体的には、ダイオードＤの一端は抵抗変化素子１００の一端に接続され、ダイオードＤの他端はワード線ＷＬに接続されている。
このような構成例３では、構成例２と同様、書き込み動作時、抵抗変化素子１００に対して一方向に書き込み電流が流れる。つまり、ビット線ＢＬから抵抗変化素子１００を介してワード線ＷＬに向かう方向に書き込み電流が流れる。
尚、本例は、ワード線ＷＬから抵抗変化素子１００を介してビット線ＢＬに向かう方向に書き込み電流が流れるように変更してもよい。
［５］書き込み回路
ここでは、（ａ）双方向書き込みのＭＲＡＭとバイポーラ型ＲｅＲＡＭと、（ｂ）一方向書き込みのＰＲＡＭとユニポーラ型ＲｅＲＡＭとに分けて、それぞれの書き込み回路について説明する。
［５−１］回路例１
回路例１は、（ａ）書き込み電流が双方向である、ＭＲＡＭとバイポーラ型ＲｅＲＡＭ等の抵抗変化メモリに適用される。
図１５は、本発明の一実施形態に係る書き込み回路の回路例１の概略図を示す。以下に、書き込み回路の回路例１について説明する。
図１５に示すように、回路例１の書き込み回路２００は、定電流回路２１０、定電圧回路２２０を有している。
定電流回路２１０は、一定の電流を発生させる回路である。定電流回路２１０は、電流源２１１を有している。
定電圧回路２２０は、一定の電圧を発生させる回路である。定電圧回路２２０は、トランジスタ２２１、オペアンプ２２２を有している。トランジスタ２２１の電流経路の一端はノードｎに接続され、トランジスタ２２１のゲートはオペアンプ２２２の出力端子に接続されている。オペアンプ２２２の正（＋）の入力端子はノードｎに接続され、オペアンプ２２２の負（−）の入力端子は書き込み信号Ｖｗｒｉｔｅが入力される。
このような書き込み回路２００は、スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷａ、ＳＷｂのオン又はオフにより、メモリセルアレイＭＣＡと電気的に導通又は非導通になる。
ここで、スイッチＳＷ１において、一端は電流源２１１に接続され、他端はノードｎ１に接続されている。スイッチＳＷ２において、一端は接地端子に接続され、他端はノードｎ１に接続されている。スイッチＳＷ３において、一端は定電圧回路２２０のノードｎに接続され、他端はノードｎ２に接続されている。スイッチＳＷ４において、一端は接地端子に接続され、他端はノードｎ２に接続されている。スイッチＳＷａにおいて、一端はノードｎ１に接続され、他端はメモリセルアレイＭＣＡの一端（抵抗変化素子１００の一端）に接続されている。スイッチＳＷｂにおいて、一端はノードｎ２に接続され、他端はメモリセルアレイＭＣＡの他端（抵抗変化素子１００の他端）に接続されている。
本例の書き込み回路２００では、高抵抗状態の抵抗変化素子１００を低抵抗状態にするときは、スイッチＳＷ１、ＳＷ４、ＳＷａ、ＳＷｂをオンにし、かつ、スイッチＳＷ２、ＳＷ３をオフにする。これにより、定電流回路２１０がメモリセルアレイＭＣＡの一端に電気的に接続され、スイッチＳＷ１から抵抗変化素子を介してスイッチＳＷ４に向かって書き込み電流が流れる。
一方、低抵抗状態の抵抗変化素子１００の高抵抗状態にするときは、スイッチＳＷ２、ＳＷ３、ＳＷａ、ＳＷｂをオンにし、かつ、スイッチＳＷ１、ＳＷ４をオフにする。これにより、定電圧回路２２０がメモリセルアレイＭＣＡの他端に電気的に接続され、スイッチＳＷ３から抵抗変化素子を介してスイッチＳＷ２に向かって書き込み電流が流れる。
以上のように、書き込み動作において、低抵抗化のときは定電流を印加し、高抵抗化のときは定電圧を印加する。
［５−２］回路例２
回路例２は、（ｂ）書き込み電流が一方向である、ＰＲＡＭとユニポーラ型ＲｅＲＡＭ等の抵抗変化メモリに適用される。
図１６は、本発明の一実施形態に係る書き込み回路の回路例２の概略図を示す。以下に、書き込み回路の回路例２について説明する。
図１６に示すように、回路例２において、回路例１と異なる点は、書き込み回路２００とメモリセルアレイＭＣＡとの接続構成である。具体的には、定電流回路２１０と定電圧回路２２０は、メモリセルアレイＭＣＡの同じ一端（抵抗変化素子１００の同じ一端）に接続されている。つまり、定電流回路２１０はスイッチＳＷ５を介してノードｎ３に接続され、定電圧回路２２０はスイッチＳＷ６を介してノードｎ３に接続されている。
本例の書き込み回路２００では、高抵抗状態の抵抗変化素子１００を低抵抗状態にするときは、スイッチＳＷ５、ＳＷａ、ＳＷｂをオンにし、かつ、スイッチＳＷ６をオフにする。これにより、定電流回路２１０がメモリセルアレイＭＣＡに電気的に接続され、スイッチＳＷ５から抵抗変化素子を介して接地端子に向かって書き込み電流が流れる。
一方、低抵抗状態の抵抗変化素子１００の高抵抗状態にするときは、スイッチＳＷ６、ＳＷａ、ＳＷｂをオンにし、かつ、スイッチＳＷ５をオフにする。これにより、定電圧回路２２０がメモリセルアレイＭＣＡに電気的に接続され、スイッチＳＷ５から抵抗変化素子を介して接地端子に向かって書き込み電流が流れる。
以上のように、書き込み動作において、低抵抗化のときは定電流を印加し、高抵抗化のときは定電圧を印加する。
［６］他の実施形態
［６−１］例１
図１７（ａ）及び（ｂ）は、本発明の一実施形態に係る抵抗変化素子を低抵抗状態にする場合の電流制御について説明するための図を示す。図１８（ａ）及び（ｂ）は、本発明の一実施形態に係る抵抗変化素子を高抵抗状態にする場合の電圧制御について説明するための図を示す。
図１７（ａ）に示すように、抵抗変化素子１００を低抵抗状態にする場合（０書き込み）、抵抗変化素子１００からセルトランジスタＴｒに向かって書き込み電流を流す。ここで、抵抗変化素子１００が高抵抗状態から低抵抗状態に変化する前後で、抵抗変化素子１００に流れる電流が一定に保たれるようにする。換言すると、低抵抗化のときは、セルトランジスタＴｒを飽和領域で動作させていると言える。つまり、図１７（ｂ）に示すように、セルトランジスタＴｒの飽和領域では、高抵抗状態の動作点における電流Ｉ１の値と低抵抗状態の動作点における電流Ｉ０の値とはほとんど変化がないため、電流変化を抑制できる。このような動作は、セルトランジスタＴｒのゲートの印加電圧ＶＷＬを下げることでより効果を高めることができる。
図１８（ａ）に示すように、抵抗変化素子１００を高抵抗状態にする場合（１書き込み）、セルトランジスタＴｒから抵抗変化素子１００に向かって書き込み電流を流す。ここで、抵抗変化素子１００が低抵抗状態から高抵抗状態に変化する前後で、抵抗変化素子１００に印加される電圧が一定に保たれるようにする。換言すると、低抵抗化のときは、セルトランジスタＴｒを飽和領域で動作させていると言える。つまり、図１８（ｂ）に示すように、セルトランジスタＴｒの飽和領域では、低抵抗状態の動作点における電圧Ｖ１の値と高抵抗状態の動作点における電圧Ｖ０の値とはほとんど変化がないため、電圧変化を抑制できる。このような動作は、セルトランジスタＴｒのゲートの印加電圧ＶＷＬを上げることでより効果を高めることができる。
［６−２］例２
図１９は、本発明の一実施形態に係る抵抗変化メモリの構成例の概略図を示す。
図１９に示すように、ワード線ＷＬに接続する駆動回路３０５を設けている。この駆動回路３０５は、選択ワード線ＷＬ（セルトランジスタＴｒのゲート）の電圧ＶＷＬを書き込みデータに応じて制御する。例えば、抵抗変化素子１００を高抵抗状態から低抵抗状態に変化させるときは、セルトランジスタＴｒのゲート電圧ＶＷＬを第１の電圧に設定し、抵抗変化素子１００を低抵抗状態から高抵抗状態に変化させるときは、セルトランジスタＴｒのゲート電圧ＶＷＬを前記第１の電圧より高い第２の電圧に設定する。
［７］効果
抵抗変化メモリでは、抵抗変化素子１００の抵抗変化前は、書き込み易くするために発熱させたいが、抵抗変化素子１００の抵抗変化後は、熱による誤書き込み、あるいは抵抗値の誤変化を防ぐために発熱量を減少させることが望まれる。
そこで、本発明の一実施形態によれば、抵抗変化素子１００を高抵抗状態から低抵抗状態に変化させるには、その前後でメモリセルの電流が一定に保たれるように書き込み電流を印加し、抵抗変化素子１００を低抵抗状態から高抵抗状態に変化させるには、その前後で前記メモリセルの電圧が一定に保たれるように書き込み電圧を印加する。これにより、抵抗変化後の電流又は電圧印加による発熱量の増加をなくし、抵抗変化素子１００への誤書き込みや、抵抗バラツキの増加を防ぐことが可能となる。
その他、本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
本発明の一実施形態に係る抵抗変化メモリの概要を説明するための図。 本発明の一実施形態に係る抵抗変化素子において、低抵抗化は電流一定にし、高抵抗化は電圧一定にすることを説明するための図。 本発明の一実施形態に係る抵抗変化素子の低抵抗化及び高抵抗化の場合において、電流制御及び電圧制御による発熱量の関係図。 本発明の一実施形態に係るＭＲＡＭの磁気抵抗効果素子の断面図。 図４の磁気抵抗効果素子の低抵抗状態及び高抵抗状態を示す断面図。 本発明の一実施形態に係るＰＲＡＭのカルコゲナイド素子の断面図。 図６のカルコゲナイド素子の低抵抗状態及び高抵抗状態を示す図。 本発明の一実施形態に係るバイポーラ型ＲｅＲＡＭの遷移金属酸化物素子の断面図。 本発明の一実施形態に係るバイポーラ型ＲｅＲＡＭの遷移金属酸化物素子の断面図。 図９のバイポーラ型ＲｅＲＡＭの遷移金属酸化物素子の低抵抗状態及び高抵抗状態を示す図。 本発明の一実施形態に係る抵抗変化メモリの分類図。 本発明の一実施形態に係る抵抗変化メモリの構成例１の概略図。 本発明の一実施形態に係る抵抗変化メモリの構成例２の概略図。 本発明の一実施形態に係る抵抗変化メモリの構成例３の概略図。 本発明の一実施形態に係る書き込み回路の回路例１の概略図。 本発明の一実施形態に係る書き込み回路の回路例２の概略図。 本発明の一実施形態に係る抵抗変化素子を低抵抗状態にする場合の電流制御について説明するための図。 本発明の一実施形態に係る抵抗変化素子を高抵抗状態にする場合の電圧制御について説明するための図。 本発明の一実施形態に係る抵抗変化メモリの構成例の概略図。
符号の説明
１０…抵抗変化メモリ、１００…抵抗変化素子、１１０…磁気抵抗効果素子、１１１…固定層、１１２…中間層、１１３…自由層（記録層）、１１４、１２３、１３２…下部電極、１１５、１２４、１３３…上部電極、１２０…カルコゲナイド素子、１２１…相変化材料層、１２２…ヒーター層、１３０…遷移金属酸化物素子、１３１…遷移金属酸化物層、２００…書き込み回路、２１０…定電流回路、２１１…電流源、２２０…定電圧回路、２２１…トランジスタ、２２２…オペアンプ、３０１…カラム・デコーダ／書き込み回路、３０２…カラム・デコーダ／読み出し回路、３０３…ロウ・デコーダ、３０４…カラム・デコーダ／書き込み回路／読み出し回路、３０５…駆動回路、ＭＣ…メモリセル、ＭＣＡ…メモリセルアレイ、Ｔｒ…セルトランジスタ、ＢＬ…ビット線、ＷＬ…ワード線、Ｄ…ダイオード、ＳＷ…スイッチ、ｎ…ノード。

Claims (5)

  1. 書き込み情報に応じて高抵抗状態と低抵抗状態とを有する抵抗変化素子と、
    前記抵抗変化素子を前記高抵抗状態から前記低抵抗状態に変化させる前後で前記抵抗変化素子に流れる書き込み電流が一定に保たれるように前記書き込み電流を供給し、前記抵抗変化素子を前記低抵抗状態から前記高抵抗状態に変化させる前後で前記抵抗変化素子に印加される書き込み電圧が一定に保たれるように前記書き込み電圧を供給する書き込み回路と
    を具備することを特徴とする抵抗変化メモリ。
  2. 前記書き込み回路は、前記書き込み電流を供給する定電流回路と前記書き込み電圧を供給する定電圧回路とを有することを特徴とする請求項１に記載の抵抗変化メモリ。
  3. 書き込み情報に応じて高抵抗状態と低抵抗状態とを有する抵抗変化素子とセルトランジスタとが直列接続されたメモリセルを具備し、
    前記抵抗変化素子を前記高抵抗状態から前記低抵抗状態に変化させるときは、前記抵抗変化素子から前記セルトランジスタに向かう方向に書き込み電流を流し、
    前記抵抗変化素子を前記低抵抗状態から前記高抵抗状態に変化させるときは、前記セルトランジスタから前記抵抗変化素子に向かう方向に前記書き込み電流を流す
    ことを特徴とする抵抗変化メモリ。
  4. 前記抵抗変化素子を前記高抵抗状態及び前記低抵抗状態に変化させるとき、前記セルトランジスタを飽和領域で動作させることを特徴とする請求項３に記載の抵抗変化メモリ。
  5. 前記抵抗変化素子を前記低抵抗状態に変化させるときは前記セルトランジスタのゲート電圧を第１の電圧に設定し、前記抵抗変化素子を前記高抵抗状態に変化させるときは前記セルトランジスタの前記ゲート電圧を前記第１の電圧より高い第２の電圧に設定する駆動回路と
    をさらに具備することを特徴とする請求項３に記載の抵抗変化メモリ。
JP2007202320A 2007-08-02 2007-08-02 抵抗変化メモリ Pending JP2009037703A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007202320A JP2009037703A (ja) 2007-08-02 2007-08-02 抵抗変化メモリ
US12/183,537 US8223565B2 (en) 2007-08-02 2008-07-31 Resistance change memory with current control and voltage control during a write operation, and write method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007202320A JP2009037703A (ja) 2007-08-02 2007-08-02 抵抗変化メモリ

Publications (1)

Publication Number Publication Date
JP2009037703A true JP2009037703A (ja) 2009-02-19

Family

ID=40337956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007202320A Pending JP2009037703A (ja) 2007-08-02 2007-08-02 抵抗変化メモリ

Country Status (2)

Country Link
US (1) US8223565B2 (ja)
JP (1) JP2009037703A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049326A (ja) * 2007-08-22 2009-03-05 Philtech Inc 相変化メモリ装置および相変化メモリ装置の製造方法
JP2010225221A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 半導体記憶装置
JP2011008860A (ja) * 2009-06-25 2011-01-13 Sony Corp 不揮発性メモリの記録方法及び不揮発性メモリ
WO2011030916A1 (ja) * 2009-09-11 2011-03-17 国立大学法人東北大学 相変化材料および相変化型メモリ素子
JP2011198416A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 磁気メモリ
JP2011204785A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 不揮発性記憶装置
JP2011253595A (ja) * 2010-06-03 2011-12-15 Toshiba Corp 不揮発性半導体記憶装置
JP2012059827A (ja) * 2010-09-07 2012-03-22 Elpida Memory Inc 半導体装置およびその製造方法
US8357992B2 (en) 2009-10-14 2013-01-22 Samsung Electronics Co., Ltd. Non-volatile memory device and method of manufacturing the same
US8526258B2 (en) 2010-03-16 2013-09-03 Samsung Electronics Co., Ltd. Variable resistance memory device and related method of operation
JP2013537678A (ja) * 2010-06-14 2013-10-03 クロスバー， インコーポレイテッド 抵抗性メモリーデバイスの書き込み及び消去スキーム
WO2015046166A1 (ja) * 2013-09-24 2015-04-02 株式会社 東芝 磁気記憶装置及び半導体集積回路
US9437297B2 (en) 2010-06-14 2016-09-06 Crossbar, Inc. Write and erase scheme for resistive memory device
JP2020021782A (ja) * 2018-07-30 2020-02-06 株式会社東芝 磁気記憶装置

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8159868B2 (en) 2008-08-22 2012-04-17 Zeno Semiconductor, Inc. Semiconductor memory having both volatile and non-volatile functionality including resistance change material and method of operating
US7760548B2 (en) 2006-11-29 2010-07-20 Yuniarto Widjaja Semiconductor memory having both volatile and non-volatile functionality and method of operating
US8077536B2 (en) * 2008-08-05 2011-12-13 Zeno Semiconductor, Inc. Method of operating semiconductor memory device with floating body transistor using silicon controlled rectifier principle
US8194451B2 (en) 2007-11-29 2012-06-05 Zeno Semiconductor, Inc. Memory cells, memory cell arrays, methods of using and methods of making
US8514622B2 (en) 2007-11-29 2013-08-20 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US8547756B2 (en) 2010-10-04 2013-10-01 Zeno Semiconductor, Inc. Semiconductor memory device having an electrically floating body transistor
US9601493B2 (en) 2006-11-29 2017-03-21 Zeno Semiconductor, Inc Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US9391079B2 (en) 2007-11-29 2016-07-12 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US7839672B1 (en) * 2006-12-18 2010-11-23 Marvell International Ltd. Phase change memory array circuits and methods of manufacture
US9230651B2 (en) 2012-04-08 2016-01-05 Zeno Semiconductor, Inc. Memory device having electrically floating body transitor
US7847338B2 (en) 2007-10-24 2010-12-07 Yuniarto Widjaja Semiconductor memory having both volatile and non-volatile functionality and method of operating
US8174886B2 (en) 2007-11-29 2012-05-08 Zeno Semiconductor, Inc. Semiconductor memory having electrically floating body transistor
US8130548B2 (en) * 2007-11-29 2012-03-06 Zeno Semiconductor, Inc. Semiconductor memory having electrically floating body transistor
US8264875B2 (en) 2010-10-04 2012-09-11 Zeno Semiconducor, Inc. Semiconductor memory device having an electrically floating body transistor
US10403361B2 (en) 2007-11-29 2019-09-03 Zeno Semiconductor, Inc. Memory cells, memory cell arrays, methods of using and methods of making
US8130547B2 (en) * 2007-11-29 2012-03-06 Zeno Semiconductor, Inc. Method of maintaining the state of semiconductor memory having electrically floating body transistor
JP4482039B2 (ja) * 2008-01-11 2010-06-16 株式会社東芝 抵抗変化型メモリ
US8014200B2 (en) 2008-04-08 2011-09-06 Zeno Semiconductor, Inc. Semiconductor memory having volatile and multi-bit, non-volatile functionality and methods of operating
USRE47381E1 (en) 2008-09-03 2019-05-07 Zeno Semiconductor, Inc. Forming semiconductor cells with regions of varying conductivity
US11908899B2 (en) 2009-02-20 2024-02-20 Zeno Semiconductor, Inc. MOSFET and memory cell having improved drain current through back bias application
US8072795B1 (en) 2009-10-28 2011-12-06 Intermolecular, Inc. Biploar resistive-switching memory with a single diode per memory cell
US8854861B2 (en) 2009-12-29 2014-10-07 Micron Technology, Inc. Mixed mode programming for phase change memory
WO2011097592A1 (en) 2010-02-07 2011-08-11 Zeno Semiconductor , Inc. Semiconductor memory device having electrically floating body transistor, and having both volatile and non-volatile functionality and method
US9922981B2 (en) 2010-03-02 2018-03-20 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US10461084B2 (en) 2010-03-02 2019-10-29 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US10340276B2 (en) 2010-03-02 2019-07-02 Zeno Semiconductor, Inc. Method of maintaining the state of semiconductor memory having electrically floating body transistor
US8779796B2 (en) * 2010-09-29 2014-07-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for device parameter measurement
US8582359B2 (en) 2010-11-16 2013-11-12 Zeno Semiconductor, Inc. Dual-port semiconductor memory and first-in first-out (FIFO) memory having electrically floating body transistor
KR101586131B1 (ko) 2011-03-11 2016-01-15 마이크론 테크놀로지, 인크. 메모리 셀을 프로그래밍하는 디바이스 및 방법
US8957458B2 (en) 2011-03-24 2015-02-17 Zeno Semiconductor, Inc. Asymmetric semiconductor memory device having electrically floating body transistor
US9025358B2 (en) 2011-10-13 2015-05-05 Zeno Semiconductor Inc Semiconductor memory having both volatile and non-volatile functionality comprising resistive change material and method of operating
TWI505657B (zh) * 2011-10-21 2015-10-21 Chicony Electronics Co Ltd 電力線通信方法及使用其之電子系統與電子裝置
US8942024B2 (en) * 2011-12-06 2015-01-27 Agency For Science, Technology And Research Circuit arrangement and a method of writing states to a memory cell
CN107331416B (zh) 2012-02-16 2020-11-10 芝诺半导体有限公司 包括初级和二级电晶体的存储单元
CN104335282B (zh) * 2012-03-30 2017-11-17 英特尔公司 用于可编程器件阵列的基于自旋转移矩的存储器元件
US8817522B2 (en) 2012-08-21 2014-08-26 Micron Technology, Inc. Unipolar memory devices
US9224945B2 (en) 2012-08-30 2015-12-29 Micron Technology, Inc. Resistive memory devices
KR20140075365A (ko) * 2012-12-11 2014-06-19 에스케이하이닉스 주식회사 전압 생성회로, 이를 포함하는 라이트 드라이버 및 반도체 메모리 장치
US20140159770A1 (en) * 2012-12-12 2014-06-12 Alexander Mikhailovich Shukh Nonvolatile Logic Circuit
US9208880B2 (en) 2013-01-14 2015-12-08 Zeno Semiconductor, Inc. Content addressable memory device having electrically floating body transistor
US9029922B2 (en) 2013-03-09 2015-05-12 Zeno Semiconductor, Inc. Memory device comprising electrically floating body transistor
US9275723B2 (en) 2013-04-10 2016-03-01 Zeno Semiconductor, Inc. Scalable floating body memory cell for memory compilers and method of using floating body memories with memory compilers
US9530822B2 (en) 2013-04-28 2016-12-27 Alexander Mikhailovich Shukh High density nonvolatile memory
JP5830655B2 (ja) 2013-04-30 2015-12-09 パナソニックＩｐマネジメント株式会社 不揮発性記憶素子の駆動方法
US9368625B2 (en) 2013-05-01 2016-06-14 Zeno Semiconductor, Inc. NAND string utilizing floating body memory cell
US9281022B2 (en) 2013-07-10 2016-03-08 Zeno Semiconductor, Inc. Systems and methods for reducing standby power in floating body memory devices
US9548119B2 (en) 2014-01-15 2017-01-17 Zeno Semiconductor, Inc Memory device comprising an electrically floating body transistor
US9496053B2 (en) 2014-08-15 2016-11-15 Zeno Semiconductor, Inc. Memory device comprising electrically floating body transistor
US10553683B2 (en) 2015-04-29 2020-02-04 Zeno Semiconductor, Inc. MOSFET and memory cell having improved drain current through back bias application
KR102731037B1 (ko) 2015-04-29 2024-11-19 제노 세미컨덕터, 인크. 백바이어스를 이용한 드레인 전류가 향상된 트랜지스터 및 메모리 셀
JP2017037691A (ja) * 2015-08-10 2017-02-16 株式会社東芝 不揮発性半導体メモリ
KR102490305B1 (ko) * 2016-01-19 2023-01-20 에스케이하이닉스 주식회사 전자 장치
US10079301B2 (en) 2016-11-01 2018-09-18 Zeno Semiconductor, Inc. Memory device comprising an electrically floating body transistor and methods of using
TWI835705B (zh) 2018-04-18 2024-03-11 美商季諾半導體股份有限公司 包括電性浮體電晶體的記憶裝置
US11600663B2 (en) 2019-01-11 2023-03-07 Zeno Semiconductor, Inc. Memory cell and memory array select transistor
US12439611B2 (en) 2019-03-12 2025-10-07 Zeno Semiconductor, Inc. Memory cell and memory array select transistor
JP2021047950A (ja) * 2019-09-19 2021-03-25 キオクシア株式会社 記憶装置
US11929105B2 (en) * 2020-12-29 2024-03-12 Changxin Memory Technologies, Inc. Method of fabricating a semiconductor device
KR102852644B1 (ko) * 2021-05-11 2025-08-29 에스케이하이닉스 주식회사 저항 변화 메모리 장치, 이를 포함하는 메모리 시스템 및 저항 변화 메모리 장치의 구동 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100085A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 相変化型不揮発性記憶装置及びその駆動回路
WO2006036622A1 (en) * 2004-09-28 2006-04-06 Advanced Micro Devices, Inc. Control of memory devices possessing variable resistance characteristics
WO2006137111A1 (ja) * 2005-06-20 2006-12-28 Fujitsu Limited 不揮発性半導体記憶装置及びその書き込み方法
WO2007074504A1 (ja) * 2005-12-26 2007-07-05 Fujitsu Limited 不揮発性半導体記憶装置及びその書き込み方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2825390C2 (de) * 1977-06-14 1983-01-05 Sharp K.K., Osaka Treiberschaltung für eine elektrochrome Anzeigevorrichtung
US5695864A (en) 1995-09-28 1997-12-09 International Business Machines Corporation Electronic device using magnetic components
JPH11273388A (ja) * 1998-03-26 1999-10-08 Sanyo Electric Co Ltd 不揮発性半導体メモリ装置
US6882567B1 (en) * 2002-12-06 2005-04-19 Multi Level Memory Technology Parallel programming of multiple-bit-per-cell memory cells on a continuous word line
JP2006324501A (ja) 2005-05-19 2006-11-30 Toshiba Corp 相変化メモリおよびその製造方法
US7420851B2 (en) * 2006-10-24 2008-09-02 San Disk 3D Llc Memory device for controlling current during programming of memory cells

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100085A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 相変化型不揮発性記憶装置及びその駆動回路
WO2006036622A1 (en) * 2004-09-28 2006-04-06 Advanced Micro Devices, Inc. Control of memory devices possessing variable resistance characteristics
JP2008517407A (ja) * 2004-09-28 2008-05-22 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 可変抵抗特性を有するメモリ装置の制御
WO2006137111A1 (ja) * 2005-06-20 2006-12-28 Fujitsu Limited 不揮発性半導体記憶装置及びその書き込み方法
WO2007074504A1 (ja) * 2005-12-26 2007-07-05 Fujitsu Limited 不揮発性半導体記憶装置及びその書き込み方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049326A (ja) * 2007-08-22 2009-03-05 Philtech Inc 相変化メモリ装置および相変化メモリ装置の製造方法
JP2010225221A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 半導体記憶装置
KR101141865B1 (ko) 2009-03-23 2012-05-11 가부시끼가이샤 도시바 반도체 기억 장치
JP2011008860A (ja) * 2009-06-25 2011-01-13 Sony Corp 不揮発性メモリの記録方法及び不揮発性メモリ
KR101333751B1 (ko) 2009-09-11 2013-11-28 도호쿠 다이가쿠 상변화 재료 및 상변화형 메모리 소자
WO2011030916A1 (ja) * 2009-09-11 2011-03-17 国立大学法人東北大学 相変化材料および相変化型メモリ素子
JP5403565B2 (ja) * 2009-09-11 2014-01-29 国立大学法人東北大学 相変化材料および相変化型メモリ素子
US8598563B2 (en) 2009-09-11 2013-12-03 Tohoku University Phase-change material and phase-change type memory device
US8357992B2 (en) 2009-10-14 2013-01-22 Samsung Electronics Co., Ltd. Non-volatile memory device and method of manufacturing the same
US8526258B2 (en) 2010-03-16 2013-09-03 Samsung Electronics Co., Ltd. Variable resistance memory device and related method of operation
JP2011198416A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 磁気メモリ
JP2011204785A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 不揮発性記憶装置
JP2011253595A (ja) * 2010-06-03 2011-12-15 Toshiba Corp 不揮発性半導体記憶装置
JP2013537678A (ja) * 2010-06-14 2013-10-03 クロスバー， インコーポレイテッド 抵抗性メモリーデバイスの書き込み及び消去スキーム
US9437297B2 (en) 2010-06-14 2016-09-06 Crossbar, Inc. Write and erase scheme for resistive memory device
JP2012059827A (ja) * 2010-09-07 2012-03-22 Elpida Memory Inc 半導体装置およびその製造方法
WO2015046166A1 (ja) * 2013-09-24 2015-04-02 株式会社 東芝 磁気記憶装置及び半導体集積回路
US9570137B2 (en) 2013-09-24 2017-02-14 Kabushiki Kaisha Toshiba Magnetic memory and semiconductor-integrated-circuit
JP2020021782A (ja) * 2018-07-30 2020-02-06 株式会社東芝 磁気記憶装置
JP7005452B2 (ja) 2018-07-30 2022-01-21 株式会社東芝 磁気記憶装置

Also Published As

Publication number Publication date
US8223565B2 (en) 2012-07-17
US20090034320A1 (en) 2009-02-05

Similar Documents

Publication Publication Date Title
US8223565B2 (en) Resistance change memory with current control and voltage control during a write operation, and write method of the same
US8369129B2 (en) Semiconductor memory device with variable resistance element
JP4538067B2 (ja) 半導体記憶装置
JP4846817B2 (ja) 抵抗変化型メモリ
KR102488896B1 (ko) 스위치 소자 및 기억 장치
CN107104123B (zh) 存储器件
US8040718B2 (en) Semiconductor memory device
JP6151650B2 (ja) 記憶装置
KR102507303B1 (ko) 메모리 소자
CN101546809B (zh) 一种存储装置及其制造方法
US8014219B2 (en) Semiconductor memory device
US8586978B2 (en) Non-volatile memory device including diode-storage node and cross-point memory array including the non-volatile memory device
JP5002401B2 (ja) 抵抗変化メモリ
KR20120083314A (ko) 자기저항소자 및 이를 이용한 비휘발성 반도체 기억장치
JP2012133836A (ja) 抵抗変化型メモリ
JP2012084765A (ja) 不揮発性メモリ素子及びその製造方法
US7233017B2 (en) Multibit phase change memory device and method of driving the same
WO2016129306A1 (ja) 選択素子およびメモリセルならびに記憶装置
JP2007115956A (ja) 半導体記憶装置
WO2017217119A1 (ja) 回路素子、記憶装置、電子機器、回路素子への情報の書き込み方法、および回路素子からの情報の読み出し方法
US10418414B2 (en) Variable resistance memory devices
US20120069629A1 (en) Semiconductor memory device
CN110751969A (zh) 存储器电路以及用于操作三维交叉点存储器阵列的方法
KR101077426B1 (ko) 반도체 메모리 장치
JP2024089606A (ja) 記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120529

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120911