JP2009081705A - 固体撮像装置、受光強度測定装置、および受光強度測定方法 - Google Patents

Abstract

【課題】比較器の精度のばらつきを許容しつつも受光強度に応じたデジタル値を高い分解能で得ることができる受光強度測定装置を提供する。
【解決手段】受光強度に応じた量の電荷を蓄積するフォトダイオード（ＰＤ）と、保持している電荷の量に応じた信号電圧Ｖ_CLを出力するフローティングディフュージョン（ＦＤ）と、前記ＰＤと前記ＦＤとに接続され、前記ＰＤで蓄積した電荷の前記ＦＤへの移動を制御する転送スイッチとを含む画素回路１と、ランプ波状に変化する制御電圧Ｖ_TRANを生成し、前記転送スイッチのゲートに印加するＤＡＣ１１と、所定の時点から制御電圧Ｖ_TRANの印加に伴って信号電圧Ｖ_CLの時間変化率に特定の変動が生じる時点までの時間長を量子化することにより前記デジタル値を得る列ＡＤ変換回路１３とを備える。
【選択図】図１

Description

本発明は、アナログ−デジタル変換（ＡＤ変換）機能を内蔵し、受光により光電変換素子に蓄積された電荷量に応じたデジタル値を出力する固体撮像装置、受光量測定装置、および受光量測定方法に関する。

デジタル技術の進展により、固体撮像装置で取得した画像信号はデジタル変換されて信号処理され、あるいはデジタル信号として記録されるようになってきた。旧来の固体撮像装置から出力されるアナログ値の画像信号は、外付けされたＡＤ変換器によってデジタル値に変換されていた。近年、固体撮像装置を搭載した機器の小型化、低消費電力化の要請が高まり、ＡＤ変換器を内蔵した固体撮像装置の開発が活発化している（例えば、特許文献１および特許文献２を参照）。

従来のＡＤ変換機能を内蔵した固体撮像装置の要部の構成を、図１３に示す。

図１３に示される固体撮像層装置において、マトリクス状に画素回路８０が配置され、それぞれの画素回路には列信号線８１と行選択線８２が接続されている。行選択線８２の一端には、垂直走査回路８４から出力される垂直走査信号に応じて画素回路へ駆動パルスを出力する垂直駆動回路８３が接続されている。また、列信号線８１の一端は負荷抵抗８５を介して接地線に接続されるとともに、サンプルホールド（Ｓ／Ｈ）回路８６が接続される。

Ｓ／Ｈ回路からの出力はデジタル−アナログ変換器（ＤＡＣ）９０からの出力９１とともに比較器８７に入力され、比較器８７の出力はカウンタ回路８８に接続されている。カウンタ回路８８は水平走査回路８９に制御されて、出力信号線９２に１０ビットのデジタル信号Ｄ０を出力する。

このように構成されたイメージセンサにおける映像信号のＡＤ変換動作について、図１４（ａ）および図１４（ｂ）を参照して説明する。

画素回路に形成された光電変換素子であるフォトダイオード（図１３には示していない）には、画素回路に入射する光の強度に応じた電荷が蓄積されている。時刻Ｔ０に垂直走査回路８４から出力される垂直走査信号がイネーブルとなった行に接続された画素回路では、光電変換素子にて発生し蓄積された電荷は電圧に変換され、列信号線に信号電圧として出力される。

このとき、図１４（ａ）のように列信号線の電圧９３はリセット電圧Ｖｒから信号電圧Ｖｓへと変化する。列信号線の電圧９３の遷移が終了して安定となる時刻Ｔ１に、アナログ値である信号電圧はＳ／Ｈ回路でサンプリングされ、比較器８７で基準電圧と比較される。

一方、ＤＡＣ９０では接地電圧から時間とともに出力電圧が上昇するランプ電圧９４を発生しており、ランプ電圧９４は比較器の基準電圧端子に入力される。列信号線の電圧９３は接地電圧から上昇するランプ電圧９４と順次比較され、これらが一致した時刻Ｔ３にカウンタ回路８８に一致信号を出力する。

カウンタ回路８８では、ＤＡＣ９０から出力されるランプ電圧９４が上昇を開始する時刻Ｔ２から一致信号を受ける時刻Ｔ３までのクロック数を計測しており、これをデジタル値として出力する。すなわち、図１４（ｂ）に示すように、時刻Ｔ２で０００₍₁₆₎（十六進記数法、以下同様）であったカウンタ値を、クロック毎に１₍₁₆₎進める。カウンタ回路８８は、比較器８７から一致信号を受ける時刻Ｔ３にＸＹＺ₍₁₆₎までカウントアップした後、カウント動作を停止する。列信号線の電圧９３の大きさＶｓに依存して比較器８７から一致信号が出力される時刻は変化するので、これに応じてデジタル値であるカウンタ出力も変化する。
特開２００６−０３３４５２号公報 特開２００６−０３３４５３号公報

前述した従来の構成によれば、比較器８７には目的とする分解能に見合う精度が要求される。例えば、比較器８７の入力電圧の範囲を１Ｖｐ−ｐとすれば、ランプ電圧９４の変動（上昇）範囲もまた１Ｖである。これらの電圧を１０ビットの分解能で比較するとき、比較器８７に要求される精度は約１ｍＶ（＝１Ｖ／２¹⁰）となる。

ところが、昨今では半導体の製造プロセスにおける微細化の進展にともなって、比較器の精度のばらつきは増加しており、この要求精度を満たすためには比較器を構成するトランジスタのゲート長およびゲート幅を大きく設計するか、または、精度のばらつきを補償する回路を比較器に追加するといった対策が必要となる。

しかしながら、これらの対策は、比較器の回路面積を増大させ、製造コストを引き上げるという問題がある。この問題は、目的とする分解能が高くなるほど、また画素密度が高くなるほど顕著である。

本発明はこのような事情に鑑みてなされたものであり、比較器の精度のばらつきを許容することで回路面積の増大を抑えつつも受光量に応じたデジタル値を高い分解能で得ることができる固体撮像装置、受光量測定装置、および受光量測定方法を提供することを目的とする。

上記目的を達成するため、本発明に係る固体撮像装置は、複数の画素のそれぞれについて受光量に応じたデジタル値を得る固体撮像装置であって、前記受光量に応じた量の電荷を蓄積する光電変換素子と、保持している電荷の量に応じた信号電圧を出力する電荷電圧変換手段と、前記光電変換素子と前記電荷電圧変換手段とに接続され、前記光電変換素子で蓄積した電荷の前記電荷電圧変換手段への移動を制御する転送スイッチと、ランプ波状に変化する制御電圧を生成し、前記転送スイッチの制御端子に印加する制御電圧印加手段と、所定の時点から前記制御電圧の印加に伴って前記信号電圧の時間変化率に特定の変動が生じる時点までの時間長を量子化することにより前記デジタル値を得る量子化手段とを備える。

また、前記量子化手段は、前記信号電圧が変化を開始する時点から変化を終了する時点までの時間長を量子化してもよい。

そのために、前記量子化手段は、前記信号電圧の微分値を表す微分信号を出力する微分器と、前記微分信号で表される微分値と所定の基準値とを比較する比較器と、前記比較器から所定の比較結果を示す比較信号が得られる期間、所定のクロックを計数することによって、前記デジタル値を得る計数手段とを有するとしてもよい。

また、前記量子化手段は、前記制御電圧が変化を開始する時点から、前記信号電圧が変化を開始する時点かまたは変化を終了する時点までの時間長を量子化してもよい。

そのために、前記量子化手段は、前記信号電圧の微分値を表す微分信号を出力する微分器と、前記微分信号で表される微分値と所定の基準値とを比較する比較器と、前記制御電圧の生成を前記制御電圧印加手段に指令する指令信号の開始エッジから、前記比較器の出力信号の立ち上がりエッジまたは立ち下がりエッジまでの期間、所定のクロックを計数することによって、前記デジタル値を得る計数手段とを有するとしてもよい。

これらの構成によれば、前記転送スイッチの制御端子下の領域におけるポテンシャルバリアは前記制御電圧の上昇に伴って漸減するので、前記光電変換素子に蓄積されている電荷は、前記制御電圧が特定の電圧値に達した時点で前記転送スイッチを介して前記電荷電圧変換手段へと移動を開始する。そして、前記光電変換素子に蓄積されているすべての電荷が前記電荷電圧変換手段へ移動した時点で、電荷の移動は終了する。

前記制御電圧を一定の時間変化率で掃引するとき、前記電荷の量と前記時間長との間に線形性が得られる。また、前記転送スイッチを電荷が移動している時と移動していない時とでは、前記信号電圧の時間変化率に顕著な差が出るため、精度にばらつきがある比較器でも前記時間長の起点および終点を確実に検出できる。

したがって、前記時間長を量子化することによって、高い精度の比較器を用いる必要なしに、前記受光量に線形に対応した前記デジタル値が得られる。なお、前記デジタル値の分解能は前記時間長を検出する時間精度に依存するため、高い分解能を得ようとする場合、前記比較器を含む前記量子化手段は、比較精度のばらつきが許容されるかわりに、必要な時間精度で動作するよう設計されることが重要となる。

本発明は、このような固体撮像装置として実現できるだけでなく、受光量測定装置および受光量測定方法として実現することも可能である。

以上説明したように、本発明の固体撮像装置によれば、所定の時点から前記制御電圧の印加に伴って前記信号電圧の時間変化率に特定の変動が生じる時点までの時間長を量子化することによって、受光量に線形に対応した前記デジタル値を得る。

これにより、前記デジタル値の分解能は、前記時間長を検出する時間精度に依存することとなるので、比較器の精度のばらつきを許容することで回路面積の増大を抑えつつも受光量に応じたデジタル値を高い分解能で得ることができる固体撮像装置、受光量測定装置、および受光量測定方法を提供することが可能となる。

（第１の実施形態）
本発明の第１の実施形態に係るＡＤ変換機能を内蔵した固体撮像装置について、図面を参照しながら説明する。

本実施の形態の固体撮像装置は、フォトダイオード（ＰＤ）からフローティングディフュージョン（ＦＤ）への電荷移動を制御する転送スイッチの制御端子（具体的には、電界効果トランジスタのゲート）にランプ電圧を印加し、ＰＤに蓄積された電荷がＦＤへの電荷移動を開始する時刻から終了する時刻までの時間を量子化し、蓄積電荷量のデジタル値を得る。

図１は、本実施の形態における固体撮像装置の回路構成図であり、図２はその一部を詳細に示した回路構成図である。

図１において、マトリクス状に画素回路１が配置され、それぞれの画素回路には列信号線２、転送制御線３、行リセット線４、および行選択線５が接続されている。

転送制御線３、行リセット線４、行選択線５の一端には、垂直走査回路７から出力される垂直走査信号（ＶＳｎ）に応じて、それぞれ転送制御信号線８、画素リセット信号（ＲＰ）線９、画素選択信号（ＴＰ）線１０と接地線とを切り替えるスイッチ６が接続されている。転送制御信号線８にはデジタル−アナログ変換器（ＤＡＣ）１１の出力が接続されており、画素リセット信号線９および画素選択信号線１０は、外部入力端子へと導かれる。

列信号線２の一端は負荷抵抗１２を介して接地線に接続されるとともに、列ＡＤ変換回路１３が接続される。列ＡＤ変換回路１３は、増幅器１４、微分器１５、比較器１６、カウンタ回路１７で構成される。列信号線２の信号が入力された増幅器１４からの出力は微分器１５を通して基準電圧（Ｖ_REF）線１９とともに比較器１６に入力され、比較器の出力はカウンタ回路１７に接続されている。

カウンタ回路１７とＤＡＣ１１とはともにクロック（ＣＫ）線２０に接続され、カウンタ回路１７は水平走査回路１８に制御されて、出力信号線２２に１０ビットのデジタル信号Ｄ０を出力する。また、カウンタ回路１７は、カウンタリセット信号（ＲＥ）線２１に接続される。

図２に示すように、画素回路１は、光電変換素子であるフォトダイオード３０、転送スイッチ３１、フローティングディフュージョン（ＦＤ）容量３３、読み出しトランジスタ３４、リセットスイッチ３５、選択スイッチ３６といった素子で構成されている。

フォトダイオード３０のアノードは接地され、カソードは転送スイッチ３１を介してＦＤノード３２に接続される。ＦＤ容量３３は、所定のＦＤ領域においてＦＤノード３２と基板との間に形成され、ＦＤノード３２には、読み出しトランジスタ３４のゲート、リセットスイッチ３５のソースが接続されている。

転送スイッチ３１のゲートは転送制御線３に接続され、リセットスイッチ３５のドレインはリセット電圧Ｖ_RSTが給電され、そのゲートは行リセット線４に接続される。読み出しトランジスタ３４のソースは選択スイッチ３６を介して列信号線２に接続され、ドレインには電源電圧ＶＤＤが給電される。

選択スイッチ３６のゲートは行選択線５に接続される。また、列信号線２の一端に接続された負荷抵抗１２には、ゲート電圧ＶＬによって適切なチャネル抵抗に設定された負荷トランジスタ３７を用いている。

微分器１５は、演算増幅器３８の正入力端子（＋）を接地し、負入力端子（−）に容量値がＣｉなる入力容量３９、負入力端子と出力端子間に抵抗値がＲｆなるフィードバック抵抗４０を接続し、出力増幅器４１を備えた構成としている。

以上のように構成した固体撮像装置の読み出し動作について、図３を用いて説明する。

図３は、読み出し動作における主要な信号の時間変化を、１水平走査期間に対応する時刻Ｔ０から時刻Ｔ６について表すグラフである。

図３は、垂直走査回路７から出力される垂直走査信号ＶＳｎ、外部入力端子から画素リセット信号線９に印加される画素リセット信号ＲＰ、外部入力端子から画素選択信号線１０に印加される画素選択信号ＴＰ、ＤＡＣ１１から転送制御信号線８に出力される転送ゲート駆動電圧Ｖ_TRAN、画素回路内のＦＤノード３２のＦＤ電圧Ｖ_FD、列信号線２上の電圧Ｖ_CL、微分器１５からの出力電圧Ｖ_diff、比較器１６からの出力電圧Ｖ_comp、カウンタ回路１７およびＤＡＣ１１に印加されるクロックＣＫ、カウンタ回路１７に印加されるカウンタリセット信号ＲＥ、およびカウンタ回路１７におけるカウント値を十六進記数法で示している。

時刻Ｔ０に、垂直走査回路７は、１水平走査期間における垂直走査信号ＶＳｎを読み出し対象となる行に出力することにより、読み出し対象となる行のスイッチ６を接地線から転送制御信号線８、画素リセット信号線９、画素選択信号線１０へと切り換える。一例として、最下行を読み出し対象として垂直走査信号ＶＳ０が出力された場合のスイッチ６の状態が図１に示されている。

この状態で、画素リセット信号ＲＰを印加してリセットスイッチ３５をオンすることにより、ＦＤノード３２のＦＤ電圧Ｖ_FDをリセット電圧Ｖ_RSTにリセットする。

時刻Ｔ１に、画素選択信号ＴＰを印加して選択スイッチ３６をオンすることにより、読み出しトランジスタ３４と列信号線２とを接続する。このとき、接地電圧にあった列信号線電圧Ｖ_CLは読み出しトランジスタ３４と負荷トランジスタ３７のチャネル抵抗とで決まる電圧Ｖｒへと上昇する。

時刻Ｔ２に、ＤＡＣ１１のイネーブル信号（ＥＮ）端子７２にイネーブル信号ＥＮを入力すると、ＤＡＣ１１は、接地電圧から電源電圧へと上昇するランプ電圧を転送ゲート駆動電圧Ｖ_TRANとして生成する。ここで、転送ゲート駆動電圧Ｖ_TRANが滑らかに上昇するように、ＤＡＣ１１は出力にローパスフィルターを備えることが好ましい。生成されたランプ電圧である転送ゲート駆動電圧Ｖ_TRANを転送スイッチ３１のゲートに印加することにより、転送スイッチ３１はオフ状態からオン状態へと徐々に変化していく。

時刻Ｔ３に、転送スイッチ３１のゲート下領域のポテンシャルがフォトダイオード３０に蓄積されている電荷（電子）のエネルギーと一致し、蓄積されている電荷はＦＤノード３２に流入し始める。流入した電荷はＦＤ容量３３（および読み出しトランジスタ３４のゲート容量）で電圧に変換され、ＦＤ電圧Ｖ_FDは低下し始める。

ＦＤ電圧Ｖ_FDの低下に対応して読み出しトランジスタ３４のチャネル抵抗は高くなるので、列信号線電圧Ｖ_CLもまた低下し始める。列信号線電圧Ｖ_CLの変化は増幅器１４を通して微分器１５に伝えられ、微分器出力電圧Ｖ_diffは接地電圧から電圧Ｖ_yへと上昇する。

ゲート駆動電圧Ｖ_TRANの上昇に伴ってフォトダイオード３０からＦＤノード３２への電荷の流入は続き、ＦＤ電圧Ｖ_FDと列信号線電圧Ｖ_CLはともにほぼ一定割合で低下を続ける。

時刻Ｔ４に、フォトダイオード３０に蓄積されていた全ての電荷がＦＤノード３２に転送され、ＦＤ電圧Ｖ_FDの低下は止まり、同時に列信号線電圧Ｖ_CLの低下もまた停止する。列信号線電圧Ｖ_CLの低下が止まるので、微分器出力電圧Ｖ_diffは再び接地電圧となる。

その後、時刻Ｔ５まで、ＤＡＣ１１からのゲート駆動電圧Ｖ_TRANは上昇を続けるが、列信号線電圧Ｖ_CLは一定の電圧Ｖｓを維持し、微分器出力電圧Ｖ_diffも接地電圧のままである。

比較器１６へ入力される基準電圧Ｖ_REFは、Ｌｏレベルの微分器出力電圧Ｖ_diffである接地電圧と、Ｈｉレベルの微分器出力電圧Ｖ_diffである電圧Ｖ_yの間に設定されており、微分器出力電圧Ｖ_diffが基準電圧Ｖ_REFを越える時刻Ｔ３から時刻Ｔ４の間、比較器１６は、電源電圧ＶＤＤ（Ｈｉ）レベルの比較器出力電圧Ｖ_compをカウンタ回路１７へと出力する。

あらかじめカウンタリセット信号ＲＥを与えられることによって０００₍₁₆₎に初期化されているカウンタ回路１７は、比較器１６からＨｉレベルの比較器出力電圧Ｖ_compが与えられる期間、クロックＣＫに同期してカウントアップ動作を行う。

時刻Ｔ４に微分器出力電圧Ｖ_diffが基準電圧Ｖ_REFより小さくなると、比較器出力電圧Ｖ_compは接地電圧となり、カウンタ回路１７はカウントアップ動作を停止する。このときのカウント値ＸＹＺ₍₁₆₎が、画素回路で発生し蓄積されていた電荷量のデジタル値である。

時刻Ｔ５に、ＤＡＣ１１からのゲート駆動電圧Ｖ_TRANは、電源電圧ＶＤＤに達して上昇を止める。各列のデジタル信号値は、ゲート駆動電圧Ｖ_TRANの上昇が止まる時刻Ｔ５から時刻Ｔ６にかけて、水平走査回路１８からの制御によって出力信号線２２に１０ビットのデジタル信号Ｄ０として出力される。

図４は、上記の読み出し動作における画素回路の要部のポテンシャルと電荷移動の状態を、いくつかの時刻について説明する図である。

読み出し開始から時刻Ｔ２までは、ＰＤ（図２のフォトダイオード３０）に蓄積された電荷（電子）のエネルギーは、ＴＲ（図２の転送スイッチ３１のゲート下領域）のポテンシャルの高さよりも低く、ＴＲはポテンシャルバリアとなっている。

時刻Ｔ２以降、ゲート駆動電圧Ｖ_TRANの上昇に伴ってＴＲのポテンシャルは低下し、時刻Ｔ３で電荷のエネルギーと同じレベルとなり、ＦＤ（図２のＦＤ容量３３）への電荷移動が開始される。

時刻Ｔ３以降、ゲート駆動電圧Ｖ_TRANが上昇する間、ＰＤからＦＤへの電荷の移動は続き、全ての電荷が移動しきる時刻Ｔ４で電荷の移動は止まる。

このようにしてＦＤ容量３３などへ移動した電荷の量は、前述のように、列信号線２の列信号電圧Ｖ_CLの値として検出される。

図５は、ゲート駆動電圧Ｖ_TRANの上昇に伴って変化する列信号線２の列信号電圧Ｖ_CLを測定した結果を示すグラフである。ここでは、列信号電圧Ｖ_CLを直接測定する代わりに、列信号線２に反転増幅器を接続することにより、列信号電圧Ｖ_CLを反転増幅器で増幅して得られた出力電圧Ｓを測定した。グラフ５１からグラフ５４は、それぞれ、フォトダイオードに照射する光を、基準となる強度から２倍、４倍、８倍へと強くしたときに測定された出力電圧Ｓを示している。

出力電圧Ｓの飽和値は光強度に比例して増加しており、これは、フォトダイオードに発生し、蓄積された電荷量が光強度に比例していることを示している。

また、光強度の増加とともに、ゲート駆動電圧Ｖ_TRANの上昇に比例して出力電圧Ｓが変化する範囲も大きくなっている。各光強度において、出力電圧Ｓが増加し始めるゲート駆動電圧と出力電圧Ｓが飽和する（増加が終了し、一定となる）ゲート駆動電圧との差をΔＶ_TRANとして求めた。

図６は、ΔＶ_TRANと光強度の関係を示すグラフである。ΔＶ_TRANと光強度とはほぼ線形の関係であることが判る。

本実施の形態では、ゲート駆動電圧Ｖ_TRANを時間に対して一定の速度で上昇させるので、列信号線電圧が変化する時間（図３のＴ４−Ｔ３に相当）は光強度に比例することになる。したがって、フォトダイオード３０が受光した光の強度に対して、図６の右側Ｙ軸に示すように高い線形性を有したデジタル信号が得られる。

次に、以上に述べた動作を実現するための具体的な設計例として、ＶＧＡフォーマットのプログレッシブ走査方式の固体撮像装置に好適な駆動タイミングおよび回路パラメータについて説明する。

ここで、１水平走査期間（図３のＴ０−Ｔ５に相当）は、３３．３μｓ（＝（１ｓ／６０フレーム）／５００走査線）、有効画素数は水平６４０×垂直４８０、画素数は水平６６０×垂直５００、電源電圧ＶＤＤ＝３Ｖとする。

画素リセット信号ＲＰ、画素選択信号ＴＰの入力と各ノードの電圧安定に要する時間とを考慮して、時刻Ｔ２＝２．７μｓからＡＤ変換動作を開始する。ＤＡＣ１１とカウンタ回路１７とを駆動するクロック周波数は５５ＭＨｚとし、１０ビットのＡＤ変換に要する時間は１８．６μｓ（＝２¹⁰／５５ＭＨｚ）、ＡＤ変換完了時刻はＴ５＝２１．３μｓである。

ＡＤ変換完了後のデジタル信号出力動作で水平走査回路１８を駆動するクロック周波数も共通の５５ＭＨｚとし、全ての列からデジタル信号が出力されるのに要する時間は１２．０μｓ（＝６６０／５５ＭＨｚ）である。また、ＡＤ変換期間中の転送ゲート駆動電圧Ｖ_TRANの上昇速度ｄＶ_TRAN／ｄｔは１．６×１０⁵Ｖ／ｓ（＝ＶＤＤ／（Ｔ５−Ｔ２）＝３Ｖ／１８．６μｓ）である。

画素回路１のフォトダイオード３０に蓄積可能な最大電荷量（飽和電荷量）をｎ＝５０００電子、ＦＤノード３２に接続された全容量値（ＦＤ容量３３および読み出しトランジスタ３４のゲート容量）をＣ_FD＝２ｆＦとする。蓄積された全ての飽和電荷がＦＤ容量３３および読み出しトランジスタ３４のゲート容量に移動したとき、リセット電圧Ｖ_RSTからのＦＤ電圧の変化量ΔＶ_FDは、−０．４Ｖ（＝−ｎ・ｅ／Ｃ_FD＝−５０００×１．６×１０^-19／（２×１０^-15）、ｅは素電荷量）である。

また、フォトダイオード３０からＦＤノード３２へ流入開始するゲート駆動電圧をＶ_TRAN＝０．５Ｖ、流入が終了するゲート駆動電圧Ｖ_TRAN＝２．５Ｖとなるように転送スイッチ３１のゲート下領域、フォトダイオード３０、ＦＤノード３２のポテンシャル分布を設計する。このとき、フォトダイオード３０からＦＤノード３２への電荷移動によるＦＤ電圧の変化速度ｄＶ_FD／ｄｔは、−３．２×１０⁴ Ｖ／ｓ（＝（ΔＶ_FD／ΔＶ_TRAN）×（ｄＶ_TRAN／ｄｔ）＝（−０．４Ｖ／（２．５Ｖ−０．５Ｖ））×（１．６×１０⁵））である。

電荷の読み出し動作中、画素回路１内の読み出しトランジスタ３４と負荷トランジスタ３７は、選択スイッチ３６を介して直列接続されたソースフォロワを構成し、そのゲインはＧ１＝０．８５である。また、列信号線２の一端に接続された増幅器１４のゲインはＧ２＝３０である。したがって、微分器１５の入力端子における電圧変化速度はｄＶｉ／ｄｔ＝Ｇ１×Ｇ２×（ｄＶ_FD／ｄｔ）＝−８．２×１０⁵Ｖ／ｓである。

演算増幅器３８に接続された入力容量値Ｃｉとフィードバック抵抗値Ｒｆは、その積が９×１０^-9となるように選ぶ。この回路パラメータにおける演算増幅器３８の出力は７．４ｍＶ（＝−Ｃｉ×Ｒｆ×（ｄＶｉ／ｄｔ））であり、これをゲインＧ３＝３０の出力増幅器４１で２２０ｍＶに増幅して出力する。出力増幅器４１からの出力電圧が微分器出力電圧Ｖ_compである。この微分器出力電圧Ｖ_compを比較器１６にて基準電圧Ｖ_REF＝１２０ｍＶと比較する。

したがって、列信号線電圧Ｖ_CLが変化の有無に応じて、Ｌｏレベルの微分器出力電圧Ｖ_compである接地電圧と基準電圧Ｖ_REFとの間には１２０ｍＶの電圧差が見込まれ、またＨｉレベルの微分器出力電圧Ｖ_compである電圧Ｖ_y＝２２０ｍＶと基準電圧Ｖ_REFとの間には１００ｍＶの電圧差が見込まれる。

これらの電圧差は従来要求される精度（例えば、前述のように、１Ｖの電圧範囲にある電圧を１０ビットの分解能で比較する場合は１ｍＶ）に比べて十分に大きいため、微細なサイズのトランジスタを用いた設計を許容する。なお、比較器１６の入出力特性にヒステリシスを持たせた設計とすれば、さらに電圧マージンを拡げることができる。

（第２の実施形態）
本発明の第２の実施形態に係るＡＤ変換機能を内蔵した固体撮像装置について、図面を参照しながら説明する。

本実施の形態の固体撮像装置は、転送スイッチのゲートに印加するランプ電圧が上昇を開始する時刻を基準時刻とし、ＰＤに蓄積された電荷がＦＤへの電荷移動を終了する時刻までの時間を量子化し、蓄積電荷量のデジタル値を得る。

図７は本発明の実施例における固体撮像装置の回路構成図であり、図８はその一部を詳細に示した回路構成図である。図７において、画素回路１の配列、ならびに、転送制御線３、行リセット線４、および行選択線５からなる行回路は第１の実施形態と同様であり、列ＡＤ変換回路７０に特徴がある。

列ＡＤ変換回路７０は、増幅器１４、微分器１５、比較器１６、カウンタ制御回路７１、カウンタ回路１７で構成される。

図８に示すように、第１の実施形態に対して新たに追加されたカウンタ制御回路７１は、ＤＡＣ１１と共通のイネーブル信号（ＥＮ）端子７２に接続される。ＥＮ端子７２に印加されたイネーブル信号ＥＮと、イネーブル信号ＥＮを遅延回路７３に通した信号とが排他的論理和（ＸＯＲ）回路７４に入力される。また、前段の比較器１６からの出力信号と、その出力信号をインバータ７５および遅延回路７６を通した信号とが否定論理和（ＮＯＲ）回路７７に入力される。ＸＯＲ回路７４とＮＯＲ回路７７の出力は、次段のＳＲラッチ７８のセット（Ｓ）端子とリセット（Ｒ）端子にそれぞれ入力される。

このように構成されたカウンタ制御回路７１は、イネーブル信号ＥＮの立ち上がりエッジから比較器１６の出力の立ち下りエッジまでの期間、Ｈｉレベルのカウンタ制御信号ＣＣを出力する。

以上のように構成した固体撮像装置の読み出し動作について、図９を用いて説明する。

図９は、読み出し動作における主要な信号の時間変化を、１水平走査期間に対応する時刻Ｔ０から時刻Ｔ６について表すグラフである。

図９は、垂直走査回路７から出力される垂直走査信号ＶＳｎ、外部入力端子から画素リセット信号線９に印加される画素リセット信号ＲＰ、外部入力端子から画素選択信号線１０に印加される画素選択信号ＴＰ、ＤＡＣ１１から転送制御信号線８に出力される転送ゲート駆動電圧Ｖ_TRAN、画素回路内のＦＤノード３２の電圧Ｖ_FD、列信号線２上の電圧Ｖ_CL、微分器１５からの出力電圧Ｖ_diff、比較器１６からの出力電圧Ｖ_comp、ＥＮ端子７２に印加されるイネーブル信号ＥＮ、カウンタ制御回路７１からのカウンタ制御信号ＣＣ、カウンタ回路１７およびＤＡＣ１１に印加されるクロックＣＫ、カウンタ回路１７に印加されるカウンタリセット信号ＲＥ、およびカウンタ回路１７におけるカウント値を十六進記数法で示している。

時刻Ｔ０に、垂直走査回路７は、１水平走査期間における垂直走査信号ＶＳｎを読み出し対象となる行に出力することにより、読み出し対象となる行のスイッチ６を接地線から転送制御信号線８、画素リセット信号線９、画素選択信号線１０へと切り換える。一例として、最下行を読み出し対象として垂直走査信号ＶＳ０が出力された場合のスイッチ６の状態が図１に示されている。

この状態で、画素リセット信号ＲＰを印加してリセットスイッチ３５をオンすることにより、ＦＤノード３２の電圧Ｖ_FDをリセット電圧Ｖ_RSTにリセットする。

時刻Ｔ１に、画素選択信号ＴＰを印加して選択スイッチ３６をオンすることにより、読み出しトランジスタ３４と列信号線２とを接続する。このとき、接地電圧にあった列信号線電圧Ｖ_CLは読み出しトランジスタ３４と負荷トランジスタ３７のチャネル抵抗とで決まる電圧Ｖｒへと上昇する。

時刻Ｔ２に、ＤＡＣ１１のＥＮ端子７２にイネーブル信号ＥＮを入力すると、ＤＡＣ１１は、接地電圧から電源電圧へと上昇するランプ電圧を転送ゲート駆動電圧Ｖ_TRANとして生成する。ここで、転送ゲート駆動電圧Ｖ_TRANが滑らかに上昇するように、ＤＡＣ１１は出力にローパスフィルターを備えることが好ましい。

カウンタ制御回路７１は、時刻Ｔ２におけるイネーブル信号ＥＮの立ち上がりエッジに同期して、Ｈｉレベルのカウンタ制御信号ＣＣを出力する。

あらかじめカウンタリセット信号ＲＥを与えられることによって０００₍₁₆₎に初期化されているカウンタ回路１７は、カウンタ制御回路７１からＨｉレベルのカウンタ制御信号ＣＣが入力されることにより、クロックＣＫに同期してカウントアップ動作を開始する。

それとともに、転送スイッチ３１は、ランプ電圧である転送ゲート駆動電圧Ｖ_TRANをゲートに印加されることにより、オフ状態からオン状態へと徐々に変化していく。

時刻Ｔ３に、転送スイッチ３１のゲート下領域のポテンシャルがフォトダイオード３０に蓄積されている電荷（電子）のエネルギーと一致し、蓄積されている電荷はＦＤノード３２に流入し始める。流入した電荷はＦＤ容量３３（および読み出しトランジスタ３４のゲート容量）で電圧に変換され、ＦＤ電圧Ｖ_FDは低下し始める。

ＦＤ電圧Ｖ_FDの低下に対応して読み出しトランジスタ３４のチャネル抵抗は高くなるので、列信号線電圧Ｖ_CLもまた低下し始める。列信号線電圧Ｖ_CLの変化は増幅器１４を通して微分器１５に伝えられ、微分器出力電圧Ｖ_diffは接地電圧から電圧Ｖ_yへと上昇する。

ゲート駆動電圧Ｖ_TRANの上昇に伴ってフォトダイオード３０からＦＤノード３２への電荷の流入は続き、ＦＤ電圧Ｖ_FDと列信号線電圧Ｖ_CLはともにほぼ一定割合で低下を続ける。

時刻Ｔ４に、フォトダイオード３０に蓄積されていた全ての電荷がＦＤノード３２に転送され、ＦＤ電圧Ｖ_FDの低下は止まり、同時に列信号線電圧Ｖ_CLの低下もまた停止する。列信号線電圧Ｖ_CLの低下が止まるので、微分器出力電圧Ｖ_diffは再び接地電圧となる。

その後、時刻Ｔ５まで、ＤＡＣ１１からのゲート駆動電圧Ｖ_TRANは上昇を続けるが、列信号線電圧Ｖ_CLは一定の電圧Ｖｓを維持し、微分器出力電圧Ｖ_diffも接地電圧のままである。

比較器１６へ入力される基準電圧Ｖ_REFは、Ｌｏレベルの微分器出力電圧Ｖ_diffである接地電圧と、Ｈｉレベルの微分器出力電圧Ｖ_diffである電圧Ｖ_yの間に設定されており、微分器出力電圧Ｖ_diffが基準電圧Ｖ_REFを越える時刻Ｔ３から時刻Ｔ４の間、比較器１６は、電源電圧ＶＤＤ（Ｈｉ）レベルの比較器出力電圧Ｖ_compをカウンタ制御回路７１へと出力する。

時刻Ｔ４に、微分器出力電圧Ｖ_diffが基準電圧Ｖ_REFより小さくなると比較器出力電圧Ｖ_compは接地電圧となり、比較器出力電圧Ｖ_compの立ち下がりエッジに同期して、カウンタ制御回路７１からのカウンタ制御信号ＣＣはＬｏレベルとなり、カウンタ回路１７はカウントアップ動作を停止する。このときのカウント値ＸＹＺ₍₁₆₎が、画素で発生し蓄積されていた電荷量のデジタル値である。

時刻Ｔ５に、ＤＡＣ１１からのゲート駆動電圧Ｖ_TRANは、電源電圧ＶＤＤに達して上昇を止める。各列のデジタル信号値は、ゲート駆動電圧Ｖ_TRANの上昇が止まる時刻Ｔ５から時刻Ｔ６にかけて、水平走査回路１８からの制御によって出力信号線２２に１０ビットのデジタル信号Ｄ０として出力される。

第１の実施形態と同様に、列信号線２に反転増幅器を接続することにより、列信号線電圧Ｖ_CLを反転増幅器で増幅して得られた出力電圧Ｓを測定した。第２の実施形態では、種々の光強度において、フォトダイオード３０に蓄積された電荷がＦＤ容量３３への移動を終了したとき、すなわち出力電圧Ｓが上昇を止めたときのゲート駆動電圧Ｖ_TRANを求めた。

図１０は、出力電圧Ｓが上昇を止めたときのゲート駆動電圧Ｖ_TRANと光強度の関係を示すグラフである。Ｖ_TRANと光強度はほぼ線形の関係であることが判る。

本実施の形態では、ゲート駆動電圧Ｖ_TRANを時間に対して一定の速度で上昇させるので、ゲート駆動電圧Ｖ_TRANが上昇を開始してから、列信号線電圧Ｖ_CLの変化が終了するまで時間（図９のＴ４−Ｔ２に相当）もまた光強度と線形の関係を持つことになる。したがって、フォトダイオード３０が受光した光の強度に対して、図１０の右側Ｙ軸に示すように高い線形性を有したデジタル信号出力が得られる。

なお、本実施の形態では、簡明のため、ゲート駆動電圧Ｖ_TRANが上昇を開始してから、列信号線電圧Ｖ_CLの変化が終了するまで時間を量子化することにより、蓄積電荷量のデジタル値を得る方法について述べた。

しかしながら、量子化される時間の起点は、フォトダイオード３０からＦＤ容量３３への電荷が移動を開始する時刻よりも前、すなわちゲート駆動電圧Ｖ_TRANが上昇を開始する前の任意の時刻でよい。なぜなら、そのような起点から列信号線電圧Ｖ_CLの変化が終了するまで時間の長さもまた、光強度と線形の関係を持つからである。

（第３の実施形態）
本発明の第３の実施形態に係るＡＤ変換機能を内蔵した固体撮像装置について、図面を参照しながら説明する。

本実施の形態の固体撮像装置は、転送スイッチのゲートに印加するランプ電圧が上昇を開始する時刻から、フォトダイオード３０からＦＤ容量３３へ電荷が移動を開始する時刻までの時間（図９のＴ３−Ｔ２に相当）を量子化し、蓄積電荷量のデジタル値を得る。

本実施の形態の固体撮像装置におけるカウンタ制御回路７１ａは、前述のカウンタ制御回路７１に対して、イネーブル信号ＥＮの立ち上がりエッジから比較器１６の出力の立ち上がりエッジまでの期間、Ｈｉレベルのカウンタ制御信号ＣＣを出力するように変更される。

図１１に示すように、カウンタ制御回路７１ａは、第２の実施形態のカウンタ制御回路７１（図８を参照）と比べて、否定論理和（ＮＯＲ）回路７７を論理積（ＡＮＤ）回路７７ａに置き換えて構成される。

このように構成されたカウンタ制御回路７１ａは、イネーブル信号ＥＮの立ち上がりエッジから比較器１６の出力の立ち上がりエッジまでの期間、Ｈｉレベルのカウンタ制御信号ＣＣを出力する。

以上のように構成した固体撮像装置の読み出し動作について、図１２を用いて説明する。

図１２は、読み出し動作における主要な信号の時間変化を、１水平走査期間に対応する時刻Ｔ０から時刻Ｔ６について表すグラフである。図１２のグラフには、前述の図９のグラフと同様の信号が表されている。

時刻Ｔ３まで、図９のグラフに関して説明した動作と同様の動作が進行する。

時刻Ｔ２におけるイネーブル信号ＥＮの立ち上がりエッジに同期して、カウンタ制御回路７１は、Ｈｉレベルのカウンタ制御信号ＣＣを出力する。

時刻Ｔ３に、転送スイッチ３１のゲート下領域のポテンシャルがフォトダイオード３０に蓄積されている電荷（電子）のエネルギーと一致し、蓄積されている電荷はＦＤノード３２に流入し始める。流入した電荷はＦＤ容量３３（および読み出しトランジスタ３４のゲート容量）で電圧に変換され、ＦＤ電圧Ｖ_FDは低下し始める。

ＦＤ電圧Ｖ_FDの低下に対応して列信号線電圧Ｖ_CLもまた低下し始めることにより、微分器出力電圧Ｖ_diffは接地電圧から電圧Ｖ_yへと上昇する。微分器出力電圧Ｖ_diffの立ち上がりによって、カウンタ制御回路７１からのカウンタ制御信号ＣＣはＬｏレベルとなり、カウンタ回路１７はカウントアップ動作を停止する。

このときのカウント値ＸＹＺ₍₁₆₎が、フォトダイオード３０に蓄積可能な最大電荷量と実際に発生し蓄積されていた電荷量（つまり光強度）との差に対応する。ここで、光強度が大きく、そのため実際に発生し蓄積されていた電荷のエネルギーが大きいほど、早期に蓄積電荷のＦＤノード３２への流入が始まるため、得られるカウント値ＸＹＺ₍₁₆₎は小さくなることに注意する。

このように構成された固体撮像素子によれば、フォトダイオード３０に蓄積されている電荷がＦＤノード３２へ移動を開始するゲート駆動電圧Ｖ_compの光強度依存性は、蓄積電荷が移動を終了するゲート駆動電圧Ｖ_compの光強度依存性よりは小さいものの、カウンタ回路１７がカウントアップを行う時間を（Ｔ４−Ｔ２）から（Ｔ３−Ｔ２）へと短縮できるので、その結果、ダイナミックレンジを多少犠牲にすることで、高速なＡＤ変換が可能となる。

高速なＡＤ変換が可能となることは、高密度画素、多階調、高フレームレートといった特性を持つ固体撮像装置に適用する上で役立つ。

本発明の固体撮像装置は、映像信号をデジタル値で出力する固体撮像装置として利用でき、とりわけ、固体撮像装置において回路面積の増大を抑制しつつ高い分解能を得る技術として、ユビキタス社会における各種のデジタル機器へ利用性が高い。

本発明の第１の実施形態に係る固体撮像装置の回路構成図 本発明の第１の実施形態に係る固体撮像装置の部分回路構成図 本発明の第１の実施形態に係る固体撮像装置の読み出し動作タイミング図 本発明の第１の実施形態に係る固体撮像装置の画素ポテンシャル状態図 本発明の第１の実施形態に係る固体撮像装置の列信号線電圧図 本発明の第１の実施形態に係る固体撮像装置において、ＰＤから電荷が移動するゲート駆動電圧範囲と光強度の関係 本発明の第２の実施形態に係る固体撮像装置の回路構成図 本発明の第２の実施形態に係る固体撮像装置の部分回路構成図 本発明の第２の実施形態に係る固体撮像装置の読み出し動作タイミング図 本発明の第２の実施形態に係る固体撮像装置において、ＰＤからの電荷移動が終了するゲート駆動電圧と光強度の関係 本発明の第３の実施形態に係る固体撮像装置の部分回路構成図 本発明の第３の実施形態に係る固体撮像装置の読み出し動作タイミング図 従来の固体撮像装置の回路構成図 従来の固体撮像装置の読み出し動作タイミング図

符号の説明

１ 画素回路
２ 列信号線
３ 転送制御線
４ 行リセット線
５ 行選択線
６ スイッチ
７ 垂直走査回路
８ 転送制御信号線
９ 画素リセット信号線
１０ 画素選択信号線
１１ ＤＡＣ
１２ 負荷抵抗
１３ 列ＡＤ変換回路
１４ 増幅器
１５ 微分器
１６ 比較器
１７ カウンタ回路
１８ 水平走査回路
１９ 基準電圧線
２０ クロック線
２１ カウンタリセット信号線
２２ 出力信号線
３０ フォトダイオード
３１ 転送スイッチ
３２ ＦＤノード
３３ ＦＤ容量
３４ 読み出しトランジスタ
３５ リセットスイッチ
３６ 選択スイッチ
３７ 負荷トランジスタ
３８ 演算増幅器
３９ 入力容量
４０ フィードバック抵抗
４１ 出力増幅器
７０ 列ＡＤ変換回路
７１、７１ａ カウンタ制御回路
７２ ＥＮ端子
７３、７６ 遅延回路
７４ ＸＯＲ回路
７５ インバータ
７７ ＮＯＲ回路
７７ａ ＡＮＤ回路
７８ ＳＲラッチ
８０ 画素回路
８１ 列信号線
８２ 行選択線
８３ 垂直駆動回路
８４ 垂直走査回路
８５ 負荷抵抗
８６ Ｓ／Ｈ回路
８７ 比較器
８８ カウンタ回路
８９ 水平走査回路
９０ ＤＡＣ
９１ 出力
９２ 出力信号線
９３ 列信号線の電圧
９４ ランプ電圧

Claims (9)

1. 複数の画素のそれぞれについて受光量に応じたデジタル値を得る固体撮像装置であって、
   前記受光量に応じた量の電荷を蓄積する光電変換素子と、
   保持している電荷の量に応じた信号電圧を出力する電荷電圧変換手段と、
   前記光電変換素子と前記電荷電圧変換手段とに接続され、前記光電変換素子で蓄積した電荷の前記電荷電圧変換手段への移動を制御する転送スイッチと、
   ランプ波状に変化する制御電圧を生成し、前記転送スイッチの制御端子に印加する制御電圧印加手段と、
   所定の時点から前記制御電圧の印加に伴って前記信号電圧の時間変化率に特定の変動が生じる時点までの時間長を量子化することにより前記デジタル値を得る量子化手段と
   を備えることを特徴とする固体撮像装置。
2. 前記量子化手段は、前記信号電圧が変化を開始する時点から変化を終了する時点までの時間長を量子化する
   ことを特徴とする請求項１に記載の固体撮像装置。
3. 前記量子化手段は、
   前記信号電圧の微分値を表す微分信号を出力する微分器と、
   前記微分信号で表される微分値と所定の基準値とを比較する比較器と、
   前記比較器から所定の比較結果を示す比較信号が得られる期間、所定のクロックを計数することによって、前記デジタル値を得る計数手段と
   を有することを特徴とする請求項２に記載の固体撮像装置。
4. 前記量子化手段は、前記制御電圧が変化を開始する時点から、前記信号電圧が変化を開始する時点かまたは変化を終了する時点までの時間長を量子化する
   ことを特徴とする請求項１に記載の固体撮像装置。
5. 前記量子化手段は、
   前記信号電圧の微分値を表す微分信号を出力する微分器と、
   前記微分信号で表される微分値と所定の基準値とを比較する比較器と、
   前記制御電圧の生成を前記制御電圧印加手段に指令する指令信号の開始エッジから、前記比較器の出力信号の立ち上がりエッジまたは立ち下がりエッジまでの期間、所定のクロックを計数することによって、前記デジタル値を得る計数手段と
   を有することを特徴とする請求項４に記載の固体撮像装置。
6. 受光量に応じたデジタル値を得る受光量測定装置であって、
   前記受光量に応じた量の電荷を蓄積する光電変換素子と、
   保持している電荷の量に応じた信号電圧を出力する電荷電圧変換手段と、
   前記光電変換素子と前記電荷電圧変換手段とに接続され、前記光電変換素子で蓄積した電荷の前記電荷電圧変換手段への移動を制御する転送スイッチと、
   ランプ波状に変化する制御電圧を生成し、前記転送スイッチの制御端子に印加する制御電圧印加手段と、
   所定の時点から前記制御電圧の印加に伴って前記信号電圧の時間変化率に特定の変動が生じる時点までの時間長を量子化することにより前記デジタル値を得る量子化手段と
   を備えることを特徴とする受光量測定装置。
7. 受光量に応じたデジタル値を得る受光量測定方法であって、
   前記受光量に応じた量の電荷を蓄積する光電変換ステップと、
   前記蓄積された電荷の移動を制御する転送スイッチの制御端子に、ランプ波状に変化する制御電圧を印加する制御電圧印加ステップと、
   前記制御電圧の印加に伴って、前記転送スイッチを通って移動した電荷の量を電圧値に変換するステップと、
   所定の時点から前記電圧値の時間変化率に特定の変動が生じる時点までの時間長を計測することにより前記デジタル値を得る量子化ステップと
   を含むことを特徴とする受光量測定方法。
8. 前記量子化ステップは、
   前記電圧値の微分値を得る微分サブステップと、
   前記微分値を所定の基準値と比較する比較サブステップと、
   前記比較サブステップで所定の比較結果が得られる期間、所定のクロックを計数することによって、前記デジタル値を得る計数サブステップと
   を含むことを特徴とする請求項７に記載の受光量測定方法。
9. 前記量子化ステップは、
   前記電圧値の微分値を得る微分サブステップと、
   前記微分値を所定の基準値と比較する比較サブステップと、
   前記制御電圧の生成を前記制御電圧印加手段に指令する指令信号の開始エッジから、前記比較器の出力信号の立ち上がりエッジまたは立ち下がりエッジまでの期間、所定のクロックを計数することによって、前記デジタル値を得る計数サブステップと
   を含むことを特徴とする請求項７に記載の受光量測定方法。

Images