JP2008311292A - 半導体レーザ装置および半導体レーザ装置の製造方法 - Google Patents

Abstract

【課題】ジャンクション・ダウンによりマウントしても、動作電圧の上昇を抑制することにより、高出力で高信頼動作が可能な半導体レーザ装置および半導体レーザ装置の製造方法を提供する。
【解決手段】半導体レーザ装置１００ａは、半導体レーザ素子１１７と被マウント基台とワイヤ１１６ａとを備える。半導体レーザ素子１１７は、基板１００と、基板１００上に形成された活性層１０４と、活性層１０４上に形成された他の層１１７ａと、他の層１１７ａ上に形成された電極とを含む。他の層１１７ａにおける活性層１０４に対向する側と反対側の表面には、リッジ部と、リッジ部１１７ｂを挟んでリッジ部１１７ｂと平行に延びるダミーリッジ部１１７ｃとが形成される。リッジ部１１７ｂの頂面上に形成された電極と被マウント基台との間には空洞１３０が形成され、半導体レーザ素子１１７におけるリッジ部１１７ｂの頂面上に形成された電極は空洞１３０に露出している。
【選択図】図１

Description

本発明は、半導体レーザ装置および半導体レーザ装置の製造方法に関し、より特定的にはダブルチャネル型としたリッジ導波路型半導体レーザ素子をジャンクション・ダウンでマウントされた半導体レーザ装置および半導体レーザ装置の製造方法に関する。

近年、情報化社会が浸透し、パーソナルコンピュータからビデオに至るまで、これらのデータを光ディスクに記録するようになってきた。情報量は増大に一途をたどっており、ディスクもＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）からＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）およびＢＤ（Ｂｌｕｅ−ｒａｙ Ｄｉｓｃ）へと大容量化が図られている。光源として用いられる半導体レーザ素子は、赤外（７８０ｎｍ帯）から赤色（６５０ｎｍ帯）および青紫色（４０５ｎｍ帯）などの短波長光源を用いることにより、大容量化を実現している。さらに、記録速度の高速化も進んでおり、半導体レーザ素子の高出力化への要求が高まっている。高出力の半導体レーザ素子は、高効率で動作電圧（Ｖｏｐ）が低く、温度特性や高出力時の高いモード安定性など、厳しいスペックが求められる。

このような半導体レーザ素子に電流を注入すると、半導体レーザ素子の活性領域で、注入された電子とホールとの再結合により光エネルギーが発生する。再結合により注入した電流が全て光エネルギーに変換されれば発熱は生じないが、実際には、電気エネルギーは光エネルギー（発光）と熱エネルギー（発熱）に変換される。具体的には、電流の広がりにより、発光に寄与しない再結合電流により発熱が生じる。また、半導体レーザ素子の発振光が活性領域周辺で吸収を起こすことにより発熱が生じる。また、半導体レーザ素子の抵抗成分によりジュール熱が生じる。このような要因により、半導体レーザ素子は発熱する。

半導体レーザ素子の注入電流を上げて光出力を大きくしていくと、光出力（光エネルギー）が大きくなるに伴い、発熱量も大きくなる。特に、素子抵抗によるジュール熱は動作電圧が大きくなるほど発熱量も大きくなる。そのため、半導体レーザ素子の高出力駆動時には、これらの発熱を低減し、また効率よく放熱させる必要がある。したがって、半導体レーザ素子の放熱は、半導体レーザ素子をサブマウントを介してたとえば銅製のステムにマウントすることにより、熱を逃がして行なわれている。

半導体レーザ素子において発熱源は活性層近傍であるため、活性層をなるべくステムに近づけるほど放熱性は良くなる。半導体レーザ素子は厚さが１００μｍ程度であるが、活性層は通常表面から１μｍ程度のところに位置しており、マウントする向きにより大きく放熱性が変わる。

活性層側を上（ジャンクション・アップ）にしてマウントすると、良好なビーム形状が得られることや、活性層側は加工を施したり、電極パターンを形成しているため、マウントのしやすさや、配線のとり易さなどのメリットがある。一方、活性層側を下（ジャンクション・ダウン）に配置、すなわちステム側にマウントすると、放熱性が良くなるメリットがある。そのため、半導体レーザ素子をより高出力で使用する場合には、半導体レーザ素子の発熱が増大することによる放熱性を向上するために、ジャンクション・ダウンでマウントすることが望まれる。

また、より高出力を得るために、クラッド層からコンタクト層までの層など活性層上の層にリッジストライプ形状を形成することにより、光の閉じ込めと電流の閉じ込めとを行なうリッジ導波路型半導体レーザ素子が広く用いられている。リッジ導波路型半導体レーザは１回の結晶成長で作製できることから、コストダウンが可能である。しかし、半導体レーザ素子の幅が数百μｍに対して、リッジストライプの幅は数μｍ〜数十μｍと狭い。そのため、このリッジ導波路型半導体レーザ素子をジャンクション・ダウンによりマウントすると、リッジストライプにマウントの応力が集中してリッジが破壊するおそれがある。そこで、リッジストライプの両側にこれと同じ高さのダミーリッジを設ける（以下、ダブルチャネルとも記す）と、ダミーリッジにより半導体レーザ素子を支えることができるため、リッジストライプへの応力の集中を低減することができ、リッジストライプの破壊を防ぐことができる。

このようなダブルチャネル型半導体レーザ素子をジャンクション・ダウンによりマウントした例として、特開２００５−２２３０７０号公報(特許文献１）および特開２００３−８６８７７号公報（特許文献２）が挙げられる。特許文献１には、半導体レーザ素子とサブマウントとの間に空洞が形成されない半導体レーザ装置が開示されている。また、特許文献２には、半導体レーザ素子においてリッジとダミーリッジとの間の溝と、サブマウントとの間に空洞を形成し、それ以外の部分には空洞が形成されない半導体レーザ装置が開示されている。
特開２００５−２２３０７０号公報 特開２００３−８６８７７号公報

しかしながら、上記特許文献１および２のダブルチャネル型半導体レーザ素子をジャンクション・ダウンによりマウントしているが、動作電圧の上昇を十分抑制できず、未だ改善の余地がある。

それゆえ本発明は、上記問題を解決し、ジャンクション・ダウンによりマウントしても、動作電圧の上昇を抑制することにより、高出力で高信頼動作が可能な半導体レーザ装置および半導体レーザ装置の製造方法を提供することを目的とする。

本発明者は、鋭意研究の結果、ダブルチャネル型としたリッジ導波路型半導体レーザ素子を上記特許文献１および２に開示されているようにジャンクション・ダウンでマウントすると、ジャンクション・アップでマウントした場合に比べて動作電圧が上昇し、信頼性も低下することを見出した。また、本発明者は、ジャンクション・ダウンでマウントされた半導体レーザ装置の動作電圧の上昇は、半導体レーザ素子がワイヤボンドされる際に衝撃が加えられることにより、半導体レーザ素子へダメージが加えられることに起因することを見出した。

そこで本発明の半導体レーザ装置は、半導体レーザ素子と、被マウント基台と、ワイヤとを備えている。半導体レーザ素子は、基板と、基板上に形成された活性層と、活性層上に形成された他の層と、他の層上に形成された電極とを含み、他の層における活性層に対向する側と反対側の表面には、リッジ部と、リッジ部を挟んでリッジ部と平行に延びるダミーリッジ部とが形成されている。被マウント基台は、半導体レーザ素子における他の層と電気的に接続されている。ワイヤは、半導体レーザ素子の基板に電気的に接続されている。リッジ部の頂面上に形成された電極と被マウント基台との間には空洞が形成され、半導体レーザ素子においてリッジ部の頂面上に形成された電極の少なくとも一部は空洞に露出している。

また、本発明の半導体レーザ装置の製造方法は、準備する工程と、他の層と被マウント基台とを固定する工程と、基板とワイヤとを電気的に接続する工程とを備えている。準備する工程では、基板と、基板上に形成された活性層と、活性層上に形成された他の層と、他の層上に形成された電極とを含み、他の層における活性層に対向する側と反対側の表面にはリッジ部とリッジ部を挟んでリッジ部と平行に延びるダミーリッジ部とが形成された半導体レーザ素子を準備する。他の層と被マウント基台とを固定する工程では、半導体レーザ素子における他の層と被マウント基台とを固定する。基板とワイヤとを電気的に接続する工程では、半導体レーザ素子の基板とワイヤとを電気的に接続する。他の層と被マウント基台とを固定する工程では、リッジ部の頂面上に形成された電極と被マウント基台との間には空洞が形成され、半導体レーザ素子においてリッジ部の頂面上に形成された電極の少なくとも一部を空洞に露出させる工程を含んでいる。

本発明の半導体レーザ装置および半導体レーザ装置の製造方法によれば、他の層と被マウント基台とを固定する工程において、ジャンクション・ダウンでマウントする際に半導体レーザ素子のリッジ部の頂面上に形成された電極と被マウント基台との間に空洞が形成され、半導体レーザ素子においてリッジ部の頂面上に形成された電極の少なくとも一部を空洞に露出される。そのため、空洞により、基板とワイヤとを電気的に接続する工程時にリッジ部に与えられる衝撃を低減できるので、半導体レーザ素子へのダメージが低減される。よって、半導体レーザ装置の動作電圧の上昇を抑制でき、効率の劣化が無く、信頼性を向上できる。すなわち、ジャンクション・ダウンによりマウントしても、動作電圧の上昇を抑制することにより、高出力で高信頼動作が可能な半導体レーザ装置が得られる。

上記半導体レーザ装置において好ましくは、ダミーリッジ部と被マウント基台との間に配置される金属膜をさらに備えている。

上記半導体レーザ装置の製造方法において好ましくは、他の層と被マウント基台とを固定する工程は、ダミーリッジ部および被マウント基台におけるダミーリッジ部と対向する表面の少なくともいずれか一方上に金属膜を配置する工程と、金属膜を介して、ダミーリッジ部と被マウント基台とを固定する工程とを含んでいる。

これにより、他の層と被マウント基台とを固定する工程において、金属膜によりリッジ部と被マウント基台との間に空洞を容易に設けることができる。

上記半導体レーザ装置において好ましくは、ダミーリッジ部と被マウント基台との間に配置される半田をさらに備えている。

上記半導体レーザ装置の製造方法において好ましくは、他の層と被マウント基台とを固定する工程は、ダミーリッジ部に接するように半田を配置する工程と、半田を介して、ダミーリッジ部と被マウント基台とを固定する工程とを含んでいる。

また、上記半導体レーザ装置の製造方法において好ましくは、他の層と被マウント基台とを固定する工程は、被マウント基台においてダミーリッジ部と対向する表面に半田を配置する工程と、半田を介して、ダミーリッジ部と被マウント基台とを固定する工程とを含んでいる。

これにより、他の層と被マウント基台とを固定する工程において、半田によりリッジ部と被マウント基台との間に空洞を容易に設けることができる。

上記半導体レーザ装置の製造方法において好ましくは、半田で空洞を埋め込む工程をさらに備えている。

これにより、基板とワイヤとを電気的に接続する工程時には空洞によりリッジ部に加えられる衝撃を低減するとともに、半導体レーザ装置の使用時には空洞に埋めこめられた半田により放熱性を向上できる。

上記半導体レーザ装置において好ましくは、ダミーリッジ部と被マウント基台との間に配置される融点の異なる２種以上の半田をさらに備えている。

また、上記半導体レーザ装置の製造方法において好ましくは、他の層と被マウント基台とを固定する工程は、ダミーリッジ部および被マウント基台の少なくともいずれか一方上に、融点の異なる２種以上の半田を配置する工程と、半田のうち相対的に低い融点の半田が溶ける一方、相対的に高い融点の半田が溶けない温度に加熱することにより、相対的に低い融点の半田を介して、ダミーリッジ部と被マウント基台とを固定する工程とを含み、半田のうち相対的に高い融点の半田が溶ける温度に加熱することにより、相対的に高い融点の半田を介して空洞を埋め込む工程をさらに備えている。

これにより、他の層と被マウント基台とを固定する工程において、相対的に低い融点の半のみを溶解させることにより、他の層と被マウント基台とを固定できる。その際、相対的に高い融点の半田によりリッジ部上に形成された電極と被マウント基台との間に空洞を容易に設けることができる。また、基板とワイヤとを電気的に接続する工程後に相対的に高い融点の半田を溶解することにより、基板とワイヤとを電気的に接続する工程時には空洞により半導体レーザ素子に加えられる衝撃を低減するとともに、半導体レーザ装置の使用時には相対的に高い融点の半田により放熱性を向上できる。

本発明の半導体レーザ装置および半導体レーザ装置の製造方法によれば、ジャンクション・ダウンでマウントする際にリッジ部上に形成された電極と被マウント基台との間に空洞が設けられ、リッジ部上に形成された電極が空洞に露出しているので、ジャンクション・ダウンによりマウントしても、動作電圧の上昇を抑制することにより、高出力で高信頼動作が可能な半導体レーザ装置が得られる。

以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には、同一の参照符号を付し、その説明は繰り返さない。

（実施の形態１）
図１は、本発明の実施の形態１における半導体レーザ装置を示す概略斜視図である。図１を参照して、本発明の実施の形態１における半導体レーザ装置について説明する。本実施の形態における半導体レーザ装置１００ａは、図１に示すように、半導体レーザ素子１１７と、被マウント基台と、ワイヤ１１６ａとを備えている。半導体レーザ素子１１７は、基板１００と、基板１００上に形成された活性層１０４と、活性層１０４上に形成された他の層１１７ａと、他の層１１７ａ上に形成された電極とを含んでいる。他の層１１７ａにおける活性層１０４に対向する側と反対側の表面には、リッジ部１１７ｂと、リッジ部１１７ｂを挟んでリッジ部１１７ｂと平行に延びるダミーリッジ部１１７ｃとが形成されている。リッジ部１１７ｂの頂面上に形成された電極と被マウント基台との間には空洞１３０が形成され、半導体レーザ素子１１７におけるリッジ部１１７ｂの頂面上に形成された電極は空洞１３０に露出している。なお、図１に示すように、半導体レーザ装置１００ａは、重力方向に対して基板１００が上側（被マウント基台から見て他の層１１７ａより遠い側）になるように配置された半導体レーザ素子１１７と被マウント基台とが固定されたジャンクション・ダウン構造である。

本実施の形態における半導体レーザ装置１００ａは、図１に示すように、半導体レーザ素子１１７と、ステム１１５と、サブマウント１１８と、ワイヤ１１６ａ，１１６ｂと、金属膜１１１と、リード線１１９ａ，１１９ｂとを備えている。

半導体レーザ素子１１７は、基板１００と、ｎ型バッファ層１０１と、ｎ型クラッド層１０２と、ｎ型ガイド層１０３と、活性層１０４と、ｐ型蒸発防止層１０５と、ｐ型クラッド層１０６と、ｐ型コンタクト層１０７と、絶縁膜１０８と、ｐ型電極層１０９と、ｎ型電極層１１０とを含んでいる。

基板１００は、たとえばｎ型ＧａＮ（窒化ガリウム）などの導電性材料からなっており、厚みは１００μｍである。ｎ型バッファ層１０１は、基板１００に接して設けられ、たとえばｎ型ＧａＮからなっており、厚みは０．２μｍである。ｎ型クラッド層１０２は、ｎ型バッファ層１０１に接して設けられ、たとえばＡｌＧａＮ（窒化アルミニウムガリウム）からなっており、厚みは２μｍである。ｎ型ガイド層１０３は、ｎ型クラッド層１０２に接して設けられ、たとえばＧａＮからなっており、厚みは２０ｎｍである。活性層１０４は、ｎ型ガイド層１０３に接して設けられ、たとえばＩｎＧａＮ（窒化インジウムガリウム）井戸層とＧａＮバリア層とがそれぞれ３層ずつ積層された多重量子井戸構造であり、井戸層の厚みが４ｎｍ、バリア層の厚みが８ｎｍである。

本実施の形態における他の層１１７ａは、ｐ型蒸発防止層１０５と、ｐ型クラッド層１０６と、ｐ型コンタクト層１０７とを含んでいる。ｐ型蒸発防止層１０５は、活性層１０４に接して設けられ、たとえばＡｌＧａＮからなっており、厚みは２０ｎｍである。ｐ型クラッド層１０６は、ｐ型蒸発防止層１０５に接して設けられ、たとえばＡｌＧａＮからなっており、厚みは０．５５μｍである。ｐ型コンタクト層１０７は、ｐ型クラッド層１０６に接して設けられ、たとえばＧａＮからなっており、厚みは０．１μｍである。

絶縁膜１０８は、リッジ部１１７ｂを除く領域のｐ型コンタクト層１０７に接して設けられ、リッジ部１１７ｂのみに電流を注入する役割りを担う。絶縁膜１０８は、たとえばＳｉＯ₂（酸化シリコン）からなっており、厚みは０．２μｍである。ｐ型電極層１０９は、リッジ部１１７ｂではｐ型コンタクト層１０７に接して設けられ（図１においてｐ型電極層１０９のうち、リッジ部１１７ｂの頂面上に形成された部分はｐ型電極層１０９ａ）、リッジ部１１７ｂ以外の領域（ダミーリッジ部１１７ｃ、および、ダミーリッジ部１１７ｃとリッジ部１１７ｂとの間に形成された溝）では絶縁膜１０８に接して設けられ、たとえばＰｄ（パラジウム）およびＡｕ（金）からなっており、Ｐｄの厚みが５０ｎｍ、Ａｕの厚みが０．２μｍである。ｎ型電極層１１０は、基板１００においてｎ型バッファ層１０１が形成された面と反対側の面に接して設けられ、たとえばＨｆ（ハフニウム）、Ｐｔ（白金）およびＡｕからなっており、Ｈｆの厚みが５０ｎｍ、Ｐｔの厚みが１００ｎｍ、Ａｕの厚みが０．２μｍである。

半導体レーザ素子１１７は、ｐ型コンタクト層１０７、およびｐ型クラッド層１０６の一部に渡って溝が形成された構造、すなわちストライプ状のリッジ部１１７ｂおよびダミーリッジ部１１７ｃのダブルチャネル構造である。なお、リッジ部１１７ｂとは、溝に挟まれた断面形状が略台形の部分である。リッジ部１１７ｂの頂面にはｐ型電極層１０９ａが接して設けられ、リッジ部１１７ｂの側面には絶縁膜１０８が接して設けられている。また、ダミーリッジ部１１７ｃとは、リッジ部１１７ｂと溝を介して平行に延びる部分である。ダミーリッジ部１１７ｃおよびダミーリッジ部１１７ｃとリッジ部１１７ｂとの間の溝には絶縁膜１０８およびｐ型電極層１０９の積層体が絶縁膜１０８側と接して設けられている。

なお、本実施の形態では、半導体レーザ素子１１７として窒化物半導体レーザ素子を使用したが、特にこれに限定されず、半導体レーザ素子１１７として赤色半導体レーザ素子、赤外半導体レーザ素子などを用いてもよい。また、半導体レーザ素子１１７の各層の構成なども、上述した層に限定されない。

金属膜１１１は、ダミーリッジ部１１７ｃと被マウント基台との間に配置されている。本実施の形態の金属膜１１１は、ダミーリッジ部１１７ｃ、および、他の層１１７ａの表面においてダミーリッジ部１１７ｃとリッジ部１１７ｂとの間に形成された溝と、サブマウント１１８との間に、絶縁膜１０８およびｐ型電極層１０９を介して形成されている。金属膜１１１は、たとえばＡｕなどからなるメッキ導電層などを用いることができる。

図１に示すように、金属膜１１１においてリッジ部１１７ｂから突出している厚みＬは、空洞１３０が保持されやすい観点から、０．５μｍ以上５μｍ以下が好ましい。

ワイヤ１１６ａは、半導体レーザ素子１１７の基板１００に電気的に接続している。本実施の形態におけるワイヤ１１６ａは、基板１００と、電極引き出し用のリード線１１９ａとを電気的に接続している。ワイヤ１１６ａは、たとえばＡｕなどを用いることができる。

ワイヤ１１６ｂは、被マウント基台に電気的に接続している。本実施の形態におけるワイヤ１１６ｂは、サブマウント１１８のサブマウント電極層１１３ｂと電極引き出し用のリード線１１９ｂとを電気的に接続している。ワイヤ１１６ｂは、たとえばＡｕなどを用いることができる。

被マウント基台は、サブマウント１１８と、サブマウント１１８と接続されているステム１１５とを含んでいる。

サブマウント１１８は、半導体レーザ素子１１７における他の層１１７ａと接続されている。サブマウント１１８は、サブマウント材１１２と、サブマウント電極層１１３ａ，１１３ｂと、半田層１１４ａ，１１４ｂとを含んでいる。サブマウント材１１２は、たとえばＳｉＣ（炭化珪素）からなっている。サブマウント電極層１１３ａ，１１３ｂは、サブマウント材１１２の表面上および裏面上に形成され、たとえばＴｉ（チタン）とＰｔ（白金）とＡｕとが積層されてなる。半田層１１４ａ、１１４ｂは、サブマウント電極層１１３ａ，１１３ｂの表面上に形成され、たとえばＡｕＳｎ（金錫）からなっている。半田層１１４ｂは、ダミーリッジ部１１７ｃと固定されている。

サブマウント１１８において半導体レーザ素子１１７と接続されない側の半田層１１４ａは、ステム１１５と接続されている。ステム１１５は、たとえばＣｕ（銅）からなっている。

次に、図１〜図７を参照して、本発明の実施の形態１における半導体レーザ装置の製造方法について説明する。なお、図２は、本発明の実施の形態１における半導体レーザ装置の製造方法を示すフローチャートである。図３は、本発明の実施の形態１における準備する工程を説明するための模式図である。図４は、本発明の実施の形態１における準備する工程を説明するための別の模式図である。図５は、本発明の実施の形態１におけるダミーリッジ部と被マウント基台とを固定する工程を説明するための模式図である。図６は、本発明の実施の形態１におけるダミーリッジ部と被マウント基台とを固定する工程を実施した後の状態を示す模式図である。図７は、本発明の実施の形態１における空洞を半田で埋め込む工程を説明するための模式図である。

図２および図３に示すように、まず、基板１００と、基板１００上に形成された活性層１０４と、活性層１０４上に形成された他の層１１７ａと、他の層１１７ａ上に形成された電極とを含み、他の層１１７ａにおける活性層１０４に対向する側と反対側の表面にはリッジ部１１７ｂとリッジ部１１７ｂを挟んでリッジ部１１７ｂと平行に延びるダミーリッジ部１１７ｃとが形成された半導体レーザ素子１１７を準備する工程（Ｓ１０）を実施する。準備する工程（Ｓ１０）では、たとえば上述した半導体レーザ素子１１７を準備する。

具体的には、図３に示すように、たとえばＧａＮなどの導電性材料からなる基板１００を準備する。そして、基板１００上に、ＧａＮからなるｎ型バッファ層１０１、ＡｌＧａＮからなるｎ型クラッド層１０２、ＧａＮからなるｎ型ガイド層１０３、ＩｎＧａＮ井戸層とＧａＮガイド層とが積層された多重量子構造の活性層１０４、ＡｌＧａＮからなるｐ型蒸発防止層１０５、ＡｌＧａＮからなるｐ型クラッド層１０６、およびＧａＮからなるｐ型コンタクト層１０７をこの順で、たとえばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属気相成長）法により結晶成長させることにより形成する。引き続き、たとえばｐ型コンタクト層１０７においてリッジ部１１７ｂおよびダミーリッジ部１１７ｃとなるべき領域上にマスク層を形成し、ｐ型コンタクト層１０７およびｐ型クラッド層１０６の途中までエッチングにより溝を掘る。マスク層を除去すると、リッジ部１１７ｂおよびダミーリッジ部１１７ｃを形成でき、ダブルチャネル構造にできる。

その後、リッジ部１１７ｂ上にマスク層を形成して、リッジ部１１７ｂ以外の領域に、たとえばＣＶＤ（Chemical Vapor Deposition：化学気相成長）法により絶縁膜１０８を形成する。マスク層を除去した後、リッジ部１１７ｂを含みダミーリッジ部１１７ｃに至る領域まで（リッジ部１１７ｂにおけるｐ型コンタクト層１０７、溝、およびダミーリッジ部１１７ｃにおける絶縁膜１０８の上に）、たとえば蒸着法によりｐ型電極層１０９を形成する。

その後、基板１００の裏面（基板１００においてｎ型バッファ層１０１が形成された面と反対側の面）を研磨して厚みをたとえば１００μｍにし、裏面上にｎ型電極層１１０をたとえば蒸着法により形成する。そして、へき開により反射端面を形成し、端面に端面反射膜を形成し、最後にチップに分割して半導体レーザ素子１１７を作製する。

なお、準備する工程（Ｓ１０）では、半導体レーザ素子１１７の成長条件および成長方法などは特にこれに限定されず、たとえばＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシ）法などの他の結晶成長法を採用してもよい。

次に、図２〜図４に示すように、半導体レーザ素子１１７における他の層１１７ａと被マウント基台とを固定する工程（Ｓ２０）を実施する。この工程（Ｓ２０）では、リッジ部１１７ｂの頂面上に形成された電極と被マウント基台との間には空洞１３０が形成され、半導体レーザ素子１１７におけるリッジ部１１７ｂの頂面上に形成された電極を空洞１３０に露出させる工程を含んでいる。

本実施の形態における他の層１１７ａと被マウント基台とを固定する工程（Ｓ２０）は、ダミーリッジ部１１７ｃおよび被マウント基台におけるダミーリッジ部１１７ｃと対向する表面の少なくともいずれか一方上に金属膜１１１を配置する工程（Ｓ２１）と、金属膜１１１を介して、ダミーリッジ部１１７ｃと被マウント基台とを固定する工程（Ｓ２２）とを含んでいる。

具体的には、図３に示すように、サブマウント材１１２を準備し、その両面にＴｉ、ＰｔおよびＡｕを順に蒸着法により形成することにより、サブマウント電極層１１３ａ，１１３ｂを形成する。そして、サブマウント電極層１１３ａ，１１３ｂ上に半田層１１４ａ，１１４ｂを形成する。これにより、サブマウント１１８を準備できる。なお、サブマウント１１８の半導体レーザ素子１１７と対向する側の半田層１１４ｂは、サブマウント材１１２の全面に形成されずに、端部においてサブマウント電極層１１３ｂが露出するように形成することが好ましい。

続いて、たとえば、リッジ部１１７ｂ上にマスク層を形成して、図３に示すように、リッジ部１１７ｂ以外の領域のｐ型電極層１０９上に電解メッキ法により金属膜１１１を形成する。また、たとえば、サブマウント１１８の半田層１１４ｂにおいてリッジ部１１７ｂに対向する領域上にマスク層を形成して、図４に示すように、リッジ部１１７ｂと対向する領域以外の領域の半田層１１４ｂ上に電解メッキ法により金属膜１１１を形成する。その後、マスク層を除去すると、図３および図４に示すように、ダミーリッジ部１１７ｃおよび被マウント基台（本実施の形態ではサブマウント１１８）におけるダミーリッジ部１１７ｃと対向する表面の少なくともいずれか一方上に金属膜１１１を配置する工程（Ｓ２１）を実施できる。

なお、金属膜１１１の形成方法は特に限定されず、たとえば他の蒸着法やスパッタ法などを採用できるが、比較的容易に厚い金属膜１１１を形成できるので、電気メッキ法により形成することが好ましい。

その後、図３および図４に示す半導体レーザ素子１１７およびサブマウント１１８を上下の方向を逆にして、図５に示すように、サブマウント１１８の半田層１１４ｂと半導体レーザ素子１１７における他の層１１７ａの表面（リッジ部１１７ｂが形成された面およびダミーリッジ部１１７ｃが形成された面）とが対向するように、サブマウント１１８上に半導体レーザ素子１１７を載せる。

また、図５に示すように、ステム１１５を準備する。そして、サブマウント１１８の半田層１１４ａとステム１１５とが対向するように、ステム１１５上にサブマウント１１８を載せる。すなわち、ステム１１５上にサブマウント１１８を載せ、その上に半導体レーザ素子１１７をリッジ部１１７ｂ側を下向きにして載せる。

図５に示す半導体レーザ素子１１７をサブマウント１１８を介してステム１１５にマウントした状態（ジャンクション・ダウンでマウントされた状態）では、金属膜１１１がリッジ部１１７ｂの頂面上に形成されたｐ型電極層１０９ａと対向する位置に配置されていないので、半導体レーザ素子１１７のリッジ部１１７ｂの頂面上に形成されたｐ型電極層１０９ａと被マウント基台（本実施の形態ではサブマウント１１８）との間には空洞が形成される。

そして、この状態で、半田層１１４ａ，１１４ｂが融解する温度以上（本実施の形態ではたとえば３１０℃）に上昇させると、図６に示すように、半田層１１４ａ，１１４ｂが融解して、ステム１１５、サブマウント１１８および半導体レーザ素子１１７が一体化される。これにより、金属膜１１１を介して、ダミーリッジ部１１７ｃと被マウント基台（本実施の形態ではサブマウント１１８）とを固定する工程（Ｓ２２）を実施できる。

半導体レーザ素子１１７における他の層１１７ａと被マウント基台とを固定する工程（Ｓ２０）では、半導体レーザ素子１１７と被マウント基台との間の領域であって、リッジ部１１７ｂを除いた領域に、金属膜１１１が突出するように形成されているため、リッジ部１１７ｂとサブマウント１１８の間には空洞１３０が形成される。なお、固定する工程（Ｓ２２）で温度を上げると、半田層１１４ａ，１１４ｂは溶けて空洞１３０に流れ込むが、リッジ部１１７ｂの頂面上に形成されたｐ型電極層１０９ａは空洞１３０に露出する。空洞１３０が保持されやすい観点から、金属膜１１１を配置する工程（Ｓ２１）では、金属膜１１１においてリッジ部１１７ｂから突出している厚みＬ（図１参照）を０．５μｍ以上５μｍ以下になるように金属膜１１１を形成することが好ましい。

次に、図１および図２に示すように、半導体レーザ素子１１７の基板１００とワイヤ１１６ａとを電気的に接続する工程（Ｓ３０）を実施する。この工程（Ｓ３０）では、たとえばキャピラリーを用いたボールボンディングを行なう。

具体的には、半導体レーザ素子１１７のｎ型電極層１１０から電極引き出し用のリード線１１９ａにワイヤ１１６ａをボンディングする。また、サブマウント電極層１１３ｂからｐ型電極引き出し用のリード線１１９ｂにワイヤ１１６ｂをボンディングする。ワイヤボンディング時には、キャピラリーにより基板１００を介して半導体レーザ素子１１７を押さえつけ、超音波によりボンディングする。この際、リッジ部１１７ｂの頂面上に形成されたｐ型電極層１０９ａとサブマウント１１８との間には空洞１３０が形成されているので、空洞１３０がクッションとなり、リッジ部１１７ｂへ加えられる衝撃が抑制される。そのため、半導体レーザ素子１１７へのダメージが低減されるので、半導体レーザ装置１００ａの動作電圧の上昇を抑制でき、効率の劣化が無く、信頼性を向上でき、出力を向上できる。

なお、基板１００とワイヤ１１６ａとを電気的に接続する工程（Ｓ３０）でボンディングする方法は、ボールボンディングに特に限定されず、一般公知の方法を採用できる。他の方法であっても、熱と荷重とが基板１００上から加えられるが、空洞１３０により半導体レーザ装置１００ａの動作電圧の上昇を抑制できる。

以上の工程（Ｓ１０〜Ｓ３０）を実施することにより、本実施の形態における図１に示す半導体レーザ装置１００ａが得られる。なお、半導体レーザ素子１１７の基板１００とワイヤ１１６ａとを電気的に接続する工程（Ｓ３０）後に、空洞１３０を半田１４０で埋め込む工程（Ｓ４０）をさらに実施してもよい。半田１４０は、熱伝導率が高い材料からなることが好ましい。工程（Ｓ４０）を実施すると、図７に示すように、半田１４０により、半導体レーザ装置１００ａの放熱効果を向上できる。

以上説明したように、本発明の実施の形態１における半導体レーザ装置１００ａによれば、リッジ部１１７ｂの頂面上に形成されたｐ型電極層１０９ａとサブマウント１１８との間には空洞１３０が形成され、半導体レーザ素子１１７においてリッジ部１１７ｂの頂面上に形成されたｐ型電極層１０９ａが形成された面を空洞１３０に露出している。そのため、基板１００とワイヤ１１６ａとを電気的に接続する工程（Ｓ３０）時にリッジ部１１７ｂに与えられる衝撃を低減できるので、半導体レーザ素子１１７へのダメージが低減される。よって、半導体レーザ装置１００ａの動作電圧の上昇を抑制でき、効率の劣化が無く、信頼性が向上するので、高出力の半導体レーザ装置１００ａが得られる。

（実施の形態２）
図８は、本発明の実施の形態２における半導体レーザ装置を示す断面図である。図８を参照して、本発明の実施の形態２における半導体レーザ装置を説明する。図８に示すように、実施の形態２における半導体レーザ装置１００ｂは、基本的には図１に示す実施の形態１における半導体レーザ装置１００ａと同様の構成を備えているが、半田層１１４ｂおよび金属膜１１１の代わりに、ダミーリッジ部１１７ｃと被マウント基台との間に配置される半田層１１４ｃを備えている点においてのみ異なる。

具体的には、被マウント基台はステム１１５とサブマウント１１８とを含んでいる。サブマウント１１８は、半田層１１４ｃを介してダミーリッジ部１１７ｃと固定されている。半田層１１４ｃは、たとえばＡｕＳｎなどを用いることができる。

次に、図８〜図１２を参照して、本発明の実施の形態２における半導体レーザ装置の製造方法を説明する。なお、図９は、本発明の実施の形態２における半導体レーザ装置の製造方法を示すフローチャートである。図１０は、本発明の実施の形態２における準備する工程を説明するための模式図である。図１１は、本発明の実施の形態２におけるダミーリッジ部と被マウント基台とを固定する工程を説明するための模式図である。図１２は、本発明の実施の形態２におけるダミーリッジ部と被マウント基台とを固定する工程を実施した後の状態を示す模式図である。

図９および図１０に示すように、まず、基板１００と、基板１００上に形成された活性層１０４と、活性層１０４上に形成された他の層１１７ａと、他の層１１７ａ上に形成された電極とを含み、他の層１１７ａにおける活性層１０４に対向する側と反対側の表面にはリッジ部１１７ｂとリッジ部１１７ｂを挟んでリッジ部１１７ｂと平行に延びるダミーリッジ部１１７ｃとが形成された半導体レーザ素子１１７を準備する工程（Ｓ１０）を実施する。この工程（Ｓ１０）は、実施の形態１と同様であるので、その説明は繰り返さない。

次に、図９および図１０に示すように、半導体レーザ素子１１７における他の層１１７ａと被マウント基台とを固定する工程（Ｓ２０）を実施する。この工程（Ｓ２０）は、被マウント基台においてダミーリッジ部１１７ｃと対向する表面に半田（半田層１１４ｃ）を配置する工程（Ｓ２３）と、半田層１１４ｃを介して、ダミーリッジ部１１７ｃと被マウント基台とを固定する工程（Ｓ２４）とを含んでいる。

具体的には、図１０に示すように、サブマウント１１８を準備する。準備されるサブマウント１１８は、実施の形態１と基本的には同様であるが、半田層１１４ｂを形成しない点においてのみ異なる。

続いて、たとえば、サブマウント１１８のサブマウント電極層１１３ｂにおいてリッジ部１１７ｂと対向する領域にマスク層を形成する。そして、マスク層が形成されていない領域に半田層１１４ｃを、たとえば蒸着法により形成する。そして、マスク層を除去すると、図１０に示すように、半導体レーザ素子１１７のリッジ部１１７ｂを挟むように分割されたストライプ状の半田層１１４ｃが形成される。これにより、被マウント基台（本実施の形態ではサブマウント１１８）においてダミーリッジ部１１７ｃと対向する表面に半田（半田層１１４ｃ）を配置する工程（Ｓ２３）を実施できる。

その後、図１１に示すように、サブマウント１１８の半田層１１４ａとステム１１５とが対向するように、ステム１１５上にサブマウント１１８を載せる。また、半導体レーザ素子１１７の上下方向を逆にして、サブマウント１１８の半田層１１４ｃと半導体レーザ素子１１７のダミーリッジ部１１７ｃとが対向するように、サブマウント１１８上に半導体レーザ素子１１７を載せる。図１１に示すジャンクション・ダウンでマウントされた状態では、サブマウント１１８の半田層１１４ｃがリッジ部１１７ｂと対向する位置に配置されていないので、半導体レーザ素子１１７のリッジ部１１７ｂと接して設けられているｐ型電極層１０９ａとサブマウント１１８との間には空洞が形成される。

そして、半田層１１４ｃが融解する温度以上（本実施の形態では３１０℃）に上昇させると、図１２に示すように、半田層１１４ｃが融解して、ステム１１５、サブマウント１１８および半導体レーザ素子１１７が一体化される。これにより半田層１１４ｃを介して、ダミーリッジ部１１７ｃと被マウント基台（本実施の形態ではサブマウント１１８）とを固定する工程（Ｓ２２）を実施できる。

次に、図８および図９に示すように、半導体レーザ素子１１７の基板１００とワイヤ１１６ａとを電気的に接続する工程（Ｓ３０）を実施する。この工程（Ｓ３０）は、実施の形態１と同様であるので、その説明は繰り返さない。

以上の工程（Ｓ１０〜Ｓ３０）を実施することにより、図８に示す本実施の形態における半導体レーザ装置１００ｂを製造することができる。また、実施の形態１と同様に、半導体レーザ素子１１７の基板１００とワイヤ１１６ａとを電気的に接続する工程（Ｓ３０）後に、空洞１３０を半田１４０で埋め込む工程（Ｓ４０）をさらに実施してもよい。

次に、図１３を参照して本発明の実施の形態２における半導体レーザ装置の変形例の製造方法について説明する。なお、図１３は、本発明の実施の形態２の変形例における準備する工程を説明するための模式図である。

変形例における半導体レーザ装置の製造方法は、基本的には実施の形態２における半導体レーザ装置の製造方法と同様の構成を備えているが、半導体レーザ素子１１７における他の層１１７ａと被マウント基台とを固定する工程（Ｓ２０）においてのみ異なる。

具体的には、半導体レーザ素子１１７における他の層１１７ａと被マウント基台（本変形例ではサブマウント１１８）とを固定する工程（Ｓ２０）は、図１３に示すように、ダミーリッジ部１１７ｃに接するように半田層１１４ｅを配置する工程と、半田層１１４ｅを介して、ダミーリッジ部１１７ｃと被マウント基台とを固定する工程とを含んでいる。なお、半田層１１４ｅは、上述した半田層１１４ｃと同じ材料を用いることができる。

以上説明したように、本発明の実施の形態２における半導体レーザ装置１００ｂによれば、ダミーリッジ部１１７ｃと被マウント基台との間に配置される半田層１１４ｃ，１１４ｅをさらに備えている。これにより、他の層１１７ａと被マウント基台とを固定する工程（Ｓ２０）において、半田層１１４ｃ，１１４ｅによりリッジ部１１７ｂの頂面上に形成されたｐ型電極層１０９ａとサブマウント１１８との間に空洞１３０を容易に設けることができる。

（実施の形態３）
図１４は、本発明の実施の形態３における半導体レーザ装置を示す断面図である。図１４を参照して、本発明の実施の形態３における半導体レーザ装置を説明する。図１４に示すように、実施の形態３における半導体レーザ装置１００ｃは、基本的には実施の形態１における半導体レーザ装置１００ａと同様の構成を備えているが、金属膜１１１の代わりにダミーリッジ部１１７ｃと被マウント基台との間に配置される融点の異なる２種以上の半田（第１半田層１２１ｂおよび第２半田層１２０）を備えている点においてのみ異なる。

具体的には、図１４に示すように、ダミーリッジ部１１７ｃと接するように設けられた絶縁膜１０８およびｐ型電極層１０９の積層体におけるｐ型電極層１０９に接するように、第２半田層１２０が形成されている。すなわち、第２半田層１２０は、リッジ部１１７ｂを挟んで形成されたダミーリッジ部１１７ｃ上のｐ型電極層１０９に接するように設けられている。また、第１半田層１２１ｂは、第２半田層１２０と接するとともに、サブマウント１１８におけるサブマウント電極層１１３ｂと接するように形成されている。また、第１半田層１２１ａは、サブマウント１１８においてサブマウント電極層１１３ａ上に形成されている。

半導体レーザ素子１１７と対向する側の面に形成された第１半田層１２１ｂの融点は、第２半田層１２０の融点よりも低い。そのため、半導体レーザ装置１００ｃにおいて、第１半田層１２１ｂは溶解および硬化されてなるので、形状が変形している。一方、第２半田層１２０は溶解および硬化されていない。

第１半田層１２１ｂは、第２半田層１２０の融点よりも低い材料からなっていれば特に限定されないが、たとえばＳｎＡｇＣｕ（錫、銀および銅の合金）を用いることができる。また、第２半田層１２０は、たとえばＡｕＳｎを用いることができる。また、ステム１１５と対向する側の面に形成された第１半田層１２１ａは、半導体レーザ素子１１７と対向する側の面に形成された第１半田層１２１ｂと同じ材料からなっていてもよいし、異なる材料からなっていてもよい。

次に、図１４〜図１８を参照して、本発明の実施の形態３における半導体レーザ装置の製造方法について説明する。なお、図１５は、本発明の実施の形態３における半導体レーザ装置の製造方法を示すフローチャートである。図１６は、本発明の実施の形態３における準備する工程を説明するための模式図である。図１７は、本発明の実施の形態３におけるダミーリッジ部と被マウント基台とを固定する工程を説明するための模式図である。図１８は、本発明の実施の形態３における空洞を埋め込む工程を説明するための模式図である。

図１５および図１６に示すように、基板１００と、基板１００上に形成された活性層１０４と、活性層１０４上に形成された他の層１１７ａと、他の層１１７ａ上に形成された電極とを含み、他の層１１７ａにおける活性層１０４に対向する側と反対側の表面にはリッジ部１１７ｂとリッジ部１１７ｂを挟んでリッジ部１１７ｂと平行に延びるダミーリッジ部１１７ｃとが形成された半導体レーザ素子１１７を準備する工程（Ｓ１０）を実施する。この工程（Ｓ１０）は、実施の形態１と同様であるので、その説明は繰り返さない。

次に、図１５〜図１７に示すように、半導体レーザ素子１１７における他の層１１７ａと被マウント基台とを固定する工程（Ｓ２０）を実施する。この工程（Ｓ２０）は、ダミーリッジ部１１７ｃおよび被マウント基台の少なくともいずれか一方上に、融点の異なる２種以上の半田（本実施の形態では第１半田層１２１ｂおよび第２半田層１２０）を配置する工程（Ｓ２５）と、半田のうち相対的に低い融点の半田（本実施の形態では第１半田層１２１ｂ）が溶ける一方、相対的に高い融点の半田（本実施の形態では第２半田層１２０）が溶けない温度に加熱することにより、相対的に低い融点の半田を介して、ダミーリッジ部１１７ｃと被マウント基台とを固定する工程（Ｓ２４）とを含んでいる。

具体的には、図１６に示すように、サブマウント１１８を準備する。準備されるサブマウント１１８は、実施の形態１と基本的には同様であるが、半田層１１４ａ，１１４ｂの代わりに、第２半田層１２０よりも融点の低い第１半田層１２１ａ，１２１ｂを形成する点においてのみ異なる。

続いて、図１６に示すように、半導体レーザ素子１１７においてリッジ部１１７ｂを挟んだダミーリッジ部１１７ｃ上に第２半田層１２０を形成する。これにより、図１６に示すように、ダミーリッジ部１１７ｃ上に相対的に融点が高い第２半田層１２０を、サブマウント１１８において半導体レーザ素子１１７と対向する側に相対的に融点が低い第１半田層１２１ｂを配置することができる。

その後、図１７に示すように、サブマウント１１８の第１半田層１１４ｂとステム１１５とが対向するように、ステム１１５上にサブマウント１１８を載せる。また、サブマウント１１８の第１半田層１２１ｂと半導体レーザ素子１１７のダミーリッジ部１１７ｃとが対向するように、半導体レーザ素子１１７の上下方向を反対にしてサブマウント１１８上に半導体レーザ素子１１７を載せる。

そして、図１７に示すジャンクション・ダウンでマウントされた状態で、第１半田層１２１ｂの融点以上第２半田層１２０の融点未満の温度（本実施の形態ではたとえば２７０℃）になるように加熱する。これにより、第１半田層１２１ｂのみが溶解し、第２半田層１２０は溶解しない。そのため、第１半田層１２１ｂおよび第２半田層１２０を介して、ダミーリッジ部１１７ｃとサブマウント１１８とを固定することができる。この際、第２半田層１２０がリッジ部１１７ｂと接して設けられていないので、半導体レーザ素子１１７のリッジ部１１７ｂとサブマウント１１８との間には空洞が形成される。

また、第１半田層１２１ａ，１２１ｂが同じ材料である場合には、ステム１１５、サブマウント１１８、および半導体レーザ素子１１７を同時に一体化できる。そのため、工程を減らすことができるので、第１半田層１２１ａ，１２１ｂが同じ材料であることが好ましい。

次に、図１４および図１５に示すように、半導体レーザ素子１１７の基板１００とワイヤ１１６ａとを電気的に接続する工程（Ｓ３０）を実施する。この工程（Ｓ３０）は実施の形態１と同様であるので、その説明は繰り返さない。

以上の工程（Ｓ１０〜Ｓ３０）を実施することによって、図１４に示す半導体レーザ装置１００ｃが得られる。

なお、放熱効果を向上するため、図１５および図１８に示すように、半田（本実施の形態では第１半田層１２１ｂおよび第２半田層１２０）のうち相対的に高い融点の半田（本実施の形態では第２半田層１２０）が溶ける温度に加熱することにより、相対的に高い融点の半田を介して空洞１３０を埋め込む工程（Ｓ４０）をさらに実施することが好ましい。

具体的には、第２半田層１２０が溶解する温度（本実施の形態ではたとえば３１０℃）まで再度昇温して、第２半田層１２０を溶解させる。その結果、空洞１３０を第２半田層１２０が埋め込む。この工程（Ｓ４０）を実施することによって、図１８に示す半導体レーザ装置１００ｄが得られる。

次に、図１５および図１９を参照して、本発明の実施の形態３における半導体レーザ装置の変形例１の製造方法について説明する。なお、図１９は、本発明の実施の形態３の変形例１における準備する工程を説明するための模式図である。

図１５および図１９に示すように、変形例１における準備する工程（Ｓ１０）は、基本的には実施の形態３における準備する工程（Ｓ１０）と同様であるが、第２半田層１２０を、サブマウント１１８においてダミーリッジ部１１７ｃと対向する位置に、第１半田層１２１ｂと接するように設けられている点においてのみ異なる。

次に、図１５および図２０を参照して、本発明の実施の形態３における半導体レーザ装置の変形例２の製造方法について説明する。なお、図２０は、本発明の実施の形態３の変形例２における準備する工程を説明するための模式図である。

図１５および図２０に示すように、変形例２における準備する工程（Ｓ１０）は、基本的には実施の形態３と同様であるが、第１半田層１２１ｂを、半導体レーザ素子１１７においてダミーリッジ部１１７ｃ上に第２半田層１２０と接するように設けられている点においてのみ異なる。

なお、上述した図１６〜図２０の構造に特に限定されず、融点の異なる２種以上の半田を配置する工程（Ｓ２５）では、第１半田層１２１ｂを第２半田層１２０の融点よりも高い材料からなる別の構造としてもよい。

以上説明したように、本発明の実施の形態３における半導体レーザ装置１００ｃ，１００ｄによれば、ダミーリッジ部１１７ｃとサブマウント１１８との間に配置される融点の異なる２種以上の半田である第１半田層１２１ｂおよび第２半田層１２０をさらに備えている。相対的に高い融点の第２半田層１２０により、リッジ部１１７ｂとサブマウント１１８との間に空洞１３０を容易に設けることができる。

また、基板１００とワイヤ１１６ａとを電気的に接続する工程（Ｓ３０）後に相対的に高い融点の第１半田層１２０を溶解することにより、基板１００とワイヤ１１６ａとを電気的に接続する工程（Ｓ３０）時には空洞１３０により半導体レーザ素子１１７に加えられる衝撃を低減するとともに、半導体レーザ装置１００ｄの使用時には相対的に高い融点の第１半田層１２１ｂにより放熱性を向上できる。

（実施の形態４）
図２１は、本発明の実施の形態４における半導体レーザ装置を示す断面図である。図２１を参照して、本発明の実施の形態４における半導体レーザ装置を説明する。図２１に示すように、実施の形態４における半導体レーザ装置１００ｅは、基本的には実施の形態３と同様の構成を備えているが、サブマウント１１８を備えていない点において異なる。

具体的には、半導体レーザ装置１００ｅにおいて、半導体レーザ素子１１７は、ステム１１５に第１半田層１２３を介して接続されている。すなわち、半導体レーザ素子１１７は、サブマウントを用いず、直接ステム１１５にジャンクション・ダウンによりマウントされている。第１半田層１２３は、たとえばＳｎＡｇＣｕなどを用いることができる。

次に、図２１〜図２４を参照して、本発明の実施の形態４における半導体レーザ装置の製造方法について説明する。なお、図２２は、本発明の実施の形態４における準備する工程を説明するための模式図である。図２３は、本発明の実施の形態４におけるダミーリッジ部と被マウント基台とを固定する工程を説明するための模式図である。図２４は、本発明の実施の形態４における空洞を埋め込む工程を説明するための模式図である。

具体的には、図１５および図２１に示すように、まず、基板１００と、基板１００上に形成された活性層１０４と、活性層１０４上に形成された他の層１１７ａと、他の層１１７ａ上に形成された電極を含み、他の層１１７ａにおける活性層１０４に対向する側と反対側の表面にはリッジ部１１７ｂとリッジ部１１７ｂを挟んでリッジ部１１７ｂと平行に延びるダミーリッジ部１１７ｃとが形成された半導体レーザ素子１１７を準備する工程（Ｓ１０）を実施する。この工程（Ｓ１０）は、実施の形態１と同様であるので、その説明は繰り返さない。

次に、図１５および図２２に示すように、半導体レーザ素子１１７における他の層１１７ａと被マウント基台とを固定する工程（Ｓ２０）を実施する。この工程（Ｓ２０）は、基本的には実施の形態３と同様である。

具体的には、図２２に示すように、半導体レーザ素子１１７のダミーリッジ部１１７ｃ上に第２半田層１２０を形成する。続いて、図２３に示すように、被マウント基台としてステム１１５を準備する。そして、ステム１１５において半導体レーザ素子１１７と対向する側の面に接するように、第１半田層１２３を形成する。そして、半導体レーザ素子１１７を上下方向を反対にして、ステム１１５と半導体レーザ素子１１７のダミーリッジ部１１７ｃが形成された側とが対向するように、ステム１１５上に半導体レーザ素子１１７を載せる。このジャンクション・ダウンでマウントされた状態で、第１半田層１２３が溶解する温度（本実施の形態では２７０℃）に上昇し、第１半田層１２３のみ融解させる。これにより、ステム１１５上に第１半田層１２３および第２半田層１２０を介して半導体レーザ素子１１７を固定できる。

次に、半導体レーザ素子１１７の基板１００とワイヤ１１６ａとを電気的に接続する工程（Ｓ３０）を実施する。この工程（Ｓ３０）は実施の形態１と同様であるので、その説明は繰り返さない。以上の工程（Ｓ１０〜Ｓ３０）を実施することによって図２１に示す半導体レーザ装置１００ｅを製造できる。

次に、半田（本実施の形態では第１半田層１２３および第２半田層１２０）のうち相対的に高い融点の半田（本実施の形態では第２半田層１２０）が溶ける温度に加熱することにより、相対的に高い融点の半田を介して空洞１３０を埋め込む工程（Ｓ４０）を実施する。この工程（Ｓ４０）は実施の形態３と同様であるので、その説明は繰り返さない。

以上の工程（Ｓ１０〜Ｓ４０）を実施することにより、図２４に示す半導体レーザ装置１００ｆを製造できる。

以上説明したように、本発明の実施の形態４における半導体レーザ装置１００ｆによれば、被マウント基台はステム１１５からなる。これにより、半導体レーザ装置１００ｆの構成部材を低減できるので、製造コストを低減できる。

（本発明例１）
本発明例１の半導体レーザ装置は、実施の形態１における半導体レーザ装置の製造方法に従って製造した。具体的には、準備する工程（Ｓ１０）では、ｎ型ＧａＮからなっており、厚みが１００μｍである基板１００と、ｎ型ＧａＮからなっており、厚みが０．２μｍであるｎ型バッファ層１０１と、ＡｌＧａＮからなっており、厚みが２．０μｍであるｎ型クラッド層１０２と、ＧａＮからなっており、厚みが２０ｎｍであるｎ型ガイド層１０３と、ＩｎＧａＮ井戸層とＧａＮバリア層とがそれぞれ３層ずつ積層された多重量子井戸構造であり、井戸層の厚みが４ｎｍでバリア層の厚みが８ｎｍの活性層１０４と、ＡｌＧａＮからなっており、厚みが２０ｎｍであるｐ型蒸発防止層１０５と、ＡｌＧａＮからなっており、厚みが０．５５μｍであるｐ型クラッド層１０６と、ＧａＮからなっており、厚みが０．１μｍであるｐ型コンタクト層１０７と、ＳｉＯ₂からなっており、厚みが０．２μｍである絶縁膜１０８と、ＰｄおよびＡｕからなっており、Ｐｄの厚みが５０ｎｍでＡｕの厚みが０．２μｍであるｐ型電極層１０９と、Ａｕからなっており、Ｈｆの厚みが５０ｎｍ、Ｐｔの厚みが０．１μｍ、Ａｕの厚みが０．２μｍであるｎ型電極層１１０とを含む半導体レーザ素子を準備した。

次に、金属膜１１１は、厚み（図１における厚みＬ）が０．５μｍであり、Ａｕからなっているメッキ層を半導体レーザ素子１１７のダミーリッジ部１１７ｃ上に形成されたｐ型電極層１０９上に形成した。

次に、サブマウント１１８として、ＳｉＣからなっており、厚みが３００μｍであるサブマウント材１１２と、ＴｉとＰｔとＡｕとが積層されており、Ｔｉの厚みが０．１μｍ、Ｐｔの厚みが０．２μｍ、Ａｕの厚みが０．２μｍであるサブマウント電極層１１３ａ，１１３ｂと、ＡｕＳｎからなっており、厚みがそれぞれ５μｍおよび３μｍである半田層１１４ａ，１１４ｂを準備した。次に、Ｃｕからなっており、厚みが１ｍｍであるステムを準備した。

次に、ステム１１５上にサブマウント１１８を配置し、サブマウント１１８上に半導体レーザ素子１１７を配置して、温度を３１０℃として半田層１１４ａ，１１４ｂを融解および硬化させることにより、半田層１１４ａ，１１４ｂを介して一体化した。これにより、半導体レーザ素子１１７における他の層と被マウント基台とを固定した。

次に、半導体レーザ素子１１７の基板１００上にキャピラリーを落としてワイヤボンディングを行ない、半導体レーザ素子１１７の基板１００と、Ａｕからなるワイヤ１１６ａ，１１６ｂとを電気的に接続した。

以上の工程を実施することによって、本発明例１における半導体レーザ装置１００ａを製造した。本発明例１の半導体レーザ装置は、リッジ部１１７ｂの頂面上に形成された電極と被マウント基台との間には空洞１３０が形成され、半導体レーザ素子１１７におけるリッジ部１１７ｂの頂面上に形成された電極は空洞１３０に露出していた。

（本発明例２）
本発明例２の半導体レーザ装置は、基本的に本発明例１と同様に製造したが、金属膜１１１の厚みを５μｍ、とした点においてのみ異なる。

（本発明例３）
本発明例３の半導体レーザ装置は、基本的に本発明例１と同様に製造したが、金属膜１１１の厚みを３μｍとした点においてのみ異なる。

（本発明例４）
本発明例４の半導体レーザ装置は、基本的に本発明例１と同様に製造したが、金属膜１１１の厚みを０．２μｍとした点においてのみ異なる。

（本発明例５）
本発明例５の半導体レーザ装置は、基本的に本発明例１と同様に製造したが、金属膜１１１の厚みを１０μｍとした点においてのみ異なる。

（比較例１）
比較例１における半導体レーザ装置は、基本的には本発明例１と同様に製造したが、半導体レーザ素子１１７の基板１００とサブマウント１１８とを固定（ジャンクション・アップでマウント）した点、および、リッジ部１１７ｂ上に形成されたｐ型電極層１０９ａにキャピラリーを落としてワイヤボンディングを行ない、半導体レーザ素子とワイヤとを電気的に接続した点においてのみ異なる。

（比較例２）
比較例２における半導体レーザ装置は基本的には比較例１と同様であるが、ダミーリッジ部上のｐ型電極にキャピラリーを落としてワイヤボンディングをした点においてのみ異なる。

（比較例３）
比較例３における半導体レーザ装置は基本的には比較例１と同様であるが、ジャンクション・ダウンで半導体レーザ素子とサブマウントとを空洞を設けずに固定し、基板上にキャピラリーを落としてワイヤボンディングした点においてのみ異なる。

（測定方法）
本発明例１〜５および比較例１〜３における半導体レーザ装置について、動作電圧Ｖｏｐを半導体レーザ装置に電流を注入し、光出力が１００ｍＷになったときの電圧値を測定した。

（測定結果）
リッジ部上にキャピラリーを落としてワイヤボンドした比較例１の半導体レーザ装置は、リッジ部に当たらないようにキャピラリーを落としてワイヤボンドした比較例２の半導体レーザ装置よりも動作電圧Ｖｏｐが上昇したことがわかった。これは、ワイヤボンド時にキャピラリーをリッジ部上に降ろしたときの衝撃、およびボンディングする際の超音波による衝撃により、リッジ部に強い応力がかかり、動作電圧Ｖｏｐが上昇したと本発明者は考えた。

また、半導体レーザ素子とサブマウントとの間に空洞を設けないジャンクション・ダウンでキャピラリーを落としてワイヤボンドした比較例３の半導体レーザ装置は、ジャンクション・アップでリッジ上にキャピラリーを落としてワイヤボンドした比較例１と同様に、ジャンクション・アップでリッジに当たらないようにキャピラリーを落としてワイヤボンドした比較例２と比べて、動作電圧Ｖｏｐが上昇したことがわかった。これは、ジャンクション・ダウンにより、リッジ部がサブマウントに押さえつけられている状態でワイヤボンドすることになるため、リッジ部に応力がかかり動作電圧Ｖｏｐが上昇したと本発明者は考えた。

以上より、本発明者は、従来のダブルチャネル型とした半導体レーザ素子をジャンクション・ダウンでマウントすると、ジャンクション・アップでマウントした場合に比べて動作電圧が上昇し、信頼性も低下することを見出した。また、ジャンクション・ダウンでマウントされた半導体レーザ装置の動作電圧の上昇は、半導体レーザ素子がワイヤボンドされる際に衝撃が加えられることにより、半導体レーザ素子へダメージが加えられることに起因することを本発明者は見出した。

一方、本発明例１〜５の半導体レーザ装置は、通常のジャンクション・アップによるマウントした比較例２の半導体レーザ装置と比べて、動作電圧Ｖｏｐの上昇は見られなかった。そのため、本発明例１〜５の半導体レーザ装置は、ジャンクション・ダウンによりマウントされたので、ジャンクション・アップによりマウントした半導体レーザ装置と比べて、高出力動作でも信頼性の高い半導体レーザ装置が得られたことを確認できた。

本発明例１〜５の半導体レーザ装置の動作電圧は、比較例２と同程度であった。特に、金属膜の厚みが０．５μｍ以上５μｍ以下の本発明例１および２は、空洞が十分に、かつ大きすぎずに設けられたので、動作電圧を低減でき、かつ放熱効果が良好であった。以上より、金属膜１１１の厚みが０．５μｍ以上５μｍ以下のときに、動作電圧Ｖｏｐと信頼性とが両立できたことを確認した。

今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明の実施の形態１における半導体レーザ装置を示す概略斜視図である。 本発明の実施の形態１における半導体レーザ装置の製造方法を示すフローチャートである。 本発明の実施の形態１における準備する工程を説明するための模式図である。 本発明の実施の形態１における準備する工程を説明するための別の模式図である。 本発明の実施の形態１におけるダミーリッジ部と被マウント基台とを固定する工程を説明するための模式図である。 本発明の実施の形態１におけるダミーリッジ部と被マウント基台とを固定する工程を実施した後の状態を示す模式図である。 本発明の実施の形態１における空洞を半田で埋め込む工程を説明するための模式図である。 本発明の実施の形態２における半導体レーザ装置を示す断面図である。 本発明の実施の形態２における半導体レーザ装置の製造方法を示すフローチャートである。 本発明の実施の形態２における準備する工程を説明するための模式図である。 本発明の実施の形態２におけるダミーリッジ部と被マウント基台とを固定する工程を説明するための模式図である。 本発明の実施の形態２におけるダミーリッジ部と被マウント基台とを固定する工程を実施した後の状態を示す模式図である。 本発明の実施の形態２の変形例における準備する工程を説明するための模式図である。 本発明の実施の形態３における半導体レーザ装置を示す断面図である。 本発明の実施の形態３における半導体レーザ装置の製造方法を示すフローチャートである。 本発明の実施の形態３における準備する工程を説明するための模式図である。 本発明の実施の形態３におけるダミーリッジ部と被マウント基台とを固定する工程を説明するための模式図である。 本発明の実施の形態３における空洞を埋め込む工程を説明するための模式図である。 本発明の実施の形態３の変形例１における準備する工程を説明するための模式図である。 本発明の実施の形態３の変形例２における準備する工程を説明するための模式図である。 本発明の実施の形態４における半導体レーザ装置を示す断面図である。 本発明の実施の形態４における準備する工程を説明するための模式図である。 本発明の実施の形態４におけるダミーリッジ部と被マウント基台とを固定する工程を説明するための模式図である。 本発明の実施の形態４における空洞を埋め込む工程を説明するための模式図である。

符号の説明

１００ａ，１００ｂ，１００ｃ，１００ｄ，１００ｅ，１００ｆ 半導体レーザ装置、１００ 基板、１０１ ｎ型バッファ層、１０２ ｎ型クラッド層、１０３ ｎ型ガイド層、１０４ 活性層、１０５ ｐ型蒸発防止層、１０６ ｐ型クラッド層、１０７ ｐ型コンタクト層、１０８ 絶縁膜、１０９，１０９ａ ｐ型電極層、１１０ ｎ型電極層、１１１ 金属膜、１１２ サブマウント材、１１３ａ，１１３ｂ サブマウント電極層、１１４ａ，１１４ｂ，１１４ｃ，１１４ｅ 半田層、１１５ ステム、１１６ａ，１１６ｂ ワイヤ、１１７ 半導体レーザ素子、１１７ａ 他の層、１１７ｂ リッジ部、１１７ｃ ダミーリッジ部、１１８ サブマウント、１１９ａ，１１９ｂ リード線、１２０ 第２半田層、１２１ａ，１２１ｂ，１２３ 第１半田層、１３０ 空洞、１４０ 半田。

Claims (10)

1. 基板と、前記基板上に形成された活性層と、前記活性層上に形成された他の層と、前記他の層上に形成された電極とを含み、前記他の層における前記活性層に対向する側と反対側の表面には、リッジ部と、前記リッジ部を挟んで前記リッジ部と平行に延びるダミーリッジ部とが形成された半導体レーザ素子と、
   前記半導体レーザ素子における前記他の層と固定される被マウント基台と、
   前記半導体レーザ素子の前記基板に電気的に接続されたワイヤとを備え、
   前記リッジ部の頂面上に形成された前記電極と前記被マウント基台との間には空洞が形成され、前記半導体レーザ素子における前記リッジ部の頂面上に形成された前記電極は前記空洞に露出している、半導体レーザ装置。
2. 前記ダミーリッジ部と前記被マウント基台との間に配置される金属膜をさらに備える、請求項１に記載の半導体レーザ装置。
3. 前記ダミーリッジ部と前記被マウント基台との間に配置される半田をさらに備える、請求項１に記載の半導体レーザ装置。
4. 前記ダミーリッジ部と前記被マウント基台との間に配置される融点の異なる２種以上の半田をさらに備える、請求項１に記載の半導体レーザ装置。
5. 基板と、前記基板上に形成された活性層と、前記活性層上に形成された他の層と、前記他の層上に形成された電極とを含み、前記他の層における前記活性層に対向する側と反対側の表面にはリッジ部と前記リッジ部を挟んで前記リッジ部と平行に延びるダミーリッジ部とが形成された半導体レーザ素子を準備する工程と、
   前記半導体レーザ素子における前記他の層と被マウント基台とを固定する工程と、
   前記半導体レーザ素子の前記基板とワイヤとを電気的に接続する工程とを備え、
   前記他の層と被マウント基台とを固定する工程では、前記リッジ部の頂面上に形成された前記電極と前記被マウント基台との間には空洞が形成され、前記半導体レーザ素子における前記リッジ部の頂面上に形成された前記電極を前記空洞に露出させる工程を含む、半導体レーザ装置の製造方法。
6. 前記他の層と被マウント基台とを固定する工程は、前記ダミーリッジ部および前記被マウント基台における前記ダミーリッジ部と対向する表面の少なくともいずれか一方上に金属膜を配置する工程と、
   前記金属膜を介して、前記ダミーリッジ部と前記被マウント基台とを固定する工程とを含む、請求項５に記載の半導体レーザ装置の製造方法。
7. 前記他の層と被マウント基台とを固定する工程は、前記ダミーリッジ部に接するように半田を配置する工程と、
   前記半田を介して、前記ダミーリッジ部と前記被マウント基台とを固定する工程とを含む、請求項５に記載の半導体レーザ装置の製造方法。
8. 前記他の層と被マウント基台とを固定する工程は、前記被マウント基台において前記ダミーリッジ部と対向する表面に半田を配置する工程と、
   前記半田を介して、前記ダミーリッジ部と前記被マウント基台とを固定する工程とを含む、請求項５に記載の半導体レーザ装置の製造方法。
9. 半田で前記空洞を埋め込む工程をさらに備える、請求項５〜８のいずれかに記載の半導体レーザ装置の製造方法。
10. 前記他の層と被マウント基台とを固定する工程は、前記ダミーリッジ部および前記被マウント基台の少なくともいずれか一方上に、融点の異なる２種以上の半田を配置する工程と、
    前記半田のうち相対的に低い融点の前記半田が溶ける一方、相対的に高い融点の前記半田が溶けない温度に加熱することにより、前記相対的に低い融点の半田を介して、前記ダミーリッジ部と前記被マウント基台とを固定する工程とを含み、
    前記半田のうち相対的に高い融点の半田が溶ける温度に加熱することにより、前記相対的に高い融点の半田を介して前記空洞を埋め込む工程をさらに備える、請求項５に記載の半導体レーザ装置の製造方法。

Images