JP2008135628A

JP2008135628A - 半導体装置

Info

Publication number: JP2008135628A
Application number: JP2006321597A
Authority: JP
Inventors: Yusuke Uemichi; 雄介上道; Takuya Aizawa; 卓也相沢; Satoru Nakao; 知中尾
Original assignee: Fujikura Ltd
Current assignee: Fujikura Ltd
Priority date: 2006-11-29
Filing date: 2006-11-29
Publication date: 2008-06-12

Abstract

【課題】フェースダウン実装に十分な高さを有しながらも、電気特性の低下を防止するとともに、実装時に十分な強度を維持することが可能なバンプ構造を有し、実装信頼性に優れた半導体装置を提供する。
【解決手段】半導体装置１は、一面に電極３が配された半導体基板２と、前記半導体基板の一面側に配され、前記電極と電気的に接続された電子部品６と、前記半導体基板の一面側にあって、前記電子部品の周囲に配された、複数個の構造体８と、を少なくとも備え、前記構造体は、平坦な頂部を備える突起状の樹脂ポスト９、及び、前記頂部に載置された半田バンプ１１、から構成され、前記構造体と前記電子部品との間には空隙を有することを特徴とする。
【選択図】図１

Description

本発明は半導体装置に係り、より詳細には、ＣＳＰ（チップスケールパッケージ）等に好適な実装信頼性に優れた半導体装置に関する。

従来、半導体パッケージ、例えば、シリコンチップを樹脂により封止した、いわゆるデュアル・インライン・パッケージ（Dual Inline Package）やクァド・フラット・パッケージ（Quad Flat Package）では、樹脂パッケージの側面部や周辺部に金属リードを配置した周辺端子配置型が主流である。

これに対し、ＣＳＰ（チップスケールパッケージ）、特に「ウエハレベルＣＳＰ」（以下、ＷＬＣＳＰという場合がある）と呼ばれる半導体パッケージでは、ウエハ上に、絶縁樹脂層、配線層、封止層などを形成し、さらに半田バンプを形成した後、ダイシングにより複数のチップを得る。

ＷＬＣＳＰでは、前記チップがそのままのサイズでパッケージの施された半導体チップとなるため、その占有面積を狭くすることができ、高密度実装が可能である。ＷＬＣＳＰは、半導体チップに形成された半田バンプを用いて外部の回路基板に実装される。この種の半導体チップには、「ポスト」と呼ばれる導電性の柱状部材を設け、この柱状部材の端面に端子部を形成した構造が提案されている（例えば、特許文献１参照）。

再配線をパッドとし、チップ実装部品を実装し、その面をフェースダウンで基板に実装するためには、実装するためのバンプ高さが少なくとも実装部品の高さよりも高くなければならない。そのため、図７に示すように、バンプ５０の高さを実装部品５１の高さよりも若干高くとり、かつバンプ５０の上部が封止樹脂５２から露出するような構造を提案している（例えば、特許文献２参照）。

しかし、このような方法では、実装時に十分な強度が得られないことが予想される。また、図８に示すように、第一のバンプ５０を形成した後に更に第二のバンプ５３を形成する方法も提案されている。その技術の延長上で、接続バンプ部の低背化を目指すために、図９に示すように、第一のバンプ５０を加工して切り欠け部５４を作り、その部位に第二のバンプ５３を形成するという構造も提案されている。このような方法では、少なくとも実装部品の高さの分、封止樹脂を形成する必要があり、その分の封止樹脂による、モジュール重量の増加、及び製造コストの増加を招いてしまうこととなる。

また、バンプは高周波特性が性格に把握できない構造物であり、そのような構造物を二個配置することは、電気特性上の不確定要素を増やしてしまう危険性がある。また、印刷法で形成されたバンプにはボイドと呼ばれる空洞部が存在し、これが電気特性に与える影響も定かではない。このように、特性が不確定なバンプを二個積み重ねるという手法は、高周波化が進む現代、未来において有効であるとは言い難いものがある。また、応力を緩和する機構も本提案には見受けられない。
特開２００２−１９０５５０号公報特開２００６−４１４０１号公報

本発明は、このような従来の実情に鑑みて提案されたものであり、フェースダウン実装に十分な高さを有しながらも、電気特性の低下を防止するとともに、実装時に十分な強度を維持することが可能なバンプ構造を有し、実装信頼性に優れた半導体装置を提供することを目的とする。

本発明の請求項１に記載の半導体装置は、一面に電極が配された半導体基板と、前記半導体基板の一面側に配され、前記電極と電気的に接続された電子部品と、前記半導体基板の一面側にあって、前記電子部品の周囲に配された、複数個の構造体と、を少なくとも備え、前記構造体は、平坦な頂部を備える突起状の樹脂ポスト、及び、前記頂部に載置された半田バンプ、から構成され、前記構造体と前記電子部品との間には空隙を有することを特徴とする。
本発明の請求項２に記載の半導体装置は、請求項１において、前記半導体基板の一面を基準面としたとき、前記基準面から見て、前記構造体の高さは前記電子部品の高さより高いことを特徴とする。
本発明の請求項３に記載の半導体装置は、請求項１または２において、前記半導体基板の一面と前記電子部品及び前記構造体との間に配され、前記電極を露出する開口部を備えた絶縁部と、前記絶縁部上に配され、一端が前記電極に他端が前記電子部品にそれぞれ電気的に接続された導電部とを、さらに備えたことを特徴とする。
本発明の請求項４に記載の半導体装置は、請求項１乃至３のいずれか一項において、前記樹脂ポスト、および、前記電子部品が埋設されるように、前記半導体基板の一面側に配された封止部を、さらに備えたことを特徴とする。

本発明では、構造体を、平坦な頂部を備える突起状の樹脂ポスト、及び、前記頂部に載置された半田バンプ、から構成することで、樹脂ポストで高さを稼ぐことができるとともに、実装時の応力を緩和することができる。これにより、フェースダウン実装に十分な高さを有しながらも、電気特性の低下を防止するとともに、実装時に十分な強度を維持することが可能なバンプ構造となる。その結果、実装信頼性に優れた半導体装置を提供することができる。

以下、本発明に係る半導体装置の一実施形態を図面に基づいて説明する。

図１は、本発明に係る半導体装置の一例を示す断面図であり、図２は、図１の半導体装置の変形例を示す断面図である。
半導体装置１Ａ（１）は、一面に電極３が配された半導体基板２と、前記半導体基板２の一面側に配され、前記電極３を露出する開口部４ａを備えた絶縁樹脂層４（絶縁部）と、絶縁樹脂層４上に配された第一配線層５（導電部）と、第一配線層５上に設けられ、前記電極３と電気的に接続された電子部品６と、絶縁樹脂層４上にあって、前記電子部品６の周囲に配された、複数個の構造体８と、を備えている。

そして本発明では、前記構造体８は、平坦な頂部を備える突起状の樹脂ポスト９、第二配線層１０、及び、前記頂部に載置された半田バンプ１１、から構成され、前記構造体８と前記電子部品６との間には空隙Ｓを有することを特徴とする。
また、前記半導体基板２の一面２ａを基準面としたとき、前記基準面から見て、前記構造体８の高さｈ_２は前記電子部品６の高さｈ_１より高くなされている。

このように、本発明では、電子部品６の周囲に複数個の構造体８を配し、該構造体８を、平坦な頂部を備える突起状の樹脂ポスト９、及び、前記頂部に載置された半田バンプ１１、から構成するとともに、その高さｈ_２を電子部品６の高さｈ_１より高くすることで、樹脂ポスト９で高さを稼ぐことができるとともに、実装時の応力を緩和することができる。これにより、例えば図３に示すように、半導体装置１Ａ（１）を基板２０に実装するときに、フェースダウン実装に十分な高さを有しながらも、電気特性の低下を防止するとともに、実装時に十分な強度を維持することが可能なバンプ構造とすることができる。その結果、実装信頼性に優れた半導体装置を提供することができる。

半導体基板２は、シリコン等からなる半導体ウェハの他に、例えば各種半導体素子やＩＣ、誘導素子等を形成した半導体ウェハや、半導体ウェハをチップ寸法に切断（ダイシング）した半導体チップであってもよい。

電極３は、半導体基板２上に形成された電子部品６に電気的に接続される電極である。この電極３は、例えば、アルミニウム、銅、クロム、チタン、金、チタン−タングステン合金等の導電性を有する金属により構成されている。

絶縁樹脂層４は、電極３と整合する位置に形成された開口部４ａを有する。絶縁樹脂層４は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、その厚さは例えば１〜３０μｍである。
絶縁樹脂層４は、例えば回転塗布法、印刷法、ラミネート法などにより形成することができる。また開口部４ａは、例えばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。

第一配線層５は、電極３と電子部品６とを電気的に接続する再配線層（アンダーパス）である。第一配線層５の一端部は、開口部を介して絶縁樹脂層４を貫通し、電極３と電気的に接続されている。第一配線層５の他端部は、外部接続端子搭載用電極７を介して電子部品６と電気的に接続されている。

第一配線層５は、例えば、銅、クロム、アルミニウム、チタン、金、チタン−タングステン合金等が好適に用いられ、その厚みは２〜４０μｍが好ましく、さらに好ましくは５〜２０μｍである。これにより十分な導電性が得られる。第一配線層５は、例えば、電解銅めっき法等のめっき法、スパッタリング法、蒸着法、または２つ以上の方法の組み合わせにより形成することができる。

電子部品６としては、例えば、チップインダクタや、チップコンデンサ、バラン、フィルタ等の受動部品が挙げられる。つまり、本願発明の構成は、受動部品や素子の集積化（Passive Integration ）に好適である。ただし、電子部品６は、必要に応じて、微細な三次元構造の機能素子、例えばＭＥＭＳデバイス（ＭＥＭＳ：Micro Electro Mechanical System）などである。ＭＥＭＳデバイスとしては、例えばマイクロリレー、マイクロスイッチ、圧力センサ、加速度センサ、高周波フィルタ、マイクロミラー等であっても構わない。

樹脂ポスト９は、絶縁樹脂層４上の所定位置に形成された略円錐台状の絶縁性の樹脂で、例えば、ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂（シリコーン）、ノボラック樹脂等の絶縁性樹脂により構成され、特に、ポジ型あるいはネガ型の感光性樹脂が好ましい。この樹脂ポスト９の形状は、例えば、高さが１０〜１００μｍ、直径が５０〜５００μｍである。

第二配線層１０は、はんだバンプ１１を搭載するために樹脂ポスト９の上面に形成される。
第二配線層１０は、例えば、銅、クロム、アルミニウム、チタン、金、チタン−タングステン合金等が好適に用いられ、その厚みは２〜４０μｍが好ましく、さらに好ましくは５〜２０μｍである。これにより十分な導電性が得られる。第二配線層１０は、例えば、電解銅めっき法等のめっき法、スパッタリング法、蒸着法、または２つ以上の方法の組み合わせにより形成することができる。

はんだバンプ１１は、共晶はんだ、鉛を含まない高温はんだ等を用いることができる。はんだバンプ１１は、例えば、はんだボール搭載法、電解はんだめっき法、はんだボール搭載法、はんだペースト印刷法、はんだペーストディスペンス法、はんだ蒸着法等により形成することができる。

また、図２や図４に示すように、半導体装置１Ａ（１）は、前記樹脂ポスト９、および、前記電子部品６が埋設されるように、前記半導体基板２の一面側に配された封止樹脂層１２（封止部）を、さらに備えていることが好ましい。
封止樹脂層１２は、電子部品６、電極３および樹脂ポスト９を保護するためのもので、例えば、ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂（シリコーン）等により構成され、その厚みは５〜５０μｍ程度である。
このような封止樹脂層１２は、例えば、感光性ポリイミド系樹脂等の感光性樹脂をフォトリソグラフィ技術によりパターニングすることによって形成することができる。なお、封止樹脂層１２の形成方法は、この方法に限定されるものではない。例えば、スプレーコート法などを用いてもよい。

また、図５に示す半導体装置１Ｂ（１）のように、絶縁樹脂層４上に新たに第三配線層１４（金属配線層）と第二の絶縁樹脂層１３（絶縁層）が形成されていてもよい。第三配線層１４の一端部は、開口部１３ａを介して第二の絶縁樹脂層１３を貫通しており、第一配線層５の他端部と接続されている。
これにより、絶縁樹脂層４上に形成される第三配線層１４で受動素子を構成することができる。
なお、図６に示すように、図５の半導体装置１Ｂ（１）においても、図２及び図４に示した構成例と同様に、封止樹脂層１２（封止部）を、さらに備える形態としてもよい。

以上、本発明の半導体装置について説明してきたが、本発明はこれに限定されるものではなく、発明の趣旨を逸脱しない範囲で、適宜変更が可能である。

本発明は、電子部品を有する各種半導体装置に適用可能である。

本発明に係る半導体装置の一例を示す概略断面図である。図１の半導体装置の変形例を示す断面図である。図１の半導体装置をフェースダウン実装した状態を示す概略断面図である。図３の半導体装置の変形例を示す断面図である。本発明に係る半導体装置の他の一例を示す概略断面図である。図５の半導体装置の変形例を示す断面図である。従来の半導体装置の一例を示す概略断面図である。従来の半導体装置の他の一例を示す概略断面図である。従来の半導体装置の他の一例を示す概略断面図である。

符号の説明

１半導体装置、２半導体基板、３電極、４絶縁樹脂層、５第一配線層、６電子部品、７、８構造体、９樹脂ポスト、１０第二配線層、１１はんだバンプ、１２封止樹脂層。

Claims

一面に電極が配された半導体基板と、
前記半導体基板の一面側に配され、前記電極と電気的に接続された電子部品と、
前記半導体基板の一面側にあって、前記電子部品の周囲に配された、複数個の構造体と、を少なくとも備え、
前記構造体は、平坦な頂部を備える突起状の樹脂ポスト、及び、前記頂部に載置された半田バンプ、から構成され、前記構造体と前記電子部品との間には空隙を有することを特徴とする半導体装置。
前記半導体基板の一面を基準面としたとき、
前記基準面から見て、前記構造体の高さは前記電子部品の高さより高いことを特徴とする請求項１に記載の半導体装置。
前記半導体基板の一面と前記電子部品及び前記構造体との間に配され、前記電極を露出する開口部を備えた絶縁部と、
前記絶縁部上に配され、一端が前記電極に他端が前記電子部品にそれぞれ電気的に接続された導電部とを、
さらに備えたことを特徴とする請求項１または２に記載の半導体装置。
前記樹脂ポスト、および、前記電子部品が埋設されるように、前記半導体基板の一面側に配された封止部を、
さらに備えたことを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。