JP2008091640A - 電子装置およびその製造方法 - Google Patents
電子装置およびその製造方法 Download PDFInfo
- Publication number
- JP2008091640A JP2008091640A JP2006271164A JP2006271164A JP2008091640A JP 2008091640 A JP2008091640 A JP 2008091640A JP 2006271164 A JP2006271164 A JP 2006271164A JP 2006271164 A JP2006271164 A JP 2006271164A JP 2008091640 A JP2008091640 A JP 2008091640A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- electronic device
- resin
- wiring
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H10W74/117—
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H10P72/74—
-
- H10W70/05—
-
- H10W70/614—
-
- H10W74/121—
-
- H10W90/00—
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
- H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0147—Carriers and holders
- H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
- H05K2203/1469—Circuit made after mounting or encapsulation of the components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
-
- H10P72/7424—
-
- H10W70/63—
-
- H10W72/07207—
-
- H10W72/244—
-
- H10W72/248—
-
- H10W72/90—
-
- H10W72/923—
-
- H10W74/142—
-
- H10W74/15—
-
- H10W90/722—
-
- H10W90/724—
-
- H10W90/734—
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
【解決手段】電子装置1は、配線層10(第1の配線層)、および配線層20(第2の配線層)を備えている。配線層10の下面上には、配線層20が形成されている。配線層10は、ビアプラグ12a(第1の導電プラグ)を有している。ビアプラグ12aの配線層20側の端面の面積は、その反対側の端面の面積よりも大きい。また、ビアプラグ12aは、配線層10の配線層20側の面に露出している。配線層10を構成する絶縁樹脂14の熱分解温度は、配線層20を構成する絶縁樹脂24の熱分解温度よりも高い。
【選択図】図1
Description
(第1実施形態)
(第2実施形態)
(第3実施形態)
2 電子装置
3 電子装置
10 配線層
12 ビアプラグ
12a ビアプラグ
12b ビアプラグ
14 絶縁樹脂
16 導体配線
20 配線層
22a ビアプラグ
22b ビアプラグ
24 絶縁樹脂
26 導体配線
28 ビアプラグ
32 ICチップ
33 バンプ
34 アンダーフィル樹脂
36 ICチップ
37 バンプ
38 アンダーフィル樹脂
42 ICチップ
44 受動部品
52 封止樹脂
54 封止樹脂
56 樹脂
60 半田ボール
62 ソルダーレジスト
68a ビアホール
68b ビアホール
69 ビアホール
72 密着金属膜
73 密着金属膜
74 密着金属膜
75 密着金属膜
76 密着金属膜
80 配線層
82 ビアプラグ
83 ビアプラグ
84 ソルダーレジスト
84a 絶縁樹脂
84b ソルダーレジスト
86 導体配線
90 支持基板
91 支持シート
92 ICチップ
93 バンプ
94 アンダーフィル樹脂
Claims (24)
- 支持基板上に、第1の配線層を形成する第1配線層形成工程と、
前記支持基板を除去する支持基板除去工程と、
前記支持基板除去工程よりも後に、前記第1の配線層の前記支持基板が設けられていた面上に、第2の配線層を形成する第2配線層形成工程と、を含み、
前記第2配線層形成工程は、前記第1の配線層中に第1の導電プラグを形成する工程を含むことを特徴とする電子装置の製造方法。 - 請求項1に記載の電子装置の製造方法において、
前記支持基板除去工程よりも前に、前記第1の配線層上に電子部品を載置する電子部品載置工程を含む、電子装置の製造方法。 - 請求項2に記載の電子装置の製造方法において、
前記電子部品載置工程と前記支持基板除去工程との間に、前記電子部品を覆うように前記第1の配線層上に封止樹脂を形成する封止樹脂形成工程を含む、電子装置の製造方法。 - 請求項1乃至3いずれかに記載の電子装置の製造方法において、
前記第2配線層形成工程においては、前記第1配線層形成工程において形成された前記第1の配線層を構成する樹脂よりも熱分解温度が低い樹脂を、前記第2の配線層を構成する樹脂として用いる、電子装置の製造方法。 - 請求項1乃至4いずれかに記載の電子装置の製造方法において、
前記第2配線層形成工程は、前記第2の配線層中に設けられる第2の導電プラグを形成する工程を含み、
前記第1および第2の導電プラグは、一体の導電プラグとして同時に形成される、電子装置の製造方法。 - 請求項1乃至4いずれかに記載の電子装置の製造方法において、
前記第2配線層形成工程は、前記第2の配線層中に設けられる配線を形成する工程を含み、
前記第1の導電プラグおよび前記配線は、一体の導電部材として同時に形成される、電子装置の製造方法。 - 請求項1乃至6いずれかに記載の電子装置の製造方法において、
前記支持基板はシリコン基板である、電子装置の製造方法。 - 第1の配線層と、
前記第1の配線層上に設けられ、外部電極端子を有する第2の配線層と、
前記第1の配線層中に設けられ、当該第1の配線層の前記第2の配線層側の面に露出した第1の導電プラグと、を備え、
前記第1の配線層を構成する樹脂は、前記第2の配線層を構成する樹脂よりも熱分解温度が高く、
前記第1の導電プラグの、前記第2の配線層側の端面は、その反対側の端面よりも面積が大きいことを特徴とする電子装置。 - 請求項8に記載の電子装置において、
前記第1の配線層の前記第2の配線層と反対側の面上に載置された電子部品を備える電子装置。 - 請求項9に記載の電子装置において、
前記電子部品は、ICチップまたは受動部品である電子装置。 - 請求項9または10に記載の電子装置において、
前記電子部品の側面を覆うように前記第1の配線層上に設けられた封止樹脂を備える電子装置。 - 請求項8乃至11いずれかに記載の電子装置において、
前記第2の配線層中に設けられ、前記第1の導電プラグに接続された第2の配線を備える電子装置。 - 請求項12に記載の電子装置において、
前記第2の配線層中に設けられ、前記第2の配線に接続された第2の導電プラグを備える電子装置。 - 請求項13に記載の電子装置において、
前記第2の導電プラグの、前記第1の配線層側の端面は、その反対側の端面よりも面積が小さい電子装置。 - 請求項8乃至11いずれかに記載の電子装置において、
前記第2の配線層中に設けられ、前記第1の導電プラグに接続された第2の導電プラグを備える電子装置。 - 請求項15に記載の電子装置において、
前記第2の導電プラグの、前記第1の配線層側の端面は、その反対側の端面よりも面積が小さく、
前記第1および第2の導電プラグの、それぞれ前記第2および第1の導電プラグに接する前記端面は、面積が互いに等しい電子装置。 - 請求項12乃至14いずれかに記載の電子装置において、
前記第1の導電プラグおよび前記第2の配線を一括して覆うように設けられた第2の密着金属膜を備える電子装置。 - 請求項17に記載の電子装置において、
前記第1の配線層中に設けられ、前記第1の導電プラグに接続された第1の配線と、
前記第1の配線の前記第1の導電プラグに接する面上に設けられた第1の密着金属膜と、を備える電子装置。 - 請求項18に記載の電子装置において、
前記第2の密着金属膜の全体が、前記第1の配線層を構成する前記樹脂、または前記第1の密着金属膜に接している電子装置。 - 請求項15または16に記載の電子装置において、
前記第1および第2の導電プラグを一括して覆うように設けられた第2の密着金属膜を備える電子装置。 - 請求項20に記載の電子装置において、
前記第1の配線層中に設けられ、前記第1の導電プラグに接続された第1の配線と、
前記第1の配線の前記第1の導電プラグに接する面上に設けられた第1の密着金属膜と、を備える電子装置。 - 請求項21に記載の電子装置において、
前記第2の密着金属膜の一部が、前記第1の配線層を構成する前記樹脂、または前記第1の密着金属膜に接している電子装置。 - 請求項17乃至22いずれかに記載の電子装置において、
前記密着金属膜は、Tiを含む金属膜、またはCrからなる金属膜である電子装置。 - 請求項8乃至23いずれかに記載の電子装置において、
前記第1の配線層を構成する前記樹脂は、ポリイミド樹脂、PBO樹脂、BCB樹脂またはカルド樹脂であり、
前記第2の配線層を構成する前記樹脂は、エポキシ樹脂である電子装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006271164A JP4956128B2 (ja) | 2006-10-02 | 2006-10-02 | 電子装置の製造方法 |
| US11/856,730 US8685796B2 (en) | 2006-10-02 | 2007-09-18 | Electronic device and method of manufacturing the same |
| CN2009101518110A CN101604682B (zh) | 2006-10-02 | 2007-10-08 | 电子器件及其制造方法 |
| CNB2007101499712A CN100555590C (zh) | 2006-10-02 | 2007-10-08 | 电子器件制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006271164A JP4956128B2 (ja) | 2006-10-02 | 2006-10-02 | 電子装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008091640A true JP2008091640A (ja) | 2008-04-17 |
| JP4956128B2 JP4956128B2 (ja) | 2012-06-20 |
Family
ID=39260335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006271164A Active JP4956128B2 (ja) | 2006-10-02 | 2006-10-02 | 電子装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8685796B2 (ja) |
| JP (1) | JP4956128B2 (ja) |
| CN (2) | CN100555590C (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110017727A (ko) * | 2009-08-14 | 2011-02-22 | 삼성전자주식회사 | 반도체 패키지 |
| WO2011125380A1 (ja) * | 2010-04-08 | 2011-10-13 | 日本電気株式会社 | 半導体素子内蔵配線基板 |
| KR20130103398A (ko) * | 2012-03-08 | 2013-09-23 | 스태츠 칩팩, 엘티디. | 반도체 소자 및 그 제조 방법 |
| US9129828B2 (en) | 2012-09-14 | 2015-09-08 | Renesas Electronics Corporation | Semiconductor device with chip having a different number of front surface electrodes and back surface electrodes |
| KR20150132051A (ko) * | 2015-11-04 | 2015-11-25 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 모듈 제조 방법 및 이를 이용한 반도체 패키지 모듈 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7579215B2 (en) * | 2007-03-30 | 2009-08-25 | Motorola, Inc. | Method for fabricating a low cost integrated circuit (IC) package |
| JP5372579B2 (ja) * | 2009-04-10 | 2013-12-18 | 新光電気工業株式会社 | 半導体装置及びその製造方法、並びに電子装置 |
| US20120248621A1 (en) * | 2011-03-31 | 2012-10-04 | S.O.I.Tec Silicon On Insulator Technologies | Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods |
| TWI517226B (zh) * | 2011-03-31 | 2016-01-11 | 索泰克公司 | 形成包含由一共同底材承載之兩個或以上已處理半導體構造之黏附半導體構造之方法及應用此等方法所形成之半導體構造 |
| US8338294B2 (en) * | 2011-03-31 | 2012-12-25 | Soitec | Methods of forming bonded semiconductor structures including two or more processed semiconductor structures carried by a common substrate, and semiconductor structures formed by such methods |
| US10418298B2 (en) * | 2013-09-24 | 2019-09-17 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming dual fan-out semiconductor package |
| KR20150104467A (ko) | 2014-03-05 | 2015-09-15 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스 |
| TWI581388B (zh) * | 2015-01-30 | 2017-05-01 | 力成科技股份有限公司 | 半導體封裝結構 |
| CN105931997B (zh) * | 2015-02-27 | 2019-02-05 | 胡迪群 | 暂时性复合式载板 |
| US11139268B2 (en) * | 2019-08-06 | 2021-10-05 | Advanced Semiconductor Engineering, Inc. | Semiconductor package structure and method of manufacturing the same |
| US11139260B2 (en) * | 2019-09-17 | 2021-10-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Plurality of stacked pillar portions on a semiconductor structure |
| US12463123B2 (en) * | 2021-05-05 | 2025-11-04 | Semiconductor Components Industries, Llc | Multi-chip system-in-package |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001185653A (ja) * | 1999-10-12 | 2001-07-06 | Fujitsu Ltd | 半導体装置及び基板の製造方法 |
| JP2003051569A (ja) * | 2001-08-03 | 2003-02-21 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JP2005063987A (ja) * | 2003-08-08 | 2005-03-10 | Ngk Spark Plug Co Ltd | 配線基板の製造方法、及び配線基板 |
| JP2005340655A (ja) * | 2004-05-28 | 2005-12-08 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法および半導体基板の支持構造体 |
| JP2005353837A (ja) * | 2004-06-10 | 2005-12-22 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS577147A (en) | 1980-06-17 | 1982-01-14 | Citizen Watch Co Ltd | Mounting construction of semiconductor device |
| JP2842378B2 (ja) | 1996-05-31 | 1999-01-06 | 日本電気株式会社 | 電子回路基板の高密度実装構造 |
| JPH11126978A (ja) | 1997-10-24 | 1999-05-11 | Kyocera Corp | 多層配線基板 |
| JP2001053413A (ja) | 1999-08-16 | 2001-02-23 | Sony Corp | 電子部品内蔵基板および多層電子部品内蔵基板ならびにそれらの製造方法 |
| JP3973340B2 (ja) * | 1999-10-05 | 2007-09-12 | Necエレクトロニクス株式会社 | 半導体装置、配線基板、及び、それらの製造方法 |
| US6551856B1 (en) * | 2000-08-11 | 2003-04-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming copper pad redistribution and device formed |
| JP3861669B2 (ja) * | 2001-11-22 | 2006-12-20 | ソニー株式会社 | マルチチップ回路モジュールの製造方法 |
| JP3773896B2 (ja) * | 2002-02-15 | 2006-05-10 | Necエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2004119726A (ja) * | 2002-09-26 | 2004-04-15 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
| US7579251B2 (en) * | 2003-05-15 | 2009-08-25 | Fujitsu Limited | Aerosol deposition process |
| EP1636842B1 (en) * | 2003-06-03 | 2011-08-17 | Casio Computer Co., Ltd. | Stackable semiconductor device and method of manufacturing the same |
| US6838332B1 (en) * | 2003-08-15 | 2005-01-04 | Freescale Semiconductor, Inc. | Method for forming a semiconductor device having electrical contact from opposite sides |
| JP2007507101A (ja) | 2003-09-24 | 2007-03-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体装置、半導体装置の製造方法、識別ラベル及び情報担体 |
| EP1856728B1 (en) * | 2005-03-02 | 2008-10-22 | Koninklijke Philips Electronics N.V. | A method of manufacturing semiconductor packages and packages made |
-
2006
- 2006-10-02 JP JP2006271164A patent/JP4956128B2/ja active Active
-
2007
- 2007-09-18 US US11/856,730 patent/US8685796B2/en active Active
- 2007-10-08 CN CNB2007101499712A patent/CN100555590C/zh not_active Expired - Fee Related
- 2007-10-08 CN CN2009101518110A patent/CN101604682B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001185653A (ja) * | 1999-10-12 | 2001-07-06 | Fujitsu Ltd | 半導体装置及び基板の製造方法 |
| JP2003051569A (ja) * | 2001-08-03 | 2003-02-21 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JP2005063987A (ja) * | 2003-08-08 | 2005-03-10 | Ngk Spark Plug Co Ltd | 配線基板の製造方法、及び配線基板 |
| JP2005340655A (ja) * | 2004-05-28 | 2005-12-08 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法および半導体基板の支持構造体 |
| JP2005353837A (ja) * | 2004-06-10 | 2005-12-22 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9502345B2 (en) | 2008-05-21 | 2016-11-22 | Samsung Electronics Co., Ltd. | Ball-grid-array package, electronic system and method of manufacture |
| KR20110017727A (ko) * | 2009-08-14 | 2011-02-22 | 삼성전자주식회사 | 반도체 패키지 |
| KR101660430B1 (ko) * | 2009-08-14 | 2016-09-27 | 삼성전자 주식회사 | 반도체 패키지 |
| JP5605429B2 (ja) * | 2010-04-08 | 2014-10-15 | 日本電気株式会社 | 半導体素子内蔵配線基板 |
| WO2011125380A1 (ja) * | 2010-04-08 | 2011-10-13 | 日本電気株式会社 | 半導体素子内蔵配線基板 |
| US8710639B2 (en) | 2010-04-08 | 2014-04-29 | Nec Corporation | Semiconductor element-embedded wiring substrate |
| KR102060200B1 (ko) * | 2012-03-08 | 2020-02-11 | 스태츠 칩팩 피티이. 엘티디. | 반도체 소자 및 그 제조 방법 |
| KR20130103398A (ko) * | 2012-03-08 | 2013-09-23 | 스태츠 칩팩, 엘티디. | 반도체 소자 및 그 제조 방법 |
| US10692836B2 (en) | 2012-03-08 | 2020-06-23 | STATS ChipPAC Pte. Ltd. | Thin 3D fan-out embedded wafer level package (EWLB) for application processor and memory integration |
| KR20210009405A (ko) * | 2012-03-08 | 2021-01-26 | 스태츠 칩팩 피티이. 엘티디. | 반도체 소자 및 그 제조 방법 |
| US11251154B2 (en) | 2012-03-08 | 2022-02-15 | STATS ChipPAC Pte. Ltd. | Thin 3D fan-out embedded wafer level package (EWLB) for application processor and memory integration |
| KR102401804B1 (ko) * | 2012-03-08 | 2022-05-25 | 스태츠 칩팩 피티이. 엘티디. | 반도체 소자 및 그 제조 방법 |
| KR20220076424A (ko) * | 2012-03-08 | 2022-06-08 | 스태츠 칩팩 피티이. 엘티디. | 반도체 소자 및 그 제조 방법 |
| KR102698671B1 (ko) * | 2012-03-08 | 2024-08-23 | 스태츠 칩팩 피티이. 엘티디. | 반도체 소자 및 그 제조 방법 |
| US9129828B2 (en) | 2012-09-14 | 2015-09-08 | Renesas Electronics Corporation | Semiconductor device with chip having a different number of front surface electrodes and back surface electrodes |
| KR20150132051A (ko) * | 2015-11-04 | 2015-11-25 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 모듈 제조 방법 및 이를 이용한 반도체 패키지 모듈 |
| KR101685849B1 (ko) * | 2015-11-04 | 2016-12-13 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 모듈 제조 방법 및 이를 이용한 반도체 패키지 모듈 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080079157A1 (en) | 2008-04-03 |
| CN101159239A (zh) | 2008-04-09 |
| CN101604682A (zh) | 2009-12-16 |
| US8685796B2 (en) | 2014-04-01 |
| JP4956128B2 (ja) | 2012-06-20 |
| CN101604682B (zh) | 2011-10-26 |
| CN100555590C (zh) | 2009-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10879227B2 (en) | Electronic device | |
| JP4790297B2 (ja) | 半導体装置およびその製造方法 | |
| CN100555590C (zh) | 电子器件制造方法 | |
| CN100587929C (zh) | 电子器件及其制造方法 | |
| JP2018137474A (ja) | 電子装置 | |
| JP4061506B2 (ja) | 半導体装置の製造方法 | |
| JP5607692B2 (ja) | 電子装置 | |
| JP7197448B2 (ja) | 電子装置 | |
| JP6335265B2 (ja) | 電子装置 | |
| JP2014096609A (ja) | 電子装置 | |
| JP2019036742A (ja) | 電子装置 | |
| JP2018050077A (ja) | 電子装置 | |
| JP2015146467A (ja) | 電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090910 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120313 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120316 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4956128 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |