[go: up one dir, main page]

JP2008193210A - アナログ−デジタル変換器 - Google Patents

アナログ−デジタル変換器 Download PDF

Info

Publication number
JP2008193210A
JP2008193210A JP2007022998A JP2007022998A JP2008193210A JP 2008193210 A JP2008193210 A JP 2008193210A JP 2007022998 A JP2007022998 A JP 2007022998A JP 2007022998 A JP2007022998 A JP 2007022998A JP 2008193210 A JP2008193210 A JP 2008193210A
Authority
JP
Japan
Prior art keywords
transistors
analog
digital converter
parallel
channel mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007022998A
Other languages
English (en)
Inventor
Takeshi Ikeda
毅 池田
Hiroshi Miyagi
弘 宮城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NSC Co Ltd
Original Assignee
Nigata Semitsu Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nigata Semitsu Co Ltd filed Critical Nigata Semitsu Co Ltd
Priority to JP2007022998A priority Critical patent/JP2008193210A/ja
Priority to PCT/JP2008/052080 priority patent/WO2008093899A1/ja
Publication of JP2008193210A publication Critical patent/JP2008193210A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
    • H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/83138—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] the IGFETs characterised by having different shapes or dimensions of their gate conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】フラッシュ型のＡ／Ｄ変換器において回路規模および消費電力の低減を図る。
【解決手段】閾値電圧を異ならせた複数のトランジスタＮ０〜Ｎｎを並列に並べて、複数のトランジスタＮ０〜Ｎｎの各ゲートにアナログ入力信号を供給し、各トランジスタＮ０〜Ｎｎの出力信号をエンコードすることによってデジタル出力信号を得ることにより、少なくとも２つのトランジスタから成るコンパレータを並列に接続する従来例に比べて、トランジスタの使用数が半分で済むようにし、しかも基準電圧発生回路を設ける必要もなくす。
【選択図】 図１

Description

本発明はアナログ−デジタル変換器に関し、特に、フラッシュ型のＡ／Ｄ変換器に用いて好適なものである。
近年、アナログ−デジタル混載のシステムＬＳＩにおけるアナログ回路の低電圧化の進展に伴って、オペアンプを使用しないＡ／Ｄ変換器の開発が盛んに行われている。その代表例にフラッシュ型（並列型）のＡ／Ｄ変換器がある。フラッシュ型は、図３に示すように、多数のコンパレータ５１を並列に並べて、アナログ入力信号の電圧値Ｖｉｎを複数の基準電圧値ＶＲ０〜ＶＲｎと一斉に比較し、アナログ入力電圧Ｖｉｎがどの基準電圧ＶＲ０〜ＶＲｎと一致するかを一瞬のうちに判定していくものである（例えば、特許文献１，２参照）。
特開平５−１９９１１６号公報 特開平９−８３３１６号公報
フラッシュ型のＡ／Ｄ変換器は、アナログ入力信号のレベルを一発の動作で判定するため、高速化には向いている。しかしながら、図３に示すように、多数のコンパレータ５１を設けるとともに、複数の抵抗Ｒを直列に接続した基準電圧発生回路５２も設ける必要がある。例えば１０ビットでは１０２３個のコンパレータ５１と１０２３個の抵抗Ｒとが必要で、２つの入力を比較するコンパレータ５１は少なくとも４個のトランジスタを組み合わせた構成であるため、最低でも４０９２個ものトランジスタが必要となる。そのため、回路規模および消費電力が増大するという問題があった。
本発明は、このような問題を解決するために成されたものであり、フラッシュ型のＡ／Ｄ変換器において回路規模および消費電力の低減を図ることを目的とする。
上記した課題を解決するために、本発明では、閾値電圧を異ならせた複数のトランジスタを並列に並べて、複数のトランジスタの各ゲートにアナログ入力信号を供給し、各トランジスタの出力信号をエンコードすることによってデジタル出力信号を得るようにしている。
このように構成した本発明によれば、ゲートに供給されるアナログ入力電圧が閾値電圧より小さいトランジスタはオフ、閾値電圧より大きいトランジスタはオンとなる。これにより、どのトランジスタがオフまたはオンとなるかによってアナログ入力信号の電圧レベルが判定され、その電圧レベルに応じたデジタル出力信号が得られるようになる。少なくとも２つのトランジスタから成るコンパレータを並列に接続する従来例に比べて、電圧レベル判定用のトランジスタの使用数は半分で済む。このため、回路規模および消費電力の低減を図ることができる。
以下、本発明の一実施形態を図面に基づいて説明する。図１は、本実施形態によるフラッシュ型Ａ／Ｄ変換器の構成例を示す図である。図１に示すように、本実施形態によるフラッシュ型Ａ／Ｄ変換器は、並列回路部１およびエンコーダ２（本発明のエンコード回路部に相当）を備えている。
並列回路部１は、閾値電圧を異ならせた複数のトランジスタＮ０，Ｎ１，Ｎ２，・・・，Ｎｎを電源ＶＤＤとグランドＧＮＤとの間に並列に接続して構成されている。また、各トランジスタＮ０〜Ｎｎと電源ＶＤＤとの間には、抵抗Ｒ０〜Ｒｎが接続されている。ここで、複数のトランジスタＮ０〜ＮｎはＮチャネルＭＯＳトランジスタで構成されている。また、各トランジスタＮ０〜Ｎｎの閾値電圧は、当該トランジスタに関する回路パラメータ、例えばゲート長Ｌやゲート幅Ｗを異ならせることによって調整している。
各トランジスタＮ０〜Ｎｎの閾値電圧をそれぞれＶＴ０，ＶＴ１，ＶＴ２，・・・，ＶＴｎとした場合、例えばＶＴ０＜ＶＴ１＜ＶＴ２＜・・・＜ＶＴｎとなるように各トランジスタＮ０〜Ｎｎの閾値電圧を調整する。そして、このように閾値電圧を異ならせたトランジスタＮ０〜Ｎｎの各ゲートにアナログ入力信号を供給する。このようにすると、ゲートに供給されるアナログ入力電圧Ｖｉｎが閾値電圧より小さいトランジスタはオフ、閾値電圧より大きいトランジスタはオンとなる。
エンコーダ２は、各トランジスタＮ０〜Ｎｎの出力信号をエンコードしてデジタル出力信号を得る。すなわち、各トランジスタＮ０〜Ｎｎより出力される信号の電圧値Ｖ０〜Ｖｎは、トランジスタＮ０〜Ｎｎがオンかオフかによってハイレベルまたはロウレベルの何れかとなっている。エンコーダ２は、各トランジスタＮ０〜Ｎｎの出力信号のどの電圧値がハイレベルでどの電圧値がロウレベルとなっているかに応じて、所定ビットのデジタル信号を発生する。
以上詳しく説明したように、本実施形態では、閾値電圧を異ならせた複数のトランジスタＮ０〜Ｎｎを並列に並べて、複数のトランジスタＮ０〜Ｎｎの各ゲートにアナログ入力信号を供給し、各トランジスタＮ０〜Ｎｎの出力信号をエンコードすることによってデジタル出力信号を得るようにしている。このような構成によれば、少なくとも２つのトランジスタから成るコンパレータを並列に接続する従来のフラッシュ型Ａ／Ｄ変換器に比べて、トランジスタの使用数は半分で済み、基準電圧発生回路も設ける必要がない。このため、回路規模および消費電力の低減を図ることができる。
なお、上記実施形態では、負荷として抵抗Ｒ０〜Ｒｎを用いる例について説明したが、定電流回路を用いても良い。
また、上記実施形態では、複数のトランジスタとしてＮチャネルＭＯＳトランジスタを用いる例について説明したが、ＰチャネルＭＯＳトランジスタとしても良い。この場合におけるＰＭＯＳトランジスタの閾値電圧も、当該トランジスタに関する回路パラメータ、例えばゲート長Ｌやゲート幅Ｗを異ならせることによって調整することが可能である。または、ＰチャネルＭＯＳトランジスタのバックゲートに供給する電圧値を異ならせることによって、各トランジスタの閾値電圧を異ならせるようにすることも可能である。
図２は、ＰチャネルＭＯＳトランジスタを用いたフラッシュ型Ａ／Ｄ変換器の構成例を示す図である。図２に示すフラッシュ型Ａ／Ｄ変換器は、並列回路部１１、エンコーダ１２（本発明のエンコード回路部に相当）および基準電圧発生回路１３を備えている。
並列回路部１１は、閾値電圧を異ならせた複数のＰＭＯＳトランジスタＰ０，Ｐ１，Ｐ２，・・・，Ｐｎを電源ＶＤＤとグランドＧＮＤとの間に並列に接続して構成されている。各トランジスタＰ０〜ＰｎとグランドＧＮＤとの間には抵抗Ｒ０〜Ｒｎが接続されている。各トランジスタＰ０〜Ｐｎの閾値電圧をそれぞれＶＴ０，ＶＴ１，ＶＴ２，・・・，ＶＴｎとした場合、例えばＶＴ０＜ＶＴ１＜ＶＴ２＜・・・＜ＶＴｎとなるように各トランジスタＰ０〜Ｐｎの閾値電圧を調整する。
ここで、各トランジスタＰ０〜Ｐｎの閾値電圧は、当該トランジスタＰ０〜Ｐｎのバックゲートに供給する電圧値を異ならせることによって調整している。バックゲートに供給する電圧値は、基準電圧発生回路１３によって発生する。基準電圧発生回路１３は、複数の抵抗Ｒを直列接続して構成されており、各抵抗の入出力タップから値の異なる電圧が取り出され、それぞれが各トランジスタＰ０〜Ｐｎのバックゲートに供給されるようになっている。
このように閾値電圧を異ならせたトランジスタＰ０〜Ｐｎの各ゲートにアナログ入力信号を供給する。このようにすると、ゲートに供給されるアナログ入力電圧Ｖｉｎが閾値電圧より小さいトランジスタはオフ、閾値電圧より大きいトランジスタはオンとなる。エンコーダ１２は、各トランジスタＰ０〜Ｐｎの出力信号をエンコードしてデジタル出力信号を得る。
図２のように構成した場合、少なくとも２つのトランジスタから成るコンパレータを並列に接続する従来のフラッシュ型Ａ／Ｄ変換器に比べて、トランジスタの使用数は半分で済む。このため、回路規模および消費電力の低減を図ることができる。
その他、上記実施形態は、何れも本発明を実施するにあたっての具体化の一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその精神、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
本発明は、複数のトランジスタによってアナログ入力信号の電圧値を複数の異なる電圧値と一斉に比較するフラッシュ型のＡ／Ｄ変換器に用いて好適なものである。
本実施形態によるフラッシュ型Ａ／Ｄ変換器の構成例を示す図である。 本実施形態によるフラッシュ型Ａ／Ｄ変換器の他の構成例を示す図である。 従来のフラッシュ型Ａ／Ｄ変換器の構成を示す図である。
符号の説明
１，１１ 並列回路部
２，１２ エンコーダ
１３ 基準電圧発生回路

Claims (5)

  1. 閾値電圧を異ならせた複数のトランジスタを電源とグランドとの間に並列に接続し、上記複数のトランジスタの各ゲートにアナログ入力信号を供給するように成された並列回路部と、
    上記複数のトランジスタの出力信号をエンコードしてデジタル出力信号を得るエンコード回路部とを備えたことを特徴とするアナログ−デジタル変換器。
  2. 上記複数のトランジスタはＮチャネルＭＯＳトランジスタであることを特徴とする請求項１に記載のアナログ−デジタル変換器。
  3. 上記ＮチャネルＭＯＳトランジスタに関する回路パラメータを異ならせることによって、上記複数のトランジスタの閾値電圧を異ならせたことを特徴とする請求項２に記載のアナログ−デジタル変換器。
  4. 上記複数のトランジスタはＰチャネルＭＯＳトランジスタであることを特徴とする請求項１に記載のアナログ−デジタル変換器。
  5. 上記ＰチャネルＭＯＳトランジスタのバックゲートに供給する電圧値を異ならせることによって、上記複数のトランジスタの閾値電圧を異ならせたことを特徴とする請求項４に記載のアナログ−デジタル変換器。
JP2007022998A 2007-02-01 2007-02-01 アナログ−デジタル変換器 Pending JP2008193210A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007022998A JP2008193210A (ja) 2007-02-01 2007-02-01 アナログ−デジタル変換器
PCT/JP2008/052080 WO2008093899A1 (ja) 2007-02-01 2008-02-01 アナログ－デジタル変換器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007022998A JP2008193210A (ja) 2007-02-01 2007-02-01 アナログ−デジタル変換器

Publications (1)

Publication Number Publication Date
JP2008193210A true JP2008193210A (ja) 2008-08-21

Family

ID=39674194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007022998A Pending JP2008193210A (ja) 2007-02-01 2007-02-01 アナログ−デジタル変換器

Country Status (2)

Country Link
JP (1) JP2008193210A (ja)
WO (1) WO2008093899A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011099368A1 (en) * 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
JP2014142698A (ja) * 2013-01-22 2014-08-07 Asahi Kasei Electronics Co Ltd レギュレータ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55114035A (en) * 1979-02-23 1980-09-03 Chiyou Lsi Gijutsu Kenkyu Kumiai A/d converter circuit
JPS5923625A (ja) * 1982-07-30 1984-02-07 Citizen Watch Co Ltd 信号処理回路
JP2854204B2 (ja) * 1991-11-07 1999-02-03 川崎製鉄株式会社 Ａ／ｄコンバータ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011099368A1 (en) * 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
JP2011188477A (ja) * 2010-02-12 2011-09-22 Semiconductor Energy Lab Co Ltd 半導体回路及び表示装置
US8610696B2 (en) 2010-02-12 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
JP2015122807A (ja) * 2010-02-12 2015-07-02 株式会社半導体エネルギー研究所 回路及び表示装置
JP2016178657A (ja) * 2010-02-12 2016-10-06 株式会社半導体エネルギー研究所 回路及び表示装置
JP2014142698A (ja) * 2013-01-22 2014-08-07 Asahi Kasei Electronics Co Ltd レギュレータ

Also Published As

Publication number Publication date
WO2008093899A1 (ja) 2008-08-07

Similar Documents

Publication Publication Date Title
JP4690105B2 (ja) 逐次比較型ａ／ｄコンバータ
US8400337B1 (en) Offset cancellation by biasing the body of a transistor
JP5379363B2 (ja) ルックアップテーブルを利用した基板バイアス制御回路及び基板バイアス制御方法
US9209822B2 (en) A/D converter and semiconductor integrated circuit
US9419636B1 (en) Clocked current-steering circuit for a digital-to-analog converter
JPWO2014061117A1 (ja) Ａｄ変換器
JP4287893B2 (ja) 高速差動抵抗電圧デジタルアナログ変換器
US7924198B2 (en) Digital-to-analog converter
US7893857B2 (en) Analog to digital converter using successive approximation
JP3904495B2 (ja) Ａ／ｄ変換器
US20090309775A1 (en) D/A converter and semiconductor integrated circuit including the same
JP2008193210A (ja) アナログ−デジタル変換器
US8587465B2 (en) Successive approximation analog to digital converter with comparator input toggling
US20130162456A1 (en) Analog to digital converting apparatus and method thereof
JP4537868B2 (ja) ２ビットのバイナリ比較器及びバイナリ比較装置
JP5468882B2 (ja) Ｃｍｏｓ入力バッファ回路
US20100289683A1 (en) Reference voltage generation circuit, a/d converter and d/a converter
JP2008258788A (ja) アナログ−デジタル変換器
JP5417470B2 (ja) ダイナミックコンパレータのためのオフセット電圧補正回路とそれを用いたダイナミックコンパレータ回路
US20050116852A1 (en) Digital-to-analog converting circuit
KR102164755B1 (ko) 전류 구동 디지털 아날로그 변환기
JP2011071784A (ja) アナログデジタル変換回路
US20090195427A1 (en) A/D converter
US7256722B2 (en) D/A converter
JP5603479B2 (ja) Ｃｍｏｓ入力バッファ回路