[go: up one dir, main page]

JP2008193058A - 半導体パッケージに用いられるテープ及びそのカット方法 - Google Patents

半導体パッケージに用いられるテープ及びそのカット方法 Download PDF

Info

Publication number
JP2008193058A
JP2008193058A JP2007326197A JP2007326197A JP2008193058A JP 2008193058 A JP2008193058 A JP 2008193058A JP 2007326197 A JP2007326197 A JP 2007326197A JP 2007326197 A JP2007326197 A JP 2007326197A JP 2008193058 A JP2008193058 A JP 2008193058A
Authority
JP
Japan
Prior art keywords
center line
lead wire
wire
tape
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007326197A
Other languages
English (en)
Other versions
JP4728316B2 (ja
Inventor
Hangbin Song
宋行賓
Peng Wang
王鵬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Publication of JP2008193058A publication Critical patent/JP2008193058A/ja
Application granted granted Critical
Publication of JP4728316B2 publication Critical patent/JP4728316B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H10W72/00
    • H10W70/65
    • H10W70/688
    • H10W72/071
    • H10W95/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727Varying width along a single conductor; Conductors or pads having different widths
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10681Tape Carrier Package [TCP]; Flexible sheet connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17Post-manufacturing processes
    • H05K2203/175Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)
  • Perforating, Stamping-Out Or Severing By Means Other Than Cutting (AREA)

Abstract

【課題】半導体パッケージに用いられるテープ及びそのカット方法を提供する。
【解決手段】複数の分断領域を有する基材10と、基材10上の各分断領域に形成されたリード線1、及び相応のリード線1に連結する細線2と、を備える半導体パッケージに用いられるテープに関し、少なくとも1つの分断領域において、細線2がリード線1の中心線11から離れているオフセット細線配列構造を有する。
【選択図】図1

Description

本発明は、半導体パッケージに用いられるテープ及びそのカット方法に関する。
自動式テープボンディング(Tape Automated Bonding,TAB)を導入し、従来のワイヤボンディング(wire bonding)技術を取り替える。現在、TABは液晶ディスプレイ、腕時計、カメラ、メモリカード、電卓、パソコン、及び他の電子装置における半導体パッケージ、例えばテープ・キャリアー・パッケージ(tape carrier package,TCP)と膜上チップ(chip on film,COF)に用いられる。TABはICチップから基板までの高密度の相互連結を提供し、配線パターンを有する一端をICチップに自動的にボンディングさせ、配線パターンを有する他端を基板に自動的にボンディングさせる。
図5は基材におけるリード線パターンを有する従来の(TAB/COF)テープの概略図であり、その中でリード線1の間隔Aは27μmで、2本の隣接するリード線1の中心線の間隔Bは58μmである。各リード線1の端部に設けられた細線2が均一に相応のリード線1の中心線位置に設けられ、細線2の中心配列構造を形成することを特徴とする。実際の生産では、該配列構造に、例えば、分断ブレードの寿命が短く、バリが発生しやすい等の技術的欠陥が存在していることが明らかである。
分断ブレードでTAB/COFを順次分断する時に、分断ブレードが細線をカットする位置が同じであるため、細線2をカットする部分の刃の摩耗を繰り返し、普段、分断ブレードの使用寿命が100K回程度しかない。直ちに分断ブレードを交換しなければ、摩耗された分断ブレードは分断領域でバリを発生させ、バリの長さが≧15μmの場合、隣接する2つのリード線1の短絡が起こされ、X方向2輝線(X2Line)との欠陥が生じる。
本発明の目的は、半導体パッケージに用いられるテープ及びそのカット方法を提供し、分断位置が同じであるため分断ブレードの使用寿命を短縮するという問題を解決すると共に、バリが生じやすく、X2Line欠陥が起される等の技術問題を効果的に解決することである。
前記目的と/又は他の目的を果たすために、本発明のある態様では、複数の分断領域を有する基体と、基体上の各分断領域に形成されたリード線、及び相応のリード線に連結する細線と、を備え、少なくとも1つの分断領域において、細線がリード線の中心線から離れている半導体パッケージに用いられるテープが提供される。
前記少なくとも1つの分断領域における全ての細線が、相応のリード線の中心線に対して同じ方向へ離れてもよく、前記少なくとも1つの分断領域における隣接する細線が、リード線の中心線に対して反対の方向へ離れてもよい。
1つの態様において、細線の中心線は相応のリード線の中心線から11μm〜15μm離れてる。この距離は13μmであるのが望ましい。
前記目的と/又は他の目的を果たすために、本発明のもう1つの態様では、複数の分断領域を有する基体と、基体上の各分断領域に形成されたリード線、及び相応のリード線に連結する細線と、を備え、少なくとも1つの分断領域において、細線が相応のリード線の中心線から離れている半導体パッケージに用いられるテープをカットする方法が提供される。
1つの態様において、隣接する2つの分断領域における細線の配列構造は異なる。
前記少なくとも1つの分断領域における全ての細線が相応のリード線の中心線から同じ方向へ離れることが望ましい。前記少なくとも1つの分断領域における隣接する細線が相応のリード線の中心線から反対の方向へ離れることが選択できる。
本発明の半導体パッケージに用いられるテープ及びそのカット方法によれば、分断位置が同じであるため分断ブレードの使用寿命を短縮するという問題を解決できると共に、バリが生じやすく、X2Line欠陥が起される等の技術問題を効果的に解決できる。
以下の詳細な説明において、本発明の特定な例示的実施例を説明する。当業者にとって、本発明は多くの異なる形態により実現でき、ここで説明する実施例に限られると解釈してはならないことが明らかである。本文において、同じ参照符号は同じ要素を指す。
まず、具体例を結合して、本発明の実施例に採用される半導体パッケージに用いられるテープのいくつかのオフセット細線配列構造を説明する。これらの例は、液晶ディスプレイにおけるTAB/COFテープを含む。
(実施例1)
図1は本発明の実施例にかかる半導体パッケージに用いられるテープの左オフセット細線配列構造の概略図である。図1に示すように、例えばTAB/COFテープであるテープは基材10と、基材10に均一に設けられたリード線1と、を備える。細線2は各リード線1の一端に連結される。同一の分断領域において、全ての細線2が相応のリード線1の中心線11から左方向へ離れ、左オフセット細線配列構造を形成する。細線2の中心線21と相応のリード線1の中心線11の間の距離Cは11μm〜15μmであり、13μmが一番望ましい。
(実施例2)
図2は本発明の実施例にかかる半導体パッケージに用いられるテープの右オフセット細線配列構造の概略図である。図1に示す構造とは、全ての細線2がリード線1の中心線11から右方向へ離れ、右オフセット細線配列構造を形成する点で異なる。細線2の中心線21とリード線1の中心線11の間の距離Cは11μm〜15μmであり、13μmが一番望ましい。
(実施例3)
図3,4は本発明の実施例にかかる半導体パッケージに用いられるテープの左右オフセット細線配列構造の概略図である。図3,4に示すように、リード線1はテープの基材10に均一に設けられ、同一の分断領域において、隣接する2本の細線2はリード線1の中心線11から反対の方向へ離れ、左右オフセット細線配列構造を形成する。隣接する2本のリード線1(例えば最も左側に位置する2本のリード線1)について、リード線1から離れる時、該2本の細線2は互いに近づく(図3に示すように)と、リード線1から離れる時、該2本の細線2は互いに離れる(図4に示すように)と、2種類の配列構造が形成できる。該左右オフセット細線配列構造において、細線2の中心線とリード線1の中心線の間の距離Cは11μm〜15μmであり、13μmが望ましい。細線2の幅Dが4μm〜6μmである場合、2本の隣接する細線2の最大距離Eが76μm〜78μmとなる。一方、従来技術の中心細線配列構造において、隣接する2本の細線2の距離は約43μmである。
以下、左オフセット細線に基づいて、本発明の実施例にかかる半導体パッケージに用いられるテープ(例えばTAB/COFテープ)のカット方法を説明する。TAB/COFテープの基材に連続に配列された分断領域において、例えば、奇数番号の分断領域に、図1に示すような左オフセット細線配列構造が採用され、隣接の偶数番号の分断領域に、図5に示すような中心細線配列構造が採用される。分断ブレードで順次に分断する場合、奇数番号の分断領域を分断する時、分断ブレードが細線2をカットする位置はリード線1の中心線11から11μm〜15μm離れ、偶数番号の分断領域を分断する時、分断ブレードが細線2をカットする位置はリード線1の中心線11にある。このように、各領域を分断する分断位置が異なり、且つ位置が順次に変換し、分断ブレードの刃を均一に摩耗させ、分断ブレードの使用寿命を延長できる。同時に、分断において、バリの発生が減少され、製品のX2Lineの欠陥が回避できる。
本発明の他の実施例において、奇数番号の分断領域と偶数番号の分断領域において、それぞれ異なる細線配列構造が採用される。従って、左オフセット細線配列構造と、右オフセット細線配列構造と、左右オフセット細線配列構造(例えば前記2種類)と、従来技術の中心細線配列構造との多種の組み合わせは、2つの隣接する分断領域に応用でき、且つ、分断ブレードの使用寿命を延長し、バリの発生を減少できる。更に、2つの隣接する分断領域は、同様の細線配列構造を有することができるが、テープの全ての分断領域にとって、細線配列構造は完全に同様ではない。
実験結果によれば、本発明にかかる半導体パッケージに用いられるテープのカット方法を採用した後、分断ブレードの使用寿命が倍以上延長され、使用回数が従来の100K回から200K回に増え、且つ、バリの発生も減少され、生産コストを低減すると共に、バリの発生によるX2Lineの欠陥も回避された。
上記実施例は本発明の技術案を説明するものであり、限定するものではない。最良な実施形態を参照して本発明を詳細に説明したが、当業者にとって、必要に応じて異なる材料や設備などをもって本発明を実現できる。即ち、その要旨を逸脱しない範囲内において種々の形態で実施しえるものである。
本願は2007年2月6日に中国国家知識産権局に提出した200720103481.4号実用新案出願の優先権を主張し、前記出願の全ての内容をここで援用した。
本発明の実施例にかかる左オフセット細線配列構造の概略図である。 本発明の実施例にかかる右オフセット細線配列構造の概略図である。 本発明の実施例にかかる左右オフセット細線配列構造の概略図である。 本発明の実施例にかかる左右オフセット細線配列構造の概略図である。 従来技術のTAB/COFテープの線配列構造の概略図である。
符号の説明
1 リード線、 2 細線、 10 TAB/COFの基材、 11 リード線の中心線、 21 細線の中心線。

Claims (14)

  1. 複数の分断領域を有する基体と、
    基体上の各分断領域に形成されたリード線、及び相応のリード線に連結する細線と、
    を備え、
    少なくとも1つの分断領域において、細線が前記相応のリード線の中心線から離れていることを特徴とする半導体パッケージに用いられるテープ。
  2. 前記少なくとも1つの分断領域において、全ての細線は前記相応のリード線の中心線に対して同じ方向へ離れていることを特徴とする請求項1に記載のテープ。
  3. 前記少なくとも1つの分断領域において、隣接する細線は前記相応のリード線の中心線に対して反対の方向へ離れていることを特徴とする請求項1に記載のテープ。
  4. 前記細線の中心線は、前記相応のリード線の中心線から11μm〜15μm離れていることを特徴とする請求項1から請求項3のいずれか1項に記載のテープ。
  5. 細線の中心線は前記相応のリード線の中心線から13μm離れていることを特徴とする請求項4に記載のテープ。
  6. 前記テープはTAB/COFテープであることを特徴とする請求項1に記載のテープ。
  7. 隣接する2つの分断領域において、細線の異なる配列構造が採用される請求項1に記載のテープ。
  8. 複数の分断領域を有する基体と、
    基体上の各分断領域に形成されたリード線、及び相応のリード線に連結する細線と、
    を備え、
    少なくとも1つの分断領域において、細線が前記相応のリード線の中心線から離れている半導体パッケージに用いられるテープをカットする方法。
  9. 隣接する2つの分断領域において、異なる細線の配列構造が採用される請求項8に記載の方法。
  10. 前記少なくとも1つの分断領域において、全ての細線はリード線の中心線に対して同じ方向へ離れていることを特徴とする請求項8に記載の方法。
  11. 前記少なくとも1つの分断領域において、隣接する細線はリード線の中心線に対して反対の方向へ離れていることを特徴とする請求項8に記載の方法。
  12. 前記細線の中心線は、前記相応のリード線の中心線から11μm〜15μm離れていることを特徴とする請求項8に記載の方法。
  13. 前記細線の中心線は前記相応のリード線の中心線から13μm離れていることを特徴とする請求項12に記載の方法。
  14. 前記テープはTAB/COFテープであることを特徴とする請求項8に記載の方法。
JP2007326197A 2007-02-06 2007-12-18 半導体パッケージに用いられるテープ及びそのカット方法 Expired - Fee Related JP4728316B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN200720103481.4 2007-02-06
CNU2007201034814U CN201007989Y (zh) 2007-02-06 2007-02-06 左右摆式排线结构

Publications (2)

Publication Number Publication Date
JP2008193058A true JP2008193058A (ja) 2008-08-21
JP4728316B2 JP4728316B2 (ja) 2011-07-20

Family

ID=39003939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007326197A Expired - Fee Related JP4728316B2 (ja) 2007-02-06 2007-12-18 半導体パッケージに用いられるテープ及びそのカット方法

Country Status (4)

Country Link
US (1) US8378224B2 (ja)
JP (1) JP4728316B2 (ja)
KR (1) KR100924977B1 (ja)
CN (1) CN201007989Y (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101259844B1 (ko) * 2011-01-31 2013-05-03 엘지이노텍 주식회사 리드 크랙이 강화된 전자소자용 탭 테이프 및 그의 제조 방법
EP3352536A1 (en) * 2017-01-18 2018-07-25 OSRAM GmbH A mounting structure for light radiation sources, corresponding lighting device and method of use
CN110634833A (zh) * 2019-09-24 2019-12-31 武汉华星光电半导体显示技术有限公司 一种覆晶薄膜

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077046A (ja) * 1993-06-16 1995-01-10 Toshiba Corp フィルムキャリアおよび半導体装置の製造方法
JPH10214857A (ja) * 1997-01-31 1998-08-11 Hitachi Ltd 半導体装置およびその製造方法
JPH1197492A (ja) * 1997-09-18 1999-04-09 Hitachi Ltd 薄膜配線基板およびその製造方法
JP2006013230A (ja) * 2004-06-28 2006-01-12 Tohoku Pioneer Corp フレキシブル配線基板及びその製造方法、半導体チップ実装フレキシブル配線基板、電子機器
JP2007048873A (ja) * 2005-08-09 2007-02-22 Mitsui Mining & Smelting Co Ltd プリント配線基板、その製造方法および半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1116954A (ja) 1997-06-27 1999-01-22 Toppan Printing Co Ltd Tab用テープキャリア
US6664618B2 (en) * 2001-05-16 2003-12-16 Oki Electric Industry Co., Ltd. Tape carrier package having stacked semiconductor elements, and short and long leads
JP2003318231A (ja) 2002-04-23 2003-11-07 Hitachi Cable Ltd 半導体装置用テープキャリアの製造方法
JP2005183762A (ja) 2003-12-22 2005-07-07 Toshiba Corp 半導体装置
JP2006032851A (ja) * 2004-07-21 2006-02-02 Mitsui Mining & Smelting Co Ltd 被覆銅、ホイスカの発生抑制方法、プリント配線基板および半導体装置
KR100737590B1 (ko) * 2005-05-30 2007-07-10 엘지전자 주식회사 테이프 캐리어 패키지용 탭 테이프

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077046A (ja) * 1993-06-16 1995-01-10 Toshiba Corp フィルムキャリアおよび半導体装置の製造方法
JPH10214857A (ja) * 1997-01-31 1998-08-11 Hitachi Ltd 半導体装置およびその製造方法
JPH1197492A (ja) * 1997-09-18 1999-04-09 Hitachi Ltd 薄膜配線基板およびその製造方法
JP2006013230A (ja) * 2004-06-28 2006-01-12 Tohoku Pioneer Corp フレキシブル配線基板及びその製造方法、半導体チップ実装フレキシブル配線基板、電子機器
JP2007048873A (ja) * 2005-08-09 2007-02-22 Mitsui Mining & Smelting Co Ltd プリント配線基板、その製造方法および半導体装置

Also Published As

Publication number Publication date
CN201007989Y (zh) 2008-01-16
US20080185171A1 (en) 2008-08-07
US8378224B2 (en) 2013-02-19
JP4728316B2 (ja) 2011-07-20
KR20080073631A (ko) 2008-08-11
KR100924977B1 (ko) 2009-11-04

Similar Documents

Publication Publication Date Title
JP6143468B2 (ja) リードフレーム
JP4728316B2 (ja) 半導体パッケージに用いられるテープ及びそのカット方法
KR20110098237A (ko) 반도체칩, 필름 및 그를 포함하는 탭 패키지
CN105549288B (zh) 一种阵列基板及其制备方法、显示装置
CN106025097B (zh) 母板基板、母板面板、显示面板及其制作方法、显示装置
CN101145565B (zh) 多倒角薄膜晶体管阵列基板及液晶显示装置
CN110634833A (zh) 一种覆晶薄膜
CN101286498A (zh) 半导体结构及半导体晶圆
JP2010272759A (ja) テープキャリアパッケージ、テープキャリアパッケージ個別品、及びそれらの製造方法
JP6371582B2 (ja) パッケージ
CN217213672U (zh) 一种触控屏与触控显示屏
CN109494188A (zh) 半导体装置的制造方法
CN211350639U (zh) 一种晶圆
JPS58127356A (ja) 半導体集積回路の樹脂封止法およびそのために用いるリ−ドフレ−ム
KR100441846B1 (ko) 밴딩형 테이프 캐리어 패키지 구조
CN208588882U (zh) 阵列基板及显示装置
JP2005116908A (ja) 配線基板の製造方法及び配線基板
JP2012182179A (ja) Led素子用リードフレーム基板および発光素子
JP2012253234A (ja) Led素子用リードフレーム基板および発光素子
CN105263253B (zh) 夹层面板及其制作方法
JP5274893B2 (ja) 半導体チップ及び装置、並びにこれらの製造方法
CN115241154A (zh) 一种led显示单元组、led显示单元组的制作方法及显示面板
JP2007128998A (ja) リードフレーム、半導体装置の製造方法および電子機器
CN117075423A (zh) 一种防面板线路短路的光罩金属线路连接结构
JP2009016751A (ja) テープキャリア及び半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110414

R150 Certificate of patent or registration of utility model

Ref document number: 4728316

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313114

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313114

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees