[go: up one dir, main page]

JP2006032851A - 被覆銅、ホイスカの発生抑制方法、プリント配線基板および半導体装置 - Google Patents

被覆銅、ホイスカの発生抑制方法、プリント配線基板および半導体装置 Download PDF

Info

Publication number
JP2006032851A
JP2006032851A JP2004213308A JP2004213308A JP2006032851A JP 2006032851 A JP2006032851 A JP 2006032851A JP 2004213308 A JP2004213308 A JP 2004213308A JP 2004213308 A JP2004213308 A JP 2004213308A JP 2006032851 A JP2006032851 A JP 2006032851A
Authority
JP
Japan
Prior art keywords
copper
tin layer
thickness
base material
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004213308A
Other languages
English (en)
Inventor
Noburou Fujii
延朗 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Kinzoku Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Priority to JP2004213308A priority Critical patent/JP2006032851A/ja
Priority to PCT/JP2005/011042 priority patent/WO2006008899A1/ja
Priority to US11/632,796 priority patent/US20080316715A1/en
Priority to KR1020077001527A priority patent/KR20070037494A/ko
Priority to CNA200580024384XA priority patent/CN1989272A/zh
Priority to TW094120242A priority patent/TW200605184A/zh
Publication of JP2006032851A publication Critical patent/JP2006032851A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C10/00Solid state diffusion of only metal elements or silicon into metallic material surfaces
    • C23C10/28Solid state diffusion of only metal elements or silicon into metallic material surfaces using solids, e.g. powders, pastes
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/52Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating using reducing agents for coating with metallic material not provided for in a single one of groups C23C18/32 - C23C18/50
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • C25D7/123Semiconductors first coated with a seed layer or a conductive layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0753Insulation
    • H05K2201/0769Anti metal-migration, e.g. avoiding tin whisker growth
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771Transition metal-base component
    • Y10T428/12861Group VIII or IB metal-base component
    • Y10T428/12903Cu-base component

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【解決手段】
本発明は、銅基材または銅合金基材と、該基材の表面に形成された銅拡散錫層と、該銅拡散錫層の表面に形成された純錫層とからなり、該銅拡散錫層の厚さが、銅拡散錫層と純錫層との合計厚さに対して55%以上であることを特徴とするホイスカの成長が抑制された被覆銅であり、さらに本発明は、銅基材または銅合金基材が配線パターンであるプリント配線基板および半導体装置を提供する。
【効果】
本発明によれば、短絡の原因となる15μmを超えるような長いホイスカの発生を抑制することができる。
【選択図】図1

Description

本発明は、配線パターン等のスズメッキされた銅表面からのホイスカの発生を抑制する方法、ホイスカの成長が抑制された配線パターンなどの被覆銅、このような配線パターンを有するプリント配線基板および半導体装置に関する。
電子機器に電子部品を高密度で実装するためにプリント配線基板等における配線のピッチ幅が著しく狭くなっており、最も狭い幅で配線パターンが形成されているインナーリード近傍では、隣接する配線パターンとの間隙が20μmよりも狭くなりつつある。
インナーリードなどの接続部には、例えば電子部品に形成されたバンプ電極などとの接続を確立するために、バンプ電極から供給される金と共晶物を形成する錫の存在が必要であり、このような錫は、リード表面に形成された錫メッキ層から供給される。従って、インナーリードなどの表面は錫メッキ層で被覆されている。
上記のような錫メッキ層表面からは、ホイスカが成長することが知られており、このホイスカが隣接する配線パターンと接触すると回路に短絡が形成される。従来のプリント配線基板では、配線パターン幅が広かったために1ヶ月で20μm程度に成長するホイスカ
によっては、回路の短絡が形成されることは殆どなかったので、1ヶ月経過後におけるホ
イスカの長さが20μmまでのものは適正なプリント配線基板であるとされていた。
ところが、昨今の配線パターンの狭小化に伴って、上記のようなホイスカに対する基準も厳しくなり、現在では3ヵ月間におけるホイスカの長さ(直線的距離)が15μmを超えるようなプリント配線基板を用いることができないとされるに至っている。
このような要請に従ってホイスカの成長を抑制するために、配線パターンを熱処理するなど種々のホイスカ抑制方法が検討されているが、3ヶ月間におけるホイスカの成長を15μm以下にするという非常に厳しい要求を完全には満たしていないのが現実である。
本発明者は、ホイスカに対する上記のような非常に厳しい要求を満たすべく検討した結果、配線パターンである銅基材あるいは銅合金基材表面に特定の厚さ比率で銅拡散錫層と純錫層とを形成することにより、ホイスカの成長を著しく抑制することができるとの知見を得た。
ところで、特許文献1(特許第3061613号公報(特開2000-36521号公報))には、端子
部分に、銅が拡散したスズメッキ層(a)と、このスズメッキ層(a)の表面に実質的に銅を含有しないスズメッキ層(b)とが形成された電子部品実装用フィルムキャリアテープの発明
が開示されている。さらに、この特許文献1では、特許文献2(特開平5-33187号公報)
を引用しており、この特許文献2には、0.15μm以上のスズメッキを施し、加熱処理してこのスズ層を全て銅素地とのCu-Sn拡散層とし、その上にスズメッキを施して、純ス
ズメッキ層を0.15〜0.8μmとするホイスカの抑制方法の発明が記載されている。
しかしながら、上記特許文献1および2には、引用文献1および2においては、ホイスカの発生を抑制するために、銅が拡散したスズ層を所定の厚さで形成し、その上に所定の厚さの純スズ層を形成することでホイスカの発生を抑制することができる旨記載されているが、実際に上記のような厚さで銅が拡散したスズ層を形成し、さらにこの上に純スズ層を形成しても、ホイスカの発生を抑制できる場合とできない場合とがあることが判った。
すなわち、引用文献1および2には、確かにホイスカの発生を抑制するのに有効な方法が記載されてはいるが、引用文献1および2の記載に基いてメッキ層を形成しても、例えば3ヶ月間のホイスカの成長を直線距離で15μmを限度としてみた場合に、特許文献1および2に記載された事項によっては達成することができないのである。
特に昨今の3ヶ月間のホイスカの成長を直線距離で15μmを限度とするとの基準に対しては、上記特許文献1および2に開示されている方法では不充分であることが判った。
本発明者はこうしたホイスカの発生について検討し、さらに3ヶ月間で成長するホイス
カの長さを15μmまでに限定して検討した結果、銅が拡散したスズ層と、この上に形成された純スズ層とを組合せた場合に比較的ホイスカの発生を抑制することができることを確認した。しかしながら、ホイスカの成長長さは、銅が拡散したスズ層および純スズ層の絶対厚さには依存しておらず、銅が拡散したスズ層の厚さと純錫層の厚さとの割合に依存しているとの知見を得た。
すなわち、3ヶ月間のホイスカの成長を直線距離で15μm以下にするためには、銅拡散錫層と純錫層とを形成する必要があり、しかもこれらの層の合計厚さに対して銅拡散錫層の厚さ55%以上とすることが必要になるのである。
特許第3061613号公報(特開2000-36521号公報) 特開平5-33187号公報
本発明は、長いホイスカの形成が抑制された被覆銅、このような長いホイスカの抑制方法、このような被覆銅によって配線パターンが形成されたプリント配線基板および半導体装置を提供することを目的としている。特に本発明は、3ヶ月間で成長する長さが15μm以下になるようにホイスカの成長が抑制される被覆銅、このような長いホイスカの抑制方法、このような被覆銅によって配線パターンが形成されたプリント配線基板および半導体装置を提供することを目的としている。
本発明の被覆銅は、銅基材または銅合金基材と、該基材の表面に形成された銅拡散錫層と、該銅拡散錫層の表面に形成された純錫層とからなり、該銅拡散錫層の厚さが、銅拡散錫層と純錫層との合計厚さに対して55%以上であり、ホイスカの成長が著しく抑制されたものである。
また、本発明のホイスカの成長抑制方法は、銅基材または銅合金基材に銅拡散錫層を形成し、該銅拡散錫層の表面に純錫層を形成し、該銅拡散錫層の厚さを、銅拡散錫層と純錫層との合計厚さに対して55%以上にすることを特徴としている。
さらに、本発明のプリント配線基板は、絶縁フィルム上に形成された配線パターンを有するプリント配線基板において、
該配線パターンが、銅基材または銅合金基材と、該基材の表面に形成された銅拡散錫層と、該銅拡散錫層の表面に形成された純錫層とからなり、該銅拡散錫層の厚さが、銅拡散錫層と純錫層との合計厚さに対して55%以上であることを特徴としている。
またさらに本発明の半導体装置は、上記のようなプリント配線基板にICなどの電子部品が実装されていることを特徴としている。
一般に、ホイスカは、種々の要件によって発生の有無および発生したホイスカの長さ等
が変動し、ホイスカの発生の抑制および発生したホイスカの成長長さの抑制には、多種多様の条件設定が必要であると考えられているが、ホイスカの発生に関する本発明者の検討によると、銅基材または銅合金基材の表面に、錫メッキ層の合計の厚さ100%に対して55%以上の厚さで銅拡散錫層を形成し、さらにこの銅拡散錫層の表面に純錫層を形成して全体の錫メッキ層の厚さを100%とすることで、ホイスカの成長は著しく抑制され、
このようにすることにより配線間に短絡を形成するような15μm以上の長さ(3ヶ月間に成長する長さ)を有するホイスカは殆ど発生しないとの効果が得られる。また、長さが15μmに満たないホイスカであっても短期間で15μm以上のホイスカに成長する蓋然性の高い長さ5μmを超えるホイスカの発生も抑制される。
従って、本発明の構成を採用することにより、ピッチ幅が著しく狭くなっている昨今のプリント配線基板においても隣接する配線パターンに到達するほどの長さのホイスカは殆ど発生しないので、プリント配線基板および半導体装置の絶縁信頼性を著しく高くすることができる。
次の本発明のホイスカの成長が著しく抑制された被覆銅、ホイスカの発生抑制方法、この方法を採用したプリント配線基板および半導体装置について、プリント配線基板を中心にして具体的に説明する。
本発明のプリント配線基板は、絶縁基板の表面に銅または銅合金からなる配線パターンが形成されている。この配線パターンが、本発明の被覆銅における銅基材または銅合金基材に相当する。
基材である銅基材あるいは銅合金基材としては、電解銅、圧延銅、蒸着銅など種々の銅を用いることができる。また、このような銅は、銅に含有されることが許容される他の金属が含まれている銅合金であってもよく、また、例えば絶縁基材への密着性を向上させるために、積極的に他の金属を配合した銅合金であってもよい。
このような銅あるいは銅合金からなる基材の厚さに特に制限はないが、被覆銅がプリント配線基板の配線パターンである場合、配線パターンである銅基材あるいは銅合金基材の厚さは、通常は5〜70μm、さらに微細な配線パターンを形成する場合には5〜12μmの範囲内にある。
本発明において、ホイスカの発生を抑制するためには、このような銅基材あるいは銅合金基材の表面に銅拡散錫層を形成する。この銅拡散錫層は、例えば基材表面に錫メッキ層を形成し、こうして形成された錫メッキ層に銅を拡散させることにより形成することができる。この錫メッキ層への銅の拡散は、錫メッキをする際に使用するメッキ液中に銅を含有させて錫メッキを行うことにより達成することができるが、基材表面にスズメッキにより錫層を形成し、この錫層に基材中の銅を拡散させることが好ましい。こうした基材層から銅を錫層に拡散させる方法としては、通常は錫層を形成した後、加熱する方法を採用することが好ましい。このときの加熱温度は、通常は90〜160℃、好ましくは110〜150℃の範囲内の温度に設定される。このような加熱温度において、加熱時間は、形成される錫層の厚さによって異なるが、通常は10〜150分間、好ましくは30〜90分間である。加熱温度が高くなるほど、また、加熱時間が長くなるほど錫層に対する銅の拡散は進行しやすい。特に加熱温度を110〜150℃に設定して、この範囲内の温度で30〜90分間加熱することにより、基材層から供給される銅の濃度が、この銅拡散錫層の表面に向かうにつれて減少する銅の濃度勾配を生ずる。すなわち、この銅拡散錫層では、基材側における銅濃度が最も高く、この銅拡散錫層の表面では銅濃度が最も低くなり、銅拡散錫層においては、基材側から銅拡散錫層の表面に向かって、銅濃度が連続的に減少す
るような銅の濃度勾配が形成される。
このように銅拡散錫層において、上記のように銅の濃度勾配が形成されることにより、より確実にホイスカの成長を抑制することができる。
上記のようにして銅を拡散した銅拡散錫層の表面には、純錫層が形成されている。この純錫層は、実質的にスズからなり、この純錫層には銅は拡散していない。このような純錫層は、上述のようにして銅拡散錫層を形成した後、スズを含有するメッキ液を用いてメッキ法により形成することができる。
本発明において、ホイスカの生成を抑制するためには、銅拡散錫層と純錫層との合計厚さ(100%)に対して、銅拡散錫層の厚さを55%以上にすることが必要である。特に本発明では銅拡散錫層の厚さを合計厚に対して55〜99%とすることにより、より確実にホイスカの成長を抑制することができる。ホイスカの発生を抑制するためには層の合計厚さ中に置ける銅拡散錫層の割合は非常に重要であり、銅拡散錫層の厚さが全体の厚さに対して55%を下回ると、顕著なホイスカの成長抑制効果が発現しない。また、この銅拡散錫層の厚さが99%を超えると、純錫層の厚さが1%以下になり、合計の層厚が後述のようにそれほど厚くないことから、均一性のある純錫層を形成するのが困難になる。また、微細なホイスカの発生個数が多くなる傾向がある。
上記のような銅拡散錫層と純錫層との合計の厚さは、通常は0.2〜1.0μm、好ましくは0.3〜0.8μm程度である。従って、銅拡散錫層の厚さは、通常は0.11〜0.55μm、好ましくは、0.165〜0.44μmの範囲内にある。このように銅拡散錫層の厚さが算定されることに伴って、純錫層の厚さは、通常は0.09〜0.45μm以下、好ましくは0.135〜0.36μmの範囲内になる。
上記説明は、銅拡散錫層と純錫層とを別々に調製した例であるが、銅拡散錫層と純錫層とを一括して調製することもできる。
例えば、上記総厚に相当する厚さの錫層を例えばメッキ法などにより形成し、次いで、表面に純錫層が残留するように加熱温度および加熱時間を設定して形成した錫層の基材側から銅を拡散させて銅拡散錫層を形成すると共に、この銅拡散錫層の表面には銅が拡散していない純錫層を残存させることにより、銅基材あるいは銅合金基材表面に銅拡散錫層および純錫層がこの順序で積層した層を形成することができる。
本発明において、純錫層の厚さの測定には、電解式膜厚計(例えばコクール膜厚計)を用いる。また、純錫層と銅拡散錫層との合計の厚さの測定には、蛍光X線膜厚計を用いる。そして、銅拡散錫層の厚さは、上記のようにして蛍光X線膜厚計で測定された純錫層と銅拡散錫層との合計の厚さから、電解式膜厚計(例えばコクール膜厚計)で測定された純錫層の厚さを差し引いて算定された値である。
このようにして銅拡散錫層を、層全体の55%以上にすることにより、発生するホイスカの3ヶ月間の最大成長長さを15μm以下に制御することができる。さらに、60%以上にすることにより、発生するホイスカの最大長さを12μm以下、好適には10μm以下にすることができる。3ヶ月間のホイスカの最大成長長さが15μm以下であれば、リードの間隙幅が20μmであるように高密度化された配線基板においても、隣接するリードから発生したホイスカが接触することはありえず、従ってホイスカの接触による短絡が発生しない。
昨今の高密度化の要請下に形成されているプリント配線基板における配線パターンの幅は、20μm程度であり、また、こうした幅のパターン間に形成されている間隙の幅も20μm程度である。錫メッキ層は、プリント配線基板にICチップなどの電子部品を実装
する際に電子部品に形成された金バンプと共晶物を形成して、電子部品などとの間に電気的接続を確立する上で必要な金属であり、この錫からなるメッキ層をリードの先端部に形成する必要があるが、こうして形成された錫メッキ層からは、ホイスカが成長し、このホイスカには長さが隣接するリードの幅20μmを超えるものも多数発生していたのが現状である。
こうした長いホイスカが一本成長するだけで、隣接するリードとの間に短絡を形成することがあり、数μmの短いホイスカの発生はある程度許容できるとしても、このような長いホイスカの生成を抑制する必要がある。そして、銅基材あるいは銅合金基材の表面に錫メッキ層を形成してこの基材を被覆する際に基材側にある錫層に銅を拡散させて銅拡散錫層を形成し、この銅拡散錫層の表面に純錫層を形成すると共に、銅拡散錫層の厚さを、銅拡散錫層および純錫層の合計厚さ(100%)に対して55%以上とすることにより、ホイ
スカの生成が著しく抑制されると共に、特に例えば15μmを超えるような長いホイスカの成長を抑制することができる。このようなホイスカの成長を抑制する効果は、銅基材あるいは銅合金基材表面に錫メッキ層を形成しただけでは達成することができず、また、銅基材あるいは銅合金基材表面に銅拡散錫層を形成しただけでも達成できないのであり、銅基材あるいは銅合金基材表面に55%以上の厚さ比を有する銅拡散錫層を形成し、さらにこの銅拡散錫層の表面に45%以下の厚さ比を有する純錫層を形成することによって達成されるものである。本発明において、銅拡散錫層の厚さ比の下限値である55%は、ホイスカの発生を抑制するためには極めて臨界性の高い値であり、図1に示すように。銅拡散錫層の厚さ比が55%を下回る厚さの銅拡散錫層を形成してもホイスカの成長抑制効果、特に例えば15μmを超えるような長いホイスカの生成を抑制することはできない。ホイスカの成長を抑制するためには銅拡散錫層の厚さの比が、銅拡散錫層及び純錫層の合計厚さに対して55%以上であればよく、銅拡散錫層及び純錫層の合計の厚さ、および、銅拡散錫層の絶対厚あるいは純錫層の絶対厚は、ホイスカの成長抑制に関してみれば、大きな作用効果を示さない。従って、銅拡散錫層と純錫層との厚さの合計が例えば1.0μmの錫層を有する被覆層において、銅拡散錫層の厚さが0.60μm(60%)であり、純錫層の厚さが0.4μm(40%)である場合には、ホイスカの生成は著しく抑制されるが、銅拡散錫層と純錫層との厚さの合計が例えば2.0μmの錫層を有する被覆層において、銅拡散錫層の厚さが0.60μm(30%)であり、純錫層の厚さが1.4μm(70%)である場合には、ホイスカの成長は抑制されず、特に15μmを超える長さのホイスカが多数発生する。このように3ヶ月間に成長する長さが15μm以下になるようにホイ
スカの成長を抑制するためには、銅拡散錫層および純錫層の絶対厚さではなく、錫層の全体厚に対する銅拡散錫層の厚さの割合(換言すれば、銅拡散錫層と純錫層との厚さの比率)を本発明で規定するようにする必要がある。従って、3ヶ月間に成長するホイスカの長さを直線距離で15μm以下に制御するには、銅拡散錫層の厚さと純錫層の厚さとを個別独立に制御したのでは達成することができず、形成される銅拡散錫層と純錫層との合計厚中における銅拡散錫層の厚さの比率を特定することにより達成される。
上記の説明においては、本発明の被覆銅およびホイスカの成長を抑制する方法で採用する銅拡散錫層および純錫層の形成方法に関して、銅拡散錫層を形成した後、純錫層を形成する方法を中心に説明したが、本発明は、この方法に限定されるものではなく、例えば銅基材あるいは銅合金基材表面にメッキ法などにより錫層を形成し、形成された錫メッキ層中における銅拡散錫層の厚さが全メッキ層の厚さ(100%)中で55%以上、好ましくは60〜99%の範囲内になり、純錫層の厚さが45%以下、好ましくは1〜40%の範囲内になるように加熱して基材中の銅を形成されたメッキ層中に拡散させることにより形成することもできる。この場合の加熱温度および加熱時間は、形成された錫メッキ層厚さによって、適宜選定することができるが、錫メッキ層0.3〜0.8μmである場合、例えば90〜160℃、好ましくは110〜150℃の範囲内の温度に、10〜150分間、好ましくは30〜90分間加熱することにより、上記の範囲内の厚さ比を有する銅拡散
錫層および純錫層を形成することができる。
本発明のプリント配線基板は、絶縁基板の少なくとも一方の表面に上記のような銅あるいは銅合金からなる配線パターンが形成されており、この配線パターン(銅基材あるいは銅合金基材)の表面に、上記の55%以上の厚さ比の銅拡散錫層および45%以下の厚さ比の純錫層が形成されている。
本発明は狭ピッチの配線パターンを有するプリント配線基板に対して有用性が高く、このような狭ピッチの配線パターンを形成するための絶縁基材としては、ポリイミドフィルム、ポリイミドアミドフィルム、ポリエステル、ポリフェニレンサルファイド、ポリエーテルイミド、フッ素樹脂および液晶ポリマー等を挙げることでき、特に耐熱性および耐薬品性に優れるポリイミドあるいはポリイミドフィルムを使用することが好ましい。このような絶縁基板の厚さに特に制限はないが、フィルム上の絶縁基板を使用する場合には、その厚さは、通常は7〜150μm、好ましくは7〜125μm、特に好ましくは15〜50μmの範囲内にある。
このような絶縁基板の少なくとも一方の表面に銅あるいは銅合金層を形成し、この銅あるいは銅合金層の表面に感光性樹脂層を形成して、この感光性樹脂層を露光・現像することにより、所望のパターンを形成し、こうして形成されたパターンをマスキング剤としてエッチングすることにより、絶縁基板表面に銅あるいは銅合金からなる配線パターンを形成することができる。
こうして形成された銅あるいは銅合金からなる配線パターンを、銅基材あるいは銅合金基材として、その表面に55%以上の厚さ比の銅拡散錫層を形成し、さらにこの銅拡散錫層の表面に45%以下の厚さ比の純錫層を形成する。
銅拡散錫層と錫層とを個別に形成する場合には、まず、例えば錫メッキ法により、錫層を形成し、端子部分が露出するようにソルダーレジストを塗布し、加熱することによりソルダーレジストを硬化させると共にこの錫層に銅を拡散させて銅拡散錫層を形成した後、露出している端子部分に純錫メッキ層を形成することにより、所定の厚さ比の銅拡散錫層と錫層とを形成することができる。
また、上記のようにソルダーレジスト層を形成する前後に錫メッキ処理を行わずに、ソルダーレジスト層を形成した後、錫メッキ層を形成し、加熱してこの錫メッキ層に銅を拡散させて銅拡散錫メッキ層を形成し、次いで、純錫層を形成するための錫メッキ処理を行ってもよい。
さらに、上記と同様の処理を、ソルダーレジスト層を形成する前に行うこともできる。
また、スズメッキ処理を1回行って、加熱温度および/または加熱時間を調整して、所
定の厚さ比の銅拡散錫層と純錫層とを形成する場合には、ソルダーレジスト層を形成する前後を問わず、いずれの時期にメッキ層を形成してもよく、また、銅拡散錫層を形成するための加熱もいずれの時期に行ってもよい。
さらに、銅拡散錫層および純錫層を形成した後、純錫層の表面に非常に薄い錫メッキ層を新たに形成することもできる。ただし、このように新たに錫メッキ層を形成するに際しては、銅拡散錫層と純錫層(新たに形成された錫メッキ層を含む)との厚さ比を本発明で規定する範囲内にすることが必要である。
このようにして形成されたプリント配線基板における配線パターン(銅基材あるいは銅合金基材)は、その表面が所定の厚さ比の銅拡散錫層および純錫層で被覆されているので
、この配線パターンからのホイスカの発生が少なく、またホイスカも成長しにくく、特に配線パターン間で短絡を形成するような長いホイスカは発生しない。従って、本発明の配線パターンは、ホイスカによる短絡が発生せず、非常に高い絶縁信頼性を有している。
上記のようにして形成されたプリント配線基板の端子と、電子部品に形成されたバンプ電極などの電極とを電気的に接続してICチップ等の電子部品を実装し、この接続部分を含めて電子部品およびその周囲を樹脂封止することにより、半導体装置を製造することができる。
本発明によれば、銅基材あるいは銅合金基材である配線パターンの表面が、銅拡散錫層および純錫層で被覆されているので、この表面からのホイスカの発生を抑制することができる。特に15μmを超えるような長いホイスカは殆ど発生しない。従って、本発明によれば、配線パターン間でホイスカによる短絡が発生することがなく、絶縁信頼性の著しく高いプリント配線基板が得られる。
本発明のプリント配線基板は、配線パターン(あるいはリード)の幅が30μm以下、好適には25〜5μmの幅の配線パターンを有し、またピッチ幅が50μm以下、好適には40〜20μmのピッチ幅を有するプリント配線基板に適している。
このような本発明のプリント配線基板には、プリント回路基板(PWB)、FPC(Flexible Printed Circuit)、TAB(Tape Automated Bonding)テープ、COF(Chip On Film)、CSP(Chip Size Package)、BGA (Ball Grid Array)、μ-BGA(μ- Ball Grid Array)など
がある。
〔実施例〕
次に本発明のプリント配線基板等およびその製造方法について実施例を示してさらに詳細に説明するが、本発明はこれらによって限定されるものではない。
平均厚さ38μmのポリイミドフィルムの表面に、平均厚さ8μmの銅層が形成された積層フィルムを用意した。
この積層フィルムの銅層表面に感光性樹脂層を形成し、この感光性樹脂層を露光・現像することにより所望のパターンを形成した。
こうして形成されたパターンをマスキング材として銅層を選択的にエッチングすることにより、所望の配線パターンを形成した。
上記のようにして形成した配線パターンに平均厚さ0.35μmの錫メッキ層を無電解メッキ法により形成した。次いで、この配線パターンを115℃に60分間加熱することにより、配線パターンを形成する銅を錫メッキ層に拡散させて銅拡散錫メッキ層を形成した。こうして銅拡散錫メッキ層が形成された配線パターンに、再び無電解スズメッキ法により平均厚さ0.07μmの錫メッキ層を形成した。こうして新たに形成された錫メッキ層には銅は拡散しておらず、純錫層である。
上記のようにして形成された銅拡散錫層および純錫層について、蛍光X線膜厚計(セイコーインスツルメンツ(株)製、SFT3200S)で測定したところ、銅拡散錫層と純錫層との合計の厚さ(100%)は、0.42μmであった。また、電解式膜厚計(コクール膜厚計、ELEC FINEインスツルメンツ(株)製、GC-01)を用いて測定した純錫層の厚さは、0.17μmであり、合計厚さに対して40%であった。
従って、銅拡散錫層の厚さは、0.25μmであり、合計厚さに対して60%である。
上記のようにして得られたプリント配線基板を25℃で3ヶ月放置した後、500倍の光学顕微鏡を用いて表面から発生したホイスカの本数および長さを測定した。
結果を表1に示す。
平均厚さ38μmのポリイミドフィルムの表面に、平均厚さ8μmの銅層が形成された積層フィルムを用意した。
この積層フィルムの銅層表面に感光性樹脂層を形成し、この感光性樹脂層を露光・現像することにより所望のパターンを形成した。
こうして形成されたパターンをマスキング材として銅層を選択的にエッチングすることにより、所望の配線パターンを形成した。
上記のようにして形成した配線パターンに平均厚さ0.42μmの錫メッキ層を無電解メッキ法により形成した。
次いで、この錫メッキ層が形成された配線パターンを115℃で60分間加熱して錫メッキ層の60%にあたる0.25μmに銅を拡散させた。実施例1と同様の方法で測定した錫メッキ層の全厚は、0.42μmであり、純錫層の厚さは0.17μm(全体の40%に相当)であり、従って、銅拡散錫メッキ層の厚さは0.25μm(全体の60%に相当)であった。
上記のようにして得られたプリント配線基板を25℃で3ヶ月放置した後、500倍の光学顕微鏡を用いて表面から発生したホイスカの本数および長さを測定した。
結果を表1に示す。
実施例2において、加熱温度を125℃、加熱時間を60分間に変えた以外は同様にしてプリント配線基板を製造した。
得られたプリント配線基板について、実施例1と同様の方法で測定した錫メッキ層の全厚は、0.42μmであり、純錫層の厚さは0.13μm(全体の30%に相当)であり、従って、銅拡散錫メッキ層の厚さは0.29μm(全体の70%に相当)であった。
上記のようにして得られたプリント配線基板を25℃で3ヶ月放置した後、500倍の光学顕微鏡を用いて表面から発生したホイスカの本数および長さを測定した。
結果を表1に示す。
実施例2において、加熱温度を135℃、加熱時間を60分間に変えた以外は同様にしてプリント配線基板を製造した。
得られたプリント配線基板について、実施例1と同様の方法で測定した錫メッキ層の全厚は、0.42μmであり、純錫層の厚さは0.08μm(全体の20%に相当)であり、従って、銅拡散錫メッキ層の厚さは0.34μm(全体の80%に相当)であった。
上記のようにして得られたプリント配線基板を25℃で3ヶ月放置した後、500倍の光学顕微鏡を用いて表面から発生したホイスカの本数および長さを測定した。
結果を表1に示す。
実施例2において、加熱温度を150℃、加熱時間を60分間に変えた以外は同様にし
てプリント配線基板を製造した。
得られたプリント配線基板について、実施例1と同様の方法で測定した錫メッキ層の全厚は、0.42μmであり、純錫層の厚さは0.02μm(全体の5%に相当)であり、従って、銅拡散錫メッキ層の厚さは0.40μm(全体の95%に相当)であった。
上記のようにして得られたプリント配線基板を25℃で3ヶ月放置した後、500倍の光学顕微鏡を用いて表面から発生したホイスカの本数および長さを測定した。
結果を表1に示す。
〔比較例1〕
実施例2において、加熱温度を100℃、加熱時間を60分間に変えた以外は同様にしてプリント配線基板を製造した。
得られたプリント配線基板について、実施例1と同様の方法で測定した錫メッキ層の全厚は、0.42μmであり、純錫層の厚さは0.21μm(全体の50%に相当)であり、従って、銅拡散錫メッキ層の厚さは0.21μm(全体の50%に相当)であった。
上記のようにして得られたプリント配線基板を25℃で3ヶ月放置した後、500倍の光学顕微鏡を用いて表面から発生したホイスカの本数および長さを測定した。
結果を表1に示す。
〔比較例2〕
実施例2において、加熱温度を90℃、加熱時間を60分間に変えた以外は同様にしてプリント配線基板を製造した。
得られたプリント配線基板について、実施例1と同様の方法で測定した錫メッキ層の全厚は、0.42μmであり、純錫層の厚さは0.25μm(全体の60%に相当)であり、従って、銅拡散錫メッキ層の厚さは0.17μm(全体の40%に相当)であった。
上記のようにして得られたプリント配線基板を25℃で3ヶ月放置した後、500倍の光学顕微鏡を用いて表面から発生したホイスカの本数および長さを測定した。
結果を表1に示す。
〔比較例3〕
実施例2において、加熱温度を160℃、加熱時間を80分間に変えて錫メッキ層全部を銅拡散錫メッキ層にした以外は同様にしてプリント配線基板を製造した。
得られたプリント配線基板について、実施例1と同様の方法で測定した錫メッキ層の全厚は、0.42μmであり、純錫層の厚さは0μm(全体の0%に相当)であり、従って、銅拡散錫メッキ層の厚さは0.42μm(全体の100%に相当)であった。
上記のようにして得られたプリント配線基板を25℃で3ヶ月放置した後、500倍の光学顕微鏡を用いて表面から発生したホイスカの本数および長さを測定した。
結果を表1に示す。
〔比較例4〕
実施例2において、錫メッキ層を加熱せずに、全部を純錫層とした以外は同様にしてプリント配線基板を製造した。
得られたプリント配線基板について、実施例1と同様の方法で測定した錫メッキ層の全厚は、0.42μmであり、純錫層の厚さは0.42μm(全体の100%に相当)であり、従って、銅拡散錫メッキ層の厚さは0μm(全体の0%に相当)であった。
上記のようにして得られたプリント配線基板を25℃で3ヶ月放置した後、500倍の
光学顕微鏡を用いて表面から発生したホイスカの本数および長さを測定した。
結果を表1に示す。
〔参考例1〕
実施例2において、加熱温度を160℃、加熱時間を70分間に変えた以外は同様にしてプリント配線基板を製造した。
得られたプリント配線基板について、実施例1と同様の方法で測定した錫メッキ層の全厚は、0.42μmであり、純錫層の厚さは0.002μm(全体の99.5%に相当)であり、従って、銅拡散錫メッキ層の厚さは0.418μm(全体の0.5%に相当)であった。
上記のようにして得られたプリント配線基板を25℃で3ヶ月放置した後、500倍の光学顕微鏡を用いて表面から発生したホイスカの本数および長さを測定した。
結果を表1に示す。
上記表1から明らかなように、銅拡散錫層の厚さを、スズメッキ層の全厚の55%以上
にすることにより、配線パターン間で短絡の形成原因となる15μm以上の長いホイスカの発生が全く見られなくなる。さらに、上記の15μm以上の長いホイスカに成長途上にあると思われる長さ5μmを超えるホイスカの累積本数、長さ10μmを超えるホイスカの累積本数も銅拡散錫層の厚さが55%以下では非常に多くなる。なお、銅拡散錫層の厚さが99%を超えても上記のような長いホイスカは発生しないが、表1に示すように、短
いホイスカの発生本数は多くなる傾向が見られる。
図1に短絡の原因となる長さ15μm以上のホイスカの発生本数と、銅拡散錫層の厚さ比との関係、並びに、長さ5μmを超えるホイスカの累積本数および長さ10μmを超えるホイスカの累積本数と、銅拡散錫層の厚さ比との関係を示す。
図1から、全錫メッキ層における銅拡散錫層の厚さ比が55%以上の領域で15μm以上のホイスカが殆ど観察されず、長いホイスカの生成に関して銅拡散錫層の厚さ比55%が臨界的意義を有することは明らかである。なお、上記実施例および比較例は、錫メッキ層中における銅拡散錫層と純錫層との厚さの比率によるホイスカの発生状況を明確に示すために、錫メッキ層の合計厚さを0.42μmに固定し、この中で銅拡散錫層と純錫層との厚さの比率を変えてホイスカの発生状況を示したが、錫メッキ層の合計厚さを適宜変更しても、銅拡散錫層と純錫層との厚さの比率によって上記と同様の効果が得られる。
本発明によれば、銅基材あるいは銅合金基材を被覆する錫層のうち基材側から55%以上を銅拡散錫層にすることにより、ホイスカの生成を抑制することができる。特にこのように銅拡散錫層を形成することにより、3ヶ月間で長さ15μmを超えるような長いホイ
スカは、殆ど生成しない。従って、本発明のプリント配線基板および半導体装置では、配線パターン間でホイスカによる短絡が発生せず、非常に高い絶縁信頼性を有している。
図1は、短絡の原因となる長さ15μm以上のホイスカの発生本数と、銅拡散錫層の厚さ比との関係、並びに、長さ5μmを超えるホイスカの累積本数および長さ10μmを超えるホイスカの累積本数と、銅拡散錫層の厚さ比との関係を示すグラフである。

Claims (14)

  1. 銅基材または銅合金基材と、該基材の表面に形成された銅拡散錫層と、該銅拡散錫層の表面に形成された純錫層とからなり、該銅拡散錫層の厚さが、銅拡散錫層と純錫層との合計厚さに対して55%以上であることを特徴とするホイスカの成長が抑制された被覆銅。
  2. 上記銅拡散錫層と純錫層との合計厚さが0.2〜1.0μmの範囲内にあることを特徴とする請求項第1項記載の被覆銅。
  3. 上記被覆銅が、絶縁基板上に形成された配線パターンであることを特徴とする請求項第1項記載の被覆銅。
  4. 上記銅基材または銅合金の表面に形成された銅拡散錫層に、厚さ方向に基材側で銅濃度が高く、純錫層側で銅濃度の低い連続的な濃度勾配を有することを特徴とする請求項第1項記載の被覆銅。
  5. 上記銅拡散錫層および純錫層が、メッキ法により形成されたものであることを特徴とする請求項第1項記載の被覆銅。
  6. 銅基材または銅合金基材に銅拡散錫層を形成し、該銅拡散錫層の表面に純錫層を形成し、該銅拡散錫層の厚さを、銅拡散錫層と純錫層との合計厚さに対して55%以上にすることを特徴とするホイスカの発生抑制方法。
  7. 上記銅拡散錫層と純錫層との合計厚さが0.2〜1.0μmの範囲内にあることを特徴とする請求項第6項記載のホイスカの発生抑制方法。
  8. 上記銅基材または銅合金の表面に形成された銅拡散錫層に、厚さ方向に基材側で銅濃度が高く、純錫層側で銅濃度の低い連続的な濃度勾配を有することを特徴とする請求項第6項記載のホイスカの発生抑制方法。
  9. 上記銅拡散錫層および純錫層を、メッキ法により形成することを特徴とする請求項第6項記載のホイスカの発生抑制方法。
  10. 絶縁フィルム上に形成された配線パターンを有するプリント配線基板において、
    該配線パターンが、銅基材または銅合金基材と、該基材の表面に形成された銅拡散錫層と、該銅拡散錫層の表面に形成された純錫層とからなり、該銅拡散錫層の厚さが、銅拡散錫層と純錫層との合計厚さに対して55%以上であることを特徴とするプリント配線基板。
  11. 上記銅拡散錫層と純錫層との合計厚さが0.2〜1.0μmの範囲内にあることを特徴とする請求項第10項記載のプリント配線基板。
  12. 上記銅基材または銅合金の表面に形成された銅拡散錫層が、厚さ方向に基材側で銅濃度が高く、純錫層側で銅濃度の低い連続的な濃度勾配を有することを特徴とする請求項第10項記載のプリント配線基板。
  13. 上記銅拡散錫層および純錫層が、メッキ法により形成されたものであることを特徴とする請求項第10項記載のプリント配線基板。
  14. 上記請求項第10〜13項のいずれかの項記載のプリント配線基板に、電子部品が実装
    されてなることを特徴とする半導体装置。
JP2004213308A 2004-07-21 2004-07-21 被覆銅、ホイスカの発生抑制方法、プリント配線基板および半導体装置 Pending JP2006032851A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004213308A JP2006032851A (ja) 2004-07-21 2004-07-21 被覆銅、ホイスカの発生抑制方法、プリント配線基板および半導体装置
PCT/JP2005/011042 WO2006008899A1 (ja) 2004-07-21 2005-06-16 被覆銅、ホイスカの発生抑制方法、プリント配線基板および半導体装置
US11/632,796 US20080316715A1 (en) 2004-07-21 2005-06-16 Coated Copper, Method for Inhibiting Generation of Whisker, Printed Wiring Board and Semiconductor Device
KR1020077001527A KR20070037494A (ko) 2004-07-21 2005-06-16 피복 구리, 휘스커의 발생 억제 방법, 프린트 배선 기판 및반도체 장치
CNA200580024384XA CN1989272A (zh) 2004-07-21 2005-06-16 覆铜、抑制晶须生成的方法、印刷电路板以及半导体装置
TW094120242A TW200605184A (en) 2004-07-21 2005-06-17 Coated copper, method for inhibiting the occurrence of whisker, printing wiring board, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004213308A JP2006032851A (ja) 2004-07-21 2004-07-21 被覆銅、ホイスカの発生抑制方法、プリント配線基板および半導体装置

Publications (1)

Publication Number Publication Date
JP2006032851A true JP2006032851A (ja) 2006-02-02

Family

ID=35785025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004213308A Pending JP2006032851A (ja) 2004-07-21 2004-07-21 被覆銅、ホイスカの発生抑制方法、プリント配線基板および半導体装置

Country Status (6)

Country Link
US (1) US20080316715A1 (ja)
JP (1) JP2006032851A (ja)
KR (1) KR20070037494A (ja)
CN (1) CN1989272A (ja)
TW (1) TW200605184A (ja)
WO (1) WO2006008899A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070090708A (ko) * 2006-03-02 2007-09-06 후지쯔 가부시끼가이샤 도금 피막 부재 및 도금 처리 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201007989Y (zh) * 2007-02-06 2008-01-16 北京京东方光电科技有限公司 左右摆式排线结构
KR100831025B1 (ko) * 2007-07-13 2008-05-20 (주) 세기정밀 반도체 부품 표면의 휘스커 발생 방지 장치
JP2009283574A (ja) * 2008-05-20 2009-12-03 Nitto Denko Corp 配線回路基板およびその製造方法
JP2016023347A (ja) * 2014-07-23 2016-02-08 イビデン株式会社 プリント配線板
WO2018189901A1 (ja) * 2017-04-14 2018-10-18 Ykk株式会社 めっき材及びその製造方法
WO2019188843A1 (ja) * 2018-03-28 2019-10-03 大日本印刷株式会社 配線基板、および配線基板を製造する方法
CN110195244B (zh) * 2019-06-05 2021-04-20 博敏电子股份有限公司 一种用于抑制印制电路板电镀锡锡须生长的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3014814B2 (ja) * 1991-07-25 2000-02-28 三井金属鉱業株式会社 スズメッキホイスカーの抑制方法
US5162257A (en) * 1991-09-13 1992-11-10 Mcnc Solder bump fabrication method
US5344607A (en) * 1993-06-16 1994-09-06 International Business Machines Corporation Lead-free, high tin, ternary solder alloy of tin, bismuth, and indium
US5368814A (en) * 1993-06-16 1994-11-29 International Business Machines, Inc. Lead free, tin-bismuth solder alloys
US5411703A (en) * 1993-06-16 1995-05-02 International Business Machines Corporation Lead-free, tin, antimony, bismtuh, copper solder alloy
JPH11135226A (ja) * 1997-10-27 1999-05-21 Harness Syst Tech Res Ltd 嵌合型接続端子の製造方法
KR100319813B1 (ko) * 2000-01-03 2002-01-09 윤종용 유비엠 언더컷을 개선한 솔더 범프의 형성 방법
JP2002289654A (ja) * 2001-03-26 2002-10-04 Hitachi Cable Ltd 半導体装置用テープキャリアおよびその製造方法
JP3682654B2 (ja) * 2002-09-25 2005-08-10 千住金属工業株式会社 無電解Niメッキ部分へのはんだ付け用はんだ合金
WO2005041290A1 (ja) * 2003-10-24 2005-05-06 Nikko Materials Co., Ltd. ニッケル合金スパッタリングターゲット及びニッケル合金薄膜
US7391112B2 (en) * 2005-06-01 2008-06-24 Intel Corporation Capping copper bumps

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070090708A (ko) * 2006-03-02 2007-09-06 후지쯔 가부시끼가이샤 도금 피막 부재 및 도금 처리 방법

Also Published As

Publication number Publication date
CN1989272A (zh) 2007-06-27
KR20070037494A (ko) 2007-04-04
WO2006008899A1 (ja) 2006-01-26
TW200605184A (en) 2006-02-01
US20080316715A1 (en) 2008-12-25

Similar Documents

Publication Publication Date Title
JP5679216B2 (ja) 電気部品の製造方法
US4935312A (en) Film carrier having tin and indium plated layers
US20070104929A1 (en) Method for plating printed circuit board and printed circuit board manufactured therefrom
EP0281038A2 (en) Film carrier and method of manufacturing same
JP2801793B2 (ja) 錫めっき銅合金材およびその製造方法
JP3014814B2 (ja) スズメッキホイスカーの抑制方法
US11013124B2 (en) Printed circuit board and method of manufacturing printed circuit board
JP2006032851A (ja) 被覆銅、ホイスカの発生抑制方法、プリント配線基板および半導体装置
JP4924843B2 (ja) 2層フレキシブル基板及びその製造方法、並びに、該2層フレキシブル基板を用いたプリント配線基板及びその製造方法
US20150311171A1 (en) Electronic component and electronic device
JP2012140705A (ja) 基板構造物及びその製造方法
US6791818B1 (en) Electronic device
JP2002289652A (ja) 半導体装置用テープキャリアおよびその製造方法
JP4324032B2 (ja) 部品実装部を有するフレキシブルプリント配線基板および電解めっき処理方法
KR100572552B1 (ko) 인쇄 회로 기판의 제조 방법
US20090283305A1 (en) Tin-silver compound coating on printed circuit boards
JP2004103706A (ja) 半導体装置用テープキャリアおよびその製造方法
JP2003258161A (ja) 電子部品実装用配線基板
JP2006086201A (ja) フレキシブル配線板及びその表面処理方法
JP4856745B2 (ja) フレキシブル基板用導体およびその製造方法並びにフレキシブル基板
JP2000124571A (ja) ボンディング用プリント配線板
CN120730607A (zh) 布线电路基板和布线电路基板的制造方法
JPH04363093A (ja) プリント基板の製造方法
JP2005108927A (ja) 部分絶縁被覆金属テープおよびその製造方法
JP2008198722A (ja) 配線回路基板およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061211

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070110