JP2008182598A - 左手系伝送線路、ハイパスフィルタおよび通信装置 - Google Patents

Abstract

【課題】低挿入損失で左手系伝送線路特性を示す周波数範囲を広くとれるようにした左手系伝送線路、広い通過帯域を有するハイパスフィルタおよびそれらを備えた通信装置を構成する。
【解決手段】グランド電極１０を積層体１００の下面（回路基板への実装面）に形成し、このグランド電極１０に対してそれぞれ垂直方向を向くとともに互いに対向して複数のキャパシタが直列接続されるようにキャパシタ電極２１〜２７を形成し、これらのキャパシタ電極のうち入出力電極４０ａ，４０ｂに導通するキャパシタ電極２２ａ，２４ａ，２６ａ，２２ｃ，２４ｃ，２６ｃ以外のキャパシタ電極とグランド電極との間にインダクタ電極３０ａ，３０ｂを形成する。
【選択図】図２

Description

この発明は、左手系伝送線路、左手系伝送線路の形態をとるハイパスフィルタ、およびそれらを備えた通信装置に関するものである。

一般に、伝送線路として用いられる同軸線路やマイクロストリップ線路等、ＬとＣを用いた等価回路で表すと、Ｌが直列に接続され、そのＬとＬとの間にＣが並列に接続された、ＬＣＬ構造のローパスフィルタ（ＬＰＦ）の構成をとるものであった。

このような従来の伝送線路では信号の伝搬につれて位相が遅れる特性を備えている。これに対して非特許文献１に示されているように、信号の伝搬につれて位相が進むという従来の伝送線路にはない特性を備えた左手系伝送線路が研究されている。

左手系伝送線路では、直列にＣが接続され、そのＣとＣとの間にＬが並列に配置されたＣＬＣ構造のハイパスフィルタ（ＨＰＦ）の構成をとることになる。このような左手系伝送線路では、上述の信号の伝搬につれて位相が進むという特性を利用して種々のデバイスへの応用が期待されている。たとえば特許文献１には左手系伝送線路を用いたフェーズドアレイアンテナが開示されている。

図１は特許文献１に示されているフェーズドアレイアンテナの構造を示す図である。この装置４００は、直列インターディジタルキャパシタ４０２、中央ビア４０５を介してグランドに接地したスパイラル型のショートスタブ遅延ライン４０４、およびそれらを接続するマイクロストリップ４０１およびＴジャンクション４０３を備えている。
「左手系メタマテリアル 常識を覆す各種部品を実現 ハードルは挿入損失の低減」 日経エレクトロニクス２００６．１．２号ｐ．７５−８１ 米国特許出願公開第２００５−０２２５４９２号明細書

ところが従来の左手系伝送線路においてはキャパシタ電極部分で生じる導体損失によって挿入損失が大きくなってしまうという問題があった。またキャパシタ電極とグランド電極との間に容量成分が生じ、またインダクタ電極とグランド電極との間にも容量成分が生じ、さらにはキャパシタ電極にインダクタンス成分が入ってしまい、左手系伝送線路として動作する周波数範囲が狭くなってしまう。すなわちこれらの不要な成分は等価的にローパスフィルタの要素であるので、ローパスフィルタの動作が支配的になると、右手系伝送線路として動作してしまうため信号の高域成分が減衰する。そのため利用可能な周波数帯域が狭くなる。

そこで、この発明の目的は、低挿入損失で左手系伝送線路特性を示す周波数範囲を広くとれるようにした左手系伝送線路、広い通過帯域を有するハイパスフィルタおよびそれらを備えた通信装置を提供することにある。

上記課題を解決するために、この発明は次のように構成する。
（１）入出力電極の間に複数のキャパシタが直列に接続され、それらのキャパシタ同士の接続部とグランド電極との間にインダクタが接続される左手系伝送線路において、
互いに対向して前記キャパシタを構成するキャパシタ電極を前記グランド電極が形成された面に対して垂直方向を向くように配置して左手系伝送線路を構成する。

（２）前記キャパシタ電極は、前記入出力電極を結ぶ方向である信号伝搬方向に対して平行になるように配置する。

（３）前記複数のキャパシタ電極は、対向方向に互いに隣接するキャパシタ電極同士が信号伝搬方向に互い違いにずれるように配置する。

（４）前記複数のキャパシタ電極は、対向方向に複数列配置されて、或るキャパシタ電極がそれを挟む位置の他の２つのキャパシタ電極との間でそれぞれキャパシタンスを生じるように構成する。

（５）前記インダクタ電極は、前記キャパシタ電極と前記グランド電極が形成された回路基板への実装面との間、または前記グランド電極が形成された面との間に配置する。

（６）前記インダクタ電極は、前記グランド電極が形成された回路基板への実装面に対して、または前記グランド電極が形成された面に対して垂直方向を向くように配置する。

（７）前記インダクタ電極は、隣接するインダクタ電極同士で前記キャパシタ電極同士の対向方向にずれるように配置する。

（８）前記インダクタ電極は直線状、スパイラル状、ミアンダライン状のいずれかの帯状電極とする。

（９）この発明のハイパスフィルタは前記グランド電極が形成された面を有する積層基板に前記左手系伝送線路を構成するとともに、前記キャパシタ電極の入出力端に導通する入出力電極を前記積層基板に形成したものとする。

（１０）この発明の通信装置は前記のいずれかに記載の左手系伝送線路またはハイパスフィルタを高周波回路部に備えたものとする。

この発明によれば次のような効果を奏する。
（１）複数のキャパシタ電極が互いに対向するとともにグランド電極に対して垂直方向を向くのでキャパシタ電極とグランド電極との間に生じる不要な容量成分は極めて小さなものとなり理想的な左手系伝送線路となって、左手系伝送線路の特性を示す周波数範囲が広くなる。

（２）キャパシタ電極を、入出力電極を結ぶ方向である信号伝搬方向に対して平行になるように配置することによって、キャパシタを信号伝搬方向に順に直列接続する構成を単純な電極パターンで形成でき、そのために全体に小型に構成できる。

（３）複数のキャパシタ電極は、対向方向に隣接する他のキャパシタ電極同士が互い違いにずれるように配置することによって、信号伝搬方向に隣接するキャパシタ電極同士を接続する線路電極が不要であり、幅の広いキャパシタ電極だけで複数のキャパシタが順次直列に接続された構成となり、キャパシタ電極による導体損失が抑えられる。

（４）複数のキャパシタ電極が対向方向に複数列配置されて、或るキャパシタ電極がそれを挟む位置の他の２つのキャパシタ電極との間でそれぞれキャパシタンスを生じるように構成することにより、キャパシタ電極の総面積あたりの得られるキャパシタンスを大きくすることができ、全体に小型化できる。

（５）インダクタ電極をキャパシタ電極とグランド電極との間に配置することによってキャパシタ電極とグランド電極との間隔が広くなって、キャパシタ電極とグランド電極間に生じる不要な容量成分はさらに抑えられる。

（６）インダクタ電極もグランド電極に対して垂直方向を向くように配置することによってインダクタ電極とグランド電極との間に生じる不要な容量成分が小さくなり、並列容量成分が小さくなるので左手系伝送線路としての特性を示す周波数範囲が広くなる。

（７）インダクタ電極を、隣接するインダクタ電極同士で前記キャパシタ電極同士の対向方向にずれるように配置することによって、インダクタ電極によるインダクタ同士の不要な誘導結合およびインダクタ電極同士の不要な容量結合が抑えられ、左手系伝送線路としての特性を示す周波数範囲が広くなる。

（８）インダクタ電極を直線状、スパイラル状、ミアンダライン状のいずれかの帯状電極とすることによってインダクタ電極の縁端部での電流集中が緩和され、挿入損失が低減できる。

（９）上記左手系伝送線路をハイパスフィルタとして構成することにより、広い通過帯域特性を備えた高域通過フィルタとして用いることができる。

（１０）上記左手系伝送線路またはハイパスフィルタを高周波回路部に備えることによって、左手系伝送線路およびその構成を採るハイパスフィルタの特性を活かした通信装置を構成することができる。

《第１の実施形態》
図２は第１の実施形態に係る左手系伝送線路およびハイパスフィルタ１１０の構成を示す図である。図２（Ａ）はハイパスフィルタ１１０の斜視図、図２（Ｂ）はその左側面図である。但し各電極は誘電体セラミックの積層体１００の内部に設けていて、図２では積層体１００を透明のように描き、内部の電極部分を実線で表している。

図３は積層体内部に設ける各種電極を形成する電極形成層の電極パターンの例を示している。電極形成層６１にはキャパシタ電極２１ａ，２１ｂ、電極形成層６２にはキャパシタ電極２２ａ，２２ｂ，２２ｃをそれぞれ形成している。また電極形成層６３にはキャパシタ電極２３ａ，２３ｂを、電極形成層６４にはキャパシタ電極２４ａ，２４ｂ，２４ｃをそれぞれ形成している。同様に電極形成層６５にはキャパシタ電極２５ａ，２５ｂ、電極形成層６６にはキャパシタ電極２６ａ，２６ｂ，２６ｃ、電極形成層６７にはキャパシタ電極２７ａ，２７ｂをそれぞれ形成している。電極形成層６５にはキャパシタ電極２５ａ，２５ｂから下方へ直線状に延びる帯状のインダクタ電極３０ａ，３０ｂをそれぞれ形成している。

またキャパシタ電極２１ａ，２３ａ，２５ａ，２７ａ同士を厚み方向に導通させるビア５０ａを電極形成層６１〜６７のそれぞれに形成している。同様に、キャパシタ電極２１ｂ，２３ｂ，２５ｂ，２７ｂ同士を厚み方向に導通させるビア５０ｂを電極形成層６１〜６７のそれぞれに形成している。

図３に示した電極形成層は具体的には導電性ペーストで上記キャパシタ電極やインダクタ電極を印刷形成した誘電体（または絶縁体）セラミックグリーンシートであり、これらのセラミックグリーンシートを積層し、さらに必要に応じて電極を形成していないセラミックグリーンシートも積層して図２に示すような積層体１００を構成し、焼成する。

上記キャパシタ電極２１〜２７は、対向するキャパシタ電極同士が信号伝搬方向（図２（Ａ）における左手前面から右後方面の方向、図２（Ｂ）では紙面に対して垂直方向）に互い違いにずれるように配置している。

このように複数のキャパシタ電極がセラミック層を介して対向しているので、その対向部分にキャパシタンスが生じる。図２に示した例では対向方向に７列のキャパシタ電極を配置していて、キャパシタ電極２１ａ，２１ｂ，２７ａ，２７ｂを除く他のキャパシタ電極はそれらを挟む位置の他の２つのキャパシタ電極との間にそれぞれキャパシタンスが生じる。

積層体１００の図２（Ａ）における左手前面には入出力電極４０ａ、右後方面には入出力電極４０ｂをそれぞれ形成していて、キャパシタ電極２２ａ，２４ａ，２６ａは入出力電極４０ａに導通していて、キャパシタ電極２２ｃ，２４ｃ，２６ｃは入出力電極４０ｂにそれぞれ導通している。また、積層体１００の下面にはグランド電極１０を形成していてインダクタ電極３０ａ，３０ｂの下端はグランド電極１０に導通している。

このような構造により、複数のキャパシタが直列接続され、入出力電極を形成した面とは異なる面に形成したグランド電極と入出力端以外のキャパシタ電極との間にインダクタ電極３０ａ，３０ｂが接続された構造となる。

複数のキャパシタ電極２１〜２７は積層体１００のグランド電極１０が形成された面に対して垂直方向を向くように配置し、しかもインダクタ電極３０ａ，３０ｂをキャパシタ電極２１〜２７とグランド電極１０の形成面（積層体１００の底面であり、ハイパスフィルタ１１０の回路基板への実装面）との間に配置している。そのためキャパシタ電極とグランド電極との間に生じる不要な容量成分は極めて小さなものとなり理想的な左手系伝送線路となって、左手系伝送線路の特性を示す周波数範囲（ハイパスフィルタの通過帯域）が広くなる。

また、複数のキャパシタ電極は、対向方向に隣接する他のキャパシタ電極同士が互い違いにずれるように配置することによって、信号伝搬方向に隣接するキャパシタ電極同士を接続する線路電極が不要であり、幅の広いキャパシタ電極だけで複数のキャパシタが順次直列に接続された構成となり、キャパシタ電極による導体損失が抑えられる。

さらに、複数のキャパシタ電極が対向方向に複数列配置されて、或るキャパシタ電極がそれを挟む位置の他の２つのキャパシタ電極との間でそれぞれキャパシタンスを生じるように構成することにより、キャパシタ電極の総面積あたりの得られるキャパシタンスを大きくすることができ、全体に小型化できる。

また、インダクタ電極３０ａ，３０ｂもグランド電極１０の形成面に対して垂直方向を向くように配置している。これにより、インダクタ電極３０ａ，３０ｂとグランド電極１０との間、およびインダクタ電極３０ａ，３０ｂとキャパシタ電極２１〜２７との間にそれぞれ生じるキャパシタンス成分（並列容量成分）が小さくなるので、左手系伝送線路としての特性を示す周波数範囲が広くなる。

図４はこのハイパスフィルタの等価回路図である。ここでキャパシタＣａａはキャパシタ電極２２ａ，２４ａ，２６ａとそれらを交互に挟むキャパシタ電極２１ａ，２３ａ，２５ａ，２７ａとの間に生じるもの、キャパシタＣａｂはキャパシタ電極２１ａ，２３ａ，２５ａ，２７ａとそれらによって挟まれるキャパシタ電極２２ｂ，２４ｂ，２６ｂとの間に生じるものである。同様に、キャパシタＣｂｂはキャパシタ電極２１ｂ，２３ｂ，２５ｂ，２７ｂとそれらによって挟まれるキャパシタ電極２２ｂ，２４ｂ，２６ｂとの間に生じるもの、キャパシタＣｂｃはキャパシタ電極２２ｃ，２４ｃ，２６ｃとそれらを交互に挟むキャパシタ電極２１ｂ，２３ｂ，２５ｂ，２７ｂとの間に生じるものである。

インダクタＬａはインダクタ電極３０ａによるもの、インダクタＬｂはインダクタ電極３０ｂによるものである。入出力端子ＩＮ，ＯＵＴは入出力電極４０ａ，４０ｂにそれぞれ対応する。またグランド端子ＧＮＤはグランド電極１０に対応する。

この伝送線路は直列キャパシタと並列インダクタを備えた左手系伝送線路として作用し、入出力電極４０ａ，４０ｂおよびグランド電極１０を含む全体としてはハイパスフィルタ１１０として作用する。

図２に示した例では積層体１００の内部にＣＬＣによるハイパスフィルタ回路を２段備えたが、これをさらに多段化することもできる。また入出力電極４０ａ，４０ｂを形成してその間のハイパスフィルタ特性を利用するのではなく、ハイパスフィルタの高域通過周波数帯で用いる伝送線路自体として構成してもよい。例えば積層基板に構成する高周波回路中の線路として図４に示したＣＬＣ回路を構成することもできる。

《第２の実施形態》
図５は第２の実施形態に係る左手系伝送線路およびハイパスフィルタの構成を示す図であり、図５（Ａ）はハイパスフィルタ１１１の斜視図、図５（Ｂ）はその左側面図である。図２の場合と同様に、各電極は誘電体セラミックの積層体１０１の内部に設けていて、図５では積層体１０１を透明のように描き、内部の電極部分を実線で表している。

第１の実施形態と異なるのは、インダクタ電極の配置（取り出し位置）である。図２に示した例ではキャパシタ電極２５ａ，２５ｂを形成した電極形成層に（同じ層に）インダクタ電極３０ａ，３０ｂを形成したが、図５に示す例では、一方のインダクタ電極３０ａをキャパシタ電極２７ａを形成した電極形成層に設け、他方のインダクタ電極３０ｂを最背面にあるキャパシタ電極２１ａを形成した電極形成層に設けている。

このように、隣接するインダクタ電極同士がキャパシタ電極同士の対向方向にずれるように配置したことにより、インダクタ電極によるインダクタ同士の不要な誘導結合およびインダクタ電極同士の不要な容量結合が抑えられ、左手系伝送線路としての特性を示す周波数範囲が広くなる。

なお、ＣＬＣ回路が３段以上連続する場合についても同様に、隣接するインダクタ電極同士について同様の関係とすればよい。

《第３の実施形態》
図６は第３の実施形態に係る左手系伝送線路およびハイパスフィルタの構成を示す図であり、図６（Ａ）はハイパスフィルタ１１２の斜視図、図６（Ｂ）はその左側面図である。図２の場合と同様に、各電極は誘電体セラミックの積層体１０２の内部に設けていて、図６では積層体１０２を透明のように描き、内部の電極部分を実線で表している。

第１・第２の実施形態では直線状且つ帯状の電極でインダクタ電極を構成したが、この第３の実施形態では帯状且つスパイラル状のインダクタ電極３１ａ，３１ｂで主要部を構成している。

具体的には、キャパシタ電極２７ａを形成する電極形成層にインダクタ電極３１ａを形成し、キャパシタ電極２６ａを形成する電極形成層にインダクタ電極３１ｃを形成している。そしてインダクタ電極３１ａと３１ｃとの間をビア３１ｅで導通させている。同様に、キャパシタ電極２１ａを形成する電極形成層にインダクタ電極３１ｂを形成し、キャパシタ電極２２ａを形成する電極形成層にインダクタ電極３１ｄを形成している。そしてインダクタ電極３１ｂと３１ｄとの間をビア３１ｆで導通させている。

この第３の実施形態でもインダクタ電極の主要部（ビア３１ｅ，３１ｆを除く部分）はグランド電極１０およびキャパシタ電極に２１〜２７に対して垂直方向に配置している。また、隣接する２つのインダクタ電極のスパイラル状部分３１ａ，３１ｂの巻回方向は逆向きとしている。

本来インダクタ電極は、不要なキャパシタンス成分が生じないように図２，図５に示したようにグランド電極およびキャパシタ電極に対して垂直方向に延びる１本の帯状電極で構成するのが望ましい。しかし小型化が必要な場合に所望のインダクタンス値を得るためにこのようにインダクタ電極の主要部をスパイラル状に形成することが有効である。この構造によってグランド電極および実装面からの高さ寸法を小さくできる。

また、スパイラル状部分の巻回方向を、隣接するインダクタ電極同士で逆向きとすることによって、インダクタ電極同士の磁界結合が低く抑えられる。しかし、その場合に伝送線路としてのインピーダンスが低くなりすぎるので、所望のインピーダンス値を確保するために必要なインダクタンス値が大きくなり、小型化は困難になる。左手系伝送線路として作用する周波数範囲が確保できるのであれば、隣接するインダクタ電極同士の巻回方向が同じ向きとなるように形成してもよい。また、３つ以上のインダクタ電極を備える場合に巻回方向が同じ向きのインダクタ電極と逆向きのインダクタ電極とを混在させてもよい。

《第４の実施形態》
図７は、第４の実施形態に係る左手系伝送線路およびハイパスフィルタの構成を示す図であり、図７（Ａ）はハイパスフィルタ１１３の斜視図、図７（Ｂ）はその左側面図である。図２の場合と同様に、各電極は誘電体セラミックの積層体１０３の内部に設けていて、図７では積層体１０３を透明のように描き、内部の電極部分を実線で表している。

第１〜第３の実施形態ではいずれもインダクタ電極をキャパシタ電極とグランド電極との間に配置したが、この第４の実施形態では複数のキャパシタ電極の積層方向に隣接する位置に配置している。一般的には複数のキャパシタ電極２１〜２７とグランド電極１０との間隔はなるべく離してその間の不要なキャパシタンス成分が生じないようにすることが望ましいが、各キャパシタ電極２１〜２７の向きをグランド電極１０の面に対して垂直に配置することによって、不要なキャパシタンス成分は小さく抑えられるので、キャパシタ電極２１〜２７を全体にグランド電極１０側に近寄せれば、その分インダクタ電極をキャパシタ電極のほぼ同じ高さに配置することによって積層体全体の高さ寸法を低くできる。

また、図７に示した例では２つのインダクタ電極３２ａ，３２ｂを同一の電極形成層に形成したが、図６に示したものと同様に、隣接する２つのインダクタ電極をキャパシタ電極同士の対向方向にずれるように配置してもよい。そのことによって隣接するインダクタ電極間の不要な結合が抑えられ理想的な左手系伝送線路の特性に近づけることができる。

《第５の実施形態》
図８はクワッドバンド対応の携帯電話端末の高周波回路部の構成を示している。この高周波回路部は、トリプルバンド用のチップセット２０３、平衡−不平衡型のフィルタモジュール２００、トリプルバンド用のアンテナスイッチモジュール２０１およびアンテナ２０２とで構成している。

アンテナスイッチモジュール２０１はＧＳＭ８５０・９００／ＤＣＳ１８００／ＰＣＳ１９００用のアンテナスイッチであり、その内部のＤＣＳ１８００／ＰＣＳ１９００の信号を通過させるハイパスフィルタ部分に第１〜第４の実施形態で示したハイパスフィルタの構成を適用する。

ＧＳＭ用のポートにはフィルタモジュール２００を接続し、このフィルタモジュール２００でＧＳＭ８５０とＧＳＭ９００を切り替えるようにしている。クワッドバンド用チップセット２０３はＧＳＭ８５０／ＧＳＭ９００／ＤＣＳ１８００／ＰＣＳ１９００用のチップセットであり、このクワッドバンドについてＲＦ（高周波）フロントエンド回路として動作する。このクワッドバンド用チップセット２０３には図外のベースバンドチップを接続して、さらに、そのベースバンドチップに入出力部を設けることによって携帯電話を構成する。上記フィルタモジュール２００またはクワッドバンド用チップセット２０３内の伝送線路部分に第１〜第４の実施形態で示したハイパスフィルタ内の伝送線路部分の構成を適用する。

《その他の実施形態》
以上に示した各実施形態では積層体に入出力電極４０ａ，４０ｂおよびグランド電極１０を形成してハイパスフィルタとして用いるように構成したが、回路基板への実装面には必ずしもグランド電極がなくてもよい。その場合には、グランド電極が形成された回路基板への実装面に対してキャパシタ電極およびインダクタ電極が垂直となるように配置すればよい。また例えば図２において積層体１００の上面にグランド電極が形成されていてもよい。その場合にも上面のグランド電極とキャパシタ電極２１〜２７とがそれぞれ垂直な関係となって不要なキャパシタンス成分が抑えられる。

一方、各キャパシタ電極２１〜２７に対して平行な積層体１００の面にはグランド電極を形成しない。仮にその面にグランド電極を形成する場合にはキャパシタ電極２１〜２７との距離を十分に確保する。

また、各実施形態では複数のキャパシタ電極が重なり合う方向にセラミックグリーンシートを積層するようにしたが、この発明はキャパシタ電極やインダクタ電極を積層体に構成するものに限らず適用できる。なお、積層体を構成する材料についてもセラミックに限らず、液晶ポリマーのような樹脂でも構わない。

また、各実施形態では伝送線路のキャパシタは連続した容量となるように構成するのが望ましいが、その場合に必要なインピーダンスを確保するための必要容量が大きくなってしまう。誘電体材料の誘電率、形状などに制約があって十分なキャパシタンスがとれないような場合には、インダクタ電極とインダクタ電極との間に１つ以上の集中的なキャパシタンス素子を接続するように構成してもよい。

また、インダクタ電極はセラミックグリーンシートへの導電性ペーストのパターン印刷に限らずビアによって構成してもよい。また内面に導体膜を形成したスルーホールによって構成してもよい。

また、第３・第４の実施形態では、主要部がスパイラル状のインダクタ電極を構成したが、主要部がミアンダライン状のインダクタ電極であってもよい。この場合はビアを用いることなく同一平面にインダクタ電極を形成することができる。

特許文献１に示されているフェーズドアレイアンテナの構成を示す図である。 第１の実施形態に係る左手系伝送線路およびハイパスフィルタの構成を示す図である。 同左手系伝送線路およびハイパスフィルタを構成する電極形成層の電極パターンの例を示す図である。 同左手系伝送線路およびハイパスフィルタの等価回路図である。 第２の実施形態に係る左手系伝送線路およびハイパスフィルタの構成を示す図である。 第３の実施形態に係る左手系伝送線路およびハイパスフィルタの構成を示す図である。 第４の実施形態に係る左手系伝送線路およびハイパスフィルタの構成を示す図である。 第５の実施形態に係る通信装置の構成を示すブロック図である。

符号の説明

１０−グランド電極
２１〜２７−キャパシタ電極
３０〜３２−インダクタ電極
４０−入出力電極
５０−ビア
６１〜６７−電極形成層
１００〜１０３−積層体
１１０〜１１３−ハイパスフィルタ

Claims (10)

1. 入出力電極の間に複数のキャパシタが直列に接続され、それらのキャパシタ同士の接続部とグランド電極との間にインダクタが接続される左手系伝送線路において、
   互いに対向して前記キャパシタを構成するキャパシタ電極を前記グランド電極が形成された面に対して垂直方向を向くように配置した左手系伝送線路。
2. 前記キャパシタ電極が、前記入出力電極を結ぶ方向である信号伝搬方向に対して平行になるように配置した請求項１に記載の左手系伝送線路。
3. 前記複数のキャパシタ電極は、対向方向に互いに隣接するキャパシタ電極同士が前記信号伝搬方向に互い違いにずれるように配置した請求項２に記載の左手系伝送線路。
4. 前記複数のキャパシタ電極は、対向方向に複数列配置されて、或るキャパシタ電極がそれを挟む位置の他の２つのキャパシタ電極との間でそれぞれキャパシタンスを生じるようにした請求項２または３に記載の左手系伝送線路。
5. 前記インダクタ電極は、前記キャパシタ電極と前記グランド電極との間に配置した請求項１〜４のいずれかに記載の左手系伝送線路。
6. 前記インダクタ電極は、前記グランド電極が形成された面に対して垂直方向を向くように配置した請求項１〜５のいずれかに記載の左手系伝送線路。
7. 前記インダクタ電極は、隣接するインダクタ電極同士で前記キャパシタ電極同士の対向方向にずれた位置に配置した請求項１〜６のいずれかに記載の左手系伝送線路。
8. 前記インダクタ電極は直線状、スパイラル状、ミアンダライン状のいずれかの帯状電極である請求項１〜７のいずれかに記載の左手系伝送線路。
9. 請求項１〜８のいずれかに記載の左手系伝送線路を、前記グランド電極が形成された面を有する積層基板に構成するとともに、前記入出力電極を前記積層基板に形成してなるハイパスフィルタ。
10. 請求項１〜８のいずれかに記載の左手系伝送線路または請求項９に記載のハイパスフィルタを高周波回路部に備えた通信装置。

Images