JP2008177148A - コネクタ - Google Patents

Abstract

【課題】等長配線及び基板の高密度化が可能で、しかも、ＴＭＤＳ等のデジタル伝送方式に適応する高周波特性が良好でコンパクトなコネクタを提供する。
【解決手段】コネクタは、一方の接続対象物と接続する複数のコンタクトと、各コンタクトを保持するハウジングと、他方の接続対象物と接続する複数の端子を備える接続部材４０とを有する。接続部材は、互いに平行に配設される複数の第１の導体パターン４１と、同パターン４１と交差し、互いに平行に配設される複数の第２の導体パターン４２と、同パターン４１と同一方向に配設され、互いに平行に配設される複数の第３の導体パターン４３と、同パターン４３と交差し、同パターン４２と同一方向に配設され、互いに平行に配設される複数の第４の導体パターン４４とを有する。各第１〜４のパターン４１〜４４は、互いに異なる位置に積層配列される。
【選択図】 図３

Description

本発明は、コネクタに関し、具体的に述べると、アングルタイプのコネクタに関する。

従来の等長ライトアングルコネクタについて、本出願前に頒布された刊行物を引用して説明する（例えば、特許文献１参照。）。

図１０（Ａ）は等長ライトアングルコネクタの組立前の状態の側面図、図１０（Ｂ）は１０図（Ａ）における矢印方向に見た線Ａ−Ａによる断面図である。

コネクタは、３枚の絶縁材料からなる基板１４０，１５０，１６０を有する。中央の基板１４０の両面側には、複数の信号パターン（導体パターン）１４１が設けられ、両面の各信号パターン１４１は各スルーホール１４３のめっきによって電気的に接続されている。なお、符号１４５は信号用のピンコンタクト取付け用のめっき処理が施された各スルーホールであり、符号１４７はグランドピン取付け用の各スルーホールである。

両側の基板１５０，１６０の外側面には、複数のグランド導体パターン１６１が設けられ、各グランド導体パターン１６１はめっき処理が施された各スルーホールによって接続されている。

図１１（Ａ）は同コネクタの組立後の状態の側面図、図１１（Ｂ）は図１１（Ａ）における矢印方向に見た線Ｂ−Ｂによる断面図である。

信号ピン取付け用の各スルーホール１４５にピンコンタクト１０８が取付けられ、グランドピンコンタクト挿通用の各スルーホール１４７にグランド用のピンコンタクト１０９が取付けられる。

特許第２６２３４３５号公報

前記従来のコネクタでは、中央の基板の両面側には、信号導体パターンが設けられ、両側の基板の外側面には、グランド導体パターンが設けられている。

したがって、等長配線は可能であるが、基板の高密度化ひいてはコネクタのコンパクト化は困難である。

そこで、本発明は、前記従来のコネクタの欠点を改良し、等長配線及び基板の高密度化が可能で、しかも、ＴＭＤＳ等のデジタル伝送方式に適応する高周波特性が良好でコンパクトなコネクタを提供しようとするものである。

本発明は、前記課題を解決するため、次の手段を採用する。

１．２つの接続対象物間を接続するコネクタにおいて、前記コネクタは、一方の前記接続対象物と接続する複数のコンタクト（１０）と、前記各コンタクトを保持するハウジング（２０）と、他方の前記接続対象物（７０）と接続する複数の端子（５０，６０）を備える接続部材（４０）とを有し、前記接続部材は、互いに平行に配設される複数の第１の導体パターン（４１）と、前記各第１の導体パターンと交差し、互いに平行に配設される複数の第２の導体パターン（４２）と、前記各第１の導体パターンと同一方向に配設され、互いに平行に配設される複数の第３の導体パターン（４３）と、前記各第３の導体パターンと交差し、前記各第２の導体パターンと同一方向に配設され、互いに平行に配設される複数の第４の導体パターン（４４）とを有し、前記各第１〜４の導体パターンは、互いに異なる位置に順次積層配列され、前記各第１の導体パターンの一端側（４１ａ，４７）は前記各コンタクトと接続し、前記各第１の導体パターンの他端側（４１ｂ）は前記各第２の導体パターンの一端側（４２ａ）と接続し、前記各第２の導体パターンの他端側（４２ｂ）は前記各端子と接続し、前記各第３の導体パターンの一端側（４３ａ，４８）は前記各コンタクトと接続し、前記各第３の導体パターンの他端側（４３ｂ）は前記各第４の導体パターンの一端側（４４ａ）と接続し、前記各第４の導体パターンの他端側（４４ｂ）は前記各端子と接続するコネクタ。

２．前記コネクタは前記ハウジングを被覆するシェル（３０）を更に有し、前記シェルは他方の前記接続対象物と接続するシェル端子（３０ａ）を有する前記１記載のコネクタ。

３．前記各端子は前記各第１〜４の導体パターンの積層方向において３列に配列され、前記接続部材は複数の位置決め部（４９）を有し、前記各位置決め部により中央列の前記各端子（６０）は前記積層方向と直交するピッチ方向に位置決めされる前記１記載のコネクタ。

４．前記各第１の導体パターンと前記各第３の導体パターンは前記両導体パターンの配線方向と直交する方向において互いに異なる位置に配設され、前記各第２の導体パターンと前記各第４の導体パターンは当該両導体パターンの配線方向と直交する方向において互いに異なる位置に配設される前記１，２又は３記載のコネクタ。

５．前記各コンタクトと前記各端子の間の導体パターンの長さが等しい前記１，２，３又は４記載のコネクタ。

６．前記各第２の導体パターンを有する層又は前記各第３の導体パターンを有する層の少なくとも一方に前記接続部材の一層の全域を被覆するグランド層（８０）が設けられ、前記グランド層は前記各第１〜４の導体パターンにおけるグランドパターンに接続する前記１記載のコネクタ。

明細書の説明から明らかなように、本発明は、次の効果を奏する。

１．ＴＭＤＳ等のデジタル伝送方式に適応する高周波特性の良好なコネクタを提供することができる。

２．シェルは、ハウジングを被覆し、他方の接続対象物と接続するシェル端子を有するので、ＥＭＩ特性を改善することができる。

３．他方の接続対象物と接続する接続部材の複数の端子は複数の第１〜４導体パターンの積層方向において３列に配列されるので、接続部材の高密度化が図れる。

４．接続部材の複数の端子の内の中央列の端子は接続部材の複数の位置決め部により積層方向と直交するピッチ方向に位置決めされるので、接続部材は他方の接続対象物と容易に接続する。

５．複数の第１，３の導体パターンと、複数の第２，４の導体パターンは、それぞれ配設方向に直交する方向において互いに異なる位置に配設されるので、接続部材はコンパクトに構成される。

６．複数のコンタクトと複数の端子の間の導体パターンの長さが等しいコネクタが得られる。

７．グランド層が接続部材の一層の全域を被覆するので、高周波特性は一層改善される。

本発明の３つの実施例のコネクタについて説明する。このコネクタは、前記従来の技術における等長ライトアングル基板が２枚貼り合わされたような基板を内蔵し、導体パターンの配置を工夫することによって、ＴＭＤＳ等のデジタル伝送方式に適応する高周波特性の良好なコネクタである。

本発明の実施例１について図１〜図６を参照して説明する。

図１（Ａ）〜（Ｄ）は、内蔵基板（接続部材）４０が内蔵されている状態のコネクタの正面図、側面図、背面図、平面図を、それぞれ示す。

コネクタは、複数のコンタクト１０と、各コンタクト１０を保持するインシュレータ（ハウジング）２０と、各コンタクト１０及びインシュレータ２０を被覆するシェル３０とから構成される。コネクタは内蔵基板４０を内蔵し、また、内蔵基板４０の複数の端子５０，６０は実装基板７０に接続される。シェル３０は、実装基板７０と接続する一対のシェル端子３０ａを有する。

複数のコンタクト１０は、インシュレータ２０に嵌合口では２列に配置されるように組み付けられ、内蔵基板４０とは挟み込みＳＭＴ（表面実装技術）によって接続される。

図２〜図４は、内蔵基板４０の諸図である。図２（Ａ）〜（Ｃ）は、正面図、側面図、背面図を、それぞれ示す。図３（Ａ）〜（Ｄ）は、図２（Ｂ）における矢印方向に見た１点鎖線Ａ−Ａ，Ｂ−Ｂ，Ｃ−Ｃ，Ｄ−Ｄによる断面図であり、内蔵基板を形成する第１〜第４の導体パターンのそれぞれを示す。図３（Ｅ）は、平面図である。図４（Ａ）〜（Ｃ）は、図２（Ｃ）における矢印方向に見た１点鎖線Ｅ−Ｅ，Ｆ−Ｆ，Ｇ−Ｇによる断面図を、それぞれ示し、（Ａ），（Ｂ）は端子を組み付けた状態を示す。

各端子５０，６０は、内蔵基板４０のスルーホールにプレスフィット若しくは圧入によって組み付けられるか、又は半田付けによって電気的に接続される。

各端子５０，６０は、実装基板７０のスルーホールに挿入されて半田付けによって実装基板７０のパターン（図示せず）と電気的に接続されるか、又はＳＭＴによって実装基板７０のパターン（図示せず）と電気的に接続される。

図６はＨＤＭＩ（高精細マルチメディアインタフェース）のピン・アサインメントを示すが、例えば端子１〜３はＴＭＤＳのデータ２で、１が＋、２がシールド、３が−とされている。これらの伝送線路の配置では、＋、−の位置は、それぞれシールドと距離が等しくなることが望ましい。端子１〜３を図１〜図５の中に丸１（円で囲まれた数字１をいう。数字２以下も同様。）〜丸３で示す。

内蔵基板４０の第１層には、図３（Ａ）に示されるように、それぞれ長さの異なる複数の第１の導体パターン４１が互いに平行に延在形成される。

内蔵基板４０の第２層には、図３（Ｂ）に示されるように、それぞれ長さの異なる複数の第２の導体パターン４２が、各第１の導体パターン４１と直交する方向に、かつ、互いに平行に各第１の導体パターン４１の終端４１ｂから延在形成され、各第１の導体パターン４１の個数と各第２の導体パターン４２の個数とが同数であり、各第２の導体パターン４２の始端４２ａと各第１の導体パターン４１の終端４１ｂにめっきが施されているスルーホール４５がそれぞれ設けられ、両スルーホール４５は電気的に接続する。

内蔵基板４０の第３，４層には、それぞれ図３（Ｃ），（Ｄ）に示されるように、複数の第３，４の導体パターン４３，４４が、第１，２の導体パターン４１，４２と同様に構成される。

各第１の導体パターン４１と各第３の導体パターン４３は、図３（Ａ），（Ｃ）に示されるように、配線方向に直交する方向において互いに異なる位置に配設される。また、各第２の導体パターン４２と各第４の導体パターン４４は、図３（Ｂ），（Ｄ）に示されるように、配線方向に直交する方向において互いに異なる位置に配設される。

図４（Ｂ）に示されるように、第１の導体パターン４１における隣接する丸１と丸３の上下方向の間に、第３の導体パターン４３の丸２が位置する。図４（Ｃ）に示されるように、第２の導体パターン４２における隣接する丸１と丸３の上下方向の間に、第４の導体パターン４４の丸２が位置する。

各第２の導体パターンの終端４２ｂには、実装基板７０との接続用の端子５０，６０が電気的に接続されて固定される。これらの端子６０の内の何本かは、内蔵基板４０の厚さ方向にクランク状（図４（Ｂ）参照）に折り曲げることにより偏心され、図５（Ａ），（Ｂ）の中央の列に配列されるので、実装基板７０の配線との接続が容易となる。

内蔵基板４０の下部には、図２（Ｃ）等に示されるように複数の半円形状の溝（位置決め部）４９が形成され、各溝４９は各端子６０の振れ止めを行う。端子６０の中間部が溝４９にはまることにより、端子６０が内蔵基板４０に位置決めされ、実装基板７０との接続が容易になる。

各端子５０につながる伝送線路（＋、−）は、等長で配線される。各端子６０につながる伝送線路（シールドとその他）は、クランク状に偏心している分だけ各端子５０につながる伝送線路より僅かに長くなる。

図４（Ｂ），（Ｃ）に示されるように、２本の信号コンタクト丸１、丸３と１本のグランドコンタクト丸２が３角形の頂点に配置されるので、良好な高周波特性が得られる。また、各導体パターンの幅を調整することにより、特性インピーダンスを所定値に設定することができる。

本発明の実施例２について図７を参照して説明する。

本発明の実施例２，３についての説明は、実施例１と同様な点の説明を省略し、相違する点の説明を行う。

図７は本発明の実施例２における内蔵基板（接続部材）の諸図であり、（Ａ）は側面図、（Ｂ）は表層の正面図、（Ｃ）は（Ａ）における矢印方向に見た１点鎖線Ａ−Ａによる断面図、（Ｄ）は（Ａ）における矢印方向に見た１点鎖線Ｂ−Ｂによる断面図、（Ｅ）は裏層の背面図、（Ｆ）は（Ｂ）における矢印方向に見た１点鎖線Ｃ−Ｃによる断面図を、それぞれ示す。

図７（Ｃ）は、実施例１の第２の導体パターン４２を有する層に設けられるグランド層であり、グランドプレート８０から構成される。グランド端子は、スルーホール８１を通してグランドプレート８０と電気的に接続する。ただし、パターン配線は、設けられていない。

図７（Ｂ）に示される表層と図７（Ｅ）に示される裏層には、実装基板７０との接続用の端子５０，６０との接続に際し、インピーダンス整合し易いパッド（端子）８４，８５がそれぞれ設けられ、スルーホールメッキ８２，８３によって図７（Ｃ），（Ｄ）に示される内層と接続する。

また、図７（Ｂ），（Ｅ）に設けられたパッド８６は、スルーホールメッキ８２，８３によって図７（Ｃ）のグランドプレート８０と接続する。

図７（Ｃ）の逃げ部８２´，８３´は、グランドプレート８０とスルーホールメッキ８２，８３とが接続しないようにした部分である。

この実施例２によれば、グランドプレート８０が幅広であるから、グランドのインダクタンスが低下し、十分なリターンパスを得られるので、高周波特性が一層向上する。更に、グランドのパターン配線がないから、スルーホール８１の位置を変えた基板を用意することによって、グランドパッドの位置を自由に選択することができる。したがって、実装基板７０のピン・アサインメントの選択肢が増加するという利点が、生じる。

また、実装基板７０との接続用の端子５０，６０の保持を別体のインシュレータで行うので、保持のために、電気的な性能を乱す可能性のある細工を内蔵基板（接続部材）４０に施す必要がなく、板厚を薄くすることができる。そして、接続用の端子５０，６０をプレスフィット等で内蔵基板４０に保持するよりも、コプラナリティが良好となる。

内蔵基板４０の層の内の一層のほぼ全域を被覆するグランドプレート８０は、各第２の導体パターン４２を有する層又は各第３の導体パターン４３を有する層の少なくとも一方に設けられ、グランドプレート８０は各第１〜４の導体パターン４１〜４４におけるグランドパターンに接続するように構成してもよい。

本発明の実施例３について図８，９を参照して説明する。

図８は本発明の実施例３における内蔵基板が内蔵されている状態の諸図であり、（Ａ）は側面図、（Ｂ）は背面図、（Ｃ）は正面図、（Ｄ）は平面図、（Ｅ）は下面図を、それぞれ示す。図９は図８（Ｂ）における諸断面図であり、（Ａ）は矢印方向に見た１点鎖線Ａ−Ａによる断面図、（Ｂ）は矢印方向に見た１点鎖線Ｂ−Ｂによる断面図、（Ｃ）は矢印方向に見た１点鎖線Ｃ−Ｃによる断面図を、それぞれ示す。

実装基板７０との接続用の端子５０，６０の保持を別体のインシュレータ９０にて行う。接続用の端子５０は、内蔵基板４０を挟み込む形に配置され、インシュレータ９０の保持部９３，９４にて保持される。また、インシュレータ９０の上面９１、下面９２に沿ってシェル１００を延伸させ、シェル１００は内蔵基板４０をほぼ被覆する。接続用の端子５０の両端に隣り合うように、シェル実装端子１０１〜１０４が配置される。

この実施例３によれば、接続用の端子５０の保持部９３，９４は、内蔵基板４０の板厚方向に配置されるので、クロストーク等の高周波特性が良好となる。また、シェル１００をインシュレータ９０に沿って伸ばすことができるので、接続用の端子５０ａ〜５０ｄの隣にシェル実装端子１０１〜１０４を配置して、接続用の端子５０の全ての端子が高周波的に同条件とすることが可能となる。（特性インピーダンスは、両隣に金属端子がある場合とない場合では変ってしまう。）更に、内蔵基板４０の大部分をシェル１００により被覆することによって、余分な不要輻射を抑えることができる。

本発明の実施例１における内蔵基板が内蔵されている状態のコネクタの諸図であり、（Ａ）は正面図、（Ｂ）は側面図、（Ｃ）は背面図、（Ｄ）は平面図を、それぞれ示す。 同内蔵基板の諸図であり、（Ａ）は正面図、（Ｂ）は側面図、（Ｃ）は背面図を、それぞれ示す。 同内蔵基板の諸図であり、（Ａ）〜（Ｄ）は図２（Ｂ）における矢印方向に見た１点鎖線Ａ−Ａ，Ｂ−Ｂ，Ｃ−Ｃ，Ｄ−Ｄによる断面図、（Ｅ）は平面図を、それぞれ示す。 同内蔵基板の諸図であり、（Ａ）〜（Ｃ）は図２（Ｃ）における矢印方向に見た１点鎖線Ｅ−Ｅ，Ｆ−Ｆ，Ｇ−Ｇによる断面図を、それぞれ示し、(Ａ)，(Ｂ)は端子を組み付けた状態を示す。 同コネクタの複数のコンタクト（ＰＩＮ）の配置図であり、（Ａ）は実装基板に対する同コンタクトの配置図、（Ｂ）は同コネクタのインシュレータに対する同コンタクトの配置図を、それぞれ示す。 ＨＤＭＩのピン・アサインメントを示す。 本発明の実施例２における内蔵基板の諸図であり、（Ａ）は側面図、（Ｂ）は表層の正面図、（Ｃ）は（Ａ）における矢印方向に見た１点鎖線Ａ−Ａによる断面図、（Ｄ）は（Ａ）における矢印方向に見た１点鎖線Ｂ−Ｂによる断面図、（Ｅ）は裏層の背面図、（Ｆ）は（Ｂ）における矢印方向に見た１点鎖線Ｃ−Ｃによる断面図を、それぞれ示す。 本発明の実施例３における内蔵基板が内蔵されている状態の諸図であり、（Ａ）は側面図、（Ｂ）は背面図、（Ｃ）は正面図、（Ｄ）は平面図、（Ｅ）は下面図を、それぞれ示す。 図８（Ｂ）における諸断面図であり、（Ａ）は矢印方向に見た１点鎖線Ａ−Ａによる断面図、（Ｂ）は矢印方向に見た１点鎖線Ｂ−Ｂによる断面図、（Ｃ）は矢印方向に見た１点鎖線Ｃ−Ｃによる断面図を、それぞれ示す。 従来の等長ライトアングルコネクタの組立前の状態であり、（Ａ）は側面図、（Ｂ）は（Ａ）における矢印方向に見た線Ａ−Ａによる断面図を、それぞれ示す。 同コネクタの組立後の状態であり、（Ａ）は側面図、（Ｂ）は（Ａ）における矢印方向に見た線Ｂ−Ｂによる断面図を、それぞれ示す。

符号の説明

１０ コンタクト
２０ インシュレータ（ハウジング）
３０ シェル
３０ａ シェル端子
４０ 内蔵基板（接続部材）
４１ 第１の導体パターン
４１ａ 一端側
４１ｂ 終端、他端側
４２ 第２の導体パターン
４２ａ 始端、一端側
４２ｂ 終端、他端側
４３ 第３の導体パターン
４３ａ 一端側
４３ｂ 他端側
４４ 第４の導体パターン
４４ａ 一端側
４４ｂ 他端側
４５，４６ スルーホール
４７ 第１の導体パターンの一端側
４８ 第３の導体パターンの一端側
４９ 溝（位置決め部）
５０，５０ａ，５０ｂ，５０ｃ，５０ｄ 端子
６０ 端子
７０ 実装基板
８０ グランドプレート（グランド層）
８１ スルーホール
８２，８３ スルーホールメッキ
８２´，８３´ 逃げ部
８４，８５，８６ パッド（端子）
９０ インシュレータ
９１ 上面
９２ 下面
９３，９４ 保持部
１００ シェル
１０１，１０２，１０３，１０４ シェル実装端子

Claims (6)

1. ２つの接続対象物間を接続するコネクタにおいて、
   前記コネクタは、一方の前記接続対象物と接続する複数のコンタクトと、前記各コンタクトを保持するハウジングと、他方の前記接続対象物と接続する複数の端子を備える接続部材とを有し、
   前記接続部材は、互いに平行に配設される複数の第１の導体パターンと、前記各第１の導体パターンと交差し、互いに平行に配設される複数の第２の導体パターンと、前記各第１の導体パターンと同一方向に配設され、互いに平行に配設される複数の第３の導体パターンと、前記各第３の導体パターンと交差し、前記各第２の導体パターンと同一方向に配設され、互いに平行に配設される複数の第４の導体パターンとを有し、
   前記各第１〜４の導体パターンは、互いに異なる位置に順次積層配列され、
   前記各第１の導体パターンの一端側は前記各コンタクトと接続し、前記各第１の導体パターンの他端側は前記各第２の導体パターンの一端側と接続し、前記各第２の導体パターンの他端側は前記各端子と接続し、前記各第３の導体パターンの一端側は前記各コンタクトと接続し、前記各第３の導体パターンの他端側は前記各第４の導体パターンの一端側と接続し、前記各第４の導体パターンの他端側は前記各端子と接続することを特徴とするコネクタ。
2. 前記コネクタは前記ハウジングを被覆するシェルを更に有し、前記シェルは他方の前記接続対象物と接続するシェル端子を有することを特徴とする請求項１記載のコネクタ。
3. 前記各端子は前記各第１〜４の導体パターンの積層方向において３列に配列され、前記接続部材は複数の位置決め部を有し、前記各位置決め部により中央列の前記各端子は前記積層方向と直交するピッチ方向に位置決めされることを特徴とする請求項１記載のコネクタ。
4. 前記各第１の導体パターンと前記各第３の導体パターンは前記両導体パターン の配線方向と直交する方向において互いに異なる位置に配設され、前記各第２の導体パターンと前記各第４の導体パターンは当該両導体パターンの配線方向と 直交する方向において互いに異なる位置に配設されることを特徴とする請求項１，２又は３記載のコネクタ。
5. 前記各コンタクトと前記各端子の間の導体パターンの長さが等しいことを特徴とする請求項１，２，３又は４記載のコネクタ。
6. 前記各第２の導体パターンを有する層又は前記各第３の導体パターンを有する層の少なくとも一方に前記接続部材の一層の全域を被覆するグランド層が設けられ、前記グランド層は前記各第１〜４の導体パターンにおけるグランドパターンに接続することを特徴とする請求項１記載のコネクタ。

Images