JP2008165489A - 記憶装置及び制御方法 - Google Patents
記憶装置及び制御方法 Download PDFInfo
- Publication number
- JP2008165489A JP2008165489A JP2006354316A JP2006354316A JP2008165489A JP 2008165489 A JP2008165489 A JP 2008165489A JP 2006354316 A JP2006354316 A JP 2006354316A JP 2006354316 A JP2006354316 A JP 2006354316A JP 2008165489 A JP2008165489 A JP 2008165489A
- Authority
- JP
- Japan
- Prior art keywords
- interface
- storage device
- external
- signal
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
【課題】ケーブルを接続固定した状態でＵＳＢインタフェースとＥ−ＳＡＴＡインタフェースを必要に応じて選択可能としてデュアルインタフェースの利点を有効に生かす。
【解決手段】 インタフェース切替スイッチ１８は、外部インタフェースとしてＵＳＢインタフェース又はＥ−ＳＡＴＡインタフェースのいずれか一方を選択する。変換ＬＳＩ２６は、電源投入時にインタフェース切替スイッチ１８の切替信号をＧＰ−ＩＯポート４６から読込み、読み込んだ切替信号に応じて、ハードディスクドライブ２４のシリアルＡＴＡインタフェースとＵＳＢインタフェースとの間の信号変換、又は記憶デバイスのシリアルＡＴＡインタフェースとＥ−ＳＡＴＡインタフェースとの間の信号変換を実行する。
【選択図】 図１
【解決手段】 インタフェース切替スイッチ１８は、外部インタフェースとしてＵＳＢインタフェース又はＥ−ＳＡＴＡインタフェースのいずれか一方を選択する。変換ＬＳＩ２６は、電源投入時にインタフェース切替スイッチ１８の切替信号をＧＰ−ＩＯポート４６から読込み、読み込んだ切替信号に応じて、ハードディスクドライブ２４のシリアルＡＴＡインタフェースとＵＳＢインタフェースとの間の信号変換、又は記憶デバイスのシリアルＡＴＡインタフェースとＥ−ＳＡＴＡインタフェースとの間の信号変換を実行する。
【選択図】 図１
Description
本発明は、デュアル構成の外部インタフェースをスイッチ操作で切替えて使用する記憶装置及び制御方法に関し、特に、内蔵した記憶デバイスのデバイスインタフェースに対し外部インタフェースと外部接続型デバイスインタフェースをスイッチ切り替えにより選択して使用可能とする記憶装置及び制御方法に関する。
従来、パーソナルコンピュータ等の機器にケーブルにより接続して使用するポータブル型の記憶装置が普及しており、このようなポータブル型記憶装置に使用するインタフェースとしては、シリアルＡＴＡインタフェース（以下「ＳＡＴＡインタフェース」という）又はＵＳＢインタフェースがある。
ＳＡＴＡインタフェースは高速データ伝送である利点をもつが、ＡＣアダプタなどにより別途電源を供給する必要がある。これに対しＵＳＢインタフェースはＳＡＴＡインタフェースに比べるとデータ伝送速度は低いが、インタフェース自体で電源供給ができ、ＡＣアダプタなどの電源を別途準備する必要がなく、パーソナルコンピュータに直接ケーブル接続して簡単且つ容易に使用できる利点がある。
このようなポータブル型記憶装置として近年にあっては、ＳＡＴＡインタフェースとＵＳＢインタフェースの両方に対応したデュアルインタフェースのポータブル型記憶装置が提案されている。
図１３はデュアルインタフェースに対応した従来のポータブル型記憶装置を示す。図１０において、パーソナルコンピュータ２００のサブシステムとして接続される記憶装置２０２には、ＳＡＴＡインタフェースを備えたハードディスクドライブ２０４、インタフェース変換ＬＳＩ２０６、ＵＳＢコネクタ２０８及び外部接続型シリアルＡＴＡインタフェース（Ｅｘｔｅｒｎａｌ−Ｓｅｒｉａｌ ＡＴＡであり、Ｅ−ＳＡＴＡインタフェースと呼ばれ、以下Ｅ−ＳＡＴＡインタフェースという）コネクタ２１０が設けられている。
インタフェース変換ＬＳ１２０６は、ハードディスクドライブ２０４のＳＡＴＡインタフェースとＥ−ＳＡＴＡインタフェース又はＵＳＢインタフェースとの信号変換を行う。
なお、Ｅ−ＳＡＴＡの最大の特徴は、転送速度が最大１５０ＭＢ／秒なので、高速と言われるＵＳＢ２．０（６０ＭＢ／秒）の約２．５倍も速く、最近のＨＤＤは、その内部で９０Ｍ〜１３０ＭＢ／秒でデータを読み出せるので、ＵＳＢ２．０がデータ転送時のボトルネックになっていたが、Ｅ−ＳＡＴＡなら、ＨＤＤの性能を生かした転送が可能にできる。したがって、外付け機器をＥ−ＳＡＴＡでつなぐケースが増えてきている。また、ＳＡＴＡとＥ−ＳＡＴＡは端子形状が異なっているため、Ｅ−ＳＡＴＡ用の端子が必要である。
ここで図１３はＵＳＢインタフェースを使用する場合であり、パーソナルコンピュータ２００と記憶装置２０２との間を電源線を備えたＵＳＢケーブル２１２で接続している。インタフェース変換ＬＳＩ２０６は電源投入時の初期化処理でＥ−ＳＡＴＡインタフェースコネクタ２１０にケーブル接続がないことを認識してＵＳＢモードを設定し、ハードディスクドライブ２０４のＳＡＴＡインタフェースとパーソナルコンピュータ２００のＵＳＢインタフェースとの信号変換を行う。
図１４はＥ−ＳＡＴＡインタフェースを使用する場合である。この場合には、パーソナルコンピュータ２００と記憶装置２０２をＥ−ＳＡＴＡケーブル２１４で接続すると同時に、電源線のみを備えた特殊なＵＳＢ電源ケーブル２１６で接続し、ＵＳＢ電源ケーブル２１６により記憶装置に電源を供給している。
この場合、インタフェース変換ＬＳＩ２０６は電源投入時の初期化処理でＥ−ＳＡＴＡインタフェースコネクタ２１０のケーブル接続を認識してＳＡＴ−ｔｏ−ＳＡＴＡバイパスモードを設定し、ハードディスクドライブ２０４のＳＡＴＡインタフェースとパーソナルコンピュータ２００のＥ−ＳＡＴＡインタフェースとの信号変換を行う。
実用新案登録第３０９６１６０号公報
特開平３−０２２１２６号公報
しかしながら、このような従来のデュアルインタフェースをもつ記憶装置にあっては、使用するインタフェースを変えるたびにケーブルを差し替えて電源を立ち上げる必要であり、手間と時間がかかる問題がある。
このため、一度使用するインタフェースを決めてケーブル接続をしてしまうと、インタフェースを切替える必要性が一時的に生じても、そのままのインタフェースで使い続けることになり、デュアルインタフェースとしての利点を十分に生かすことができない問題がある。
また記憶装置によっては図１４のようにＥ−ＳＡＴＡインタフェースを使用する場合、ＵＳＢ電源ケーブル２１６による電源供給だけではパワーが不足する問題もある。
本発明は、ケーブルを接続固定した状態で外部インタフェースとＥ−ＳＡＴＡインタフェースを必要に応じて選択可能としてデュアルインタフェースの利点を有効に生かすことのできる記憶装置及び制御方法を提供する。
また本発明は、電源投入後の運用中であっても、必要に応じて外部インタフェースとＥ−ＳＡＴＡインタフェースを選択可能する記憶装置及び制御方法を提供する。
（装置）
本発明は記憶装置を提供する。本発明の記憶装置は、
デバイスインタフェースを備えた記憶デバイスと、
電源を供給可能な外部インタフェースを備えた外部装置が接続される第１外部コネクタと、
外部接続型デバイスインタフェースを備えた外部装置が接続される第２外部コネクタと、
切替操作に応じて外部インタフェース又は外部接続型デバイスインタフェースの切替信号を出力するインタフェース切替スイッチと、
インタフェース切替スイッチの切替信号に応じて、記憶デバイスのデバイスインタフェースと外部インタフェースとの間の信号変換、又は記憶デバイスのデバイスインタフェースと外部接続型デバイスインタフェースとの間の信号変換を実行するインタフェース変換回路と、
を備えたことを特徴とする。
本発明は記憶装置を提供する。本発明の記憶装置は、
デバイスインタフェースを備えた記憶デバイスと、
電源を供給可能な外部インタフェースを備えた外部装置が接続される第１外部コネクタと、
外部接続型デバイスインタフェースを備えた外部装置が接続される第２外部コネクタと、
切替操作に応じて外部インタフェース又は外部接続型デバイスインタフェースの切替信号を出力するインタフェース切替スイッチと、
インタフェース切替スイッチの切替信号に応じて、記憶デバイスのデバイスインタフェースと外部インタフェースとの間の信号変換、又は記憶デバイスのデバイスインタフェースと外部接続型デバイスインタフェースとの間の信号変換を実行するインタフェース変換回路と、
を備えたことを特徴とする。
ここで、インタフェース変換回路は、
インタフェース切替スイッチを接続した入力ポートと、
インタフェース選択レジスタに、入力ポートに対する切替信号に応じて外部インタフェース又はＥ−ＳＡＴＡインタフェースの選択情報を設定する外部インタフェース選択部と、
インタフェース選択レジスタに設定された選択情報に基づき、記憶デバイスのデバイスインタフェースと外部インタフェースとの間の信号変換、又は記憶デバイスのデバイスインタフェースと外部接続型デバイスインタフェースとの間の信号変換を実行する変換制御部と、
を備える。
インタフェース切替スイッチを接続した入力ポートと、
インタフェース選択レジスタに、入力ポートに対する切替信号に応じて外部インタフェース又はＥ−ＳＡＴＡインタフェースの選択情報を設定する外部インタフェース選択部と、
インタフェース選択レジスタに設定された選択情報に基づき、記憶デバイスのデバイスインタフェースと外部インタフェースとの間の信号変換、又は記憶デバイスのデバイスインタフェースと外部接続型デバイスインタフェースとの間の信号変換を実行する変換制御部と、
を備える。
本発明の記憶装置は、更に、電源投入後の動作中におけるインタフェース切替スイッチの切替えを検出してインタフェース変換回路にリセット信号を出力し、現在選択中の外部インタフェース又は外部接続型デバイスインタフェースのいずれか一方を他方のインタフェースに切替えるスイッチ切替検出回路を設けたことを特徴とする。
切替スイッチが切替位置に応じてレベルの異なる切替信号を出力する場合、スイッチ切替検出回路は、
切替信号の立下りレベル変化を検出してリセット信号を出力する第１リセット回路と、
切替信号の立上がりレベル変化を検出してリセット信号を出力する第２リセット回路と、
を備える。
切替信号の立下りレベル変化を検出してリセット信号を出力する第１リセット回路と、
切替信号の立上がりレベル変化を検出してリセット信号を出力する第２リセット回路と、
を備える。
第１リセット回路は、
切替信号の立下り変化を反転して立上り変化の信号を出力する反転バッファアンプと、
反転型バッファアンプから出力された立上り変化の信号を積分する積分回路と、
積分回路の積分電圧を反転して遅延した立下り変化の信号を出力するヒステリシス型反転バッファアンプと、
反転バッファアンプの立上り変化の信号とヒステリシス型反転バッファアンプの遅延した立下り変化の信号の論理和により切替信号の立下りに同期したリセットパルス信号を出力するＡＮＤ回路と、
を備え、
第２リセット回路は、
切替信号の立上り変化の信号をそのまま出力するバッファアンプと、
バッファアンプから出力された立上り変化の信号を積分する積分回路と、
積分回路の積分電圧を反転して遅延した立下り変化の信号を出力するヒステリシス型反転バッファアンプと、
バッファアンプの立上り変化の信号とヒステリシス型反転バッファアンプの遅延した立下り変化の信号の論理和により切替信号の立上りに同期したリセットパルス信号を出力するＡＮＤ回路と、
を備え、
更に第１リセット回路と第２リセット回路のＡＮＤ回路の出力の論理和によりリセットパルス信号を前記インタフェース変換回路に出力するＯＲ回路を設ける。
切替信号の立下り変化を反転して立上り変化の信号を出力する反転バッファアンプと、
反転型バッファアンプから出力された立上り変化の信号を積分する積分回路と、
積分回路の積分電圧を反転して遅延した立下り変化の信号を出力するヒステリシス型反転バッファアンプと、
反転バッファアンプの立上り変化の信号とヒステリシス型反転バッファアンプの遅延した立下り変化の信号の論理和により切替信号の立下りに同期したリセットパルス信号を出力するＡＮＤ回路と、
を備え、
第２リセット回路は、
切替信号の立上り変化の信号をそのまま出力するバッファアンプと、
バッファアンプから出力された立上り変化の信号を積分する積分回路と、
積分回路の積分電圧を反転して遅延した立下り変化の信号を出力するヒステリシス型反転バッファアンプと、
バッファアンプの立上り変化の信号とヒステリシス型反転バッファアンプの遅延した立下り変化の信号の論理和により切替信号の立上りに同期したリセットパルス信号を出力するＡＮＤ回路と、
を備え、
更に第１リセット回路と第２リセット回路のＡＮＤ回路の出力の論理和によりリセットパルス信号を前記インタフェース変換回路に出力するＯＲ回路を設ける。
本発明の記憶装置は、第１外部コネクタから出力される外部装置の外部インタフェースから供給されるＵＳＢ電源を装置全体の電源として供給する電源回路を備える。
また本発明の記憶装置は、
外部装置の外部インタフェースから供給される電源を出力する第１外部コネクタからの外部インタフェース電源線と、
ＡＣアダプタから供給される電源を出力する電源コネクタからのＡＣアダプタ電源線と、
電源コネクタのケーブル非接続に連動して外部インタフェース電源線に切替え接続して装置全体の電源として出力し、電源コネクタのケーブル接続に連動してＡＣアダプタ電源線に切替え接続して装置全体の電源として出力する電源切替スイッチと、
を備えても良い。
外部装置の外部インタフェースから供給される電源を出力する第１外部コネクタからの外部インタフェース電源線と、
ＡＣアダプタから供給される電源を出力する電源コネクタからのＡＣアダプタ電源線と、
電源コネクタのケーブル非接続に連動して外部インタフェース電源線に切替え接続して装置全体の電源として出力し、電源コネクタのケーブル接続に連動してＡＣアダプタ電源線に切替え接続して装置全体の電源として出力する電源切替スイッチと、
を備えても良い。
更に、本発明の記憶装置は、
外部装置の外部インタフェースから供給される電源を出力する第１外部コネクタからの外部インタフェース電源線と、
ＡＣアダプタから供給される電源を出力する電源コネクタからのＡＣアダプタ電源線と、
外部インタフェース電源線とＡＣアダプタ電源線を共通接続して装置全体の電源として出力する電源合成回路と、
ＡＣアダプタ電源線に挿入接続された逆流阻止用のダイオードと、
を備えても良い。
外部装置の外部インタフェースから供給される電源を出力する第１外部コネクタからの外部インタフェース電源線と、
ＡＣアダプタから供給される電源を出力する電源コネクタからのＡＣアダプタ電源線と、
外部インタフェース電源線とＡＣアダプタ電源線を共通接続して装置全体の電源として出力する電源合成回路と、
ＡＣアダプタ電源線に挿入接続された逆流阻止用のダイオードと、
を備えても良い。
ここで、デバイスインタフェースはシリアルＡＴＡインタフェースであり、外部インタフェースはＵＳＢインタフェースであり、更に、外部接続型デバイスインタフェースは外部接続型シリアルＡＴＡインタフェースである。
（方法）
本発明は記憶装置の制御方法を提供する。本発明は、
デバイスインタフェースを備えた記憶デバイスと、
電源を供給可能な外部インタフェースを備えた外部装置が接続される第１外部コネクタと、
外部接続型デバイスインタフェースを備えた外部装置が接続される第２外部コネクタと、
切替操作に応じて外部インタフェース又は外部接続型デバイスインタフェースの切替信号を出力するインタフェース切替スイッチと、
記憶デバイスのデバイスインタフェースと外部インタフェースとの間の信号変換、又は記憶デバイスのデバイスインタフェースと外部接続型デバイスインタフェースとの間の信号変換を実行するインタフェース変換回路と、
を備えた記憶装置の制御方法に於いて、
インタフェース切替スイッチの切替信号に応じて、インタフェース変換回路の記憶デバイスのデバイスインタフェースと外部インタフェースとの間の信号変換、又は記憶デバイスのデバイスインタフェースと外部接続型デバイスインタフェースとの間の信号変換のいずれか一方を選択することを特徴とする。
本発明は記憶装置の制御方法を提供する。本発明は、
デバイスインタフェースを備えた記憶デバイスと、
電源を供給可能な外部インタフェースを備えた外部装置が接続される第１外部コネクタと、
外部接続型デバイスインタフェースを備えた外部装置が接続される第２外部コネクタと、
切替操作に応じて外部インタフェース又は外部接続型デバイスインタフェースの切替信号を出力するインタフェース切替スイッチと、
記憶デバイスのデバイスインタフェースと外部インタフェースとの間の信号変換、又は記憶デバイスのデバイスインタフェースと外部接続型デバイスインタフェースとの間の信号変換を実行するインタフェース変換回路と、
を備えた記憶装置の制御方法に於いて、
インタフェース切替スイッチの切替信号に応じて、インタフェース変換回路の記憶デバイスのデバイスインタフェースと外部インタフェースとの間の信号変換、又は記憶デバイスのデバイスインタフェースと外部接続型デバイスインタフェースとの間の信号変換のいずれか一方を選択することを特徴とする。
本発明による記憶装置の制御方法は、より具体的には、
インタフェース選択レジスタに、入力ポートに対するインタフェース切替スイッチからの切替信号に応じて外部インタフェース又は外部接続型デバイスインタフェースの選択情報を設定し、
インタフェース選択レジスタに設定された選択情報に基づき、記憶デバイスのデバイスインタフェースと外部インタフェースとの間の信号変換、又は記憶デバイスのデバイスインタフェースと外部接続型デバイスインタフェースとの間の信号変換を実行する。
インタフェース選択レジスタに、入力ポートに対するインタフェース切替スイッチからの切替信号に応じて外部インタフェース又は外部接続型デバイスインタフェースの選択情報を設定し、
インタフェース選択レジスタに設定された選択情報に基づき、記憶デバイスのデバイスインタフェースと外部インタフェースとの間の信号変換、又は記憶デバイスのデバイスインタフェースと外部接続型デバイスインタフェースとの間の信号変換を実行する。
本発明による記憶装置の制御方法は、更に、電源投入後の動作中におけるインタフェース切替スイッチの切替えを検出してリセット信号を発行し、現在選択中の外部インタフェース又は外部接続型デバイスインタフェースのいずれか一方を他方のインタフェースに切替える。
電源投入後の動作中におけるインタフェース切替えは、インタフェース切替スイッチは切替位置に応じてレベルの異なる切替信号を出力し、記切替信号の立下りレベル変化を検出してリセット信号を出力すると共に、切替信号の立上りレベル変化を検出してリセット信号を出力する。
本発明による記憶装置の制御方法は、第１外部コネクタから出力される外部装置の外部インタフェースから供給される電源を装置全体の電源として供給する。
また電源コネクタに対するＡＣアダプタの非接続に連動して電源切替スイッチを第１外部コネクタからの電源線に切替接続して外部装置の外部インタフェースから供給される電源を装置全体の電源として出力し、
電源コネクタに対するＡＣアダプタのケーブル接続に連動して前記電源切替スイッチをＡＣアダプタからの電源線に切り替えて装置全体の電源として出力しても良い。
電源コネクタに対するＡＣアダプタのケーブル接続に連動して前記電源切替スイッチをＡＣアダプタからの電源線に切り替えて装置全体の電源として出力しても良い。
更に、第１外部コネクタから出力される外部装置の外部インタフェースから供給される電源と、電源コネクタから逆流阻止ダイオードを介して出力されるＡＣアダプタから供給される電源とを合成して装置全体の電源として出力しても良い。
本発明によれば、ＵＳＢインタフェースなどの電源を供給可能な外部インタフェースとＥ−ＳＡＴＡインタフェースなどのデバイスインタフェースの２つをサポートするデュアルインタフェースを持つ記憶装置において、インタフェース切替スイッチによるいずれか一方のインタフェースを選択して電源を投入することで、インタフェース変換回路の初期化処理により、スイッチ選択したいずれか一方のインタフェースの変換モードが設定され、使用するインターフェースに応じてケーブルの接続を差し替えることなくスイッチの操作で簡単且つ容易に選択することができる。
またスイッチ切替検出回路を加えることで、電源投入後の使用中であっても、スイッチ切替検出によりインタフェース変換回路にリセットを掛けて初期化処理を行わせ、そのときスイッチ操作で選択しているいずれか一方のインタフェースの変換モードに設定変更され、使用中であってもスイッチの操作により簡単且つ容易にインタフェースが切換え可能となる。
図１は本発明の実施形態を示したポータブルタイプのハードディスクドライブを内蔵した記憶装置の説明図である。
ここで、以下の実施形態にあっては、デバイスインタフェースをシリアルＡＴＡインタフェース（以下「ＳＡＴインタフェース」という）、電源を供給可能な外部インタフェースをＵＳＢインタフェースとし、更に、外部接続型デバイスインタフェースを外部接続型シリアルＡＴＡインタフェース（以下「Ｅ−ＳＡＴＡインタフェース」という）とした場合を例にとって説明する。
図１において、本実施形態の記憶装置１０は、厚さが１５〜２０ｍｍ程度で掌サイズのブック型の筐体１２を有し、筐体１２の前部に第１外部コネクタとしてのＵＳＢコネクタ１４、第２外部コネクタとしてのＥ−ＳＡＴＡコネクタ１６、インタフェース切替スイッチ１８、ＤＣジャック２０及びＬＥＤインジケータ２２を設けている。
ＵＳＢコネクタ１４にはパーソナルコンピュータなどの外部装置からのＵＳＢケーブルを接続する。ＵＳＢコネクタ１４にＵＳＢケーブルを接続すると、記憶装置１０に対し電源が供給されて動作状態となる。
Ｅ−ＳＡＴＡコネクタ１６には、同じパーソナルコンピュータからのＥ−ＳＡＴＡケーブルが接続される。インタフェース切替スイッチ１８はＵＳＢモードとＳＡＴＡモードのインタフェース切替位置を持ち、ユーザが希望する切替位置とした状態で、ＵＳＢケーブル及びＥ−ＳＡＴＡケーブルの接続状態でパーソナルコンピュータの電源を投入すると、これに伴うＵＳＢコネクタ１４に対するＵＳＢケーブルからの電源供給による記憶装置１０の電源立上げ動作に伴う初期化処理により、インタフェース切替スイッチ１８で選択しているＵＳＢモードまたはＳＡＴＡモードで立ち上がり、選択したインタフェースを有効とする。
ＤＣジャック２０は、ＵＳＢコネクタ１４によるＵＳＢケーブルによる電源供給では記憶装置１０のパワーが不足する場合に、ＡＣアダプタを接続して電源を供給する。
図２は本実施形態の内部構造を、外部装置としてのパーソナルコンピュータに対するケーブル接続状態で示した説明図である。
図２において、本実施形態の記憶装置１０は、ＵＳＢケーブル４２とＥ−ＳＡＴＡケーブル４４により、パーソナルコンピュータ３６にサブシステムとして接続されている。
記憶装置１０にはハードディスクドライブ２４と変換ＬＳＩ２６が内蔵されている。変換ＬＳＩ２６はインタフェース変換回路として動作する。変換ＬＳＩ２６としては、例えばイニシオ社製（Ｉｎｉｔｉｏ Ｃｏｒｐｏｒａｔｉｏｎ）のＵＳＢ−ｔｏ−ＳＡＴＡブリッジであるＩＮＩＣ１６１０を使用することができる。
ハードディスクドライブ２４と変換ＬＳＩ２６に対する電源供給は、ＵＳＢコネクタ１４から引き出されたＵＳＢ電源線２８により行われている。変換ＬＳＩ２６に対してはＵＳＢコネクタ１４からＵＳＢ信号線３０が接続され、またＥ−ＳＡＴＡコネクタ１６からＥ−ＳＡＴＡインタフェースバス３２が接続されている。
更に変換ＬＳＩ２６は、汎用入出力ポートとしてＧＰ−ＩＯポート４６を有し、ＧＰ−ＩＯポート４６に対しインタフェース切替スイッチ１８を接続して、切替信号Ｅ１を与えるようにしている。なお、ＧＰ−ＩＯは、Ｇｅｎｅｒａｌ Ｐｕｒｐｏｓｅ Ｉ／Ｏ
（汎用Ｉ／Ｏ)の略であり、さまざまなカスタム接続を可能にするフレキシブルなパラレルインタフェースである。
（汎用Ｉ／Ｏ)の略であり、さまざまなカスタム接続を可能にするフレキシブルなパラレルインタフェースである。
ハードディスクドライブ２４はＳＡＴＡインタフェースを内蔵しており、変換ＬＳＩ２６との間をＳＡＴＡバスインタフェース３４で接続している。
外部装置としてのパーソナルコンピュータ３６は、ＵＳＢコネクタ３８とＥ−ＳＡＴＡコネクタ４０を備え、デュアルインタフェースの記憶装置１０をサブシステムとして利用するため、ＵＳＢケーブル４２とＥ−ＳＡＴＡケーブル４４の２つのケーブルで接続している。
図３は図２の変換ＬＳＩ２６のハードウェア構成を示したブロック図である。図３において、変換ＬＳＩ２６は、ＵＳＢコネクタ１４側からハードディスクドライブ２４側に向けて説明すると、ＵＳＢ物理層回路４８、ＵＳＢコア回路５０、データバッファ５２、ＳＡＴＡコントロール部５４、ＳＡＴＡトランスポート層回路５６、ＳＡＴＡリンク層回路５８、ＳＡＴＡ物理層回路６０を備えている。
更にインタフェース変換制御のため、ＣＰＵ６２が設けられる。ＣＰＵ６２のバス６４に対しては、シリアルフラッシュメモリ６８を接続した命令ＳＲＡＭ６６、レジスタファイル７０、コマンドバッファ７２及びデータバッファ５２を接続している。更にＣＰＵ６２は汎用入出力ポートとしてのＧＰ−ＩＯポート４６を持ち、ここにインタフェース切替スイッチ１８を接続している。
ＳＡＴＡ物理層回路６０は、一方にハードディスクドライブ２４のＳＡＴＡインタフェースとのバスを接続し、他方に外部のパーソナルコンピュータのＥ−ＳＡＴＡインタフェースと接続するためのバスを接続している。
ＣＰＵ６２には、プログラム制御により実行される機能として、外部インタフェース選択部７４と変換制御部７６が設けられている。またレジスタファイル７０には、インタフェースを選択設定するためのインタフェース選択レジスタ７８が設けられている。インタフェース選択レジスタ７８は、電源投入時にシリアルフラッシュメモリ６８から読み出されてレジスタファイル７０に配置される。
外部インタフェース選択部７４は、変換ＬＳＩ２６の電源投入時の初期化処理即ちブート処理により、命令ＳＲＡＭ６６を経由して、予め所定のアドレスに格納しているインタフェース選択レジスタ７８を読み出してレジスタファイル７０に配置し、読出し配置したインタフェース選択レジスタ７８に、ＧＰ−ＩＯポート４６に対するインタフェース切替スイッチ１８からの切替信号Ｅ１に応じて、ＵＳＢインタフェースまたはＥ−ＳＡＴＡインタフェースのいずれか一方の選択情報を書き込む。
変換ＬＳＩ２６としてイニシオ社製のＩＮＩＣ１６１０を使用した場合、インタフェース選択レジスタ７８の機能は、ＭｉｓｃＣｔｌレジスタ（８ビットレジスタ）の第６ビットを使用してインタフェース選択モードが設定できる。このレジスタ第６ビットを、ビット０にセットするとＵＳＢモードが選択でき、またビット１にセットするとＳＡＴＡ−ｔｏ−ＳＡＴＡバイパスモードを設定することができる。
変換制御部７６は、レジスタファイル７０に読出し配置されたインタフェース選択レジスタ７８に書き込まれたインタフェースの選択情報に基づき、ハードディスクドライブ２４のＳＡＴＡインタフェースと外部のパーソナルコンピュータとの間のＵＳＢインタフェースとの間の信号変換、またはＥ−ＳＡＴＡインタフェースとの間の信号変換を実行する。
ＵＳＢモードによるインタフェース変換制御は、ＵＳＢ側からＳＡＴＡ側へ見ると、ＵＳＢ物理層回路４８、ＵＳＢコア回路５０、データバッファ５２、ＳＡＴＡコントロール部５４、ＳＡＴＡトランスポート層回路５６、ＳＡＴＡリンク層回路５８及びＳＡＴＡ物理層回路６０からなる経路で、インタフェース変換が行われる。
これに対し、ＳＡＴＡ ｔｏ−ＳＡＴＡバイパスモードの場合には、ＳＡＴＡ物理層回路６０のみが有効となり、同じＳＡＴＡインタフェースの信号の物理層レベルでの変換、具体的には、ＵＳＢ変換回路側をバイパスしたＳＡＴＡインタフェース信号のバイパス伝送を行う。
図４は図３の変換ＬＳＩ２６によるインタフェース変換処理を示したフローチャートである。
まず本実施形態の記憶装置１０にあっては、図２に示したように、外部装置であるパーソナルコンピュータ３６に対し、ＵＳＢケーブル４２及びＥ−ＳＡＴＡケーブル４４を使用して、固定的にケーブル接続した状態として使用する。またパーソナルコンピュータ３６の電源投入に先立ち、記憶装置１０に設けているインタフェース切替スイッチ１８により、ＵＳＢモードかＳＡＴＡモードかのいずれかを選択しておく。
インタフェース切替スイッチ１８のモード選択が決まった状態でパーソナルコンピュータ３６の電源を投入すると、パーソナルコンピュータ３６の起動に伴い、ＵＳＢケーブル４２により記憶装置１０に電源が供給され、ＵＳＢコネクタ１４から内部に引き出されたＵＳＢ電源線２８により、ハードディスクドライブ２４及び変換ＬＳＩ２６に電源が供給されて動作状態となる。
変換ＬＳＩ２６は、電源が投入されると、ステップＳ１で、電源投入に伴う初期化処理即ちブート処理の１つとして、ＣＰＵ６２に設けた外部インタフェース選択部７４の機能により、シリアルフラッシュメモリ６８から命令ＳＲＡＭ６６を経由して、レジスタファイル７０にインタフェース選択レジスタ７８を読出し配置する。
続いてステップＳ２で、ＧＰ−ＩＯポート４６に対するインタフェース切替スイッチ１８からの切替信号Ｅ１の信号レベル、即ちＧＰ−ＩＯポート４６がビット１かビット０かを読み込む。
続いてステップＳ３でＧＰ−ＩＯポート４６がビット１か否かチェックし、ビット０であればステップＳ４に進み、レジスタファイル７０のインタフェース選択レジスタ路７８にＵＳＢモードを示すビット０を書き込む。このインタフェース選択レジスタ７８に対するビット０の書込みにより、ＣＰＵ６２の変換制御部７６は、インタフェース選択レジスタ７８のインタフェース選択ビットがビット０を参照してＵＳＢモードであることを認識し、ＵＳＢインタフェースとＳＡＴＡインタフェースとの間の信号変換動作を実行する。
一方、ステップＳ３でＧＰ−ＩＯポート４６がビット１であった場合には、レジスタファイル７０のインタフェース選択レジスタ７８にＳＡＴＡモードを示す選択ビット１を書き込む。
このインタフェース選択レジスタ７８の選択ビット１に基づき、ステップＳ５で変換制御部７６はＥ−ＳＡＴＡインタフェースを選択し、図３のＵＳＢ物理層回路４８、ＵＳＢコア回路５０、データバッファ５２、ＳＡＴＡコントロール部５４、ＳＡＴＡトランスポート層回路５６、ＳＡＴＡリンク層回路５８及びＳＡＴＡ物理層回路６０の動作を有効とし、ハードディスクドライブ２４とＵＳＢコネクタ１４を介して接続された外部のパーソナルコンピュータとの間のインタフェース信号変換、即ちＵＳＢインタフェースとＳＡＴＡインタフェースの信号変換を実行することになる。
図５は電源投入後の運用中にインタフェース切替えを可能とする本発明の他の実施形態を示した説明図である。図５において、記憶装置１０はハードディスクドライブ２４と変換ＬＳＩ２６を内蔵しており、また外部のパーソナルコンピュータ３６に対し、ＵＳＢコネクタ１４に対するＵＳＢケーブル４２の接続とＥ−ＳＡＴＡコネクタ１６に対するＥ−ＳＡＴＡケーブル４４の接続でサブシステムとして配置されている。またインタフェース切替スイッチ１８が設けられ、変換ＬＳＩ２６のＧＰ−ＩＯポート４６に切替信号Ｅ１を与えている。
このような構成は図２の実施形態と同じであるが、本実施形態にあっては、更に、スイッチ切替検出回路７９を設けている。
スイッチ切替検出回路７９は電源投入後の動作中におけるインタフェース切替スイッチ１８の切替えを検出し、変換ＬＳＩ２６のリセットポート８０に対しリセット信号Ｅ２を出力し、初期化処理として行われるブート処理により、現在インタフェース切替スイッチ１８で選択中のＵＳＢインタフェースまたはＥ−ＳＡＴＡインタフェースのいずれか一方を選択して、インタフェース切替えを行うことができる。
図６は図５の変換ＬＳＩ２６のハードウェア構成を示したブロック図である。図６の変換ＬＳＩ２６のハードウェア構成は基本的に図３と同じであるが、新たにスイッチ切替検出回路７９を設けたことに伴い、ＣＰＵ６２のリセットポート８０に対しスイッチ切替検出回路７９からリセット信号Ｅ２を入力するようにしている。
図７は図５及び図６に示したスイッチ切替回路７９の実施形態を示した回路図である。図７において、スイッチ切替検出回路７９には第１リセット回路８６と第２リセット回路８８が設けられている。
インタフェース切替スイッチ１８は、２つの切替接点１８ａ，１８ｂに対し、共通端子１８ｃにスイッチ接片８２を切替自在に設けており、共通端子１８ｃはプルアップ抵抗８４を介して電源ラインに接続され、電源電圧Ｖｃｃにプルアップされている。
インタフェース切替スイッチ１８の出力ラインは第１リセット回路８６及び第２リセット回路８８に入力接続されている。
第１リセット回路８６は、インタフェース切替スイッチ１８の切替信号Ｅ１がＨレベルからＬレベルに変化したことを検出して、リセット信号を出力させる。即ち、インタフェース切替スイッチ１８は、図示の切替接点１８ａにスイッチ接点を切り替えた状態で、切替信号Ｅ１はＨレベルとなっており、この状態からスイッチ切片８２を切替接点１８ｂに切り替えると、スイッチ切替信号Ｅ１はＬレベルに立ち下がり、このスイッチ切替信号Ｅ１のＨレベルからＬレベルへの立ち下がり変化を第１リセット回路８６で検出して、リセット信号を出力する。
一方、第２リセット回路８８は、インタフェース切替スイッチ１８のスイッチ接片８２を切替端子１８ｂから１８ａに切り替えたときのスイッチ切替信号Ｅ１のＬレベルからＨレベルへの立ち上がり変化を検出して、リセットＥ２を出力する。
第１リセット回路８６は、入力側から出力側に説明すると、反転バッファアンプ９０、抵抗９２とコンデンサ９４で構成される積分回路、ヒステリシス型反転バッファアンプ９６及びＡＮＤ回路９８を備えている。
反転バッファアンプ９０の出力は、抵抗９２とコンデンサ９４からなる積分回路に接続されると共に、ＡＮＤ回路９８の一方に入力接続されている。積分回路の積分電圧Ｅ３はヒステリシス型反転バッファアンプ９６に入力されている。
ヒステリシス型反転バッファアンプ９６は２つの閾値ＴＨ１，ＴＨ２（但し、ＴＨ１＞ＴＨ２）を持ち、積分電圧Ｅ３が高い方の閾値ＴＨ１を超えると、それまでのＨレベルからＬレベルに反転し、その後、積分電圧Ｅ３が低下し、低い方の閾値レベルＬ２を下回ると、それまでのＬレベルから元のＨレベルに戻るヒステリシス特性を持っている。
ＡＮＤ回路９８には反転バッファアンプ９０の出力とヒステリシス型反転バッファアンプ９６の出力が入力され、両者の論理積を取ることにより、出力信号Ｅ４をＮＯＲ回路１１０に入力し、ＮＯＲ回路１１０からリセットポート８０にリセット信号Ｅ２を出力している。
第２リセット回路８８は、非反転バッファアンプ１００、抵抗１０２とコンデンサ１０４で構成される積分回路、ヒステリシス型反転バッファアンプ１０６及びＡＮＤ回路１０８で構成され、第１リセット回路８６の反転バッファアンプ９０を非反転バッファアンプ１００とした点だけが相違する。
図８は図７の第１リセット回路８６の動作を示したタイムチャートである。図８（Ａ）はスイッチ切替信号Ｅ１であり、時刻ｔ１以前は図７のインタフェース切替スイッチ１８に示すように切替接点１８ａ側に閉じ、スイッチ切替信号Ｅ１はＨレベルとなっている。
この状態でインタフェース切替スイッチ１８を切替端子１８ｂ側に時刻ｔ１で切り替えると、スイッチ切替信号Ｅ１は、それまでのＨレベルからＬレベルに立ち下がる。このため、第１リセット回路８６の反転バッファアンプ９０の出力信号は、それまでのＬレベルからＨレベルに立ち上がり、抵抗９２を介してコンデンサ９４の充電を開始し、図８（Ｃ）に示す積分電圧Ｅ３が時刻ｔ１から所定の時定数に従って増加を始める。
積分電圧Ｅ３がヒステリシス型反転バッファアンプ９６の高い方の閾値ＴＨ１に達すると、図８（Ｄ）のように、それまでのＨレベルからＬレベルに立ち下がる。ここで、時刻ｔ１でスイッチ切替信号Ｅ１がＨレベルからＬレベルに立ち下がったとき、図８（Ｂ）の反転バッファアンプ９０の出力信号はＬレベルからＨレベルに立ち上がり、一方、図８（Ｄ）のヒステリシス型の反転バッファアンプ９０の出力信号は積分電圧Ｅ３が閾値ＴＨ１に達しないことからＨレベルにある。
このためＡＮＤ回路９８の出力信号Ｅ４は時刻ｔ１でＬレベルからＨレベルに立ち上がる。ＡＮＤ回路９８の出力信号Ｅ４はＮＯＲ回路１１０で反転され、図８（Ｆ）のように、時刻ｔ１でリセット信号Ｅ２が、それまでのＨレベルからＬレベルに立ち下がる。
図８（Ｃ）の積分電圧Ｅ３が時間の経過に伴って増加し、高い方の閾値ＴＨ１に達すると、図８（Ｄ）のようにヒステリシス型の反転バッファアンプ９６の出力信号がＨレベルからＬレベルに立ち下がる。このためＡＮＤ回路９８の出力信号Ｅ４は、図８のように、それまでのＨレベルからＬレベルに立ち下がり、図８（Ｆ）のリセットパルス信号Ｅ２は逆にＬレベルからＨレベルに立ち上がることになる。
このようにして、インタフェース切替スイッチ１８のスイッチ切替信号Ｅ１のＨレベルからＬレベルの立ち下がりに同期して、積分回路とヒステリシス型の反転バッファアンプ９６で決まるパルス幅のリセットパルス信号Ｅ２が出力されることになる。
時刻ｔ２はインタフェース切替スイッチ１８を切替接点１８ｂから１８ａに切り替えてスイッチ切替信号Ｅ１がＬレベルからＨレベルに変化したときの第１リセット回路８６の動作を示している。
このとき図８（Ｂ）の反転バッファアンプ９０の出力信号は、それまでのＨレベルからＬレベルに立ち下がり、このため積分電圧Ｅ３は抵抗９２とコンデンサ９４の時定数に従って減少を始め、低い方の閾値ＴＨ２を下回ると、図８（Ｄ）に示すヒステリシス型の反転バッファアンプ９６の出力信号が、それまでのＬレベルからＨレベルに立ち上がる。
しかしながら、時刻ｔ２のスイッチ切替信号Ｅ１のＬレベルからＨレベルへの立ち上がりについては、ＡＮＤ回路９８に対する入力は（Ｌ，Ｌ）及び（Ｌ，Ｈ）と変化するだけであり、ＡＮＤ回路９８の出力信号Ｅ４はＬレベル状態を維持し、この場合にはＮＯＲ回路１１０からリセット信号Ｅ２は出力されない。
図９は図７の第２リセット回路８８の動作を示したタイムチャートである。図９の第２リセット回路８８にあっては、時刻ｔ１で図７のインタフェース切替スイッチ１８を切替端子１８ｂから１８ａに切り替えることで、ＬレベルからＨレベルに立ち上がっている。
このスイッチ切替信号は、そのままバッファアンプ１０から出力され、図９（Ｂ）のようにＬレベルからＨレベルに立ち上がる。非反転バッファアンプ１００の出力信号は抵抗１０２を介してコンデンサ１０４を充電し、これによって時刻ｔ１より積分電圧Ｅ５が増加を始め、高い方の閾値ＴＨ１を越えたときに、ヒステリシス型の反転バッファアンプ１０６の出力信号が、それまでのＨレベルからＬレベルに立ち下がる。
このため、時刻ｔ１から積分電圧Ｅ５が閾値ＴＨ１を超えるまでＡＮＤ回路９８の出力が（Ｈ，Ｈ）となって、図９（Ｅ）のようにＡＮＤ回路１０８の出力信号Ｅ６がＬレベルからＨレベルに立ち上がった後、再びＬレベルに立ち下がる。このため、ＮＯＲ回路１１０より図９（Ｆ）に示すＨレベルからＬレベルに立ち下がった後にＨレベルに戻るリセット信号Ｅ２が出力されることになる。
時刻ｔ２はスイッチ切替信号Ｅ１がＨレベルからＬレベルに立ち下がった場合であり、これに同期して図９（Ｂ）のバッファアンプ１００の出力信号もＨレベルからＬレベルに立ち下がり、図９（Ｃ）の積分電圧Ｅ３は時刻ｔ２から減少を開始し、低い方の閾値ＴＨ２を下回ったときに、図９（Ｄ）のヒステリシス型の反転バッファアンプ１０６の出力信号がＬレベルからＨレベルに立ち下上がる。
しかしながら、時刻ｔ２からのＡＮＤ回路１０８に対する入力状態は（Ｌ，Ｌ）及び（Ｌ，Ｈ）であり、ＡＮＤ回路１０８の出力信号Ｅ６はＬレベルを維持しており、したがって図９（Ｆ）に示すリセット信号Ｅ２は出力されない。
図１０は図５及び図６の実施形態におけるインタフェース選択処理のフローチャートである。図１０において、電源投入時のインタフェース選択処理は図４のフローチャートに示した図３の実施形態の場合と同じである。
即ち図５に示すように、パーソナルコンピュータ３６に対し記憶装置１０をケーブル固定接続した状態で、電源投入に先立ちインタフェース切替スイッチ１８によりＵＳＢモードまたはＥ−ＳＡＴＡモードのいずれかを選択しておく。
この状態でパーソナルコンピュータ３６の電源を投入すると、ＵＳＢケーブル４２による電源供給を受けて記憶装置１０が立ち上がる。この電源投入に伴う立ち上がり時に伴い、図１０のステップＳ１で初期化処理におけるブート処理により、シリアルフラッシュメモリ６８からレジスタファイル７０にインタフェース選択レジスタ７８が読出し配置される。
ＣＰＵ６２の外部インタフェース選択部７４は、ＧＰ−ＩＯポート４６に対するインタフェース切替スイッチ１８の切替信号Ｅ１の状態、即ちビット１かビット０かをステップＳ２で読み込み、ステップＳ３でＧＰ−ＩＯポートがビット０であった場合には、ステップＳ４に進み、ＵＳＢインタフェースを選択する。
即ち、外部インタフェース選択部７４がＧＰ−ＩＯポート４６のビット０を読み込んで、インタフェース選択レジスタ７８のインタフェース選択ビットにＵＳＢモードの選択情報としてビット０を書き込み、これを変換制御部７６が認識して、ハードディスクドライブ２４のＳＡＴＡインタフェースからＵＳＢインタフェースへ信号変換するための変換制御を実行する。
一方、ステップＳ３でＧＰ−ＩＯポート４６がＳＡＴＡモードを示すビット１であることが判別されると、ステップＳ５でＥ−ＳＡＴＡインタフェースを選択する。即ち、インタフェース選択レジスタ７８のインタフェース選択ビットにＳＡＴＡモードの選択情報であるビット１が書き込まれ、これを変換制御部７６が認識して、図６のＳＡＴＡ物理層回路６０のみを有効とするハードディスクドライブ２４のＳＡＴＡインタフェースと、外部のパーソナルコンピュータのＥ−ＳＡＴＡインタフェースとの信号変換を実行する。
このような電源投入に伴うステップＳ１〜Ｓ４の処理が終了すると、その後の動作中にあっては、ステップＳ６でリセットポート８０に対するリセット信号の入力の有無をチェックしている。
電源投入後の使用中に、ユーザがインタフェース切替えのためにインタフェース切替スイッチ１８をそれまでのモードから別のモードに切り替えると、スイッチ切替検出回路７９からリセット信号Ｅ２がＣＰＵ６２のリセットポート８０に与えられ、ステップＳ６でリセット信号の入力が判別される。
ステップＳ６でリセット信号の入力を判別すると、ステップＳ１に戻り、電源投入時と同じ初期化処理におけるブート処理により、ステップＳ４で、そのときのＧＰ−ＩＯポート４６に対するインタフェース切替スイッチ１８からの切替信号Ｅ１の状態がビット０かビット１かを読み込み、ビット０であればステップＳ４でＵＳＢインタフェースを選択し、ビット１であればステップＳ５でＥ−ＳＡＴＡインタフェースを選択することになる。
従って、インタフェース選択レジスタ７９のインタフェース選択ビットにＳＡＴＡモードの選択情報であるビット１が書き込まれ、これを変換制御部７６が認識して、ＳＡＴＡ物理層回路７６のみを有効とするハードディスクドライブ２４のＳＡＴＡインタフェースと、外部のパーソナルコンピュータのＥ−ＳＡＴＡインタフェースとの信号変換を実行する。
このようにスイッチ切替検出回路７９を設けたことで、電源投入後の運用中にインタフェース切替スイッチの切替操作でＵＳＢモードとＳＡＴＡモードを必要に応じて簡単に切り替えることができる。
図１１は本実施形態における電源供給の説明図である。図１１において、記憶装置１０には、図１に示したように、ＤＣジャック２０が設けられており、ＵＳＢコネクタ１４のＵＳＢ電源線２８による電源供給に加え、ＤＣジャック２０にＡＣアダプタ１１４を接続することにより、ＡＣアダプタ電源線１１６による電源供給ができるようにしている。
そこで、ハードディスクドライブ２４及び変換ＬＳＩ２６を含む記憶装置１０の全体に対する電源供給として、この実施形態にあっては電源切替スイッチ１２０を設けている。
電源切替スイッチ１２０は、切替端子１２０ａにＵＳＢ電源線２８を接続し、切替端子１２０ｂにＡＣアダプタ電源線１１６を接続し、共通出力端子１２０ｃからハードディスクドライブ２４及び変換ＬＳＩ２６に対し電源を供給する電源線１１８を引き出している。
電源切替スイッチ１２０はＤＣジャック２０に対するＡＣアダプタ１１４の着脱に連動して切り替えられる。ＤＣジャック２０に対しＡＣアダプタ１１４を接続していない状態にあっては、電源切替スイッチ１２０は図示のように切替端子１２０ａ側に切り替わり、ＵＳＢ電源線２８から装置全体に電源供給を行っている。
ＤＣジャック２０にＡＣアダプタ１１４を接続すると、電源切替スイッチ１２０は、これに連動して切替端子１２０ｂ側に切り替わり、ＡＣアダプタ電源線１１６から装置全体に対し電源供給を行うことになる。
ここでパーソナルコンピュータ３６からのＵＳＢケーブル４２の接続によるＵＳＢ電源線２８による電源供給に比べ、ＡＣアダプタ１１４による電源供給の方が電源供給パワーが大きいことから、記憶装置１０でＵＳＢ電源による電源供給ではパワー不足となる場合には、ＡＣアダプタ１１４を接続すればよい。また、パーソナルコンピュータ３６からのＵＳＢ電源供給によるパワー不足が懸念されるような場合にも、ＡＣアダプタ１１４を接続すればよい。
図１２は本実施形態における他の電源供給の説明図であり、この実施形態にあっては、ＵＳＢ電源とＡＣアダプタ電源を合成した電源供給を記憶装置１０の全体に対し行うようにしたことを特徴とする。
図１２において、記憶装置１０に対してはＵＳＢコネクタ１４からのＵＳＢ電源線２８とＤＣジャック２０からのＡＣアダプタ電源線１１６の両方で行うことから、ＵＳＢ電源線２８とＡＣアダプタ電源線１１６を合成接続して、ハードディスクドライブ２４及び変換ＬＳＩ２６を含む装置全体に対する電源供給線１１８を引き出している。
更に、ＤＣジャック２０から引き出されたＡＣアダプタ電源線１１６に逆流防止用のダイオード１２２を挿入接続している。ダイオード１２２は、ＤＣジャック２０をカソード側、ＵＳＢ電源線２８との接続側をアノード側として挿入接続されている。
この実施形態にあっては、ＤＣジャック２０にＡＣアダプタ１１４を接続しない状態にあっては、パーソナルコンピュータ３６よりＵＳＢケーブル４２によるＵＳＢ電源供給のみが行われる。ＤＣジャック２０にＡＣアダプタ１１４を接続すると、ＡＣアダプタ１１４からの電源供給とＵＳＢケーブル４２による電源供給との合成による電源供給が電源線１１８から行われることになる。
ここでＤＣジャック２０にＡＣアダプタ１１４を接続した場合、ＵＳＢ電源線２８の電源電圧がＡＣアダプタ電源線１１６の電源電圧より高くなると、ＡＣアダプタ電源線１１６側にＵＳＢ電源線２８から電流が流れて不要な電力消費が起きることから、ダイオード１１２をＡＣアダプタ電源線１１６に接続し、ＵＳＢ電源線２８からの回り込みを防止するようにしている。
なお上記の実施形態は、ＵＳＢケーブル４２とＥ−ＳＡＴＡインタフェースケーブル４４の両方を固定接続して、デュアルインタフェースのいずれか一方のインタフェースをインタフェース切替スイッチ１８の切替機器に応じて選択的に使用する場合を例にとっているが、他の使用法としてＵＳＢケーブル４２のみで接続した場合にはＵＳＢインタフェースを選択した使用ができ、逆にＥ−ＳＡＴＡインタフェースケーブル４４のみを接続した場合はＡＣアダプタ１１４をＤＣジャック２０に接続することで、ＳＡＴＡインタフェースのみを選択して使用することが可能である。
また上記の実施形態は、インタフェース変換回路を構成する変換ＬＳＩ２６としてイニシオ社製のＩＮＩＣ−１６１０を例に取るものであったが、本実施形態はこれに限定されず、ＵＳＢインタフェースとＳＡＴＡインタフェースの両方をサポートするデュアルインタフェースに対応したインタフェース変換ブリッジとして機能する汎用入出力ポートを備えたＬＳＩであれば、適宜の変換ＬＳＩを使用することができる。
また上記の実施形態はデバイスインタフェースとしてＳＡＴＡインタフェース、外部の切り替えデュアルインタフェースとしてＵＳＢインタフェースとＥ−ＳＡＴＡインタフェースを例にとるものであったが、これに限定されず、適宜のデュアルインタフェースについてそのまま適用できる。
また本発明は、その目的と利点を損なうことのない適宜の変形を含み、更に上記の実施形態に示した数値による限定は受けない。
ここで本発明の特徴を列挙すると次の付記のようになる。
（付記）
（付記１）（装置）
デバイスインタフェースを備えた記憶デバイスと、
電源を供給可能な外部インタフェースを備えた外部装置が接続される第１外部コネクタと、
外部接続型デバイスインタフェースを備えた外部装置が接続される第２外部コネクタと、
切替操作に応じて前記外部インタフェース又は前記外部接続型デバイスインタフェースの切替信号を出力するインタフェース切替スイッチと、
前記インタフェース切替スイッチの切替信号に応じて、前記記憶デバイスのデバイスインタフェースと前記外部インタフェースとの間の信号変換、又は前記記憶デバイスのデバイスインタフェースと前記外部接続型デバイスインタフェースとの間の信号変換を実行するインタフェース変換回路と、
を備えたことを特徴とする記憶装置。（１）
（付記）
（付記１）（装置）
デバイスインタフェースを備えた記憶デバイスと、
電源を供給可能な外部インタフェースを備えた外部装置が接続される第１外部コネクタと、
外部接続型デバイスインタフェースを備えた外部装置が接続される第２外部コネクタと、
切替操作に応じて前記外部インタフェース又は前記外部接続型デバイスインタフェースの切替信号を出力するインタフェース切替スイッチと、
前記インタフェース切替スイッチの切替信号に応じて、前記記憶デバイスのデバイスインタフェースと前記外部インタフェースとの間の信号変換、又は前記記憶デバイスのデバイスインタフェースと前記外部接続型デバイスインタフェースとの間の信号変換を実行するインタフェース変換回路と、
を備えたことを特徴とする記憶装置。（１）
（付記２）（オリジナル２，３：インタフェース回路詳細）
付記１記載の記憶装置に於いて、前記インタフェース変換回路は、
前記インタフェース切替スイッチを接続した入力ポートと、
インタフェース選択レジスタに、前記入力ポートに対する切替信号に応じて外部インタフェース又は外部接続型デバイスインタフェースの選択情報を設定する外部インタフェース選択部と、
前記インタフェース選択レジスタに設定された選択情報に基づき、前記記憶デバイスのデバイスインタフェースと前記外部インタフェースとの間の信号変換、又は前記記憶デバイスのデバイスインタフェースと前記外部接続型デバイスインタフェースとの間の信号変換を実行する変換制御部と、
を備えたことを特徴とする記憶装置。（２）
付記１記載の記憶装置に於いて、前記インタフェース変換回路は、
前記インタフェース切替スイッチを接続した入力ポートと、
インタフェース選択レジスタに、前記入力ポートに対する切替信号に応じて外部インタフェース又は外部接続型デバイスインタフェースの選択情報を設定する外部インタフェース選択部と、
前記インタフェース選択レジスタに設定された選択情報に基づき、前記記憶デバイスのデバイスインタフェースと前記外部インタフェースとの間の信号変換、又は前記記憶デバイスのデバイスインタフェースと前記外部接続型デバイスインタフェースとの間の信号変換を実行する変換制御部と、
を備えたことを特徴とする記憶装置。（２）
（付記３）（オリジナル４：切替リセット）
付記１記載の記憶装置に於いて、更に、電源投入後の動作中における前記インタフェース切替スイッチの切替えを検出して前記インタフェース変換回路にリセット信号を出力し、現在選択中の外部インタフェース又は外部接続型デバイスインタフェースのいずれか一方を他方のインタフェースに切替えるスイッチ切替検出回路を設けたことを特徴とする記憶装置。
付記１記載の記憶装置に於いて、更に、電源投入後の動作中における前記インタフェース切替スイッチの切替えを検出して前記インタフェース変換回路にリセット信号を出力し、現在選択中の外部インタフェース又は外部接続型デバイスインタフェースのいずれか一方を他方のインタフェースに切替えるスイッチ切替検出回路を設けたことを特徴とする記憶装置。
（付記４）（切替信号の立上り立下り検出）
付記１記載の記憶装置に於いて、
切替スイッチは、切替位置に応じてレベルの異なる切替信号を出力し、
前記スイッチ切替検出回路は、
前記切替信号の立下りレベル変化を検出してリセット信号を出力する第１リセット回路と、
前記切替信号の立上りレベル変化を検出してリセット信号を出力する第２リセット回路と、
を備えたことを特徴とする記憶装置。
付記１記載の記憶装置に於いて、
切替スイッチは、切替位置に応じてレベルの異なる切替信号を出力し、
前記スイッチ切替検出回路は、
前記切替信号の立下りレベル変化を検出してリセット信号を出力する第１リセット回路と、
前記切替信号の立上りレベル変化を検出してリセット信号を出力する第２リセット回路と、
を備えたことを特徴とする記憶装置。
（付記５）（切替信号の立上り立下り検出）
付記１記載の記憶装置に於いて、
前記第１リセット回路は、
前記切替信号の立下り変化を反転して立上り変化の信号を出力する反転バッファアンプと、
前記反転型バッファアンプから出力された立上り変化の信号を積分する積分回路と、
前記積分回路の積分電圧を反転して遅延した立下り変化の信号を出力するヒステリシス型反転バッファアンプと、
前記反転バッファアンプの立上り変化の信号と前記ヒステリシス型反転バッファアンプの遅延した立下り変化の信号の論理和により前記切替信号の立下りに同期したリセットパルス信号を出力するＡＮＤ回路と、
を備え、
前記第２リセット回路は、
前記切替信号の立上り変化の信号をそのまま出力するバッファアンプと、
前記バッファアンプから出力された立上り変化の信号を積分する積分回路と、
前記積分回路の積分電圧を反転して遅延した立下り変化の信号を出力するヒステリシス型反転バッファアンプと、
前記バッファアンプの立上り変化の信号と前記ヒステリシス型反転バッファアンプの遅延した立下り変化の信号の論理和により前記切替信号の立上りに同期したリセットパルス信号を出力するＡＮＤ回路と、
を備え、
更に前記第１リセット回路と第２リセット回路のＡＮＤ回路の出力の論理和によりリセットパルス信号を前記インタフェース変換回路に出力するＯＲ回路を設けたことを特徴とする記憶装置。
付記１記載の記憶装置に於いて、
前記第１リセット回路は、
前記切替信号の立下り変化を反転して立上り変化の信号を出力する反転バッファアンプと、
前記反転型バッファアンプから出力された立上り変化の信号を積分する積分回路と、
前記積分回路の積分電圧を反転して遅延した立下り変化の信号を出力するヒステリシス型反転バッファアンプと、
前記反転バッファアンプの立上り変化の信号と前記ヒステリシス型反転バッファアンプの遅延した立下り変化の信号の論理和により前記切替信号の立下りに同期したリセットパルス信号を出力するＡＮＤ回路と、
を備え、
前記第２リセット回路は、
前記切替信号の立上り変化の信号をそのまま出力するバッファアンプと、
前記バッファアンプから出力された立上り変化の信号を積分する積分回路と、
前記積分回路の積分電圧を反転して遅延した立下り変化の信号を出力するヒステリシス型反転バッファアンプと、
前記バッファアンプの立上り変化の信号と前記ヒステリシス型反転バッファアンプの遅延した立下り変化の信号の論理和により前記切替信号の立上りに同期したリセットパルス信号を出力するＡＮＤ回路と、
を備え、
更に前記第１リセット回路と第２リセット回路のＡＮＤ回路の出力の論理和によりリセットパルス信号を前記インタフェース変換回路に出力するＯＲ回路を設けたことを特徴とする記憶装置。
（付記６）（オリジナル５：ＵＳＢ電源）
付記１記載の記憶装置に於いて、前記第１外部コネクタから出力される外部装置の外部インタフェースから供給される電源を装置全体の電源として供給する電源回路を備えたことを特徴とする記憶装置。
付記１記載の記憶装置に於いて、前記第１外部コネクタから出力される外部装置の外部インタフェースから供給される電源を装置全体の電源として供給する電源回路を備えたことを特徴とする記憶装置。
（付記７）（オリジナル６：ＵＳＢ電源とＡＣ電源のスイッチ切替）
付記１記載の記憶装置に於いて、
外部装置の外部インタフェースから供給される電源を出力する前記第１外部コネクタからの外部インタフェース電源線と、
ＡＣアダプタから供給される電源を出力する電源コネクタからのＡＣアダプタ電源線と、
前記電源コネクタのケーブル非接続に連動して前記外部インタフェース電源線に切替え接続して装置全体の電源として出力し、前記電源コネクタのケーブル接続に連動して前記ＡＣアダプタ電源線に切替え接続して装置全体の電源として出力する電源切替スイッチと、
を備えたことを特徴とする記憶装置。
付記１記載の記憶装置に於いて、
外部装置の外部インタフェースから供給される電源を出力する前記第１外部コネクタからの外部インタフェース電源線と、
ＡＣアダプタから供給される電源を出力する電源コネクタからのＡＣアダプタ電源線と、
前記電源コネクタのケーブル非接続に連動して前記外部インタフェース電源線に切替え接続して装置全体の電源として出力し、前記電源コネクタのケーブル接続に連動して前記ＡＣアダプタ電源線に切替え接続して装置全体の電源として出力する電源切替スイッチと、
を備えたことを特徴とする記憶装置。
（付記８）（オリジナル７：ＵＳＢ電源とＡＣ電源の合成電源）
付記１記載の記憶装置に於いて、
外部装置の外部インタフェースから供給されるＵＳＢ電源を出力する前記第１外部コネクタからの外部インタフェース電源線と、
ＡＣアダプタから供給される電源を出力する電源コネクタからのＡＣアダプタ電源線と、
前記外部インタフェース電源線とＡＣアダプタ電源線を共通接続して装置全体の電源として出力する電源合成回路と、
前記ＡＣアダプタ電源線に挿入接続された逆流防止用のダイオードと、
を備えたことを特徴とする記憶装置。
付記１記載の記憶装置に於いて、
外部装置の外部インタフェースから供給されるＵＳＢ電源を出力する前記第１外部コネクタからの外部インタフェース電源線と、
ＡＣアダプタから供給される電源を出力する電源コネクタからのＡＣアダプタ電源線と、
前記外部インタフェース電源線とＡＣアダプタ電源線を共通接続して装置全体の電源として出力する電源合成回路と、
前記ＡＣアダプタ電源線に挿入接続された逆流防止用のダイオードと、
を備えたことを特徴とする記憶装置。
（付記９）（インタフェースの具体例）
付記１記載の記憶装置に於いて、
前記デバイスインタフェースはシリアルＡＴＡインタフェースであり、前記外部インタフェースはＵＳＢインタフェースであり、更に、前記外部接続型デバイスインタフェースは外部接続型シリアルＡＴＡインタフェースであることを特徴とする記憶装置。
付記１記載の記憶装置に於いて、
前記デバイスインタフェースはシリアルＡＴＡインタフェースであり、前記外部インタフェースはＵＳＢインタフェースであり、更に、前記外部接続型デバイスインタフェースは外部接続型シリアルＡＴＡインタフェースであることを特徴とする記憶装置。
（付記１０）（方法）
デバイスインタフェースを備えた記憶デバイスと、
電源を供給可能な外部インタフェースを備えた外部装置が接続される第１外部コネクタと、
外部接続型デバイスインタフェースを備えた外部装置が接続される第２外部コネクタと、
切替操作に応じて前記外部インタフェース又は前記外部接続型デバイスインタフェースの切替信号を出力するインタフェース切替スイッチと、
前記記憶デバイスのデバイスインタフェースと前記外部インタフェースとの間の信号変換、又は前記記憶デバイスのデバイスインタフェースと前記外部接続型デバイスインタフェースとの間の信号変換を実行するインタフェース変換回路と、
を備えた記憶装置の制御方法に於いて、
前記インタフェース切替スイッチの切替信号に応じて、前記インタフェース変換回路の前記記憶デバイスのデバイスインタフェースと前記外部インタフェースとの間の信号変換、又は前記記憶デバイスのデバイスインタフェースと前記外部接続型デバイスインタフェースとの間の信号変換のいずれか一方を選択することを特徴とする記憶装置の制御方法。（５）
デバイスインタフェースを備えた記憶デバイスと、
電源を供給可能な外部インタフェースを備えた外部装置が接続される第１外部コネクタと、
外部接続型デバイスインタフェースを備えた外部装置が接続される第２外部コネクタと、
切替操作に応じて前記外部インタフェース又は前記外部接続型デバイスインタフェースの切替信号を出力するインタフェース切替スイッチと、
前記記憶デバイスのデバイスインタフェースと前記外部インタフェースとの間の信号変換、又は前記記憶デバイスのデバイスインタフェースと前記外部接続型デバイスインタフェースとの間の信号変換を実行するインタフェース変換回路と、
を備えた記憶装置の制御方法に於いて、
前記インタフェース切替スイッチの切替信号に応じて、前記インタフェース変換回路の前記記憶デバイスのデバイスインタフェースと前記外部インタフェースとの間の信号変換、又は前記記憶デバイスのデバイスインタフェースと前記外部接続型デバイスインタフェースとの間の信号変換のいずれか一方を選択することを特徴とする記憶装置の制御方法。（５）
（付記１１）（インタフェース回路詳細）
付記１０記載の記憶装置の制御方法に於いて、
インタフェース選択レジスタに、前記インタフェース切替スイッチからの切替信号に応じて外部インタフェース又は外部接続型デバイスインタフェースの選択情報を設定し、
前記インタフェース選択レジスタに設定された選択情報に基づき、前記記憶デバイスのデバイスインタフェースと前記外部インタフェースとの間の信号変換、又は前前記記憶デバイスのデバイスインタフェースと前記外部接続型デバイスインタフェースとの間の信号変換を実行することを特徴とする記憶装置の制御方法。（６）
付記１０記載の記憶装置の制御方法に於いて、
インタフェース選択レジスタに、前記インタフェース切替スイッチからの切替信号に応じて外部インタフェース又は外部接続型デバイスインタフェースの選択情報を設定し、
前記インタフェース選択レジスタに設定された選択情報に基づき、前記記憶デバイスのデバイスインタフェースと前記外部インタフェースとの間の信号変換、又は前前記記憶デバイスのデバイスインタフェースと前記外部接続型デバイスインタフェースとの間の信号変換を実行することを特徴とする記憶装置の制御方法。（６）
（付記１２）（オリジナル４：切替リセット）
付記１０記載の記憶装置の制御方法に於いて、更に、電源投入後の動作中における前記インタフェース切替スイッチの切替えを検出してリセット信号を発行し、現在選択中の外部インタフェース又は外部接続型デバイスインタフェースのいずれか一方を他方のインタフェースに切替えることを特徴とする記憶装置の制御方法。（７）
付記１０記載の記憶装置の制御方法に於いて、更に、電源投入後の動作中における前記インタフェース切替スイッチの切替えを検出してリセット信号を発行し、現在選択中の外部インタフェース又は外部接続型デバイスインタフェースのいずれか一方を他方のインタフェースに切替えることを特徴とする記憶装置の制御方法。（７）
（付記１３）（切替信号の立上り立下り検出）
付記１０記載の記憶装置の制御方法に於いて、
前記インタフェース切替スイッチの切替位置に応じてレベルの異なる切替信号を出力し、
前記切替信号の立下りレベル変化を検出してリセット信号を出力し、前記切替信号の立上りレベル変化を検出してリセット信号を出力することを特徴とする記憶装置の制御方法。（８）
付記１０記載の記憶装置の制御方法に於いて、
前記インタフェース切替スイッチの切替位置に応じてレベルの異なる切替信号を出力し、
前記切替信号の立下りレベル変化を検出してリセット信号を出力し、前記切替信号の立上りレベル変化を検出してリセット信号を出力することを特徴とする記憶装置の制御方法。（８）
（付記１４）（オリジナル５：ＵＳＢ電源）
付記１０記載の記憶装置の制御方法に於いて、前記第１外部コネクタから出力される外部装置の外部インタフェースから供給される電源を装置全体の電源として供給することを特徴とする記憶装置の制御方法。
付記１０記載の記憶装置の制御方法に於いて、前記第１外部コネクタから出力される外部装置の外部インタフェースから供給される電源を装置全体の電源として供給することを特徴とする記憶装置の制御方法。
（付記１５）（オリジナル６：ＵＳＢ電源とＡＣ電源のスイッチ切替）
付記１０記載の記憶装置の制御方法に於いて、電源コネクタに対するＡＣアダプタの非接続に連動して電源切替スイッチを前記第１外部コネクタからの電源線に切替接続して外部装置の外部インタフェースから供給される電源を装置全体の電源として出力し、
前記電源コネクタに対するＡＣアダプタのケーブル接続に連動して前記電源切替スイッチをＡＣアダプタからの電源線に切り替えて装置全体の電源として出力することを特徴とする記憶装置の制御方法。
付記１０記載の記憶装置の制御方法に於いて、電源コネクタに対するＡＣアダプタの非接続に連動して電源切替スイッチを前記第１外部コネクタからの電源線に切替接続して外部装置の外部インタフェースから供給される電源を装置全体の電源として出力し、
前記電源コネクタに対するＡＣアダプタのケーブル接続に連動して前記電源切替スイッチをＡＣアダプタからの電源線に切り替えて装置全体の電源として出力することを特徴とする記憶装置の制御方法。
（付記１６）（オリジナル７：ＵＳＢ電源とＡＣ電源の合成電源）
付記１０記載の記憶装置の制御方法に於いて、前記第１外部コネクタから出力される外部装置の外部インタフェースから供給される電源と、電源コネクタから逆流防止ダイオードを介して出力されるＡＣアダプタから供給される電源とを合成して装置全体の電源として出力することを特徴とする記憶装置の制御方法。
付記１０記載の記憶装置の制御方法に於いて、前記第１外部コネクタから出力される外部装置の外部インタフェースから供給される電源と、電源コネクタから逆流防止ダイオードを介して出力されるＡＣアダプタから供給される電源とを合成して装置全体の電源として出力することを特徴とする記憶装置の制御方法。
（付記１７）（インタフェースの具体例）
付記１記載の記憶装置の制御方法に於いて、
前記デバイスインタフェースはシリアルＡＴＡインタフェースであり、前記外部インタフェースはＵＳＢインタフェースであり、更に、前記外部接続型デバイスインタフェースは外部接続型シリアルＡＴＡインタフェースであることを特徴とする記憶装置の制御方法。
付記１記載の記憶装置の制御方法に於いて、
前記デバイスインタフェースはシリアルＡＴＡインタフェースであり、前記外部インタフェースはＵＳＢインタフェースであり、更に、前記外部接続型デバイスインタフェースは外部接続型シリアルＡＴＡインタフェースであることを特徴とする記憶装置の制御方法。
１０：記憶装置
１２：筐体
１４，３８：ＵＳＢコネクタ
１６，４０：Ｅ−ＳＡＴＡコネクタ
１８：インタフェース切替スイッチ
２０：ＤＣジャック
２２：ＬＥＤインジケータ
２４：ハードディスクドライブ
２６：変換ＬＳＩ
２８：ＵＳＢ電源線
３０：ＵＳＢ信号線
３２：Ｅ−ＳＡＴＡインタフェースバス
３４：ＳＡＴＡインタフェースバス
３６：パーソナルコンピュータ
４２：ＵＳＢケーブル
４４：Ｅ−ＳＡＴＡケーブル
４６：ＧＰ−ＩＯポート
４８：ＵＳＢ物理層回路
５０：ＵＳＢコア回路
５２：データバッファ
５４：ＳＡＴＡコントロール部
５６：ＳＡＴＡトランスポート層回路
５８：ＳＡＴＡリンク層回路
６０：ＳＡＴＡ物理層回路
６２：ＣＰＵ
６４：バス
６６：命令ＳＲＡＭ
６８：シリアルフラッシュメモリ
７０：レジスタファイル
７２：コマンドバッファ
７４：外部インタフェース選択部
７６：変換制御部
７８：インタフェース選択レジスタ
７９：スイッチ切替検出回路
８０：リセットポート
８２：スイッチ接片
８４：プルアップ抵抗
８６：第１リセット回路
８８：第２リセット回路
９０：反転バッファアンプ
９２，１０２：抵抗
９４，１０４：コンデンサ
９６，１０６：ヒステリシス型反転バッファアンプ
９８，１０８：ＡＮＤ回路
１００：非反転バッファアンプ
１１０：ＮＯＲ回路
１１４：ＡＣアダプタ
１１６：ＡＣアダプタ電源線
１１８：電源線
１２０：電源切替スイッチ
１２２：ダイオード
１２：筐体
１４，３８：ＵＳＢコネクタ
１６，４０：Ｅ−ＳＡＴＡコネクタ
１８：インタフェース切替スイッチ
２０：ＤＣジャック
２２：ＬＥＤインジケータ
２４：ハードディスクドライブ
２６：変換ＬＳＩ
２８：ＵＳＢ電源線
３０：ＵＳＢ信号線
３２：Ｅ−ＳＡＴＡインタフェースバス
３４：ＳＡＴＡインタフェースバス
３６：パーソナルコンピュータ
４２：ＵＳＢケーブル
４４：Ｅ−ＳＡＴＡケーブル
４６：ＧＰ−ＩＯポート
４８：ＵＳＢ物理層回路
５０：ＵＳＢコア回路
５２：データバッファ
５４：ＳＡＴＡコントロール部
５６：ＳＡＴＡトランスポート層回路
５８：ＳＡＴＡリンク層回路
６０：ＳＡＴＡ物理層回路
６２：ＣＰＵ
６４：バス
６６：命令ＳＲＡＭ
６８：シリアルフラッシュメモリ
７０：レジスタファイル
７２：コマンドバッファ
７４：外部インタフェース選択部
７６：変換制御部
７８：インタフェース選択レジスタ
７９：スイッチ切替検出回路
８０：リセットポート
８２：スイッチ接片
８４：プルアップ抵抗
８６：第１リセット回路
８８：第２リセット回路
９０：反転バッファアンプ
９２，１０２：抵抗
９４，１０４：コンデンサ
９６，１０６：ヒステリシス型反転バッファアンプ
９８，１０８：ＡＮＤ回路
１００：非反転バッファアンプ
１１０：ＮＯＲ回路
１１４：ＡＣアダプタ
１１６：ＡＣアダプタ電源線
１１８：電源線
１２０：電源切替スイッチ
１２２：ダイオード
Claims (8)
- デバイスインタフェースを備えた記憶デバイスと、
電源を供給可能な外部インタフェースを備えた外部装置が接続される第１外部コネクタと、
外部接続型デバイスインタフェースを備えた外部装置が接続される第２外部コネクタと、
切替操作に応じて前記外部インタフェース又は前記外部接続型デバイスインタフェースの切替信号を出力するインタフェース切替スイッチと、
前記インタフェース切替スイッチの切替信号に応じて、前記記憶デバイスのデバイスインタフェースと前記外部インタフェースとの間の信号変換、又は前記記憶デバイスのデバイスインタフェースと前記外部接続型デバイスインタフェースとの間の信号変換を実行するインタフェース変換回路と、
を備えたことを特徴とする記憶装置。
- 請求項１記載の記憶装置に於いて、前記インタフェース変換回路は、
前記インタフェース切替スイッチを接続した入力ポートと、
インタフェース選択レジスタに、前記入力ポートに対する切替信号に応じて外部インタフェース又は外部接続型デバイスインタフェースの選択情報を設定する外部インタフェース選択部と、
前記インタフェース選択レジスタに設定された選択情報に基づき、前記記憶デバイスのデバイスインタフェースと前記外部インタフェースとの間の信号変換、又は前記記憶デバイスのデバイスインタフェースと前記外部接続型デバイスインタフェースとの間の信号変換を実行する変換制御部と、
を備えたことを特徴とする記憶装置。
- 請求項１記載の記憶装置に於いて、更に、電源投入後の動作中における前記インタフェース切替スイッチの切替えを検出して前記インタフェース変換回路にリセット信号を出力し、現在選択中の外部インタフェース又は外部接続型デバイスインタフェースのいずれか一方を他方のインタフェースに切替えるスイッチ切替検出回路を設けたことを特徴とする記憶装置。
- 請求項１記載の記憶装置に於いて、
切替スイッチは、切替位置に応じてレベルの異なる切替信号を出力し、
前記スイッチ切替検出回路は、
前記切替信号の立下りレベル変化を検出してリセット信号を出力する第１リセット回路と、
前記切替信号の立上りレベル変化を検出してリセット信号を出力する第２リセット回路と、
を備えたことを特徴とする記憶装置。
- デバイスインタフェースを備えた記憶デバイスと、
電源を供給可能な外部インタフェースを備えた外部装置が接続される第１外部コネクタと、
外部接続型デバイスインタフェースを備えた外部装置が接続される第２外部コネクタと、
切替操作に応じて前記外部インタフェース又は前記外部接続型デバイスインタフェースの切替信号を出力するインタフェース切替スイッチと、
前記記憶デバイスのデバイスインタフェースと前記外部インタフェースとの間の信号変換、又は前記記憶デバイスのデバイスインタフェースと前記外部接続型デバイスインタフェースとの間の信号変換を実行するインタフェース変換回路と、
を備えた記憶装置の制御方法に於いて、
前記インタフェース切替スイッチの切替信号に応じて、前記インタフェース変換回路の前記記憶デバイスのデバイスインタフェースと前記外部インタフェースとの間の信号変換、又は前記記憶デバイスのデバイスインタフェースと前記外部接続型デバイスインタフェースとの間の信号変換のいずれか一方を選択することを特徴とする記憶装置の制御方法。
- 請求項５記載の記憶装置の制御方法に於いて、
インタフェース選択レジスタに、前記入力ポートに対する前記インタフェース切替スイッチからの切替信号に応じて外部インタフェース又は外部接続型デバイスインタフェースの選択情報を設定し、
前記インタフェース選択レジスタに設定された選択情報に基づき、前記記憶デバイスのデバイスインタフェースと前記外部インタフェースとの間の信号変換、又は前前記記憶デバイスのデバイスインタフェースと前記外部接続型デバイスインタフェースとの間の信号変換を実行することを特徴とする記憶装置の制御方法。
- 請求項５記載の記憶装置の制御方法に於いて、更に、電源投入後の動作中における前記インタフェース切替スイッチの切替えを検出してリセット信号を発行し、現在選択中の外部インタフェース又は外部接続型デバイスインタフェースのいずれか一方を他方のインタフェースに切替えることを特徴とする記憶装置の制御方法。
- 請求項５記載の記憶装置の制御方法に於いて、
前記インタフェース切替スイッチの切替位置に応じてレベルの異なる切替信号を出力し、
前記切替信号の立下りレベル変化を検出してリセット信号を出力し、前記切替信号の立上りレベル変化を検出してリセット信号を出力することを特徴とする記憶装置の制御方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006354316A JP2008165489A (ja) | 2006-12-28 | 2006-12-28 | 記憶装置及び制御方法 |
| US11/973,556 US20080162755A1 (en) | 2006-12-28 | 2007-10-09 | Storage apparatus and control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006354316A JP2008165489A (ja) | 2006-12-28 | 2006-12-28 | 記憶装置及び制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008165489A true JP2008165489A (ja) | 2008-07-17 |
Family
ID=39585612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006354316A Withdrawn JP2008165489A (ja) | 2006-12-28 | 2006-12-28 | 記憶装置及び制御方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20080162755A1 (ja) |
| JP (1) | JP2008165489A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010061199A (ja) * | 2008-09-01 | 2010-03-18 | Nec Infrontia Corp | 情報処理システム、情報処理装置、メモリデバイス、情報処理方法およびプログラム |
| JP2011204140A (ja) * | 2010-03-26 | 2011-10-13 | Buffalo Inc | 記憶装置 |
| KR101203467B1 (ko) * | 2010-07-16 | 2012-11-21 | 도시바삼성스토리지테크놀러지코리아 주식회사 | 광디스크 플레이어 |
| JP2013520724A (ja) * | 2010-02-22 | 2013-06-06 | アップル インコーポレイテッド | 電力をデバイスにインテリジェントに提供する方法及び装置 |
| JP2013137801A (ja) * | 2013-03-07 | 2013-07-11 | Buffalo Inc | 記憶装置 |
| US8713222B2 (en) | 2009-03-24 | 2014-04-29 | Kabushiki Kaisha Toshiba | Information processing apparatus and power supply controlling method |
| JP2014225300A (ja) * | 2010-03-26 | 2014-12-04 | 富士通コンポーネント株式会社 | 電子装置 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWM333604U (en) * | 2007-11-05 | 2008-06-01 | Channel Well Technology Co Ltd | Switching power supply system |
| TW200937426A (en) * | 2008-02-19 | 2009-09-01 | Jmicron Technology Corp | A flash memory circuit with combinational interfaces |
| WO2010050969A1 (en) * | 2008-10-31 | 2010-05-06 | Hewlett-Packard Development Company, L.P. | Sata/esata port configuration |
| TW201020794A (en) * | 2008-11-20 | 2010-06-01 | Via Tech Inc | Computer interface kit and computer interface device thereof |
| US20110063749A1 (en) * | 2009-09-14 | 2011-03-17 | Tzu-Chen Liu | Dual-port hard-disk storage device |
| TWI440571B (zh) * | 2009-12-04 | 2014-06-11 | Kwang Yang Motor Co | Communication interface conversion device |
| JP4944213B2 (ja) * | 2010-01-04 | 2012-05-30 | 株式会社バッファロー | 本体機器、外部機器、及び通信システム |
| AU2011210339B2 (en) * | 2010-02-01 | 2016-08-25 | Israel Hershler | USB memory device |
| US8234426B2 (en) * | 2010-06-08 | 2012-07-31 | Innostor Technology Corporation | Switching interface method for a multi-interface storage device |
| KR101352084B1 (ko) * | 2010-11-11 | 2014-01-15 | 도시바삼성스토리지테크놀러지코리아 주식회사 | 복합 저장 장치 및 이를 적용하는 전자 시스템 |
| TWI428750B (zh) * | 2010-12-30 | 2014-03-01 | Via Tech Inc | 處理裝置及操作系統 |
| US8700850B1 (en) | 2011-06-24 | 2014-04-15 | Western Digital Technologies, Inc. | Data storage device evaluating a SATA connector to detect a non-SATA host |
| US9158722B1 (en) | 2011-11-02 | 2015-10-13 | Western Digital Technologies, Inc. | Data storage device to communicate with a host in a SATA or a USB mode |
| US9158459B2 (en) * | 2012-03-05 | 2015-10-13 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Managing a storage device using a hybrid controller |
| US20130290742A1 (en) * | 2012-04-25 | 2013-10-31 | Kuang Feng Lin | Driving system and method for a portable 3.5 inch external hard disk without using an external power |
| US11003237B2 (en) * | 2018-04-12 | 2021-05-11 | Silicon Motion, Inc. | Method for performing power management in a memory device, associated memory device and controller thereof, and associated electronic device |
-
2006
- 2006-12-28 JP JP2006354316A patent/JP2008165489A/ja not_active Withdrawn
-
2007
- 2007-10-09 US US11/973,556 patent/US20080162755A1/en not_active Abandoned
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010061199A (ja) * | 2008-09-01 | 2010-03-18 | Nec Infrontia Corp | 情報処理システム、情報処理装置、メモリデバイス、情報処理方法およびプログラム |
| US8713222B2 (en) | 2009-03-24 | 2014-04-29 | Kabushiki Kaisha Toshiba | Information processing apparatus and power supply controlling method |
| JP2013520724A (ja) * | 2010-02-22 | 2013-06-06 | アップル インコーポレイテッド | 電力をデバイスにインテリジェントに提供する方法及び装置 |
| JP2011204140A (ja) * | 2010-03-26 | 2011-10-13 | Buffalo Inc | 記憶装置 |
| JP2014225300A (ja) * | 2010-03-26 | 2014-12-04 | 富士通コンポーネント株式会社 | 電子装置 |
| KR101203467B1 (ko) * | 2010-07-16 | 2012-11-21 | 도시바삼성스토리지테크놀러지코리아 주식회사 | 광디스크 플레이어 |
| JP2013137801A (ja) * | 2013-03-07 | 2013-07-11 | Buffalo Inc | 記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080162755A1 (en) | 2008-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008165489A (ja) | 記憶装置及び制御方法 | |
| US8687451B2 (en) | Power management in semiconductor memory system | |
| US8479031B2 (en) | System switching unit having a switch to switch on/off a channel for data interaction between a first system and the bus interface of a second system according to the operation state of the second system | |
| TWI494863B (zh) | 雙介面讀卡機模塊 | |
| JP4438846B2 (ja) | カード型周辺装置 | |
| US8281161B2 (en) | Data accessing apparatus and processing system using the same | |
| JP2009015752A (ja) | 記憶装置 | |
| JP2008511905A (ja) | データ・バスを介してディジタルおよびアナログのデータ通信を可能にするための装置および方法 | |
| TWI450096B (zh) | 具可擴充性之混合式儲存裝置及電腦系統與控制方法 | |
| CN110362152A (zh) | 一种系统硬件时间和bmc硬件时间的同步系统和方法 | |
| TWI507883B (zh) | 記憶卡存取裝置、其控制方法與記憶卡存取系統 | |
| CN102096791A (zh) | 用于在便携式终端中使用多个存储器的设备和方法 | |
| US8095807B2 (en) | Method and system for power saving and state retention in an electronic device including a variation table having a plurality of flags | |
| JP2008009817A (ja) | 半導体装置及びデータ転送方法 | |
| US9990025B2 (en) | Power control methods and electronic devices capable of dynamically distributing power | |
| CN100489825C (zh) | 通用序列总线连接端口的扩充模块及扩充方法 | |
| JP5380571B2 (ja) | 情報処理装置 | |
| CN101782883B (zh) | Sata设备控制电路及方法 | |
| JP2013101520A (ja) | 周辺機器及びその電源制御方法 | |
| US20170199693A1 (en) | Electronic system having power-condition-aware hybrid storage device and method for operation of hybrid storage device in electronic system | |
| TWI410802B (zh) | 可提升作業速度之儲存系統及其作業方法 | |
| CN223611923U (zh) | 一种ddr4与ddr5的兼容控制系统 | |
| CN110809754B (zh) | 用于计算设备中的动态缓冲器大小设定的系统和方法 | |
| US20100211764A1 (en) | Computer apparatus | |
| JP5270180B2 (ja) | メディアリーダライタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100302 |