[go: up one dir, main page]

JP2008153354A - 有機半導体パターンの形成方法および半導体装置の製造方法 - Google Patents

有機半導体パターンの形成方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP2008153354A
JP2008153354A JP2006338380A JP2006338380A JP2008153354A JP 2008153354 A JP2008153354 A JP 2008153354A JP 2006338380 A JP2006338380 A JP 2006338380A JP 2006338380 A JP2006338380 A JP 2006338380A JP 2008153354 A JP2008153354 A JP 2008153354A
Authority
JP
Japan
Prior art keywords
pattern
organic semiconductor
mask pattern
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006338380A
Other languages
English (en)
Other versions
JP2008153354A5 (ja
Inventor
Choichi Hirai
暢一 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006338380A priority Critical patent/JP2008153354A/ja
Publication of JP2008153354A publication Critical patent/JP2008153354A/ja
Publication of JP2008153354A5 publication Critical patent/JP2008153354A5/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】有機半導体層にダメージを与えることなく微細なパターン形成が可能な有機半導体パターンの形成方法を提供する。
【解決手段】基板1上にマスクパターン11を形成する。次に、マスクパターン11上からの成膜により基板1上に有機半導体層13を形成する。その後、マスクパターン11を基板1上から剥がし取ることにより、マスクパターン11上の有機半導体層13部分を除去し、マスクパターン11の開口部11aにおいて基板1上に直接成膜された有機半導体層13部分のみを有機半導体パターン13aとして残す。
【選択図】図1

Description

本発明は有機半導体パターンの形成方法および半導体装置の製造方法に関し、特には有機半導体材料を劣化させることなくパターン形成する方法およびこの形成方法を適用した半導体装置の製造方法に関する。
薄膜トランジスタ(thin film transistor)は、電子回路、特にはアクティブマトリックス型のフラットパネルディスプレイにおける画素トランジスタとして広く用いられている。
現在、大部分の薄膜トランジスタは、半導体層(活性層)としてアモルファスシリコンまたは多結晶シリコンを用いるSi系無機半導体トランジスタである。これらの製造には、高温での熱処理が必要であることから、基板に耐熱性が要求される。
これに対して、有機半導体を利用した有機薄膜トランジスタは、活性層となる半導体薄膜を低温での塗布成膜や蒸着成膜によって行うことが可能であり、低コスト化に有利であると共に、プラスチック等の耐熱性はないがフレキシブルな基板上への形成も可能である。
ここで、有機半導体を利用した薄膜トランジスタの製造工程として、以下の手順が例示される。先ず、基板上にゲート電極を形成した後、このゲート電極を覆う状態でゲート絶縁膜を形成する。次に、ゲート絶縁膜上にソース/ドレイン電極を形成し、これらを覆う状態で有機半導体パターンを形成する。有機半導体パターンの形成は、例えば第1例としてメタルマスク上からの蒸着成膜によって行われる。
また、有機半導体パターン形成の第2例としては、下地にレジストパターンを形成し、この上部に有機半導体層を成膜した後、レジスト剥離液を用いたエッチングによってレジストパターンと共にその上部の有機半導体層部分を選択的にリフトオフ除去する方法がある。またさらに第3例としては、有機半導体層を成膜した後にレジストパターンを形成し、これをマスクにして当該有機半導体層をパターンエッチングする方法がある。さらに第4の例としては、有機半導体層上に有機半導体層の特性を変化される能力を有する破壊剤をパターン形成し、破壊剤下部の有機半導体層部分の導電性を劣化させて絶縁体とする方法が提案されている(以上、下記特許文献1,2参照)。
特開2000−268640号公報 特表2003−508924号公報
しかしながら上述した有機半導体パターンの形成方法には、それぞれ次のような問題があった。すなわち、第1例として述べたメタルマスクを用いた方法では、パターンの精細度に限界があり、また大面積の基板上に位置精度良好にパターン形成を行うにことも困難である。
さらに第2例および第3例では、レジストパターンの除去に用いるレジスト剥離液が、有機半導体層にもダメージを与えるため、有機半導体層中のリーク電流の増加や移動度の低下や閾値のシフトが生じてしまう問題があった。特に第3例において、レジストパターンをマスクに用いて有機半導体層をドライエッチングする場合には、有機半導体層にプラズマダメージが入り、上述した問題が発生しやすい。また第4例では、有機半導体層に対して破壊剤の影響を及ぼす部分を制御することが困難であり、微細なパターンを高精度に形成することが困難である。
そこで本発明は、有機半導体層にダメージを与えることなく微細なパターン形成が可能な有機半導体パターンの形成方法を提供すること、さらにはこれにより有機半導体パターンを用いた半導体装置における特性の向上を図ることを目的とする。
このような目的を達成するための本発明の有機半導体パターンの形成方法は、次のような手順で行うことを特徴としている。先ず、基板上にマスクパターンを形成する。次に、マスクパターンが形成された基板上に有機半導体層を形成する。その後、マスクパターンを基板上から剥がし取ることにより、当該マスクパターン上の有機半導体層部分を選択的にリフトオフ除去し、当該マスクパターンの開口部において当該基板上に直接成膜された有機半導体層部分のみを有機半導体パターンとして残す。
また本発明の半導体装置の製造方法は、有機半導体パターンを用いて構成された半導体装置の製造において、上記形成方法を適用して有機半導体パターン形成することを特徴としている。
このような形成方法では、基板上からマスクパターンを剥がし取る構成であるため、有機半導体層に対して化学的な影響(ダメージ)を加えることなく、マスクパターン上の有機半導体層のみを選択的にリフトオフ除去できる。これにより、基板上には、成膜時の物性が維持された劣化のない有機半導体層部分からなる有機半導体パターンが形成される。また、基板の上方に直接形成したマスクパターンの剥がし取りによるリフトオフによって有機半導体パターンが形成されるため、メタルマスク上から有機半導体層の成膜したパターンと比較して、パターンの微細化に有利である。
以上説明したように本発明によれば、成膜時の物性が維持された劣化のない有機半導体層部分からなる微細な有機半導体パターンを形成することが可能になる。この結果、この有機半導体パターンを用いた半導体装置において、リーク電流の増加や移動度の低下や閾値のシフトなどが抑えられ、装置特性の向上を図ることが可能である。
以下、本発明を、ボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造に適用した実施の形態を図面に基づいて説明する。
先ず、図1(1)に示すように、基板1を用意する。この基板1は、ポリエチレンテレフタレート(PET)、ポリエーテルスルフォン(PES)、ポリエチレンナフタレート(PEN)等のプラスチック基板等からなるか、またはプラスチック基板やガラス基板上に樹脂材料からなるバッファ層を設けた基板であっても良い。
そして、この基板1上に、基板1に設定された各素子領域1aを横切る状態でゲート電極3をパターン形成する。このようなゲート電極3のパターン形成は、インクジェット法、マイクロコンタクト法、またはスクリーン印刷法等の印刷法や、フォトリソグラィー法を適用して行われる。
例えば、より微細なゲート電極3を高精度に形成するためには、リソグラフィー法を適用したパターン形成を行うことが好ましい。この場合、成膜した電極材料層をリソグラフィー法によって形成したレジストパターンをマスクに用いてパターンエッチングする。ここでは例えば、金(Au)とクロム(Cr)の合金層を、レジストパターンをマスクに用いてエッチングすることにより、Au/Crゲート電極3を50nmの膜厚で形成することとする。
以上の他にも、リソグラフィー法によって形成したレジストパターンを覆う状態で電極材料層を成膜した後、レジストパターンを除去することにより上部の電極材料層部分をリフトオフ除去してゲート電極3を形成しても良い。尚、工程の簡略化を図るには、電極材料層の成膜は、塗布によって行うことが好ましい。
また、さらに工程の簡略化を図るには、印刷法によってゲート電極3を形成することが好ましい。この場合、例えば導電性材料を含有するペースト状または液状の塗布系材料を用いた印刷法により、塗布系材料をパターン印刷した後、これを固化させることにより、ゲート電極3を形成する。
次に、ゲート電極3がパターン形成された基板1上にゲート絶縁膜5を形成する。ここでは、スピンコート法、スリットコート法などにより、ポリ‐4‐ビニルフェノールからなるゲート絶縁膜5を500nmの膜厚で塗布成膜することとする。
次に、ゲート絶縁膜5上のゲート電極3を挟む位置に、ソース/ドレイン電極7をパターン形成する。ソース/ドレイン電極7のパターン形成は、ゲート電極3と同様に行って良い。ここでは例えば、金(Au)とプラチナ(Pt)の積層膜を、レジストパターンをマスクに用いてエッチングすることにより、Au/Ptソース/ドレイン電極7を150nmの膜厚で形成することとする。
以上までは、特に限定された工程で行われる必要はなく、例えば従来と同様の手法またはその他の手法の中から適宜選択した手法を適用して行って良く、次の工程からが本発明に特徴的な工程となる。
先ず、図1(2)に示すように、ソース/ドレイン電極7までが形成された基板1上に、マスクパターン11を形成する。このマスクパターン11は、素子領域1aを露出する開口部11aを備えている。
また、マスクパターン11は、基板1の表面を覆う下地材料層(ここではゲート絶縁膜5およびソース/ドレイン電極)に対して、ある程度の密着性を有しながらも、下地材料層の構造を破壊することなく剥がし取ることが可能な材料で構成されることとする。このため、ここではゲート電極5−ソース/ドレイン電極7間の密着性よりも、ゲート電極5−マスクパターン11間の密着性およびソース/ドレイン電極7−マスクパターン11間の密着性が低くなるように、マスクパターン11の構成材料を選択することが重要である。尚、ソース/ドレイン電極7は、素子領域1aだけではなく、素子領域1aの外側領域にも配線されていることとする。
例えば、基板1上を覆うゲート絶縁膜5がポリ‐4‐ビニルフェノールからなり、ゲート絶縁膜5上のソース/ドレイン電極7がAu/Pt積層膜からなる場合には、マスクパターン11を構成する材料の一例としてポリビニルアルコールが選択される。
また図2の平面図にも示すように、マスクパターン11の形状は、基板1の各素子領域1aを露出させる複数の開口部11aを備えていると共に、基板1の上方において連続した形状を備えていることが好ましい。これにより、以降の工程において基板1上からマスクパターン11を剥がし取る場合の作業が容易になり、かつマスクパターン11の剥がし残しが防止される。このような観点からすれば、マスクパターン11の平面形状は、複数枚に分割されていても良いが、基板1上の中央に島状部分が形成されることが無い形状であることが好ましい。ただし、図2に示すように、マスクパターン11の形状は、基板1上において1枚の連続した形状であれば、剥がし取りの作業が最も容易である。また、マスクパターン11を剥がし取る場合に、マスクパターン11が千切れることない程度の膜厚であることも重要である。
以上のようなマスクパターン11の形成は、例えばリソグラフィー法を適用して行われる。この場合、ソース/ドレイン電極7までが形成された基板1の上方に感光性樹脂を塗布成膜し、この塗布膜に対してパターン露光および現像処理を行うことにより、上記形状のマスクパターン11が得られる。この際、感光性樹脂として感光性ポリビニルアルコールを用いることで、ポリビニルアルコールからなるマスクパターン11が得られる。
また、他のマスクパターン形成方法として、スクリーン印刷,グラビア印刷,フレキソ印刷,インクジェット印刷などの印刷法を適用しても良い。この場合、樹脂は感光性ではなくても上記形状の印刷パターンを形成することによりマスクパターン11が得られる。
さらに他のマスクパターン形成方法としては、ディウェッティング(dewetting)法を適用することができる。この方法を行う場合には、先ず何らかの方法(例えばリソグラフィー法)により、開口となる部分に撥水レジストからなるマスクを形成する。次に、この上部に撥水レジスト部ではじかれる樹脂を塗布する。これにより、撥水レジスト部を開口部としてその他の部分に自己整合的に樹脂が塗布されたマスクパターン11が形成される。マスクパターン11が形成された後には、酸素プラズマ処理により撥水レジストを除去すれば良い。これにより、印刷法と比較して微細なマスクパターンを形成することができる。また撥水レジストのパターンをリソグラフィー法以外で形成すれば、感光性を持たない樹脂によってマスクパターン11を形成することができる。
尚、このマスクパターン11は、開口部11aの側壁が略垂直であって良いが、逆テーパで構成されていることがさらに好ましい。このような側壁逆テーパ形状の開口部11aを備えたマスクパターン11は、例えばネガ型の感光性樹脂を用いたリソグラフィーで、感光性樹脂層の深さ方向における露光量の変化に追従して樹脂の架橋を減少させることで形成されるが、これに限定されることはない。
次に、図1(3)に示すように、マスクパターン11が形成された基板1の上方に、有機半導体層13を成膜する。有機半導体層13の成膜は、蒸着成膜、またはインクジェット法やディスペンス法や回転塗布法などの塗布成膜によって行われる。例えばペンタセンからなる有機半導体層13の成膜であれば、蒸着成膜によって100nm程度の膜厚の有機半導体層13が成膜されることとする。
尚、ここで成膜する有機半導体層13は、マスクパターン11上分部と開口部11a内部分とで分断される程度に、マスクパターン11の膜厚に対して充分に薄膜であることが好ましい。
次に、ここでの図示は省略したが、必要に応じて光照射を行うことにより、マスクパターン11と下地層(ここではゲート絶縁膜5およびソース/ドレイン電極7)との密着性を弱める工程を行っても良い。
以上の後、図1(4)に示すように、基板1上からマスクパターン11を剥がし取る。この場合、図3の平面図にも示すように、先ず、マスクパターン11の端縁をめくり上げ、めくり上げた部分から徐々にマスクパターン11を基板1に対して引き剥がし、基板1上からマスクパターン11を物理的に除去する。
これにより、マスクパターン11上に成膜された有機半導体層13部分が、マスクパターン11と共に基板1上から物理的にリフトオフ除去される。一方、マスクパターン11の開口部11a内に成膜された有機半導体層13部分は基板1上に残り、この残された部分を有機半導体パターン13aとして基板1の素子領域1a上にパターン形成する。
マスクパターン11が複数枚に分割形成されている場合には、全てまたは必要部分のマスクパターン11を基板1上から引き剥がす。
以上により、基板1の各素子領域1a上には、ゲート電極3と、これを覆うゲート絶縁膜5と、ゲート絶縁膜5上のゲート電極3を挟む位置に設けられたソース/ドレイン電極7と、ソース/ドレイン電極7を覆う有機半導体パターン13aとからなる、ボトムゲート・ボトムコンタクト型の薄膜トランジスタTrが形成される。そして、基板1上にこのような構成の薄膜トランジスタTrを配列してなる半導体装置15が得られる。
以上説明した製造方法によれば、図1(4)および図3を用いて説明したように、基板1上からマスクパターン11を剥がし取る構成であるため、有機半導体層13に対して化学的な影響(ダメージ)を加えることなく、マスクパターン11上に有機半導体層13分部のみを選択的にリフトオフ除去することができる。これにより、基板1上には、成膜時の物性が維持された劣化のない有機半導体層13部分からなる有機半導体パターン13aを形成することが可能である。
また、基板1の上方に直接形成したマスクパターン11の剥がし取りによるリフトオフによって有機半導体パターン13aが形成されるため、メタルマスク上からの成膜によって形成したパターンと比較して、パターンの微細化に有利であり、10μmよりも精細なピッチで有機半導体パターンを得ることが可能である。特に、マスクパターン11の形成をリソグラフィー法によって行った場合には、リソグラフィー法における解像限界の近くまで有機半導体パターン14aを微細化できる。上述した実施形態の手順では、5μmのライン&スペースで有機半導体パターン13aを形成できることが確認されており、パターン幅1μm程度までの微細化が可能である。また、マスクパターン11の形成を、印刷法によって行うことで、有機半導体パターン13a形成におけるスループットの向上を図ることができる。
この結果、有機半導体パターン13aを用いた半導体装置(薄膜トランジスタTr)において、リーク電流の増加や移動度の低下や閾値のシフトなどが抑えられ、素子特性の向上が図られ、この薄膜トランジスタTrを用いて構成される半導体装置の装置性能の向上を図ることが可能になる。
尚、上述した実施形態においては、ボトムゲート・ボトムコンタクト型の薄膜トランジスタTrを備えた半導体装置の製造に本発明を適用した構成を説明した。しかしながら、本発明は、有機半導体パターンの形成方法に特徴があることからすれば、有機半導体パターンを有する半導体装置の製造方法に広く適用可能であり、同様の効果を得ることができる。
このような例として、例えば、ボトムゲート・ボトムコンタクト型以外の薄膜トランジスタ、すなわちボトムゲート・トップコンタクト型、トップゲート・ボトムコンタクト型、さらにはトップゲート・トップコンタクト型の薄膜トランジスタを複数設けてなる半導体装置の製造にも適用可能である。また、薄膜トランジスタ以外であれば、例えば有機電界発光素子における有機発光層などの有機半導体パターン形成に、上述した有機半導体パターンの形成方法を適用しても良い。そして、この有機電界発光素子を配列した表示装置としての半導体装置の製造方法に、本発明を適用することも可能である。
実施形態の製造方法を説明する断面工程図である。 マスクパターンの形状を説明する平面図である。 マスクパターンを剥がし取る工程を示す平面図である。
符号の説明
1・基板、11…マスクパターン、11a…開口部、13…有機半導体層、13a…有機半導体パターン、15…半導体装置

Claims (9)

  1. 基板上にマスクパターンを形成する工程と、
    前記マスクパターンが形成された前記基板上に有機半導体層を形成する工程と、
    前記マスクパターンを前記基板上から剥がし取ることにより、当該マスクパターン上の前記有機半導体層部分をリフトオフ除去し、当該マスクパターンの開口部において当該基板上に直接成膜された前記有機半導体層部分のみを有機半導体パターンとして残す工程とを行う
    ことを特徴とする有機半導体パターンの形成方法。
  2. 請求項1記載の有機半導体パターンの形成方法において、
    前記マスクパターンは、感光性樹脂を用いたリソグラフィー法によって形成する
    ことを特徴とする有機半導体パターンの形成方法。
  3. 請求項1記載の有機半導体パターンの形成方法において、
    前記マスクパターンは、印刷法によって形成する
    ことを特徴とする有機半導体パターンの形成方法。
  4. 請求項1記載の有機半導体パターンの形成方法において、
    前記マスクパターンは、ディウェッティング法によって形成する
    ことを特徴とする有機半導体パターンの形成方法。
  5. 請求項1記載の有機半導体パターンの形成方法において、
    前記マスクパターンを基板上から剥がし取る前に、当該マスクパターンに対して光照射を行うことによって当該マスクパターンと基板との密着性を弱める工程を行う
    ことを特徴とする有機半導体パターンの形成方法。
  6. 請求項1記載の有機半導体パターンの形成方法において、
    前記マスクパターンは、側壁が逆テーパ形状に形成される
    ことを特徴とする有機半導体パターンの形成方法。
  7. 請求項1記載の有機半導体パターンの形成方法において、
    前記有機半導体層は、前記マスクパターンよりも薄膜で形成される
    ことを特徴とする有機半導体パターンの形成方法。
  8. 請求項1記載の有機半導体パターンの形成方法において、
    前記マスクパターンは、前記基板上で連続したパターンとして形成される
    ことを特徴とする有機半導体パターンの形成方法。
  9. 有機半導体パターンを用いて構成された半導体装置の製造方法であって、
    基板上にマスクパターンを形成する工程と、
    前記マスクパターンが形成された前記基板上に有機半導体層を形成する工程と、
    前記マスクパターンを前記基板上から剥がし取ることにより、当該マスクパターン上の前記有機半導体層部分をリフトオフ除去し、当該マスクパターンの開口部において当該基板上に直接成膜された前記有機半導体層部分のみを有機半導体パターンとして残す工程とを行う
    ことを特徴とする半導体装置の製造方法。
JP2006338380A 2006-12-15 2006-12-15 有機半導体パターンの形成方法および半導体装置の製造方法 Pending JP2008153354A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006338380A JP2008153354A (ja) 2006-12-15 2006-12-15 有機半導体パターンの形成方法および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006338380A JP2008153354A (ja) 2006-12-15 2006-12-15 有機半導体パターンの形成方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008153354A true JP2008153354A (ja) 2008-07-03
JP2008153354A5 JP2008153354A5 (ja) 2012-03-01

Family

ID=39655238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006338380A Pending JP2008153354A (ja) 2006-12-15 2006-12-15 有機半導体パターンの形成方法および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2008153354A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10529937B2 (en) 2016-06-27 2020-01-07 Foundation Of Soongsil University-Industry Cooperation Method of manufacturing organic semiconductor device
US10991894B2 (en) 2015-03-19 2021-04-27 Foundation Of Soongsil University-Industry Cooperation Compound of organic semiconductor and organic semiconductor device using the same

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613356A (ja) * 1992-06-24 1994-01-21 Sony Corp 薄膜パターン形成方法
JP2002529802A (ja) * 1998-11-06 2002-09-10 パシフィック ソーラー ピー ティ ワイ リミテッド 間接的なレジストのレーザパタニング
JP2004304162A (ja) * 2003-03-17 2004-10-28 Seiko Epson Corp コンタクトホール形成方法、薄膜半導体装置の製造方法、電子デバイスの製造方法、電子デバイス
JP2005535120A (ja) * 2002-08-06 2005-11-17 アベシア・リミテッド 有機電子デバイス
JP2006148060A (ja) * 2004-11-16 2006-06-08 Samsung Sdi Co Ltd 薄膜トランジスタの製造方法、薄膜トランジスタ及び該薄膜トランジスタを備える平板表示装置
JP2006147910A (ja) * 2004-11-22 2006-06-08 Sony Corp 導電性パターン及びその形成方法
JP2006156752A (ja) * 2004-11-30 2006-06-15 Sony Corp 有機半導体材料層のパターニング方法、半導体装置の製造方法、電界発光有機材料層のパターニング方法、有機エレクトロルミネッセンス表示装置の製造方法、導電性高分子材料層のパターニング方法、及び、配線層の形成方法
JP2006203065A (ja) * 2005-01-21 2006-08-03 Seiko Epson Corp 半導体装置、液晶装置、電子デバイス及び半導体装置の製造方法
JP2007027733A (ja) * 2005-07-14 2007-02-01 Samsung Electronics Co Ltd 平板表示装置及び平板表示装置の製造方法
JP2007243001A (ja) * 2006-03-10 2007-09-20 Konica Minolta Holdings Inc 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613356A (ja) * 1992-06-24 1994-01-21 Sony Corp 薄膜パターン形成方法
JP2002529802A (ja) * 1998-11-06 2002-09-10 パシフィック ソーラー ピー ティ ワイ リミテッド 間接的なレジストのレーザパタニング
JP2005535120A (ja) * 2002-08-06 2005-11-17 アベシア・リミテッド 有機電子デバイス
JP2004304162A (ja) * 2003-03-17 2004-10-28 Seiko Epson Corp コンタクトホール形成方法、薄膜半導体装置の製造方法、電子デバイスの製造方法、電子デバイス
JP2006148060A (ja) * 2004-11-16 2006-06-08 Samsung Sdi Co Ltd 薄膜トランジスタの製造方法、薄膜トランジスタ及び該薄膜トランジスタを備える平板表示装置
JP2006147910A (ja) * 2004-11-22 2006-06-08 Sony Corp 導電性パターン及びその形成方法
JP2006156752A (ja) * 2004-11-30 2006-06-15 Sony Corp 有機半導体材料層のパターニング方法、半導体装置の製造方法、電界発光有機材料層のパターニング方法、有機エレクトロルミネッセンス表示装置の製造方法、導電性高分子材料層のパターニング方法、及び、配線層の形成方法
JP2006203065A (ja) * 2005-01-21 2006-08-03 Seiko Epson Corp 半導体装置、液晶装置、電子デバイス及び半導体装置の製造方法
JP2007027733A (ja) * 2005-07-14 2007-02-01 Samsung Electronics Co Ltd 平板表示装置及び平板表示装置の製造方法
JP2007243001A (ja) * 2006-03-10 2007-09-20 Konica Minolta Holdings Inc 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10991894B2 (en) 2015-03-19 2021-04-27 Foundation Of Soongsil University-Industry Cooperation Compound of organic semiconductor and organic semiconductor device using the same
US10529937B2 (en) 2016-06-27 2020-01-07 Foundation Of Soongsil University-Industry Cooperation Method of manufacturing organic semiconductor device

Similar Documents

Publication Publication Date Title
US9263481B2 (en) Array substrate
JP5565609B2 (ja) 半導体装置の製造方法
US20130328049A1 (en) Thin-film transistor substrate and method of manufacturing the same
GB2522565A (en) Transistor and its method of manufacture
JP6073880B2 (ja) トップゲート型トランジスタの形成方法
JP5292805B2 (ja) 薄膜トランジスタアレイ及びその製造方法
US20190043897A1 (en) Method for fabricating array substrate, array substrate and display device
JP4984416B2 (ja) 薄膜トランジスタの製造方法
JP2008153354A (ja) 有機半導体パターンの形成方法および半導体装置の製造方法
CN106449519A (zh) 一种薄膜晶体管及制作方法、显示装置
US7129181B2 (en) Sub-resolution gaps generated by controlled over-etching
JP5375058B2 (ja) 薄膜トランジスタアレイ及びその製造方法
CN106997903A (zh) 薄膜晶体管及其制作方法
CN111430300A (zh) Oled阵列基板及其制备方法、显示面板及显示装置
CN105633100A (zh) 薄膜晶体管阵列面板及其制作方法
JP2015233044A (ja) 有機半導体素子の製造方法および有機半導体素子
US8153512B2 (en) Patterning techniques
JP4542452B2 (ja) 薄膜トランジスタの製造方法
JP2006295121A (ja) 薄膜トランジスタを用いた液晶表示装置及びその製造方法
JP5422972B2 (ja) 有機薄膜トランジスタアレイの製造方法、及び有機薄膜トランジスタアレイ
CN108493252A (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
KR20250064717A (ko) 박막 트랜지스터 기판의 제조 방법 및 이에 의해 제조 된 박막 트랜지스터 기판
JP2006195142A (ja) 配線パターンを有する基板及びそれを用いた液晶表示装置
JP2010135378A (ja) 半導体装置、半導体装置の製造方法、および電子機器
KR101894325B1 (ko) 박막 패턴의 제조 장치 및 방법

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091026

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091026

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120814

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121204