[go: up one dir, main page]

JP2008153354A - Method for forming organic semiconductor pattern and method for manufacturing semiconductor device - Google Patents

Method for forming organic semiconductor pattern and method for manufacturing semiconductor device Download PDF

Info

Publication number
JP2008153354A
JP2008153354A JP2006338380A JP2006338380A JP2008153354A JP 2008153354 A JP2008153354 A JP 2008153354A JP 2006338380 A JP2006338380 A JP 2006338380A JP 2006338380 A JP2006338380 A JP 2006338380A JP 2008153354 A JP2008153354 A JP 2008153354A
Authority
JP
Japan
Prior art keywords
pattern
organic semiconductor
mask pattern
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006338380A
Other languages
Japanese (ja)
Other versions
JP2008153354A5 (en
Inventor
Choichi Hirai
暢一 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006338380A priority Critical patent/JP2008153354A/en
Publication of JP2008153354A publication Critical patent/JP2008153354A/en
Publication of JP2008153354A5 publication Critical patent/JP2008153354A5/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】有機半導体層にダメージを与えることなく微細なパターン形成が可能な有機半導体パターンの形成方法を提供する。
【解決手段】基板1上にマスクパターン11を形成する。次に、マスクパターン11上からの成膜により基板1上に有機半導体層13を形成する。その後、マスクパターン11を基板1上から剥がし取ることにより、マスクパターン11上の有機半導体層13部分を除去し、マスクパターン11の開口部11aにおいて基板1上に直接成膜された有機半導体層13部分のみを有機半導体パターン13aとして残す。
【選択図】図1
An organic semiconductor pattern forming method capable of forming a fine pattern without damaging the organic semiconductor layer.
A mask pattern is formed on a substrate. Next, the organic semiconductor layer 13 is formed on the substrate 1 by film formation from the mask pattern 11. Then, the organic semiconductor layer 13 on the mask pattern 11 is removed by peeling off the mask pattern 11 from the substrate 1, and the organic semiconductor layer 13 formed directly on the substrate 1 in the opening 11 a of the mask pattern 11. Only the portion is left as the organic semiconductor pattern 13a.
[Selection] Figure 1

Description

本発明は有機半導体パターンの形成方法および半導体装置の製造方法に関し、特には有機半導体材料を劣化させることなくパターン形成する方法およびこの形成方法を適用した半導体装置の製造方法に関する。   The present invention relates to a method for forming an organic semiconductor pattern and a method for manufacturing a semiconductor device, and more particularly to a method for forming a pattern without deteriorating an organic semiconductor material and a method for manufacturing a semiconductor device to which this forming method is applied.

薄膜トランジスタ(thin film transistor)は、電子回路、特にはアクティブマトリックス型のフラットパネルディスプレイにおける画素トランジスタとして広く用いられている。   Thin film transistors are widely used as pixel transistors in electronic circuits, particularly in active matrix flat panel displays.

現在、大部分の薄膜トランジスタは、半導体層(活性層)としてアモルファスシリコンまたは多結晶シリコンを用いるSi系無機半導体トランジスタである。これらの製造には、高温での熱処理が必要であることから、基板に耐熱性が要求される。   Currently, most thin film transistors are Si-based inorganic semiconductor transistors using amorphous silicon or polycrystalline silicon as a semiconductor layer (active layer). Since these processes require heat treatment at high temperature, the substrate is required to have heat resistance.

これに対して、有機半導体を利用した有機薄膜トランジスタは、活性層となる半導体薄膜を低温での塗布成膜や蒸着成膜によって行うことが可能であり、低コスト化に有利であると共に、プラスチック等の耐熱性はないがフレキシブルな基板上への形成も可能である。   On the other hand, an organic thin film transistor using an organic semiconductor can perform a semiconductor thin film serving as an active layer by coating film formation or vapor deposition film formation at a low temperature, which is advantageous for cost reduction, plastics, etc. However, it can be formed on a flexible substrate.

ここで、有機半導体を利用した薄膜トランジスタの製造工程として、以下の手順が例示される。先ず、基板上にゲート電極を形成した後、このゲート電極を覆う状態でゲート絶縁膜を形成する。次に、ゲート絶縁膜上にソース/ドレイン電極を形成し、これらを覆う状態で有機半導体パターンを形成する。有機半導体パターンの形成は、例えば第1例としてメタルマスク上からの蒸着成膜によって行われる。   Here, the following procedures are illustrated as a manufacturing process of a thin film transistor using an organic semiconductor. First, after forming a gate electrode on a substrate, a gate insulating film is formed so as to cover the gate electrode. Next, source / drain electrodes are formed on the gate insulating film, and an organic semiconductor pattern is formed so as to cover them. The organic semiconductor pattern is formed, for example, by vapor deposition from a metal mask as a first example.

また、有機半導体パターン形成の第2例としては、下地にレジストパターンを形成し、この上部に有機半導体層を成膜した後、レジスト剥離液を用いたエッチングによってレジストパターンと共にその上部の有機半導体層部分を選択的にリフトオフ除去する方法がある。またさらに第3例としては、有機半導体層を成膜した後にレジストパターンを形成し、これをマスクにして当該有機半導体層をパターンエッチングする方法がある。さらに第4の例としては、有機半導体層上に有機半導体層の特性を変化される能力を有する破壊剤をパターン形成し、破壊剤下部の有機半導体層部分の導電性を劣化させて絶縁体とする方法が提案されている(以上、下記特許文献1,2参照)。   In addition, as a second example of organic semiconductor pattern formation, a resist pattern is formed on a base, an organic semiconductor layer is formed thereon, and then the organic semiconductor layer on the upper portion thereof is etched together with the resist pattern by etching using a resist stripping solution. There is a method of selectively removing the portion by lift-off. Furthermore, as a third example, there is a method of forming a resist pattern after forming an organic semiconductor layer and pattern-etching the organic semiconductor layer using the resist pattern as a mask. Furthermore, as a fourth example, a pattern is formed on the organic semiconductor layer with a destructive agent having the ability to change the characteristics of the organic semiconductor layer, and the conductivity of the organic semiconductor layer portion below the destructive agent is deteriorated to form an insulator. Have been proposed (see Patent Documents 1 and 2 below).

特開2000−268640号公報JP 2000-268640 A 特表2003−508924号公報Special Table 2003-508924

しかしながら上述した有機半導体パターンの形成方法には、それぞれ次のような問題があった。すなわち、第1例として述べたメタルマスクを用いた方法では、パターンの精細度に限界があり、また大面積の基板上に位置精度良好にパターン形成を行うにことも困難である。   However, the organic semiconductor pattern forming method described above has the following problems. That is, in the method using the metal mask described as the first example, there is a limit to the fineness of the pattern, and it is difficult to form a pattern with good positional accuracy on a large-area substrate.

さらに第2例および第3例では、レジストパターンの除去に用いるレジスト剥離液が、有機半導体層にもダメージを与えるため、有機半導体層中のリーク電流の増加や移動度の低下や閾値のシフトが生じてしまう問題があった。特に第3例において、レジストパターンをマスクに用いて有機半導体層をドライエッチングする場合には、有機半導体層にプラズマダメージが入り、上述した問題が発生しやすい。また第4例では、有機半導体層に対して破壊剤の影響を及ぼす部分を制御することが困難であり、微細なパターンを高精度に形成することが困難である。   Further, in the second example and the third example, the resist stripping solution used for removing the resist pattern also damages the organic semiconductor layer. Therefore, the leakage current in the organic semiconductor layer is increased, the mobility is lowered, and the threshold value is shifted. There was a problem that would occur. In particular, in the third example, when the organic semiconductor layer is dry-etched using the resist pattern as a mask, the organic semiconductor layer is damaged by plasma and the above-described problem is likely to occur. Further, in the fourth example, it is difficult to control a portion that the destructive agent has on the organic semiconductor layer, and it is difficult to form a fine pattern with high accuracy.

そこで本発明は、有機半導体層にダメージを与えることなく微細なパターン形成が可能な有機半導体パターンの形成方法を提供すること、さらにはこれにより有機半導体パターンを用いた半導体装置における特性の向上を図ることを目的とする。   Accordingly, the present invention provides a method for forming an organic semiconductor pattern capable of forming a fine pattern without damaging the organic semiconductor layer, and further improves the characteristics of a semiconductor device using the organic semiconductor pattern. For the purpose.

このような目的を達成するための本発明の有機半導体パターンの形成方法は、次のような手順で行うことを特徴としている。先ず、基板上にマスクパターンを形成する。次に、マスクパターンが形成された基板上に有機半導体層を形成する。その後、マスクパターンを基板上から剥がし取ることにより、当該マスクパターン上の有機半導体層部分を選択的にリフトオフ除去し、当該マスクパターンの開口部において当該基板上に直接成膜された有機半導体層部分のみを有機半導体パターンとして残す。   The method for forming an organic semiconductor pattern of the present invention for achieving such an object is characterized by being performed in the following procedure. First, a mask pattern is formed on the substrate. Next, an organic semiconductor layer is formed on the substrate on which the mask pattern is formed. Thereafter, the organic semiconductor layer portion on the mask pattern is selectively lifted off by peeling off the mask pattern from the substrate, and the organic semiconductor layer portion directly formed on the substrate at the opening of the mask pattern. Only leave as an organic semiconductor pattern.

また本発明の半導体装置の製造方法は、有機半導体パターンを用いて構成された半導体装置の製造において、上記形成方法を適用して有機半導体パターン形成することを特徴としている。   According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, wherein in the manufacture of a semiconductor device configured using an organic semiconductor pattern, an organic semiconductor pattern is formed by applying the above-described formation method.

このような形成方法では、基板上からマスクパターンを剥がし取る構成であるため、有機半導体層に対して化学的な影響(ダメージ)を加えることなく、マスクパターン上の有機半導体層のみを選択的にリフトオフ除去できる。これにより、基板上には、成膜時の物性が維持された劣化のない有機半導体層部分からなる有機半導体パターンが形成される。また、基板の上方に直接形成したマスクパターンの剥がし取りによるリフトオフによって有機半導体パターンが形成されるため、メタルマスク上から有機半導体層の成膜したパターンと比較して、パターンの微細化に有利である。   In such a formation method, since the mask pattern is peeled off from the substrate, only the organic semiconductor layer on the mask pattern is selectively selected without chemically affecting (damaging) the organic semiconductor layer. Lift-off can be removed. As a result, an organic semiconductor pattern composed of an organic semiconductor layer portion without deterioration and having maintained physical properties during film formation is formed on the substrate. Also, since the organic semiconductor pattern is formed by lift-off by peeling off the mask pattern formed directly above the substrate, it is advantageous for pattern miniaturization compared to the pattern formed on the metal mask from the organic semiconductor layer. is there.

以上説明したように本発明によれば、成膜時の物性が維持された劣化のない有機半導体層部分からなる微細な有機半導体パターンを形成することが可能になる。この結果、この有機半導体パターンを用いた半導体装置において、リーク電流の増加や移動度の低下や閾値のシフトなどが抑えられ、装置特性の向上を図ることが可能である。   As described above, according to the present invention, it is possible to form a fine organic semiconductor pattern composed of an organic semiconductor layer portion having no deterioration while maintaining physical properties during film formation. As a result, in a semiconductor device using this organic semiconductor pattern, an increase in leakage current, a decrease in mobility, a shift in threshold value, and the like can be suppressed, and device characteristics can be improved.

以下、本発明を、ボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造に適用した実施の形態を図面に基づいて説明する。   Hereinafter, embodiments in which the present invention is applied to the manufacture of a bottom gate / bottom contact type thin film transistor will be described with reference to the drawings.

先ず、図1(1)に示すように、基板1を用意する。この基板1は、ポリエチレンテレフタレート(PET)、ポリエーテルスルフォン(PES)、ポリエチレンナフタレート(PEN)等のプラスチック基板等からなるか、またはプラスチック基板やガラス基板上に樹脂材料からなるバッファ層を設けた基板であっても良い。   First, a substrate 1 is prepared as shown in FIG. The substrate 1 is made of a plastic substrate such as polyethylene terephthalate (PET), polyethersulfone (PES), polyethylene naphthalate (PEN), or the like, or a buffer layer made of a resin material is provided on a plastic substrate or a glass substrate. It may be a substrate.

そして、この基板1上に、基板1に設定された各素子領域1aを横切る状態でゲート電極3をパターン形成する。このようなゲート電極3のパターン形成は、インクジェット法、マイクロコンタクト法、またはスクリーン印刷法等の印刷法や、フォトリソグラィー法を適用して行われる。   Then, the gate electrode 3 is pattern-formed on the substrate 1 so as to cross each element region 1 a set on the substrate 1. Such pattern formation of the gate electrode 3 is performed by applying a printing method such as an ink jet method, a microcontact method, a screen printing method, or a photolithographic method.

例えば、より微細なゲート電極3を高精度に形成するためには、リソグラフィー法を適用したパターン形成を行うことが好ましい。この場合、成膜した電極材料層をリソグラフィー法によって形成したレジストパターンをマスクに用いてパターンエッチングする。ここでは例えば、金(Au)とクロム(Cr)の合金層を、レジストパターンをマスクに用いてエッチングすることにより、Au/Crゲート電極3を50nmの膜厚で形成することとする。   For example, in order to form the finer gate electrode 3 with high accuracy, it is preferable to perform pattern formation using a lithography method. In this case, pattern etching is performed using a resist pattern in which the formed electrode material layer is formed by lithography as a mask. Here, for example, the Au / Cr gate electrode 3 is formed to a thickness of 50 nm by etching an alloy layer of gold (Au) and chromium (Cr) using a resist pattern as a mask.

以上の他にも、リソグラフィー法によって形成したレジストパターンを覆う状態で電極材料層を成膜した後、レジストパターンを除去することにより上部の電極材料層部分をリフトオフ除去してゲート電極3を形成しても良い。尚、工程の簡略化を図るには、電極材料層の成膜は、塗布によって行うことが好ましい。   In addition to the above, after forming the electrode material layer in a state covering the resist pattern formed by the lithography method, the upper electrode material layer portion is lifted off by removing the resist pattern to form the gate electrode 3. May be. In order to simplify the process, the electrode material layer is preferably formed by coating.

また、さらに工程の簡略化を図るには、印刷法によってゲート電極3を形成することが好ましい。この場合、例えば導電性材料を含有するペースト状または液状の塗布系材料を用いた印刷法により、塗布系材料をパターン印刷した後、これを固化させることにより、ゲート電極3を形成する。   In order to further simplify the process, it is preferable to form the gate electrode 3 by a printing method. In this case, the gate electrode 3 is formed by, for example, pattern-printing the coating system material by a printing method using a paste-like or liquid coating system material containing a conductive material and then solidifying it.

次に、ゲート電極3がパターン形成された基板1上にゲート絶縁膜5を形成する。ここでは、スピンコート法、スリットコート法などにより、ポリ‐4‐ビニルフェノールからなるゲート絶縁膜5を500nmの膜厚で塗布成膜することとする。   Next, a gate insulating film 5 is formed on the substrate 1 on which the gate electrode 3 is patterned. Here, the gate insulating film 5 made of poly-4-vinylphenol is formed to a thickness of 500 nm by spin coating or slit coating.

次に、ゲート絶縁膜5上のゲート電極3を挟む位置に、ソース/ドレイン電極7をパターン形成する。ソース/ドレイン電極7のパターン形成は、ゲート電極3と同様に行って良い。ここでは例えば、金(Au)とプラチナ(Pt)の積層膜を、レジストパターンをマスクに用いてエッチングすることにより、Au/Ptソース/ドレイン電極7を150nmの膜厚で形成することとする。   Next, a source / drain electrode 7 is formed in a pattern on the gate insulating film 5 at a position sandwiching the gate electrode 3. The pattern formation of the source / drain electrode 7 may be performed in the same manner as the gate electrode 3. Here, for example, the Au / Pt source / drain electrode 7 is formed to a thickness of 150 nm by etching a laminated film of gold (Au) and platinum (Pt) using a resist pattern as a mask.

以上までは、特に限定された工程で行われる必要はなく、例えば従来と同様の手法またはその他の手法の中から適宜選択した手法を適用して行って良く、次の工程からが本発明に特徴的な工程となる。   Up to the above, it is not necessary to be performed in a particularly limited process. For example, a technique similar to the conventional technique or another technique appropriately selected from other techniques may be applied, and the following process is a feature of the present invention. Process.

先ず、図1(2)に示すように、ソース/ドレイン電極7までが形成された基板1上に、マスクパターン11を形成する。このマスクパターン11は、素子領域1aを露出する開口部11aを備えている。   First, as shown in FIG. 1B, a mask pattern 11 is formed on the substrate 1 on which the source / drain electrodes 7 are formed. The mask pattern 11 has an opening 11a that exposes the element region 1a.

また、マスクパターン11は、基板1の表面を覆う下地材料層(ここではゲート絶縁膜5およびソース/ドレイン電極)に対して、ある程度の密着性を有しながらも、下地材料層の構造を破壊することなく剥がし取ることが可能な材料で構成されることとする。このため、ここではゲート電極5−ソース/ドレイン電極7間の密着性よりも、ゲート電極5−マスクパターン11間の密着性およびソース/ドレイン電極7−マスクパターン11間の密着性が低くなるように、マスクパターン11の構成材料を選択することが重要である。尚、ソース/ドレイン電極7は、素子領域1aだけではなく、素子領域1aの外側領域にも配線されていることとする。   The mask pattern 11 destroys the structure of the base material layer while having a certain degree of adhesion to the base material layer (here, the gate insulating film 5 and the source / drain electrodes) covering the surface of the substrate 1. It shall be comprised with the material which can be peeled off without doing. Therefore, here, the adhesion between the gate electrode 5 and the mask pattern 11 and the adhesion between the source / drain electrode 7 and the mask pattern 11 are lower than the adhesion between the gate electrode 5 and the source / drain electrode 7. In addition, it is important to select the constituent material of the mask pattern 11. The source / drain electrode 7 is wired not only in the element region 1a but also in the outer region of the element region 1a.

例えば、基板1上を覆うゲート絶縁膜5がポリ‐4‐ビニルフェノールからなり、ゲート絶縁膜5上のソース/ドレイン電極7がAu/Pt積層膜からなる場合には、マスクパターン11を構成する材料の一例としてポリビニルアルコールが選択される。   For example, when the gate insulating film 5 covering the substrate 1 is made of poly-4-vinylphenol and the source / drain electrode 7 on the gate insulating film 5 is made of an Au / Pt laminated film, the mask pattern 11 is formed. Polyvinyl alcohol is selected as an example of the material.

また図2の平面図にも示すように、マスクパターン11の形状は、基板1の各素子領域1aを露出させる複数の開口部11aを備えていると共に、基板1の上方において連続した形状を備えていることが好ましい。これにより、以降の工程において基板1上からマスクパターン11を剥がし取る場合の作業が容易になり、かつマスクパターン11の剥がし残しが防止される。このような観点からすれば、マスクパターン11の平面形状は、複数枚に分割されていても良いが、基板1上の中央に島状部分が形成されることが無い形状であることが好ましい。ただし、図2に示すように、マスクパターン11の形状は、基板1上において1枚の連続した形状であれば、剥がし取りの作業が最も容易である。また、マスクパターン11を剥がし取る場合に、マスクパターン11が千切れることない程度の膜厚であることも重要である。   As shown in the plan view of FIG. 2, the mask pattern 11 has a plurality of openings 11 a that expose each element region 1 a of the substrate 1 and a continuous shape above the substrate 1. It is preferable. This facilitates the work in the case where the mask pattern 11 is peeled off from the substrate 1 in the subsequent steps, and prevents the mask pattern 11 from being left behind. From this point of view, the planar shape of the mask pattern 11 may be divided into a plurality of pieces, but is preferably a shape in which no island-like portion is formed at the center on the substrate 1. However, as shown in FIG. 2, if the shape of the mask pattern 11 is one continuous shape on the substrate 1, the stripping operation is easiest. In addition, when the mask pattern 11 is peeled off, it is important that the film thickness is such that the mask pattern 11 does not break.

以上のようなマスクパターン11の形成は、例えばリソグラフィー法を適用して行われる。この場合、ソース/ドレイン電極7までが形成された基板1の上方に感光性樹脂を塗布成膜し、この塗布膜に対してパターン露光および現像処理を行うことにより、上記形状のマスクパターン11が得られる。この際、感光性樹脂として感光性ポリビニルアルコールを用いることで、ポリビニルアルコールからなるマスクパターン11が得られる。   Formation of the mask pattern 11 as described above is performed, for example, by applying a lithography method. In this case, a photosensitive resin is applied and formed above the substrate 1 on which the source / drain electrodes 7 are formed, and the mask pattern 11 having the above-described shape is formed by performing pattern exposure and development processing on the applied film. can get. Under the present circumstances, the mask pattern 11 which consists of polyvinyl alcohol is obtained by using photosensitive polyvinyl alcohol as photosensitive resin.

また、他のマスクパターン形成方法として、スクリーン印刷,グラビア印刷,フレキソ印刷,インクジェット印刷などの印刷法を適用しても良い。この場合、樹脂は感光性ではなくても上記形状の印刷パターンを形成することによりマスクパターン11が得られる。   Further, as other mask pattern forming methods, printing methods such as screen printing, gravure printing, flexographic printing, and ink jet printing may be applied. In this case, even if the resin is not photosensitive, the mask pattern 11 is obtained by forming a printed pattern having the above shape.

さらに他のマスクパターン形成方法としては、ディウェッティング(dewetting)法を適用することができる。この方法を行う場合には、先ず何らかの方法(例えばリソグラフィー法)により、開口となる部分に撥水レジストからなるマスクを形成する。次に、この上部に撥水レジスト部ではじかれる樹脂を塗布する。これにより、撥水レジスト部を開口部としてその他の部分に自己整合的に樹脂が塗布されたマスクパターン11が形成される。マスクパターン11が形成された後には、酸素プラズマ処理により撥水レジストを除去すれば良い。これにより、印刷法と比較して微細なマスクパターンを形成することができる。また撥水レジストのパターンをリソグラフィー法以外で形成すれば、感光性を持たない樹脂によってマスクパターン11を形成することができる。   As another mask pattern forming method, a dewetting method can be applied. When performing this method, first, a mask made of a water-repellent resist is formed in a portion to be an opening by some method (for example, lithography method). Next, a resin that is repelled by the water repellent resist portion is applied to the upper portion. As a result, the mask pattern 11 is formed in which the resin is applied in a self-aligning manner to other portions with the water-repellent resist portion as an opening. After the mask pattern 11 is formed, the water repellent resist may be removed by oxygen plasma treatment. Thereby, it is possible to form a fine mask pattern as compared with the printing method. If the pattern of the water repellent resist is formed by a method other than the lithography method, the mask pattern 11 can be formed by a resin having no photosensitivity.

尚、このマスクパターン11は、開口部11aの側壁が略垂直であって良いが、逆テーパで構成されていることがさらに好ましい。このような側壁逆テーパ形状の開口部11aを備えたマスクパターン11は、例えばネガ型の感光性樹脂を用いたリソグラフィーで、感光性樹脂層の深さ方向における露光量の変化に追従して樹脂の架橋を減少させることで形成されるが、これに限定されることはない。   The mask pattern 11 may have a substantially vertical side wall, but more preferably has a reverse taper. The mask pattern 11 having the opening portion 11a having the side wall reverse taper shape is a resin that follows a change in the exposure amount in the depth direction of the photosensitive resin layer by lithography using, for example, a negative photosensitive resin. However, the present invention is not limited to this.

次に、図1(3)に示すように、マスクパターン11が形成された基板1の上方に、有機半導体層13を成膜する。有機半導体層13の成膜は、蒸着成膜、またはインクジェット法やディスペンス法や回転塗布法などの塗布成膜によって行われる。例えばペンタセンからなる有機半導体層13の成膜であれば、蒸着成膜によって100nm程度の膜厚の有機半導体層13が成膜されることとする。   Next, as shown in FIG. 1C, an organic semiconductor layer 13 is formed above the substrate 1 on which the mask pattern 11 is formed. The organic semiconductor layer 13 is formed by vapor deposition film formation or coating film formation such as an inkjet method, a dispense method, or a spin coating method. For example, when the organic semiconductor layer 13 made of pentacene is formed, the organic semiconductor layer 13 having a thickness of about 100 nm is formed by vapor deposition.

尚、ここで成膜する有機半導体層13は、マスクパターン11上分部と開口部11a内部分とで分断される程度に、マスクパターン11の膜厚に対して充分に薄膜であることが好ましい。   The organic semiconductor layer 13 to be formed here is preferably thin enough to the thickness of the mask pattern 11 to such an extent that the organic semiconductor layer 13 is divided by the upper part of the mask pattern 11 and the inner part of the opening 11a. .

次に、ここでの図示は省略したが、必要に応じて光照射を行うことにより、マスクパターン11と下地層(ここではゲート絶縁膜5およびソース/ドレイン電極7)との密着性を弱める工程を行っても良い。   Next, although not shown here, the step of weakening the adhesion between the mask pattern 11 and the underlying layer (here, the gate insulating film 5 and the source / drain electrode 7) by performing light irradiation as necessary. May be performed.

以上の後、図1(4)に示すように、基板1上からマスクパターン11を剥がし取る。この場合、図3の平面図にも示すように、先ず、マスクパターン11の端縁をめくり上げ、めくり上げた部分から徐々にマスクパターン11を基板1に対して引き剥がし、基板1上からマスクパターン11を物理的に除去する。   After the above, the mask pattern 11 is peeled off from the substrate 1 as shown in FIG. In this case, as shown in the plan view of FIG. 3, first, the edge of the mask pattern 11 is turned up, and the mask pattern 11 is gradually peeled off the substrate 1 from the turned-up portion. The pattern 11 is physically removed.

これにより、マスクパターン11上に成膜された有機半導体層13部分が、マスクパターン11と共に基板1上から物理的にリフトオフ除去される。一方、マスクパターン11の開口部11a内に成膜された有機半導体層13部分は基板1上に残り、この残された部分を有機半導体パターン13aとして基板1の素子領域1a上にパターン形成する。   Thus, the organic semiconductor layer 13 formed on the mask pattern 11 is physically lifted off from the substrate 1 together with the mask pattern 11. On the other hand, the portion of the organic semiconductor layer 13 formed in the opening 11a of the mask pattern 11 remains on the substrate 1, and the remaining portion is patterned on the element region 1a of the substrate 1 as the organic semiconductor pattern 13a.

マスクパターン11が複数枚に分割形成されている場合には、全てまたは必要部分のマスクパターン11を基板1上から引き剥がす。   When the mask pattern 11 is divided into a plurality of sheets, all or a necessary portion of the mask pattern 11 is peeled off from the substrate 1.

以上により、基板1の各素子領域1a上には、ゲート電極3と、これを覆うゲート絶縁膜5と、ゲート絶縁膜5上のゲート電極3を挟む位置に設けられたソース/ドレイン電極7と、ソース/ドレイン電極7を覆う有機半導体パターン13aとからなる、ボトムゲート・ボトムコンタクト型の薄膜トランジスタTrが形成される。そして、基板1上にこのような構成の薄膜トランジスタTrを配列してなる半導体装置15が得られる。   As described above, on each element region 1a of the substrate 1, the gate electrode 3, the gate insulating film 5 covering the gate electrode 3, and the source / drain electrodes 7 provided at positions sandwiching the gate electrode 3 on the gate insulating film 5 are provided. A bottom gate / bottom contact type thin film transistor Tr composed of the organic semiconductor pattern 13a covering the source / drain electrode 7 is formed. Then, the semiconductor device 15 in which the thin film transistors Tr having such a configuration are arranged on the substrate 1 is obtained.

以上説明した製造方法によれば、図1(4)および図3を用いて説明したように、基板1上からマスクパターン11を剥がし取る構成であるため、有機半導体層13に対して化学的な影響(ダメージ)を加えることなく、マスクパターン11上に有機半導体層13分部のみを選択的にリフトオフ除去することができる。これにより、基板1上には、成膜時の物性が維持された劣化のない有機半導体層13部分からなる有機半導体パターン13aを形成することが可能である。   According to the manufacturing method described above, the mask pattern 11 is peeled off from the substrate 1 as described with reference to FIGS. Without adding influence (damage), it is possible to selectively lift off the organic semiconductor layer 13 portion on the mask pattern 11. Thereby, it is possible to form on the substrate 1 an organic semiconductor pattern 13a composed of a portion of the organic semiconductor layer 13 that does not deteriorate while maintaining the physical properties during film formation.

また、基板1の上方に直接形成したマスクパターン11の剥がし取りによるリフトオフによって有機半導体パターン13aが形成されるため、メタルマスク上からの成膜によって形成したパターンと比較して、パターンの微細化に有利であり、10μmよりも精細なピッチで有機半導体パターンを得ることが可能である。特に、マスクパターン11の形成をリソグラフィー法によって行った場合には、リソグラフィー法における解像限界の近くまで有機半導体パターン14aを微細化できる。上述した実施形態の手順では、5μmのライン&スペースで有機半導体パターン13aを形成できることが確認されており、パターン幅1μm程度までの微細化が可能である。また、マスクパターン11の形成を、印刷法によって行うことで、有機半導体パターン13a形成におけるスループットの向上を図ることができる。   Further, since the organic semiconductor pattern 13a is formed by lift-off by peeling off the mask pattern 11 formed directly above the substrate 1, the pattern can be made finer than a pattern formed by film formation from a metal mask. It is advantageous, and it is possible to obtain an organic semiconductor pattern at a pitch finer than 10 μm. In particular, when the mask pattern 11 is formed by a lithography method, the organic semiconductor pattern 14a can be miniaturized to near the resolution limit in the lithography method. In the procedure of the above-described embodiment, it has been confirmed that the organic semiconductor pattern 13a can be formed with a 5 μm line and space, and the pattern width can be reduced to about 1 μm. Further, by forming the mask pattern 11 by a printing method, it is possible to improve the throughput in forming the organic semiconductor pattern 13a.

この結果、有機半導体パターン13aを用いた半導体装置(薄膜トランジスタTr)において、リーク電流の増加や移動度の低下や閾値のシフトなどが抑えられ、素子特性の向上が図られ、この薄膜トランジスタTrを用いて構成される半導体装置の装置性能の向上を図ることが可能になる。   As a result, in the semiconductor device (thin film transistor Tr) using the organic semiconductor pattern 13a, an increase in leakage current, a decrease in mobility, a shift in threshold value, and the like are suppressed, and element characteristics are improved. It becomes possible to improve the device performance of the configured semiconductor device.

尚、上述した実施形態においては、ボトムゲート・ボトムコンタクト型の薄膜トランジスタTrを備えた半導体装置の製造に本発明を適用した構成を説明した。しかしながら、本発明は、有機半導体パターンの形成方法に特徴があることからすれば、有機半導体パターンを有する半導体装置の製造方法に広く適用可能であり、同様の効果を得ることができる。   In the above-described embodiment, the configuration in which the present invention is applied to the manufacture of a semiconductor device including the bottom gate / bottom contact type thin film transistor Tr has been described. However, the present invention can be widely applied to a method for manufacturing a semiconductor device having an organic semiconductor pattern because the method for forming an organic semiconductor pattern is characteristic, and similar effects can be obtained.

このような例として、例えば、ボトムゲート・ボトムコンタクト型以外の薄膜トランジスタ、すなわちボトムゲート・トップコンタクト型、トップゲート・ボトムコンタクト型、さらにはトップゲート・トップコンタクト型の薄膜トランジスタを複数設けてなる半導体装置の製造にも適用可能である。また、薄膜トランジスタ以外であれば、例えば有機電界発光素子における有機発光層などの有機半導体パターン形成に、上述した有機半導体パターンの形成方法を適用しても良い。そして、この有機電界発光素子を配列した表示装置としての半導体装置の製造方法に、本発明を適用することも可能である。   As such an example, for example, a semiconductor device provided with a plurality of thin film transistors other than bottom gate / bottom contact type, that is, bottom gate / top contact type, top gate / bottom contact type, and further top gate / top contact type thin film transistors It is also applicable to the manufacture of In addition to the thin film transistor, for example, the organic semiconductor pattern forming method described above may be applied to forming an organic semiconductor pattern such as an organic light emitting layer in an organic electroluminescent element. The present invention can also be applied to a method for manufacturing a semiconductor device as a display device in which the organic electroluminescent elements are arranged.

実施形態の製造方法を説明する断面工程図である。It is sectional process drawing explaining the manufacturing method of embodiment. マスクパターンの形状を説明する平面図である。It is a top view explaining the shape of a mask pattern. マスクパターンを剥がし取る工程を示す平面図である。It is a top view which shows the process of peeling off a mask pattern.

符号の説明Explanation of symbols

1・基板、11…マスクパターン、11a…開口部、13…有機半導体層、13a…有機半導体パターン、15…半導体装置   DESCRIPTION OF SYMBOLS 1 * Board | substrate, 11 ... Mask pattern, 11a ... Opening part, 13 ... Organic-semiconductor layer, 13a ... Organic-semiconductor pattern, 15 ... Semiconductor device

Claims (9)

基板上にマスクパターンを形成する工程と、
前記マスクパターンが形成された前記基板上に有機半導体層を形成する工程と、
前記マスクパターンを前記基板上から剥がし取ることにより、当該マスクパターン上の前記有機半導体層部分をリフトオフ除去し、当該マスクパターンの開口部において当該基板上に直接成膜された前記有機半導体層部分のみを有機半導体パターンとして残す工程とを行う
ことを特徴とする有機半導体パターンの形成方法。
Forming a mask pattern on the substrate;
Forming an organic semiconductor layer on the substrate on which the mask pattern is formed;
The organic semiconductor layer portion on the mask pattern is lifted off by peeling off the mask pattern from the substrate, and only the organic semiconductor layer portion directly formed on the substrate at the opening of the mask pattern is removed. And a step of leaving the organic semiconductor pattern as an organic semiconductor pattern.
請求項1記載の有機半導体パターンの形成方法において、
前記マスクパターンは、感光性樹脂を用いたリソグラフィー法によって形成する
ことを特徴とする有機半導体パターンの形成方法。
In the formation method of the organic-semiconductor pattern of Claim 1,
The method of forming an organic semiconductor pattern, wherein the mask pattern is formed by a lithography method using a photosensitive resin.
請求項1記載の有機半導体パターンの形成方法において、
前記マスクパターンは、印刷法によって形成する
ことを特徴とする有機半導体パターンの形成方法。
In the formation method of the organic-semiconductor pattern of Claim 1,
The method of forming an organic semiconductor pattern, wherein the mask pattern is formed by a printing method.
請求項1記載の有機半導体パターンの形成方法において、
前記マスクパターンは、ディウェッティング法によって形成する
ことを特徴とする有機半導体パターンの形成方法。
In the formation method of the organic-semiconductor pattern of Claim 1,
The method of forming an organic semiconductor pattern, wherein the mask pattern is formed by a dewetting method.
請求項1記載の有機半導体パターンの形成方法において、
前記マスクパターンを基板上から剥がし取る前に、当該マスクパターンに対して光照射を行うことによって当該マスクパターンと基板との密着性を弱める工程を行う
ことを特徴とする有機半導体パターンの形成方法。
In the formation method of the organic-semiconductor pattern of Claim 1,
A method for forming an organic semiconductor pattern, comprising: performing a step of weakening adhesion between the mask pattern and the substrate by irradiating the mask pattern with light before the mask pattern is peeled off from the substrate.
請求項1記載の有機半導体パターンの形成方法において、
前記マスクパターンは、側壁が逆テーパ形状に形成される
ことを特徴とする有機半導体パターンの形成方法。
In the formation method of the organic-semiconductor pattern of Claim 1,
The method for forming an organic semiconductor pattern, wherein the mask pattern has a side wall formed in an inversely tapered shape.
請求項1記載の有機半導体パターンの形成方法において、
前記有機半導体層は、前記マスクパターンよりも薄膜で形成される
ことを特徴とする有機半導体パターンの形成方法。
In the formation method of the organic-semiconductor pattern of Claim 1,
The method for forming an organic semiconductor pattern, wherein the organic semiconductor layer is formed as a thin film than the mask pattern.
請求項1記載の有機半導体パターンの形成方法において、
前記マスクパターンは、前記基板上で連続したパターンとして形成される
ことを特徴とする有機半導体パターンの形成方法。
In the method of forming an organic semiconductor pattern according to claim 1,
The method of forming an organic semiconductor pattern, wherein the mask pattern is formed as a continuous pattern on the substrate.
有機半導体パターンを用いて構成された半導体装置の製造方法であって、
基板上にマスクパターンを形成する工程と、
前記マスクパターンが形成された前記基板上に有機半導体層を形成する工程と、
前記マスクパターンを前記基板上から剥がし取ることにより、当該マスクパターン上の前記有機半導体層部分をリフトオフ除去し、当該マスクパターンの開口部において当該基板上に直接成膜された前記有機半導体層部分のみを有機半導体パターンとして残す工程とを行う
ことを特徴とする半導体装置の製造方法。
A method of manufacturing a semiconductor device configured using an organic semiconductor pattern,
Forming a mask pattern on the substrate;
Forming an organic semiconductor layer on the substrate on which the mask pattern is formed;
The organic semiconductor layer portion on the mask pattern is lifted off by peeling off the mask pattern from the substrate, and only the organic semiconductor layer portion directly formed on the substrate at the opening of the mask pattern is removed. And a step of leaving the organic semiconductor pattern as an organic semiconductor pattern.
JP2006338380A 2006-12-15 2006-12-15 Method for forming organic semiconductor pattern and method for manufacturing semiconductor device Pending JP2008153354A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006338380A JP2008153354A (en) 2006-12-15 2006-12-15 Method for forming organic semiconductor pattern and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006338380A JP2008153354A (en) 2006-12-15 2006-12-15 Method for forming organic semiconductor pattern and method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JP2008153354A true JP2008153354A (en) 2008-07-03
JP2008153354A5 JP2008153354A5 (en) 2012-03-01

Family

ID=39655238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006338380A Pending JP2008153354A (en) 2006-12-15 2006-12-15 Method for forming organic semiconductor pattern and method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2008153354A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10529937B2 (en) 2016-06-27 2020-01-07 Foundation Of Soongsil University-Industry Cooperation Method of manufacturing organic semiconductor device
US10991894B2 (en) 2015-03-19 2021-04-27 Foundation Of Soongsil University-Industry Cooperation Compound of organic semiconductor and organic semiconductor device using the same

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613356A (en) * 1992-06-24 1994-01-21 Sony Corp Thin film pattern formation method
JP2002529802A (en) * 1998-11-06 2002-09-10 パシフィック ソーラー ピー ティ ワイ リミテッド Indirect laser patterning of resist
JP2004304162A (en) * 2003-03-17 2004-10-28 Seiko Epson Corp Contact hole forming method, thin film semiconductor device manufacturing method, electronic device manufacturing method, electronic device
JP2005535120A (en) * 2002-08-06 2005-11-17 アベシア・リミテッド Organic electronic devices
JP2006148060A (en) * 2004-11-16 2006-06-08 Samsung Sdi Co Ltd Thin film transistor manufacturing method, thin film transistor, and flat panel display including the thin film transistor
JP2006147910A (en) * 2004-11-22 2006-06-08 Sony Corp Conductive pattern and method for forming the same
JP2006156752A (en) * 2004-11-30 2006-06-15 Sony Corp Organic semiconductor material layer patterning method, semiconductor device manufacturing method, electroluminescent organic material layer patterning method, organic electroluminescence display device manufacturing method, conductive polymer material layer patterning method, and wiring layer forming method
JP2006203065A (en) * 2005-01-21 2006-08-03 Seiko Epson Corp Semiconductor device, liquid crystal device, electronic device, and manufacturing method of semiconductor device
JP2007027733A (en) * 2005-07-14 2007-02-01 Samsung Electronics Co Ltd Flat panel display and method of manufacturing flat panel display
JP2007243001A (en) * 2006-03-10 2007-09-20 Konica Minolta Holdings Inc Organic thin film transistor manufacturing method and organic thin film transistor

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613356A (en) * 1992-06-24 1994-01-21 Sony Corp Thin film pattern formation method
JP2002529802A (en) * 1998-11-06 2002-09-10 パシフィック ソーラー ピー ティ ワイ リミテッド Indirect laser patterning of resist
JP2005535120A (en) * 2002-08-06 2005-11-17 アベシア・リミテッド Organic electronic devices
JP2004304162A (en) * 2003-03-17 2004-10-28 Seiko Epson Corp Contact hole forming method, thin film semiconductor device manufacturing method, electronic device manufacturing method, electronic device
JP2006148060A (en) * 2004-11-16 2006-06-08 Samsung Sdi Co Ltd Thin film transistor manufacturing method, thin film transistor, and flat panel display including the thin film transistor
JP2006147910A (en) * 2004-11-22 2006-06-08 Sony Corp Conductive pattern and method for forming the same
JP2006156752A (en) * 2004-11-30 2006-06-15 Sony Corp Organic semiconductor material layer patterning method, semiconductor device manufacturing method, electroluminescent organic material layer patterning method, organic electroluminescence display device manufacturing method, conductive polymer material layer patterning method, and wiring layer forming method
JP2006203065A (en) * 2005-01-21 2006-08-03 Seiko Epson Corp Semiconductor device, liquid crystal device, electronic device, and manufacturing method of semiconductor device
JP2007027733A (en) * 2005-07-14 2007-02-01 Samsung Electronics Co Ltd Flat panel display and method of manufacturing flat panel display
JP2007243001A (en) * 2006-03-10 2007-09-20 Konica Minolta Holdings Inc Organic thin film transistor manufacturing method and organic thin film transistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10991894B2 (en) 2015-03-19 2021-04-27 Foundation Of Soongsil University-Industry Cooperation Compound of organic semiconductor and organic semiconductor device using the same
US10529937B2 (en) 2016-06-27 2020-01-07 Foundation Of Soongsil University-Industry Cooperation Method of manufacturing organic semiconductor device

Similar Documents

Publication Publication Date Title
US9263481B2 (en) Array substrate
JP5565609B2 (en) Manufacturing method of semiconductor device
US20130328049A1 (en) Thin-film transistor substrate and method of manufacturing the same
GB2522565A (en) Transistor and its method of manufacture
JP6073880B2 (en) Method for forming top gate type transistor
JP5292805B2 (en) Thin film transistor array and manufacturing method thereof
US20190043897A1 (en) Method for fabricating array substrate, array substrate and display device
JP4984416B2 (en) Thin film transistor manufacturing method
JP2008153354A (en) Method for forming organic semiconductor pattern and method for manufacturing semiconductor device
CN106449519A (en) Thin film transistor (TFT), manufacturing method thereof, and display device
US7129181B2 (en) Sub-resolution gaps generated by controlled over-etching
JP5375058B2 (en) Thin film transistor array and manufacturing method thereof
CN106997903A (en) Thin film transistor and manufacturing method thereof
CN111430300A (en) OLED array substrate and preparation method thereof, display panel and display device
CN105633100A (en) Thin film transistor array panel and manufacturing method thereof
JP2015233044A (en) Organic semiconductor element manufacturing method and organic semiconductor element
US8153512B2 (en) Patterning techniques
JP4542452B2 (en) Thin film transistor manufacturing method
JP2006295121A (en) Liquid crystal display device using thin film transistor and manufacturing method thereof
JP5422972B2 (en) Organic thin film transistor array manufacturing method and organic thin film transistor array
CN108493252A (en) Thin film transistor (TFT) and preparation method thereof, array substrate, display device
KR20250064717A (en) Manufacturing method of thin film transistor substrate and thin film transistor substrate manufactured by the same
JP2006195142A (en) Substrate with wiring pattern and liquid crystal display apparatus using the same
JP2010135378A (en) Semiconductor device, method for manufacturing the same, and electronic apparatus
KR101894325B1 (en) Apparatus and method of fabricating thin film pattern using the same

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091026

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091026

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120814

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121204