JP2008152096A - 表示装置、表示装置の駆動方法および電子機器 - Google Patents

Abstract

【課題】映像ラインごとに発光に必要な電流に差が生じても、当該電流差に起因する映像ラインごとの輝度差を低減し、良好な画質の画像表示を実現する。
【解決手段】２つの電源供給走査回路５０Ａ，５０Ｂを画素アレイ部３０の両側に分けて配置し、電源供給線３２−１〜３２−ｍに対して画素アレイ部３０の両側から第１電位Ｖｃｃ＿Ｈと第２電位Ｖｃｃ＿Ｌとを供給するようにすることで、映像ラインごとに発光に必要な電流に差が生じても、当該電流差に起因する映像ラインごとの輝度差をなくす。
【選択図】図１

Description

本発明は、表示装置、表示装置の駆動方法および電子機器に関し、特に電気光学素子を含む画素が行列状（マトリクス状）に配置されてなる平面型（フラットパネル型）の表示装置、当該表示装置の駆動方法および当該表示装置を用いた電子機器に関する。

近年、画表示を行う表示装置の分野では、発光素子を含む画素（画素回路）が行列状に配置されてなる平面型の表示装置、例えば、画素の発光素子として、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子、例えば有機薄膜に電界をかけると発光する現象を利用した有機ＥＬ(electro luminescence)素子を用いた有機ＥＬ表示装置が開発され、商品化が進められている。

この有機ＥＬ表示装置は、有機ＥＬ素子が１０Ｖ以下の印加電圧で駆動できるために低消費電力であり、また自発光素子であることから、液晶セルを含む画素ごとに当該液晶セルにて光源（バックライト）からの光強度を制御することによって画表示を行う液晶表示装置に比べて、画像の視認性が高い、バックライトが不要、素子の応答速度が速い等の特長を持っている。

有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素回路内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ（一般には、ＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）によって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。

ところで、一般的に、有機ＥＬ素子のＩ−Ｖ特性（電流−電圧特性）は、時間が経過すると劣化（いわゆる、経時劣化）することが知られている。有機ＥＬ素子を電流駆動するトランジスタ（以下、「駆動トランジスタ」と記述する）としてＮチャネル型のＴＦＴを用いた画素回路では、駆動トランジスタのソース側に有機ＥＬ素子が接続されることになるために、有機ＥＬ素子のＩ−Ｖ特性が経時劣化すると、駆動トランジスタのゲート−ソース間電圧Ｖｇｓが変化し、その結果、有機ＥＬ素子の発光輝度も変化する。

このことについてより具体的に説明する。駆動トランジスタのソース電位は、当該駆動トランジスタと有機ＥＬ素子との動作点で決まる。有機ＥＬ素子のＩ−Ｖ特性が劣化すると、駆動トランジスタと有機ＥＬ素子との動作点が変動してしまうために、駆動トランジスタのゲートに同じ電圧を印加したとしても駆動トランジスタのソース電位が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Ｖｇｓが変化するために、当該駆動トランジスタに流れる電流値が変化する。その結果、有機ＥＬ素子に流れる電流値も変化するために、有機ＥＬ素子の発光輝度が変化することになる。

また、ポリシリコンＴＦＴを用いた画素回路では、有機ＥＬ素子のＩ−Ｖ特性の経時劣化に加えて、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時的に変化したり、製造プロセスのばらつきによって閾値電圧Ｖｔｈや移動度μが画素ごとに異なったりする（個々のトランジスタ特性にバラツキがある）。駆動トランジスタの閾値電圧Ｖｔｈや移動度μが異なると、駆動トランジスタに流れる電流値にばらつきが生じるために、駆動トランジスタのゲートに同じ電圧を印加しても、有機ＥＬ素子の発光輝度が画素間で変化し、画面の一様性（ユニフォーミティ）が損なわれる。

そこで、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つようにするために、有機ＥＬ素子の特性変動に対する補償機能および駆動トランジスタの閾値電圧Ｖｔｈや移動度μの変動に対する補正機能を画素回路の各々に持たせる構成を採っている（例えば、特許文献１参照）。

特開２００６−１３３５４２号公報

特許文献１記載の従来技術では、画素回路の各々に、有機ＥＬ素子の特性変動に対する補償機能および駆動トランジスタの閾値電圧Ｖｔｈや移動度μの変動に対する補正機能を持たせることで、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時変化したりしたとしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つことができるが、その反面、画素回路を構成する素子数が多く、画素サイズの微細化の妨げとなる。

これに対して、画素回路を構成する素子数や配線数の削減を図るために、例えば、画素回路に電源電位を供給する電源供給線として他の配線を兼用し、画素回路に供給する電源電位を切り替えることによって有機ＥＬ素子の発光／非発光を制御する手法を採ることが考えられる。

しかしながら、電源供給線として他の配線を兼用した場合、有機ＥＬ素子が電流駆動のデバイスであることから、例えば図１２に示すように、表示画面の一部に黒帯を表示する場合など、ライン（行）によって輝度レベルが大きく異なる画像を表示する際に、ラインＡとラインＢで電源供給線ごとに流れるトータルの電流に差が生じ、その結果、映像ラインごとに輝度差が生じることになる（その詳細については後述する）。

そこで、本発明は、映像ラインごとに発光に必要な電流に差が生じても、当該電流差に起因する映像ラインごとの輝度差を低減し、良好な画質の画像表示を実現可能な表示装置、当該表示装置の駆動方法および当該表示装置を用いた電子機器を提供することを目的とする。

上記目的を達成するために、本発明では、電気光学素子と、入力信号電圧をサンプリングして書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた信号電圧を保持する保持容量と、前記保持容量に保持された信号電圧に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置されてなる画素アレイ部と、前記画素アレイ部の各画素を行単位で選択走査する走査回路とを備えた表示装置において、前記画素アレイ部の画素行ごとに配線され、前記駆動トランジスタに電流を供給する電源供給線に対して、第１電位と当該第１電位よりも低い第２電位とを電源電位として前記走査回路の走査に同期して複数の電源供給走査回路から選択的に供給するようにする。

上記構成の表示装置および当該表示装置を用いた電子機器において、複数の電源供給走査回路から、画素行ごとに配線された電源供給線に対して、走査回路の走査に同期して第１電位と第２電位とが電源電位として選択的に供給されることによって画素の駆動が行われる。ここで、電源供給走査回路の数を例えば２つとした場合、電源供給走査回路が１つとした場合に比べて、１つの電源供給走査回路から電源供給線を通して行単位で各画素に流れ込む電流が半分になる。これにより、電源供給走査回路が１つの場合に比べて、行単位で各画素に供給する電流に起因して電源供給走査回路で発生する電圧降下が小さくなるために、映像ライン間で輝度差が生じにくくなる。

本発明によれば、行単位で各画素に供給する電流に起因して電源供給走査回路で発生する電圧降下を小さくできることで、映像ラインごとに発光に必要な電流に差が生じても、当該電流差に起因する映像ラインごとの輝度差を低減できるために、良好な画質の画像表示を実現できる。

以下、本発明の実施の形態について図面を参照して詳細に説明する。

図１は、本発明の一実施形態に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子を画素の発光素子として用いたアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明する。

図１に示すように、本実施形態に係る有機ＥＬ表示装置１０は、画素（ＰＸＬＣ）２０が行列状（マトリクス状）に２次元配置されてなる画素アレイ部３０と、当該画素アレイ部３０の周辺に配置され、各画素２０を駆動する駆動部、即ち書き込み走査回路４０、複数（本例では、２つ）の電源供給走査回路５０Ａ，５０Ｂおよび水平駆動回路６０とを有する構成となっている。

画素アレイ部３０には、ｍ行ｎ列の画素配列に対して、画素行ごとに走査線３１−１〜３１−ｍと電源供給線３２−１〜３２−ｍとが配線され、画素列ごとに信号線３３−１〜３３−ｎが配線されている。

画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成され、平面型（フラット型）のパネル構造となっている。画素アレイ部３０の各画素２０は、アモルファスシリコンＴＦＴ(Thin Film Transistor;薄膜トランジスタ)または低温ポリシリコンＴＦＴを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合には、走査回路４０、電源供給走査回路５０Ａ，５０Ｂおよび水平駆動回路６０についても、画素アレイ部３０を形成するパネル（基板）上に実装することができる。

書き込み走査回路４０は、シフトレジスタ等によって構成され、画素アレイ部３０の各画素２０への映像信号の書き込みに際して、走査線３１−１〜３１−ｍに順次走査信号ＷＳＬ１〜ＷＳＬｍを供給して画素２０を行単位で線順次走査する。

電源供給走査回路５０Ａ，５０Ｂは、シフトレジスタ等によって構成されて例えば画素アレイ部３０を挟んで両側に配置され、書き込み走査回路４０による線順次走査に同期して、電源供給線３２−１〜３２−ｍに対して第１電位Ｖｃｃ＿Ｈと当該第１電位Ｖｃｃ＿Ｈよりも低い第２電位Ｖｃｃ＿Ｌで切り替わる電源供給線電位ＤＳＬ１〜ＤＳＬｍを画素アレイ部３０の両側から供給する。ここで、第２電位Ｖｃｃ＿Ｌは、水平駆動回路６０から与えられる基準電位Ｖｏよりも十分に低い電位である。

水平駆動回路６０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧Ｖｓｉｇと基準電位Ｖｏのいずれか一方を適宜選択し、信号線３３−１〜３３−ｎを介して画素アレイ部３０の各画素２０に対して例えば行単位で一斉に書き込む。すなわち、水平駆動回路６０は、信号電圧Ｖｓｉｇを行（ライン）単位で一斉に書き込む線順次書き込みの駆動形態を採っている。

（画素回路）
図２は、画素（画素回路）２０の具体的な構成例を示す回路図である。図２に示すように、画素２０は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子２１を発光素子として有し、当該有機ＥＬ素子２１に加えて、駆動トランジスタ２２、書き込みトランジスタ２３および保持容量２４を有する構成となっている。

ここで、駆動トランジスタ２２および書き込みトランジスタ２３としてＮチャネル型のＴＦＴが用いられている。ただし、ここでの駆動トランジスタ２２および書き込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。

有機ＥＬ素子２１は、全ての画素２０に対して共通に配線された共通電源供給線３４にカソード電極が接続されている。駆動トランジスタ２２は、ソースが有機ＥＬ素子２１のアノード電極に接続され、ドレインが電源供給線３２（３２−１〜３２−ｍ）に接続されている。書き込みトランジスタ２３は、ゲートが走査線３１（３１−１〜３１−ｍ）に接続され、ソースが信号線３３（３３−１〜３３−ｎ）に接続され、ドレインが駆動トランジスタ２２のゲートに接続されている。保持容量２４は、一端が駆動トランジスタ２２のゲートに接続され、他端が駆動トランジスタ２２のソース（有機ＥＬ素子２１のアノード電極）に接続されている。

かかる構成の画素２０において、書き込みトランジスタ２３は、書き込み走査回路４０から走査線３１を通してゲートに印加される走査信号ＷＳＬに応答して導通状態となることにより、信号線３３を通して水平駆動回路６０から供給される輝度情報に応じた映像信号の信号電圧Ｖｓｉｇまたは基準電位Ｖｏをサンプリングして画素２０内に書き込む。この書き込まれた信号電圧Ｖｓｉｇまたは基準電位Ｖｏは保持容量２４に保持される。

駆動トランジスタ２２は、電源供給線３２（３２−１〜３２−ｍ）の電位ＤＳＬが第１電位Ｖｃｃ＿Ｈにあるときに、電源供給線３２から電流の供給を受けて、保持容量２４に保持された信号電圧Ｖｓｉｇに応じた電流値の駆動電流を有機ＥＬ素子２１に供給することによって当該有機ＥＬ素子２１を電流駆動する。

（画素構造）
図４に、画素２０の断面構造の一例を示す。図４に示すように、画素２０は、駆動トランジスタ２２、書き込みトランジスタ２３等の画素回路が形成されたガラス基板２０１上に絶縁膜２０２およびウインド絶縁膜２０３が形成され、当該ウインド絶縁膜２０３の凹部２０３Ａに有機ＥＬ素子２１が設けられた構成となっている。

有機ＥＬ素子２１は、上記ウインド絶縁膜２０３の凹部２０３Ａの底部に形成された金属等からなるアノード電極２０４と、当該アノード電極２０４上に形成された有機層（電子輸送層、発光層、ホール輸送層/ホール注入層）２０５と、当該有機層２０５上に全画素共通に形成された透明導電膜等からなるカソード電極２０６とから構成されている。

この有機ＥＬ素子２１において、有機層２０８は、アノード電極２０４上にホール輸送層/ホール注入層２０５１、発光層２０５２、電子輸送層２０５３および電子注入層（図示せず）が順次堆積されることによって形成される。そして、図２の駆動トランジスタ２２による電流駆動の下に、駆動トランジスタ２２からアノード電極２０４を通して有機層２０５に電流が流れることで、当該有機層２０５内の発光層２０５２において電子と正孔が再結合する際に発光するようになっている。

図４に示すように、画素回路が形成されたガラス基板２０１上に、絶縁膜２０２およびウインド絶縁膜２０３を介して有機ＥＬ素子２１が画素単位で形成された後は、パッシベーション膜２０７を介して封止基板２０８が接着剤２０９によって接合され、当該封止基板２０８によって有機ＥＬ素子２１が封止されることにより、有機ＥＬ表示パネルが形成される。

（閾値補正機能）
ここで、電源供給走査回路５０Ａ，５０Ｂは、書き込みトランジスタ２３が導通した後で、水平駆動回路６０が信号線３３（３３−１〜３３−ｎ）に基準電位Ｖｏを供給している間に、電源供給線３２の電位ＤＳＬを第１電位Ｖｃｃ＿Ｈと第２電位Ｖｃｃ＿Ｌとの間で切り替える。この電源供給線３２の電位ＤＳＬの切り替えにより、駆動トランジスタ２２の閾値電圧Ｖｔｈに相当する電圧が保持容量２４に保持される。

保持容量２４に駆動トランジスタ２２の閾値電圧Ｖｔｈに相当する電圧を保持するのは次の理由による。駆動トランジスタ２２の製造プロセスのばらつきや経時変化により、各画素ごとに駆動トランジスタ２２の閾値電圧Ｖｔｈや移動度μなどのトランジスタ特性の変動がある。このトランジスタ特性の変動により、駆動トランジスタ２２に同一のゲート電位を与えても、画素ごとにドレイン・ソース間電流（駆動電流）Ｉｄｓが変動し、発光輝度のばらつきとなって現れる。この閾値電圧Ｖｔｈの画素ごとのばらつきの影響をキャンセル（補正）するために、閾値電圧Ｖｔｈに相当する電圧を保持容量２４に保持するのである。

駆動トランジスタ２２の閾値電圧Ｖｔｈの補正は次のようにして行われる。すなわち、保持容量２４にあらかじめ閾値電圧Ｖｔｈを保持しておくことで、信号電圧Ｖｓｉｇによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖｔｈが保持容量２４に保持した閾値電圧Ｖｔｈに相当する電圧と相殺される、換言すれば、閾値電圧Ｖｔｈの補正が行われる。

これが閾値補正機能である。この閾値補正機能により、画素ごとに閾値電圧Ｖｔｈにばらつきや経時変化があったとしても、それらの影響を受けることなく、有機ＥＬ素子２１の発光輝度を一定に保つことができることになる。閾値補正の原理については後で詳細に説明する。

（移動度補正機能）
図２に示した画素２０は、上述した閾値補正機能に加えて、移動度補正機能を備えている。すなわち、水平駆動回路６０が映像信号の信号電圧Ｖｓｉｇを信号線３３（３３−１〜３３−ｎ）に供給している期間で、かつ、書き込み走査回路４０から出力される走査信号ＷＳＬ（ＷＳＬ１〜ＷＳＬｍ）に応答して書き込みトランジスタ２３が導通する期間、即ち移動度補正期間において、保持容量２４に信号電圧Ｖｓｉｇを保持する際に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消す移動度補正が行われる。この移動度補正の具体的な原理および動作については後述する。

（ブートストラップ機能）
図２に示した画素２０はさらにブートストラップ機能も備えている。すなわち、水平駆動回路６０は、保持容量２４に信号電圧Ｖｓｉｇが保持された段階で走査線３１（３１−１〜３１−ｍ）に対する走査信号ＷＳＬ（ＷＳＬ１〜ＷＳＬｍ）の供給を解除し、書き込みトランジスタ２３を非導通状態にして駆動トランジスタ２２のゲートを信号線３３（３３−１〜３３−ｎ）から電気的に切り離する。これにより、駆動トランジスタ２２のソース電位Ｖｓの変動にゲート電位Ｖｇが連動するために、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓを一定に維持することができる。

（回路動作）
次に、本実施形態に係る有機ＥＬ表示装置１０の回路動作について、図４のタイミングチャートを基に、図５および図６の動作説明図を用いて説明する。なお、図５および図６の動作説明図では、図面の簡略化のために、書き込みトランジスタ２３をスイッチのシンボルで図示している。また、有機ＥＬ素子２１は寄生容量を持っていることから、当該寄生容量Ｃｅｌについても図示している。

図４のタイミングチャートでは、時間軸を共通にして、１Ｈ（Ｈは水平走査時間）における走査線３１（３１−１〜３１−ｍ）の電位（走査信号）ＷＳＬの変化、電源供給線３２（３２−１〜３２−ｍ）の電位ＤＳＬの変化、駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの変化を表している。

＜発光期間＞
図４のタイミングチャートにおいて、時刻ｔ１以前は有機ＥＬ素子２１が発光状態にある（発光期間）。この発光期間では、電源供給線３２の電位ＤＳＬが高電位Ｖｃｃ＿Ｈ（第１電位）にあり、図５（Ａ）に示すように、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に駆動電流（ドレイン・ソース間電流）Ｉｄｓが供給されるため、有機ＥＬ素子２１が駆動電流Ｉｄｓに応じた輝度で発光する。

＜閾値補正準備期間＞
そして、時刻ｔ１になると線順次走査の新しいフィールドに入り、図５（Ｂ）に示すように、電源供給線３２の電位ＤＳＬが高電位Ｖｃｃ＿Ｈから信号線３３の基準電位Ｖｏよりも十分に低い電位Ｖｃｃ＿Ｌ（第２電位）に遷移すると、駆動トランジスタ２２のソース電位Ｖｓも低電位Ｖｃｃ＿Ｌに向けて下降を開始する。

次に、時刻ｔ２で書き込み走査回路４０から走査信号ＷＳＬが出力され、走査線３１の電位ＷＳＬが高電位側に遷移することで、図５（Ｃ）に示すように、書き込みトランジスタ２３が導通状態となる。このとき、水平駆動回路６０から信号線３３に対して基準電位Ｖｏが供給されているために、駆動トランジスタ２２のゲート電位Ｖｇが基準電位Ｖｏになる。また、駆動トランジスタ２２のソース電位Ｖｓは、基準電位Ｖｏよりも十分に低い電位Ｖｃｃ＿Ｌにある。

ここで、低電位Ｖｃｃ＿Ｌについては、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが、当該駆動トランジスタ２２の閾値電圧Ｖｔｈよりも大きくなるように設定しておくこととする。このように、駆動トランジスタ２２のゲート電位Ｖｇを基準電位Ｖｏ、ソース電位Ｖｓを低電位Ｖｃｃ＿Ｌにそれぞれ初期化することで、閾値電圧補正動作の準備が完了する。

＜閾値補正期間＞
次に、時刻ｔ３で、図５（Ｄ）に示すように、電源供給線３２の電位ＤＳＬが低電位Ｖｃｃ＿Ｌから高電位Ｖｃｃ＿Ｈに切り替わると、駆動トランジスタ２２のソース電位Ｖｓが上昇を開始する。やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが当該駆動トランジスタ２２の閾値電圧Ｖｔｈになり、当該閾値電圧Ｖｔｈに相当する電圧が保持容量２４に書き込まれる。

ここでは、便宜上、閾値電圧Ｖｔｈに相当する電圧を保持容量２４に書き込む期間を閾値補正期間と呼んでいる。なお、この閾値補正期間において、電流が専ら保持容量２４側に流れ、有機ＥＬ素子２１側には流れないようにするために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３４の電位を設定しておくこととする。

次に、時刻ｔ４で走査線３１の電位ＷＳＬが低電位側に遷移することで、図６（Ａ）に示すように、書き込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲートがフローティング状態になるが、ゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。したがって、ドレイン−ソース間電流Ｉｄｓは流れない。

＜書き込み期間／移動度補正期間＞
次に、時刻ｔ５で、図６（Ｂ）に示すように、信号線３３の電位が基準電位Ｖｏから映像信号の信号電圧Ｖｓｉｇに切り替わる。続いて、時刻ｔ６で、走査線３１の電位ＷＳＬが高電位側に遷移することで、図６（Ｃ）に示すように、書き込みトランジスタ２３が導通状態になって映像信号の信号電圧Ｖｓｉｇをサンプリングする。

この書き込みトランジスタ２３による信号電圧Ｖｓｉｇのサンプリングにより、駆動トランジスタ２２のゲート電位Ｖｇが信号電圧Ｖｓｉｇとなる。このとき、有機ＥＬ素子２１は始めカットオフ状態（ハイインピーダンス状態）にあるために、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓは有機ＥＬ素子２１の寄生容量Ｃｅｌに流れ込み、よって寄生容量Ｃｅｌの充電が開始される。

有機ＥＬ素子２１の寄生容量Ｃｅｌの充電により、駆動トランジスタ２２のソース電位Ｖｓが上昇を開始し、やがて駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ＋Ｖｔｈ−ΔＶとなる。すなわち、ソース電位Ｖｓの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖｓｉｇ＋Ｖｔｈ）から差し引かれるように、換言すれば、保持容量２４の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、ソース電位Ｖｓの上昇分ΔＶは負帰還の帰還量となる。

このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓを当該駆動トランジスタ２２のゲート入力に、即ちゲート‐ソース間電圧Ｖｇｓに負帰還することにより、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消す、即ち移動度μの画素ごとのばらつきを補正する移動度補正が行われる。

より具体的には、映像信号の信号電圧Ｖｓｉｇが高いほどドレイン−ソース間電流Ｉｄｓが大きくなるために、負帰還の帰還量（補正量）ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正が行われる。また、映像信号の信号電圧Ｖｓｉｇを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。

＜発光期間＞
次に、時刻ｔ７で走査線３１の電位ＷＳＬが低電位側に遷移することで、図６（Ｄ）に示すように、書き込みトランジスタ２３が非導通（オフ）状態となる。これにより、駆動トランジスタ２２のゲートは信号線３３から切り離される。これと同時に、ドレイン−ソース間電流Ｉｄｓが有機ＥＬ素子２１に流れ始めることにより、有機ＥＬ素子２１のアノード電位はドレイン−ソース間電流Ｉｄｓに応じて上昇する。

有機ＥＬ素子２１のアノード電位の上昇は、即ち駆動トランジスタ２２のソース電位Ｖｓの上昇に他ならない。駆動トランジスタ２２のソース電位Ｖｓが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電位Ｖｇも連動して上昇する。このとき、ゲート電位Ｖｇの上昇量はソース電位Ｖｓの上昇量に等しくなる。故に、発光期間中駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｉｎ＋Ｖｔｈ−ΔＶで一定に保持される。

（閾値補正の原理）
ここで、駆動トランジスタ２２の閾値補正の原理について説明する。駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機ＥＬ素子２１には駆動トランジスタ２２から、次式（１）で与えられる一定のドレイン・ソース間電流（駆動電流）Ｉｄｓが供給される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）² ……（１）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量である。

図７に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓ対ゲート・ソース間電圧Ｖｇｓの特性を示す。この特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖｔｈのばらつきに対する補正を行わないと、閾値電圧ＶｔｈがＶｔｈ１のとき、ゲート・ソース電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ１になるのに対して、閾値電圧ＶｔｈがＶｔｈ２（Ｖｔｈ２＞Ｖｔｈ１）のとき、同じゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ２（Ｉｄｓ２＜Ｉｄｓ）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈが変動すると、ゲート−ソース間電圧Ｖｇｓが一定であってもドレイン−ソース間電流Ｉｄｓが変動する。

これに対して、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓがＶｉｎ＋Ｖｔｈ−ΔＶであるために、これを式（１）に代入すると、ドレイン−ソース間電流Ｉｄｓは、
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｉｎ−ΔＶ）² ……（２）
で表される。

すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉｄｓは、駆動トランジスタ２２の閾値電圧Ｖｔｈに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化により、各画素ごとに駆動トランジスタ２２の閾値電圧Ｖｔｈが変動しても、ドレイン−ソース間電流Ｉｄｓが変動しないために、有機ＥＬ素子２１の発光輝度も変動しない。

（移動度補正の原理）
次に、駆動トランジスタ２２の移動度補正の原理について説明する。図８に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ２２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。

画素Ａと画素Ｂで移動度μにばらつきがある状態で、例えば両画素Ａ，Ｂに同レベルの入力信号電圧Ｖｓｉｇを書き込んだ場合に、何ら移動度μの補正を行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉｄｓ１′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉｄｓ２′との間には大きな差が生じてしまう。このように、移動度μのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素間で大きな差が生じると、画面のユニフォーミティを損なうことになる。

ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Ｉｄｓが大きくなる。したがって、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図８に示すように、移動度μの大きな画素Ａの帰還量ΔＶ１は、移動度の小さな画素Ｖの帰還量ΔＶ２に比べて大きい。そこで、移動度補正動作によって駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓを入力信号電圧Ｖｓｉｇ側に負帰還させることで、移動度μが大きいほど負帰還が大きくかかることになるために、移動度μのばらつきを抑制することができる。

具体的には、移動度μの大きな画素Ａで帰還量ΔＶ１の補正をかけると、ドレイン−ソース間電流ＩｄｓはＩｄｓ１′からＩｄｓ１まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ２は小さいために、ドレイン−ソース間電流ＩｄｓはＩｄｓ２′からＩｄｓ２までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉｄｓ１と画素Ｂのドレイン−ソース間電流Ｉｄｓ２とはほぼ等しくなるために、移動度μのばらつきが補正される。

以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ１は移動度μの小さい画素Ｂの帰還量ΔＶ２に比べて小さくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉｄｓの減少量が大きくなる。すなわち、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓを入力信号電圧Ｖｓｉｇ側に負帰還させることで、移動度μの異なる画素のドレイン−ソース間電流Ｉｄｓの電流値が均一化され、その結果、移動度μのばらつきを補正することができる。

ここで、図２に示した画素（画素回路）２０において、閾値補正、移動度補正の有無による映像信号の信号電位（サンプリング電位）Ｖｓｉｇと駆動トランジスタ２２のドレイン・ソース間電流Ｉｄｓとの関係について図９を用いて説明する。

図９において、（Ａ）は閾値補正および移動度補正を共に行わない場合、（Ｂ）は移動度補正を行わず、閾値補正のみを行った場合、（Ｃ）は閾値補正および移動度補正を共に行った場合をそれぞれ示している。図９（Ａ）に示すように、閾値補正および移動度補正を共に行わない場合には、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因してドレイン・ソース間電流Ｉｄｓに画素Ａ，Ｂ間で大きな差が生じることになる。

これに対して、閾値補正のみを行った場合は、図９（Ｂ）に示すように、当該閾値補正によってドレイン・ソース間電流Ｉｄｓのばらつきをある程度低減できるものの、移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン・ソース間電流Ｉｄｓの差は残る。そして、閾値補正および移動度補正を共に行うことで、図９（Ｃ）に示すように、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン・ソース間電流Ｉｄｓの差をほぼ無くすことができるために、どの階調においても有機ＥＬ素子２１の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。

（複数の電源供給走査回路による作用効果）
続いて、本発明の特徴である、電源供給走査回路５０（５０Ａ，５０Ｂ）を複数設けることによる作用効果について説明する。

最初に、電源供給走査回路５０が１つの場合について、図１０を用いて説明する。図１０には、あるｉ行目の電源供給線３２ｉに接続されたｉ行目のｎ個の画素２０と、電源供給走査回路５０のｉ行目に対応する単位回路５１とを示している。

有機ＥＬ素子２１は、流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である。そして、画素発光時の有機ＥＬ素子２１の電流源は電源パスとしている電源供給線３２ｉとなるために、単位回路５１の出力段は、第１電位Ｖｃｃ＿Ｈと第２電位Ｖｃｃ＿Ｌとの間に直列に接続されるとともに、ゲートが共通に接続されたＰチャンネル型ＭＯＳトランジスタ５１１およびＮチャンネル型ＭＯＳトランジスタ５１２からなるＣＭＯＳインバータ構造（バッファ構造）となっている。このＣＭＯＳインバータの出力ノードＮに、電源供給線３２ｉの一端が接続される。

ここで、例えば図１２に示すように、表示画面の一部に黒帯を表示する場合など、ライン（行）によって輝度レベルが大きく異なる画像を表示する場合を考える。図１２に示すような画像を表示するとき、ラインＡとラインＢで輝度レベルが大きく異なる訳であるから、画素２０に流れる電流をＩとしたとき、ラインＡとラインＢで電流供給線３２ごとに流れるトータルの電流（ｎ×Ｉ）に差が生じることになる。

このように、映像ラインごとに有機ＥＬ素子２１の発光に必要なトータルの電流（ｎ×Ｉ）が違うと、電源供給走査回路５０のバッファ構造の単位回路５１において、Ｐチャンネル型ＭＯＳトランジスタ５１１での電圧降下に映像ライン間で差が生じる。ＭＯＳトランジスタ５１１での電圧降下が映像ライン間で異なると、電源供給線３２−１〜３２−ｍに電位差が生じてしまうため、駆動トランジスタ２２のドレイン電圧がライン間で異なり、バイポーラトランジスタのアーリー効果に相当するチャネル長変調効果が発生する。その結果、映像ラインごとに輝度差が生じることになる。

これに対して、本実施形態に係る有機ＥＬ表示装置１０では、例えば２つの電源供給走査回路５０Ａ，５０Ｂを画素アレイ部３０を挟んで両側に配置し、第１電位Ｖｃｃ＿Ｈと第２電位Ｖｃｃ＿Ｌとを電源供給線電位ＤＳＬ１〜ＤＳＬｍとして電源供給線３２−１〜３２−ｍに画素アレイ部３０の両側から供給する構成を採っている。

図１１に、あるｉ行目の電源供給線３２ｉに接続されたｉ行目のｎ個の画素２０と、電源供給走査回路５０Ａ，５０Ｂのｉ行目に対応する単位回路５１Ａ，５１Ｂとを示す。

単位回路５１Ａの出力段は、第１電位Ｖｃｃ＿Ｈと第２電位Ｖｃｃ＿Ｌとの間に直列に接続されるとともに、ゲートが共通に接続されたＰチャンネル型ＭＯＳトランジスタ５１１ＡおよびＮチャンネル型ＭＯＳトランジスタ５１２ＡからなるＣＭＯＳインバータ構造（バッファ構造）となっている。同様に、単位回路５１Ｂの出力段は、第１電位Ｖｃｃ＿Ｈと第２電位Ｖｃｃ＿Ｌとの間に直列に接続されるとともに、ゲートが共通に接続されたＰチャンネル型ＭＯＳトランジスタ５１１ＢおよびＮチャンネル型ＭＯＳトランジスタ５１２Ｂからなるバッファ構造となっている。そして、双方の出力ノードＮａ，Ｎｂに、電源供給線３２ｉの両端がそれぞれ接続される。

このように、例えば２つの電源供給走査回路５０Ａ，５０Ｂを画素アレイ部３０の両側に分けて配置し、電源供給線３２−１〜３２−ｍに対して画素アレイ部３０の両側から第１電位Ｖｃｃ＿Ｈと第２電位Ｖｃｃ＿Ｌとを供給する構成を採ることで、電源供給走査回路５０を画素アレイ部３０の片側に１つ配置する場合に比べて、各映像ラインで必要な電流の半分、即ち（ｎ×Ｉ）／２の電流を電源供給走査回路５０Ａ，５０Ｂの各々から電源供給線３２−１〜３２−ｍに供給すれば良いことになる。

電源供給走査回路５０Ａ，５０Ｂの各々から電源供給線３２−１〜３２−ｍに供給すべき電流を半減できることで、バッファ構造の単位回路５１Ａ，５１Ｂにおいて、Ｐチャンネル型ＭＯＳトランジスタ５１１Ａ，５１１Ｂでの電圧降下を小さく抑えることができるために、電源供給線３２−１〜３２−ｍに流れる有機ＥＬ素子２１の発光に必要なトータルの電流の違いに起因する映像ライン間での輝度差を低減できる。すなわち、映像ラインごとに発光に必要な電流に差が生じても、当該電流差に起因する映像ラインごとの輝度差を低減できるために、良好な画質の画像表示を実現できる。

また、バッファ構造の単位回路５１Ａ，５１Ｂにおいて、Ｐチャンネル型ＭＯＳトランジスタ５１１Ａ，５１１ＢのＷ（チャネル幅）／Ｌ（チャネル長）を、電源供給走査回路５０が１つの場合のＰチャンネル型ＭＯＳトランジスタ５１１のＷ／Ｌよりも大きく設定してＯＮ抵抗を下げることによっても、Ｐチャンネル型ＭＯＳトランジスタ５１１Ａ，５１１Ｂでの電圧降下を小さくすることができるために、映像ライン間の輝度差の問題を相乗的に解決することができる。

なお、上記実施形態では、２つの電源供給走査回路５０Ａ，５０Ｂを画素アレイ部３０を挟んで両側に配置するとしたが、必ずしも画素アレイ部３０の両側に配置する必要はなく、２つの電源供給走査回路５０Ａ，５０Ｂを画素アレイ部３０の一方側に配置する構成を採ることも可能である。この場合にも、電源供給走査回路５０Ａ，５０Ｂの各々から電源供給線３２−１〜３２−ｍに供給すべき電流を半減できるために、電源供給線３２−１〜３２−ｍに流れる有機ＥＬ素子２１の発光に必要なトータルの電流の違いに起因する映像ライン間での輝度差を低減できる。

ただし、電源供給線３２−１〜３２−ｍの配線抵抗および寄生容量に起因する伝搬遅延の観点からすると、２つの電源供給走査回路５０Ａ，５０Ｂを画素アレイ部３０の一方側に配置する構成を採る場合よりも、画素アレイ部３０の両側に配置する構成を採る場合の方が好ましい。

具体的には、電源供給線３２−１〜３２−ｍの配線抵抗および寄生容量に起因して電源供給走査回路５０Ａ，５０Ｂから出力される電源電位ＤＳＬに遅延が生じるが、その遅延量は電源供給走査回路５０Ａ，５０Ｂから離れるに連れて大きくなる。このため、２つの電源供給走査回路５０Ａ，５０Ｂを画素アレイ部３０の一方側に配置した場合には、画素アレイ部３０の電源供給走査回路５０Ａ，５０Ｂと反対側（他方側）の遅延量が最大となり、一方側の遅延量と他方側の遅延量の差が大きくなるために、一方側の画素と他方側の画素の動作タイミングに大きなずれが生じることになる。

これに対して、２つの電源供給走査回路５０Ａ，５０Ｂを画素アレイ部３０の両側に配置した場合には、画素アレイ部３０の中央部分の遅延量が最大となるものの、一方側の遅延量と中央部分の遅延量の差が、画素アレイ部３０の一方側に配置した場合における一方側の遅延量と他方側の遅延量の差に比べて極めて小さなものとなるために、画素アレイ部３０の左右方向における画素の動作タイミングのずれを小さく抑えることができる。

また、電源供給走査回路５０の数は２つに限られるものではなく、その数が多いほど、個々の電源供給走査回路から電源供給線３２−１〜３２−ｍに供給する電流が少なくて済むために、有機ＥＬ素子２１の発光に必要なトータルの電流の違いに起因する映像ライン間での輝度差の低減効果が大きい。

なお、上記実施形態では、画素回路２０の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。

［適用例］
以上説明した本発明に係る表示装置は、図１０〜図１４に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。以下に、本発明が適用される電子機器の一例について説明する。

なお、本発明に係る表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部３０に透明なガラス等の対向部に貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。

図１３は、本発明が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明に係る表示装置を用いることにより作成される。

図１４は、本発明が適用されるデジタルカメラを示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明に係る表示装置を用いることにより作製される。

図１５は、本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明に係る表示装置を用いることにより作製される。

図１６は、本発明が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明に係る表示装置を用いることにより作製される。

図１７は、本発明が適用される携帯端末装置、例えば携帯電話機を示す斜視図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた除隊での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５として本発明に係る表示装置を用いることにより作製される。

本発明の一実施形態に係る有機ＥＬ表示装置の構成の概略を示すシステム構成図である。 画素（画素回路）の具体的な構成例を示す回路図である。 画素の断面構造の一例を示す断面図である。 本発明の一実施形態に係る有機ＥＬ表示装置の動作説明に供するタイミングチャートである。 本発明の一実施形態に係る有機ＥＬ表示装置の回路動作の説明図（その１）である。 本発明の一実施形態に係る有機ＥＬ表示装置の回路動作の説明図（その２）である。 駆動トランジスタの閾値電圧Ｖｔｈのばらつきに起因する課題の説明に供する特性図である。 駆動トランジスタの移動度μのばらつきに起因する課題の説明に供する特性図である。 閾値補正、移動度補正の有無による映像信号の信号電圧Ｖｓｉｇと駆動トランジスタのドレイン・ソース間電流Ｉｄｓとの関係の説明に供する特性図である。 電源供給走査回路が１つの場合の動作説明に供する図である。 電源供給走査回路が２つの場合の動作説明に供する図である。 課題の説明に供する図である。 本発明が適用されるテレビを示す斜視図である。 本発明が適用されるデジタルカメラを示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。 本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。 本発明が適用されるビデオカメラを示す斜視図である。 本発明が適用される携帯電話機を示す斜視図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた除隊での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。

符号の説明

１０…有機ＥＬ表示装置、２０…画素（画素回路）、２１…有機ＥＬ素子、２２…駆動トランジスタ、２３…書き込みトランジスタ、２４…保持容量、３０…画素アレイ部、３１（３１−１〜３１−ｍ）…走査線、３２（３２−１〜３２−ｍ）…電源供給線、３３（３３−１〜３３−ｎ）…信号線、３４…共通電源供給線、４０…書き込み走査回路、５０（５０Ａ，５０Ｂ）…電源供給走査回路、６０…水平駆動回路

Claims (4)

1. 電気光学素子と、入力信号電圧をサンプリングして書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた信号電圧を保持する保持容量と、前記保持容量に保持された信号電圧に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置されてなる画素アレイ部と、
   前記画素アレイ部の各画素を行単位で選択走査する走査回路と、
   前記画素アレイ部の画素行ごとに配線され、前記駆動トランジスタに電流を供給する電源供給線に対して第１電位と当該第１電位よりも低い第２電位とを前記走査回路の走査に同期して選択的に供給する複数の電源供給走査回路と
   を備えたことを特徴とする表示装置。
2. 前記複数の電源供給走査回路は、前記画素アレイ部を挟んで両側に配置されている
   ことを特徴とする請求項１記載の表示装置。
3. 電気光学素子と、入力信号電圧をサンプリングして書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた信号電圧を保持する保持容量と、前記保持容量に保持された信号電圧に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置されてなる画素アレイ部と、
   前記画素アレイ部の各画素を行単位で選択走査する走査回路とを備え、
   前記画素アレイ部の画素行ごとに配線され、前記駆動トランジスタに電流を供給する電源供給線に対して、第１電位と当該第１電位よりも低い第２電位とを電源電位として前記走査回路の走査に同期して複数の電源供給走査回路から選択的に供給する
   ことを特徴とする表示装置の駆動方法。
4. 電気光学素子と、入力信号電圧をサンプリングして書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた信号電圧を保持する保持容量と、前記保持容量に保持された信号電圧に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置されてなる画素アレイ部と、
   前記画素アレイ部の各画素を行単位で選択走査する走査回路と、
   前記画素アレイ部の画素行ごとに配線され、前記駆動トランジスタに電流を供給する電源供給線に対して第１電位と当該第１電位よりも低い第２電位とを前記走査回路の走査に同期して選択的に供給する複数の電源供給走査回路と
   を備えたことを特徴とする表示装置を有する電子機器。

Images