JP2009282191A - 表示装置、表示装置の駆動方法および電子機器 - Google Patents

Abstract

【課題】画素内のレイアウトの過密度化を抑え、画素の微細化、ひいては表示装置の高精細化を可能にする。
【解決手段】画素２０内に補助容量を追加して設けるのではなく、隣接画素の信号線３３の配線容量を有機ＥＬ素子の補助容量として使用することで有機ＥＬ素子２１の容量不足を補う。信号線３３の配線容量が画素内に設ける補助容量よりも大きな容量値であることから、映像信号の信号電圧Ｖｓｉｇを書き込むときの書込みゲインを大きくとることができる。画素内に補助容量を設けなくて済むことで、画素内のレイアウトの過密度化を抑えることができる。
【選択図】図１１

Description

本発明は、表示装置、表示装置の駆動方法および電子機器に関し、特に、画素が行列状（マトリクス状）に２次元配置された平面型（フラットパネル型）の表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器に関する。

近年、画像表示を行う表示装置の分野では、画素（画素回路）が行列状に配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置の一つとして、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子を画素の発光素子として用いた表示装置がある。電流駆動型の電気光学素子としては、有機薄膜に電界をかけると発光する現象を利用した有機ＥＬ(Electro Luminescence)素子が知られている。

画素の電気光学素子として有機ＥＬ素子を用いた有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子は、１０Ｖ以下の印加電圧で駆動できるために低消費電力である。有機ＥＬ素子は、自発光素子であるために、画素ごとに液晶にて光源からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかもバックライト等の照明部材を必要としないために軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。

有機ＥＬ表示装置では、液晶表示装置と同様に、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線（即ち、画素数）の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。

そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。絶縁ゲート型電界効果トランジスタとしては、一般には、ＴＦＴ(Thin Film Transistor;薄膜トランジスタ)が用いられる。アクティブマトリクス方式の表示装置は、電気光学素子が１フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。

ところで、一般的に、有機ＥＬ素子のＩ−Ｖ特性（電流−電圧特性）は、時間が経過すると劣化（いわゆる、経時劣化）することが知られている。有機ＥＬ素子を電流駆動するトランジスタ（以下、「駆動トランジスタ」と記述する）として特にＮチャネル型のＴＦＴを用いた画素回路では、有機ＥＬ素子のＩ−Ｖ特性が経時劣化すると、駆動トランジスタのゲート−ソース間電圧Ｖｇｓが変化する。その結果、有機ＥＬ素子の発光輝度が変化する。これは、駆動トランジスタのソース電極側に有機ＥＬ素子が接続されることに起因する。

このことについてより具体的に説明する。駆動トランジスタのソース電位は、駆動トランジスタと有機ＥＬ素子の動作点で決まる。そして、有機ＥＬ素子のＩ−Ｖ特性が劣化すると、駆動トランジスタと有機ＥＬ素子の動作点が変動してしまうために、駆動トランジスタのゲート電極に同じ電圧を印加したとしても駆動トランジスタのソース電位が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Ｖｇｓが変化するために、駆動トランジスタに流れる電流値が変化する。その結果、有機ＥＬ素子に流れる電流値も変化するために、有機ＥＬ素子の発光輝度が変化することになる。

また、特にポリシリコンＴＦＴを用いた画素回路では、有機ＥＬ素子のＩ−Ｖ特性の経時劣化に加えて、駆動トランジスタのトランジスタ特性が経時的に変化したり、製造プロセスのばらつきによってトランジスタ特性が画素ごとに異なったりする。すなわち、画素個々に駆動トランジスタのトランジスタ特性にばらつきがある。トランジスタ特性としては、駆動トランジスタの閾値電圧Ｖｔｈや、駆動トランジスタのチャネルを構成する半導体薄膜の移動度μ（以下、単に「駆動トランジスタの移動度μ」と記述する）等が挙げられる。

駆動トランジスタのトランジスタ特性が画素ごとに異なると、画素ごとに駆動トランジスタに流れる電流値にばらつきが生じるために、駆動トランジスタのゲート電極に画素間で同じ電圧を印加しても、有機ＥＬ素子の発光輝度に画素間でばらつきが生じる。その結果、画面のユニフォーミティ（一様性）が損なわれる。

そこで、有機ＥＬ素子のＩ−Ｖ特性の経時劣化や、駆動トランジスタのトランジスタ特性の経時変化等の影響を受けることなく、有機ＥＬ素子の発光輝度を一定に維持するために、各種の補正（補償）機能を画素回路に持たせている（例えば、特許文献１参照）。

補正機能としては、有機ＥＬ素子の特性変動に対する補償機能、駆動トランジスタの閾値電圧Ｖｔｈの変動に対する補正機能、駆動トランジスタの移動度μの変動に対する補正機能などが挙げられる。以下、駆動トランジスタの閾値電圧Ｖｔｈの変動に対する補正を「閾値補正」と呼び、駆動トランジスタの移動度μの変動に対する補正を「移動度補正」と呼ぶこととする。

このように、画素回路の各々に、各種の補正機能を持たせることで、有機ＥＬ素子のＩ−Ｖ特性の経時劣化や、駆動トランジスタのトランジスタ特性の経時変化の影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つことができる。その結果、有機ＥＬ表示装置の表示品質を向上できる。

特開２００６−１３３５４２号公報

ところで、映像信号の信号電圧Ｖｓｉｇの書込み時には、書込みゲインＧに応じた電圧、即ちＶｓｉｇ・Ｇなる電圧が駆動トランジスタのゲート−ソース間に印加される。書込みゲインＧは主に、書き込まれた信号電圧Ｖｓｉｇを保持する保持容量の容量値Ｃｃｓ、駆動トランジスタのゲート−ソース間の寄生容量の容量値Ｃｇｓおよび有機ＥＬ素子の等価容量の容量値Ｃｏｌｅｄによって定義される（その詳細については後述する）。

ここで、一般的に、保持容量、駆動トランジスタのゲート−ソース間の寄生容量および有機ＥＬ素子の等価容量だけでは容量不足が起こり、書込みゲインＧとして十分なゲインを確保できない。例えば、近年の表示装置の高精細化に伴う画素の微細化によって有機ＥＬ素子のサイズが小さくなると、有機ＥＬ素子の等価容量Ｃｏｌｅｄが小さくなるため、その分だけ書込みゲインＧが低下してしまう。

この容量不足を補うために、一般的に、有機ＥＬ素子のアノード電極と固定電位ノードとの間に補助容量を接続する方策が採られる。このとき、補助容量は画素ごとに設けられる。そして、書込みゲインを理想値に近づけるには補助容量として大きな容量値のものが要求される。しかしながら、レイアウト上大きな面積を必要とする補助容量を画素ごとに設けたのでは、画素内のレイアウトの過密度化を引き起こす。また、画素の微細化、ひいては表示装置の高精細化の妨げにもなる。

そこで、本発明は、画素内のレイアウトの過密度化を抑え、画素の微細化、ひいては表示装置の高精細化が可能な表示装置、当該表示装置の駆動方法および当該表示装置を用いた電子機器を提供することを目的とする。

上記目的を達成するために、本発明は、
電気光学素子と、
信号線を通して供給される映像信号を書き込む書込みトランジスタと、
前記書込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、
前記保持容量に保持された前記映像信号に応じて前記電気光学素子を駆動する駆動トランジスタと
を有する画素が行列状に配置された表示装置において、
前記書込みトランジスタによる前記映像信号の書込み時に前記電気光学素子のアノード電極に対して隣接画素の前記信号線を電気的に接続する。

画素の各々に映像信号を供給する信号線は画素列に沿って画素アレイ部の上端部から下端部に亘って配線される。この信号線には寄生容量などが付き、当該信号線の配線容量となる。したがって、書込みトランジスタによる映像信号の書込み時に電気光学素子のアノード電極に対して隣接画素の信号線を電気的に接続することで、当該信号線の配線容量が電気光学素子の等価容量に対して並列的に接続される。これにより、隣接画素の信号線の配線容量は、電気光学素子の容量不足を補う補助容量として機能する。すなわち、画素内に補助容量を設けなくても、隣接画素の信号線の配線容量によって電気光学素子の容量不足を補うことができる。

本発明によれば、画素内に補助容量を設けなくても、隣接画素の信号線の配線容量によって電気光学素子の容量不足を補うことができるため、画素内のレイアウトの過密度化を抑え、画素の微細化、ひいては表示装置の高精細化を図ることができる。

以下、本発明の実施の形態について図面を参照して詳細に説明する。

［システム構成］
図１は、本発明が適用されるアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子を画素（画素回路）の発光素子として用いたアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。

図１に示すように、本適用例に係る有機ＥＬ表示装置１０は、発光素子を含む複数の画素２０と、当該画素２０が行列状に２次元配置された画素アレイ部３０と、当該画素アレイ部３０の周辺に配置された駆動部とを有する構成となっている。駆動部は、画素アレイ部３０の各画素２０を駆動する。この駆動部として、例えば、書込み走査回路４０、電源供給走査回路５０および信号出力回路６０が設けられている。

ここで、有機ＥＬ表示装置１０がカラー表示対応の場合は、１つの画素は複数の副画素（サブピクセル）から構成され、この副画素が画素２０に相当することになる。より具体的には、カラー表示用の表示装置では、１つの画素は、赤色光（Ｒ）を発光する副画素、緑色光（Ｇ）を発光する副画素、青色光（Ｂ）を発光する副画素の３つの副画素から構成される。

ただし、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素にさらに１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色光（Ｗ）を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。

画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、行方向（画素行の画素の配列方向）に沿って走査線３１−１〜３１−ｍと電源供給線３２−１〜３２−ｍとが画素行ごとに配線されている。さらに、列方向（画素列の画素の配列方向）に沿って信号線３３−１〜３３−ｎが画素列ごとに配線されている。

走査線３１−１〜３１−ｍは、書込み走査回路４０の対応する行の出力端にそれぞれ接続されている。電源供給線３２−１〜３２−ｍは、電源供給走査回路５０の対応する行の出力端にそれぞれ接続されている。信号線３３−１〜３３−ｎは、信号出力回路６０の対応する列の出力端にそれぞれ接続されている。

画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機ＥＬ表示装置１０は、平面型（フラット型）のパネル構造となっている。画素アレイ部３０の各画素２０の駆動回路は、アモルファスシリコンＴＦＴまたは低温ポリシリコンＴＦＴを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合には、書込み走査回路４０、電源供給走査回路５０および信号出力回路６０についても、画素アレイ部３０を形成する表示パネル（基板）７０上に実装することができる。

書込み走査回路４０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ等によって構成されている。この書込み走査回路４０は、画素アレイ部３０の各画素２０への映像信号の書込みに際して、走査線３１−１〜３１−ｍに順次書込み走査信号ＷＳ（ＷＳ１〜ＷＳｍ）を供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査（線順次走査）する。

電源供給走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ等によって構成されている。この電源供給走査回路５０は、書込み走査回路４０による線順次走査に同期して、第１電源電位Ｖｃｃｐと当該第１電源電位Ｖｃｃｐよりも低い第２電源電位Ｖｉｎｉで切り替わる電源電位ＤＳ（ＤＳ１〜ＤＳｍ）を電源供給線３２−１〜３２−ｍに供給する。この電源電位ＤＳのＶｃｃｐ／Ｖｉｎｉの切替えにより、画素２０の発光／非発光の制御が行なわれる。

信号出力回路６０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖｓｉｇと基準電位Ｖｏｆｓのいずれか一方を適宜選択して出力する。信号出力回路６０から出力される信号電圧Ｖｓｉｇ／基準電位Ｖｏｆｓは、信号線３３−１〜３３−ｎを介して画素アレイ部３０の各画素２０に対して行単位で書き込まれる。すなわち、信号出力回路６０は、信号電圧Ｖｓｉｇを行（ライン）単位で書き込む線順次書き込みの駆動形態を採っている。

（画素回路）
図２は、画素（画素回路）２０の具体的な回路構成を示す回路図である。

図２に示すように、画素２０は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子２１と、当該有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線（いわゆる、ベタ配線）された共通電源供給線３４にカソード電極が接続されている。

有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２、書込みトランジスタ２３および保持容量２４を有する構成となっている。ここでは、駆動トランジスタ２２および書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いている。ただし、駆動トランジスタ２２および書込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。

なお、駆動トランジスタ２２および書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いると、アモルファスシリコン（ａ−Ｓｉ）プロセスを用いることができる。ａ−Ｓｉプロセスを用いることで、ＴＦＴを作成する基板の低コスト化、ひいては本有機ＥＬ表示装置１０の低コスト化を図ることが可能になる。また、駆動トランジスタ２２および書込みトランジスタ２３を同じ導電型の組み合わせにすると、両トランジスタ２２，２３を同じプロセスで作成することができるため低コスト化に寄与できる。

駆動トランジスタ２２は、一方の電極（ソース／ドレイン電極）が有機ＥＬ素子２１のアノード電極に接続され、他方の電極（ドレイン／ソース電極）が電源供給線３２（３２−１〜３２−ｍ）に接続されている。

書込みトランジスタ２３は、一方の電極（ソース／ドレイン電極）が信号線３３（３３−１〜３３−ｎ）に接続され、他方の電極（ドレイン／ソース電極）が駆動トランジスタ２２のゲート電極に接続されている。また、書込みトランジスタ２３のゲート電極は、走査線３１（３１−１〜３１−ｍ）に接続されている。

駆動トランジスタ２２および書込みトランジスタ２３において、一方の電極とは、ソース／ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン／ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。

保持容量２４は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２の他方の電極および有機ＥＬ素子２１のアノード電極に接続されている。

上記構成の画素２０において、書込みトランジスタ２３は、書込み走査回路４０から走査線３１を通してゲート電極に印加されるＨｉｇｈアクティブの書込み走査信号ＷＳに応答して導通状態となる。これにより、書込みトランジスタ２３は、信号線３３を通して信号出力回路６０から供給される輝度情報に応じた映像信号の信号電圧Ｖｓｉｇまたは基準電位Ｖｏｆｓをサンプリングして画素２０内に書き込む。この書き込まれた信号電圧Ｖｓｉｇまたは基準電位Ｖｏｆｓは、駆動トランジスタ２２のゲート電極に印加されるとともに保持容量２４に保持される。

駆動トランジスタ２２は、電源供給線３２（３２−１〜３２−ｍ）の電位ＤＳが第１電源電位Ｖｃｃｐにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ２２は、電源供給線３２から電流の供給を受けて有機ＥＬ素子２１を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ２２は、飽和領域で動作することにより、保持容量２４に保持された信号電圧Ｖｓｉｇの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。

駆動トランジスタ２２はさらに、電源電位ＤＳが第１電源電位Ｖｃｃｐから第２電源電位Ｖｉｎｉに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ２２は、有機ＥＬ素子２１への駆動電流の供給を停止し、有機ＥＬ素子２１を非発光状態にする。すなわち、駆動トランジスタ２２は、有機ＥＬ素子２１の発光／非発光を制御するトランジスタとしての機能をも併せ持っている。

この駆動トランジスタ２２のスイッチング動作により、有機ＥＬ素子２１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子２１の発光期間と非発光期間の割合（デューティ）を制御する。このデューティ制御により、１フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。

ここで、信号出力回路６０から信号線３３を通して選択的に供給される基準電位Ｖｏｆｓは、輝度情報に応じた映像信号の信号電圧Ｖｓｉｇの基準となる電位（例えば、映像信号の黒レベルに相当する電位）である。

電源供給走査回路５０から電源供給線３２を通して選択的に供給される第１，第２電源電位Ｖｃｃｐ，Ｖｉｎｉのうち、第１電源電位Ｖｃｃｐは有機ＥＬ素子２１を発光駆動する駆動電流を駆動トランジスタ２２に供給するための電源電位である。また、第２電源電位Ｖｉｎｉは、有機ＥＬ素子２１に対して逆バイアスを掛けるための電源電位である。この第２電源電位Ｖｉｎｉは、基準電位Ｖｏｆｓよりも低い電位、例えば、駆動トランジスタ２２の閾値電圧をＶｔｈとするときＶｏｆｓ−Ｖｔｈよりも低い電位、好ましくはＶｏｆｓ−Ｖｔｈよりも十分に低い電位に設定される。

（画素構造）
図３は、画素２０の断面構造の一例を示す断面図である。図３に示すように、ガラス基板２０１上には、駆動トランジスタ２２等を含む駆動回路が形成されている。そして、画素２０は、ガラス基板２０１上に絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４がその順に形成され、当該ウインド絶縁膜２０４の凹部２０４Ａに有機ＥＬ素子２１が設けられた構成となっている。ここでは、駆動回路の各構成素子のうち、駆動トランジスタ２２のみを図示し、他の構成素子については省略している。

有機ＥＬ素子２１は、アノード電極２０５と、有機層（電子輸送層、発光層、ホール輸送層/ホール注入層）２０６と、カソード電極２０７とから構成されている。アノード電極２０５は、ウインド絶縁膜２０４の凹部２０４Ａの底部に形成された金属等からなる。有機層２０６は、アノード電極２０５上に形成されている。カソード電極２０７は、有機層２０６上に全画素共通に形成された透明導電膜等からなる。

この有機ＥＬ素子２１において、有機層２０６は、アノード電極２０５上にホール輸送層/ホール注入層２０６１、発光層２０６２、電子輸送層２０６３および電子注入層（図示せず）が順次堆積されることによって形成される。そして、図２の駆動トランジスタ２２による電流駆動の下に、駆動トランジスタ２２からアノード電極２０５を通して有機層２０６に電流が流れることで、当該有機層２０６内の発光層２０６２において電子と正孔が再結合する際に発光するようになっている。

駆動トランジスタ２２は、ゲート電極２２１と、半導体層２２２の両側に設けられたソース／ドレイン領域２２３，２２４と、半導体層２２２のゲート電極２２１と対向する部分のチャネル形成領域２２５とから構成されている。ソース／ドレイン領域２２３は、コンタクトホールを介して有機ＥＬ素子２１のアノード電極２０５と電気的に接続されている。

そして、図３に示すように、ガラス基板２０１上に、絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４を介して有機ＥＬ素子２１が画素単位で形成された後は、パッシベーション膜２０８を介して封止基板２０９が接着剤２１０によって接合される。この封止基板２０９によって有機ＥＬ素子２１が封止されることにより表示パネル７０が形成される。

（有機ＥＬ表示装置の回路動作）
次に、上記構成の画素２０が行列状に２次元配置されてなる有機ＥＬ表示装置１０の回路動作について、図４のタイミング波形図を基に図５および図６の動作説明図を用いて説明する。なお、図５および図６の動作説明図では、図面の簡略化のために、書込みトランジスタ２３をスイッチのシンボルで図示している。また、有機ＥＬ素子２１の等価容量２５についても図示している。

図４のタイミング波形図には、走査線３１（３１−１〜３１−ｍ）の電位（書込み走査信号）ＷＳの変化、電源供給線３２（３２−１〜３２−ｍ）の電位（電源電位）ＤＳの変化、駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの変化を示している。また、ゲート電位Ｖｇの波形を一点鎖線で示し、ソース電位Ｖｓの波形を点線で示すことで、両者を識別できるようにしている。

＜前フレームの発光期間＞
図４のタイミング波形図において、時刻ｔ１以前は、前のフレーム（フィールド）における有機ＥＬ素子２１の発光期間となる。この前フレームの発光期間では、電源供給線３２の電位ＤＳが第１電源電位（以下、「高電位」と記述する）Ｖｃｃｐにあり、また、書込みトランジスタ２３が非導通状態にある。

このとき、駆動トランジスタ２２は飽和領域で動作するように設計されている。これにより、図５（Ａ）に示すように、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに応じた駆動電流（ドレイン−ソース間電流）Ｉｄｓが、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に供給される。よって、有機ＥＬ素子２１が駆動電流Ｉｄｓの電流値に応じた輝度で発光する。

＜閾値補正準備期間＞
時刻ｔ１になると、線順次走査の新しいフレーム（現フレーム）に入る。そして、図５（Ｂ）に示すように、電源供給線３２の電位ＤＳが高電位Ｖｃｃｐから、信号線３３の基準電位Ｖｏｆｓに対してＶｏｆｓ−Ｖｔｈよりも十分に低い第２電源電位（以下、「低電位」と記述する）Ｖｉｎｉに切り替わる。

ここで、有機ＥＬ素子２１の閾値電圧をＶｔｈｅｌ、共通電源供給線３４の電位（カソード電位）をＶｃａｔｈとする。このとき、低電位ＶｉｎｉをＶｉｎｉ＜Ｖｔｈｅｌ＋Ｖｃａｔｈとすると、駆動トランジスタ２２のソース電位Ｖｓが低電位Ｖｉｎｉにほぼ等しくなるために、有機ＥＬ素子２１は逆バイアス状態となって消光する。

次に、時刻ｔ２で走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、図５（Ｃ）に示すように、書込みトランジスタ２３が導通状態となる。このとき、信号出力回路６０から信号線３３に対して基準電位Ｖｏｆｓが供給されているために、駆動トランジスタ２２のゲート電位Ｖｇが基準電位Ｖｏｆｓになる。また、駆動トランジスタ２２のソース電位Ｖｓは、基準電位Ｖｏｆｓよりも十分に低い電位Ｖｉｎｉにある。

このとき、駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓはＶｏｆｓ−Ｖｉｎｉとなる。ここで、Ｖｏｆｓ−Ｖｉｎｉが駆動トランジスタ２２の閾値電圧Ｖｔｈよりも大きくないと、後述する閾値補正処理を行うことができないために、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈなる電位関係に設定する必要がある。

このように、駆動トランジスタ２２のゲート電位Ｖｇを基準電位Ｖｏｆｓに、ソース電位Ｖｓを低電位Ｖｉｎｉにそれぞれ固定して（確定させて）初期化する処理が、後述する閾値補正処理を行う前の準備（閾値補正準備）の処理である。したがって、基準電位Ｖｏｆｓおよび低電位Ｖｉｎｉが、駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの各初期化電位となる。

＜閾値補正期間＞
次に、時刻ｔ３で、図５（Ｄ）に示すように、電源供給線３２の電位ＤＳが低電位Ｖｉｎｉから高電位Ｖｃｃｐに切り替わると、駆動トランジスタ２２のゲート電位Ｖｇが保たれた状態で閾値補正処理が開始される。すなわち、ゲート電位Ｖｇから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向けて駆動トランジスタ２２のソース電位Ｖｓが上昇を開始する。

ここでは、便宜上、駆動トランジスタ２２のゲート電極の初期化電位Ｖｏｆｓを基準として、当該初期化電位Ｖｏｆｓから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向けてソース電位Ｖｓを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに収束する。この閾値電圧Ｖｔｈに相当する電圧は保持容量２４に保持される。

なお、閾値補正処理を行う期間（閾値補正期間）において、電流が専ら保持容量２４側に流れ、有機ＥＬ素子２１側には流れないようにするために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３４の電位Ｖｃａｔｈを設定しておくこととする。

次に、時刻ｔ４で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ａ）に示すように、書込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲート電極が信号線３３から電気的に切り離されることによってフローティング状態になる。しかし、ゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。したがって、駆動トランジスタ２２にドレイン−ソース間電流Ｉｄｓは流れない。

＜信号書込み＆移動度補正期間＞
次に、時刻ｔ５で、図６（Ｂ）に示すように、信号線３３の電位が基準電位Ｖｏｆｓから映像信号の信号電圧Ｖｓｉｇに切り替わる。続いて、時刻ｔ６で、走査線３１の電位ＷＳが高電位側に遷移することで、図６（Ｃ）に示すように、書込みトランジスタ２３が導通状態になって映像信号の信号電圧Ｖｓｉｇをサンプリングして画素２０内に書き込む。

この書込みトランジスタ２３による信号電圧Ｖｓｉｇの書込みにより、駆動トランジスタ２２のゲート電位Ｖｇが信号電圧Ｖｓｉｇとなる。そして、映像信号の信号電圧Ｖｓｉｇによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖｔｈが保持容量２４に保持された閾値電圧Ｖｔｈに相当する電圧と相殺される。この閾値キャンセルの原理の詳細については後述する。

このとき、有機ＥＬ素子２１はカットオフ状態（ハイインピーダンス状態）にある。したがって、映像信号の信号電圧Ｖｓｉｇに応じて電源供給線３２から駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）は有機ＥＬ素子２１の等価容量２５に流れ込み、当該等価容量２５の充電が開始される。

有機ＥＬ素子２１の等価容量２５の充電により、駆動トランジスタ２２のソース電位Ｖｓが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきがキャンセルされており、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓは当該駆動トランジスタ２２の移動度μに依存したものとなる。

ここで、映像信号の信号電圧Ｖｓｉｇに対する保持容量２４の保持電圧Ｖｇｓの比率、即ち書込みゲインＧが１（理想値）であると仮定する。すると、駆動トランジスタ２２のソース電位ＶｓがＶｏｆｓ−Ｖｔｈ＋ΔＶの電位まで上昇することで、駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶとなる。

すなわち、駆動トランジスタ２２のソース電位Ｖｓの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ）から差し引かれるように、換言すれば、保持容量２４の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、ソース電位Ｖｓの上昇分ΔＶは負帰還の帰還量となる。

このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶでゲート‐ソース間電圧Ｖｇｓに負帰還をかけることで、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消すことができる。この打ち消す処理が、駆動トランジスタ２２の移動度μの画素ごとのばらつきを補正する移動度補正処理である。

より具体的には、駆動トランジスタ２２のゲート電極に書き込まれる映像信号の信号振幅Ｖｉｎ（＝Ｖｓｉｇ−Ｖｏｆｓ）が高いほどドレイン−ソース間電流Ｉｄｓが大きくなるために、負帰還の帰還量ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正処理が行われる。

また、映像信号の信号振幅Ｖｉｎを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。したがって、負帰還の帰還量ΔＶは移動度補正の補正量とも言える。移動度補正の原理の詳細については後述する。

＜発光期間＞
次に、時刻ｔ７で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ｄ）に示すように、書込みトランジスタ２３が非導通状態となる。これにより、駆動トランジスタ２２のゲート電極は、信号線３３から電気的に切り離されるためにフローティング状態になる。

ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート−ソース間に保持容量２４が接続されていることにより、駆動トランジスタ２２のソース電位Ｖｓの変動に連動してゲート電位Ｖｇも変動する。このように、駆動トランジスタ２２のゲート電位Ｖｇがソース電位Ｖｓの変動に連動して変動する動作が、保持容量２４によるブートストラップ動作である。

駆動トランジスタ２２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓが有機ＥＬ素子２１に流れ始めることにより、当該電流Ｉｄｓに応じて有機ＥＬ素子２１のアノード電位が上昇する。

そして、有機ＥＬ素子２１のアノード電位がＶｔｈｅｌ＋Ｖｃａｔｈを越えると、有機ＥＬ素子２１に駆動電流が流れ始めるため有機ＥＬ素子２１が発光を開始する。また、有機ＥＬ素子２１のアノード電位の上昇は、即ち駆動トランジスタ２２のソース電位Ｖｓの上昇に他ならない。駆動トランジスタ２２のソース電位Ｖｓが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電位Ｖｇも連動して上昇する。

このとき、ブートストラップゲインが１（理想値）であると仮定した場合、ゲート電位Ｖｇの上昇量はソース電位Ｖｓの上昇量に等しくなる。故に、発光期間中駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶで一定に保持される。そして、時刻ｔ８で信号線３３の電位が映像信号の信号電圧Ｖｓｉｇから基準電位Ｖｏｆｓに切り替わる。

以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Ｖｓｉｇの書込み（信号書込み）および移動度補正の各処理動作は、１水平走査期間（１Ｈ）において実行される。また、信号書込みおよび移動度補正の各処理動作は、時刻ｔ６−ｔ７の期間において並行して実行される。

（閾値キャンセルの原理）
ここで、駆動トランジスタ２２の閾値キャンセル（即ち、閾値補正）の原理について説明する。駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機ＥＬ素子２１には駆動トランジスタ２２から、次式（１）で与えられる一定のドレイン−ソース間電流（駆動電流）Ｉｄｓが供給される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）² ……（１）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量である。

図７に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓ対ゲート−ソース間電圧Ｖｇｓの特性を示す。

この特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきに対するキャンセル処理を行わないと、閾値電圧ＶｔｈがＶｔｈ１のとき、ゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ１になる。

これに対して、閾値電圧ＶｔｈがＶｔｈ２（Ｖｔｈ２＞Ｖｔｈ１）のとき、同じゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ２（Ｉｄｓ２＜Ｉｄｓ）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈが変動すると、ゲート−ソース間電圧Ｖｇｓが一定であってもドレイン−ソース間電流Ｉｄｓが変動する。

一方、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶである。したがって、これを式（１）に代入すると、ドレイン−ソース間電流Ｉｄｓは、次式（２）で表される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｓｉｇ−Ｖｏｆｓ−ΔＶ）²
……（２）

すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉｄｓは、駆動トランジスタ２２の閾値電圧Ｖｔｈに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化により、駆動トランジスタ２２の閾値電圧Ｖｔｈが画素ごとに変動したとしても、ドレイン−ソース間電流Ｉｄｓが変動しないために、有機ＥＬ素子２１の発光輝度を一定に保つことができる。

（移動度補正の原理）
次に、駆動トランジスタ２２の移動度補正の原理について説明する。図８に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ２２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。

画素Ａと画素Ｂで移動度μにばらつきがある状態で、駆動トランジスタ２２のゲート電極に例えば両画素Ａ，Ｂに同レベルの信号振幅Ｖｉｎ（＝Ｖｓｉｇ−Ｖｏｆｓ）を書き込んだ場合を考える。この場合、何ら移動度μの補正を行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉｄｓ１′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉｄｓ２′との間には大きな差が生じてしまう。このように、移動度μの画素ごとのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素間で大きな差が生じると、画面のユニフォーミティが損なわれる。

ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Ｉｄｓが大きくなる。したがって、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図８に示すように、移動度μの大きな画素Ａの帰還量ΔＶ１は、移動度の小さな画素Ｂの帰還量ΔＶ２に比べて大きい。

そこで、移動度補正処理によって駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶでゲート−ソース間電圧Ｖｇｓに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素ごとのばらつきを抑制することができる。

具体的には、移動度μの大きな画素Ａで帰還量ΔＶ１の補正をかけると、ドレイン−ソース間電流ＩｄｓはＩｄｓ１′からＩｄｓ１まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ２は小さいために、ドレイン−ソース間電流ＩｄｓはＩｄｓ２′からＩｄｓ２までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉｄｓ１と画素Ｂのドレイン−ソース間電流Ｉｄｓ２とはほぼ等しくなるために、移動度μの画素ごとのばらつきが補正される。

以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ１は移動度μの小さい画素Ｂの帰還量ΔＶ２に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉｄｓの減少量が大きくなる。

したがって、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶで、ゲート−ソース間電圧Ｖｇｓに負帰還をかけることで、移動度μの異なる画素のドレイン−ソース間電流Ｉｄｓの電流値が均一化される。その結果、移動度μの画素ごとのばらつきを補正することができる。すなわち、駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）に応じた帰還量ΔＶで、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに負帰還をかける処理が移動度補正処理となる。

ここで、図２に示した画素（画素回路）２０において、閾値補正、移動度補正の有無による映像信号の信号電圧Ｖｓｉｇと駆動トランジスタ２２のドレイン・ソース間電流Ｉｄｓとの関係について図９を用いて説明する。

図９において、（Ａ）は閾値補正および移動度補正を共に行わない場合、（Ｂ）は移動度補正を行わず、閾値補正のみを行った場合、（Ｃ）は閾値補正および移動度補正を共に行った場合をそれぞれ示している。図９（Ａ）に示すように、閾値補正および移動度補正を共に行わない場合には、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素Ａ，Ｂ間で大きな差が生じることになる。

これに対し、閾値補正のみを行った場合は、図９（Ｂ）に示すように、ドレイン−ソース間電流Ｉｄｓのばらつきをある程度低減できるものの、移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差は残る。そして、閾値補正および移動度補正を共に行うことで、図９（Ｃ）に示すように、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差をほぼ無くすことができる。したがって、どの階調においても有機ＥＬ素子２１の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。

また、図２に示した画素２０は、閾値補正および移動度補正の各補正機能に加えて、先述した保持容量２４によるブートストラップ動作の機能を備えていることで、次のような作用効果を得ることができる。

すなわち、有機ＥＬ素子２１のＩ−Ｖ特性の経時変化に伴って駆動トランジスタ２２のソース電位Ｖｓが変化したとしても、保持容量２４によるブートストラップ動作により、駆動トランジスタ２２のゲート−ソース間電位Ｖｇｓを一定に維持することができる。したがって、有機ＥＬ素子２１に流れる電流は変化せず一定となる。その結果、有機ＥＬ素子２１の発光輝度も一定に保たれるために、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化したとしても、それに伴う輝度劣化のない画像表示を実現できる。

（有機ＥＬ素子の容量不足による問題点）
図２の画素回路において、保持容量２２の容量値をＣｃｓ、駆動トランジスタ２２のゲート−ソース間の寄生容量の容量値をＣｇｓ、有機ＥＬ素子２１の等価容量の容量値をＣｏｌｅｄとする。このとき、映像信号の信号電圧Ｖｓｉｇを書き込むときの書込みゲインＧは次式（３）で与えられる。
Ｇ＝１−｛（Ｃｃｓ＋Ｃｇｓ）／（Ｃｃｓ＋Ｃｇｓ＋Ｃｏｌｅｄ）｝ …（３）
この式（３）から明らかなように、有機ＥＬ素子２１の等価容量の容量値Ｃｏｌｅｄが大きければ大きいほど、書込みゲインＧは１（理想値）に近づくことがわかる。

一方、近年、表示装置の高精細化に伴って画素２０が益々微細化される傾向にある。画素２０が微細化されると、必然的に有機ＥＬ素子２１のサイズも小さくなる。すると、有機ＥＬ素子２１の等価容量の容量値Ｃｏｌｅｄが小さくなる。その結果、上記式（３）から明らかなように、書込みゲインＧが低下する。

前にも述べたように、有機ＥＬ素子２１の容量不足を補うために、一般的に、有機ＥＬ素子２１のアノード電極と固定電位ノードとの間に補助容量を接続する方策が採られる。しかしながら、レイアウト上大きな面積を必要とする補助容量を画素２０ごとに追加したのでは、画素２０内のレイアウトの過密度化を引き起こす。また、画素２０の微細化、ひいては有機ＥＬ表示装置１０の高精細化の妨げにもなる。

［本実施形態の特徴部分］
そこで、本実施形態では、画素２０内に補助容量を追加して設けるのではなく、隣接画素の信号線３３の配線容量を有機ＥＬ素子２１の補助容量として使用することで有機ＥＬ素子２１の容量不足を補うようにする。ここで、信号線３３の配線容量としては、信号線３３に付く寄生容量や書込みトランジスタ２３の寄生容量、走査線３１と配線が交差する部分の配線間のオーバーラップ容量などが挙げられる。

具体的には、図１０に示すように、１本の信号線３３に対して行数ｍ分の個数の書込みトランジスタ２３（２３−１〜２３−ｍ）が接続されているため、１本の信号線３３にはｍ個の書込みトランジスタ２３の寄生容量が付く。また、１本の信号線３３に対して行数ｍ分の本数の走査線３１（３１−１〜３１−ｍ）が交差し、その交差部分に配線間のオーバーラップ容量が形成されるため、１本の信号線３３にはｍ個のオーバーラップ容量が付く。信号線３３に付く寄生容量も含めてトータルとして、信号線３３の配線容量は多大な容量となる。

図１１は、本発明の一実施形態に係る有機ＥＬ表示装置１０Ａの構成の概略を示すシステム構成図であり、図中、図１と同等部分には同一符号を付して示している。ここでは、図面の簡略化のため、ある１つの行における互いに隣接する３画素２０ｉ−１，２０ｉ，２０ｉ＋１についてその回路構成を示している。また、画素２０ｉを偶数列の画素とし、画素２０ｉ−１，２０ｉ＋１を奇数列の画素とする。

画素２０ｉ−１，２０ｉ，２０ｉ＋１は、図２に示す画素回路と同じ画素構成を採っている。すなわち、画素２０ｉ−１は、有機ＥＬ素子２１ｉ−１、駆動トランジスタ２２ｉ−１、書込みトランジスタ２３ｉ−１および保持容量２４ｉ−１を有する画素構成となっている。同様に、画素２０ｉ，２０ｉ＋１は、有機ＥＬ素子２１ｉ，２１ｉ＋１、駆動トランジスタ２２ｉ，２２ｉ＋１、書込みトランジスタ２３ｉ，２３ｉ＋１および保持容量２４ｉ，２４ｉ＋１をそれぞれ有する画素構成となっている。

これら３画素２０ｉ−１，２０ｉ，２０ｉ＋１はさらに、映像信号の信号電圧Ｖｓｉｇの書込み時に有機ＥＬ素子２１ｉ−１，２１ｉ，２１ｉ＋１の各アノード電極に対して隣接画素の信号線３３ｉ，３３ｉ＋１，３３ｉ＋２を電気的に接続するスイッチ素子を有している。このスイッチ素子として、制御トランジスタ２６ｉ−１，２６ｉ，２６ｉ＋１が用いられる。制御トランジスタ２６ｉ−１，２６ｉ，２６ｉ＋１は、有機ＥＬ素子２１ｉ−１，２１ｉ，２１ｉ＋１のアノード電極／駆動トランジスタ２２ｉ−１，２２ｉ，２２ｉ＋１のソース電極と隣接画素の信号線３３ｉ，３３ｉ＋１，３３ｉ＋２との間に接続されている。

上記の画素構成において、偶数列の画素２０ｉを駆動するときは、制御トランジスタ２６−ｉを導通状態にすることで、当該制御トランジスタ２６−ｉを介して隣接画素２０ｉ＋１の信号線３３ｉ＋１が駆動トランジスタ２２ｉのソース電極に電気的に接続される。これにより、隣接画素２０ｉ＋１の信号線３３ｉ＋１の配線容量を、有機ＥＬ素子２１ｉとして使うことができる。

ただし、偶数列の画素２０ｉを駆動するときに、奇数列の画素２０ｉ＋１の信号線３３ｉ＋１を使う訳であるから、偶数列の画素２０ｉと奇数列の画素２０ｉ＋１とを同時に駆動することはできない。同様に、奇数列の画素２０ｉ＋１を駆動するときに、偶数列の画素２０ｉ＋２を同時に駆動することはできない。

そこで、奇数列と偶数列とを１Ｈ（Ｈは水平期間）ごとに駆動する駆動タイミングとする。そのため、図１１に示すように、書込み走査回路４０として、奇数列駆動用の書込み走査回路４０ｏと、偶数列駆動用の書込み走査回路４０ｅとが設けられている。奇数列駆動用の書込み走査回路４０ｏは、奇数列の画素２０ｉ−１，２０ｉ＋１の書込みトランジスタ２３ｉ−１，２３ｉ＋１に対して書込み走査信号ＷＳｏを与える。偶数列駆動用の書込み走査回路４０ｅは、偶数列の画素２０ｉの書込みトランジスタ２３ｉに対して書込み走査信号ＷＳｅを与える。

一方、奇数列の画素２０ｉ−１，２０ｉ＋１の制御トランジスタ２６ｉ−１，２６ｉ＋１には制御信号ＳＳｏが、偶数列の画素２０ｉの制御トランジスタ２６ｉには制御信号ＳＳｅがそれぞれ与えられる。これら制御信号ＳＳｏ，ＳＳｅは、例えば、奇数列用、偶数列用の２系統の走査回路（図示を省略）から、書込み走査回路４０ｏ，４０ｅの走査に同期して出力される。

図１２は、本実施形態に係る有機ＥＬ表示装置１０Ａの駆動タイミングを示すタイミング波形図である。図１２には、書込み走査信号ＷＳｏ，ＷＳｅ、制御信号ＳＳｏ，ＳＳｅおよびセレクト信号ＳＥＬｏ，ＳＥＬｅのタイミング関係と信号線３３の電位を示している。

セレクト信号ＳＥＬｏ，ＳＥＬｅは、信号出力回路６０において、奇数列の信号線３３ｉ−１，３３ｉ＋１と偶数列の信号線３３ｉ，３３ｉ＋２とに、映像信号の信号電圧Ｖｓｉｇと基準電位Ｖｏｆｓとを選択的に出力ための切り替え信号である。なお、本例では、基準電位Ｖｏｆｓとしてカソード電位Ｖｃａｔｈと同電位を用いるものとする。

図１１および図１２において、奇数列の画素２０ｉ−１，２０ｉ＋１を駆動する際は、奇数列の信号線３３ｉ−１，３３ｉ＋１にはセレクト信号ＳＥＬｏによる駆動の下にデータ信号（映像信号の信号電圧Ｖｓｉｇ）をチャージさせておく。また、偶数列の信号線３３ｉ，３３ｉ＋２にはセレクト信号ＳＥＬｅによる駆動の下に基準電位Ｖｏｆｓ（＝カソード電位Ｖｃａｔｈ）をチャージさせておく。

その後、制御信号ＳＳｏによる駆動の下に奇数列の画素２０ｉ−１，２０ｉ＋１の制御トランジスタ２６ｉ−１，２６ｉ＋１を導通状態にする。そして、制御トランジスタ２６ｉ−１，２６ｉ＋１の導通期間において、書込み走査信号ＷＳｏによる駆動の下に奇数列の書込みトランジスタ２３ｉ−１，２３ｉ＋１を導通状態にする。これにより、奇数列の画素２０ｉ−１，２０ｉ＋１に対して映像信号の信号電圧Ｖｓｉｇの書込みが書込みゲインＧに応じて行われる。

この信号電圧Ｖｓｉｇの書込み時には、制御トランジスタ２６ｉ−１，２６ｉ＋１が導通状態にあることで、偶数列の信号線３３ｉ，３３ｉ＋２の配線容量が有機ＥＬ素子２１ｉ−１，２１ｉ＋１の等価容量に対して並列的に接続される。これにより、偶数列の信号線３３ｉ，３３ｉ＋２の配線容量は、有機ＥＬ素子２１ｉ−１，２１ｉ＋１の補助容量としての機能を持つことになる。

ここで、信号線３３ｉ，３３ｉ＋２の配線容量の容量値をＣｓｕｂとすると、信号電圧Ｖｓｉｇの書込みゲインＧは次式（４）で与えられる。
Ｇ＝１−｛（Ｃｃｓ＋Ｃｇｓ）
／（Ｃｃｓ＋Ｃｇｓ＋Ｃｏｌｅｄ＋Ｃｓｕｂ）｝ …（４）

その後の１Ｈでは、偶数列の画素２０ｉの駆動を行う。具体的には、偶数列の信号線３３ｉにはセレクト信号ＳＥＬｅによる駆動の下にデータ信号をチャージさせ、奇数列の信号線３３ｉ−１，３３ｉ＋１にはセレクト信号ＳＥＬｏによる駆動の下に基準電位Ｖｏｆｓ（＝カソード電位Ｖｃａｔｈ）をチャージさせておく。

その後、制御信号ＳＳｅによる駆動の下に奇数列の画素２０ｉの制御トランジスタ２６ｉを導通状態にし、当該導通期間において、書込み走査信号ＷＳｅによる駆動の下に偶数列の書込みトランジスタ２３ｉを導通状態にする。これにより、偶数列の画素２０ｉに対して、上記式（４）による書込みゲインＧによって映像信号の信号電圧Ｖｓｉｇの書込みが行われる。このとき、制御トランジスタ２６ｉが導通状態にあることで、奇数列の信号線３３ｉ＋１の配線容量が有機ＥＬ素子２１ｉの等価容量に対して並列的に接続されて有機ＥＬ素子２１ｉの補助容量として機能する。

上述したように、隣接画素の信号線３３の配線容量を有機ＥＬ素子２１の補助容量として使用することで、画素２０内に補助容量を追加しなくても、有機ＥＬ素子２１の容量不足を補うことができる。これにより、画素２０内のレイアウトの過密度化を抑えつつ、映像信号の信号電圧Ｖｓｉｇの書込みゲインＧとして十分なゲインを確保できる。そして、画素２０内のレイアウトの過密度化を抑えることで、製造段階での混入物によるショートなどに起因する画素不良の発生を抑えることができる。また、十分な書込みゲインＧで信号電圧Ｖｓｉｇの書込みができることで、良好な表示画像を得ることができる。

また、画素２０内に補助容量を追加する場合に比べて、画素２０の微細化を図ることができるため、有機ＥＬ表示装置１０Ａの高精細化が容易になる。特に、画素２０の微細化に伴って有機ＥＬ素子２１のサイズが小さくなり、有機ＥＬ素子２１の容量不足が生じたとしても、その不足分を隣接画素の信号線３３の配線容量で補うことができるため、有機ＥＬ表示装置１０Ａの高精細化に大きく寄与できる。

信号線３３の配線容量は画素数や寄生容量などに左右されるが、図１０から明らかなように、そのトータルの配線容量を、画素２０内に形成される補助容量よりも大きな容量値とすることができるため、書込みゲインＧとしてより大きなゲインを設定できる。これにより、書込みゲインＧを高く設定できる分だけ映像信号の信号電圧Ｖｓｉｇの低電圧化を図ることができる。

また、図１３に示すように、画素アレイ部３０の外部において、信号線３３に容量素子３５を付加することで、信号線３３の配線容量をさらに大きくすることができる。信号線３３に容量素子３５を付加するのは画素アレイ部３０の外部であるため、容量素子３５を容易に大容量化することが可能である。そして、容量素子３５の容量値を大きく設定し、トータルの配線容量をより大きなものとすることで、書込みゲインＧをより理想値に近づけることができる。

なお、本例では、書込み走査回路４０ｏ，４０ｅとは別に奇数列用、偶数列用の２系統の走査回路を設け、これら走査回路で制御信号ＳＳｏ，ＳＳｅを生成するとしたが、これに限られるものではない。図１２のタイミング波形図から明らかなように、制御信号ＳＳｏ，ＳＳｅは、信号書込み＋移動度補正期間を決める書込み走査信号ＷＳｏ，ＷＳｅとはパルス幅が異なるだけである。したがって、制御信号ＳＳｏ，ＳＳｅのパルス幅を決めるイネーブルパルスを別に用意することで、書込み走査回路４０ｏ，４０ｅを上記２系統の走査回路として兼用することも可能である。

［変形例］
上記実施形態では、有機ＥＬ素子２１の駆動回路が、基本的に、駆動トランジスタ２２および書込みトランジスタ２３の２つのトランジスタからなる画素構成の場合を例に挙げて説明したが、本発明はこの画素構成への適用に限られるものではない。すなわち、本発明は、駆動トランジスタ２２に駆動電流を供給する電源供給線３２の電位（電源電位）ＤＳを切り替えることによって有機ＥＬ素子２１の発光／非発光の制御を行なう画素構成に対して適用可能である。

一例として、図１４に示すように、駆動トランジスタ２２、書込みトランジスタ２３に加えて、発光制御トランジスタ２８および２つのスイッチングトランジスタ２９，３０を有する５つのトランジスタからなる５Ｔｒの回路構成を基本構成とする画素２０′が知られている（例えば、特開２００５−３４５７２２号公報参照）。ここでは、発光制御トランジスタ２８としてＰｃｈトランジスタ、スイッチングトランジスタ２９，３０としてＮｃｈを用いているが、これらの導電型の組み合わせは任意である。

発光制御トランジスタ２８は、駆動トランジスタ２２に対して直列に接続され、駆動トランジスタ２２への高電位Ｖｃｃｐの供給を選択的に行うことで、有機ＥＬ素子２１の発光／非発光の制御を行なう。スイッチングトランジスタ２９は、駆動トランジスタ２２のゲート電極に基準電位Ｖｏｆｓを選択的に与えることで、そのゲート電位Ｖｇを基準電位Ｖｏｆｓに初期化する。スイッチングトランジスタ３０は、駆動トランジスタ２２のソース電極に低電位ｉｎｉを選択的に与えることで、そのソース電位Ｖｓを低電位ｉｎｉに初期化する。

ここでは、他の画素構成として、５Ｔｒの回路構成を例に挙げたが、例えば、信号線３３を通して基準電位Ｖｏｆｓを供給し、当該基準電位Ｖｏｆｓを書込みトランジスタ２３によって書き込むようにすることでスイッチングトランジスタ２７を省略するなど、種々の画素構成のものが考えられる。

また、上記実施形態では、画素２０の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。具体的には、本発明は、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子など、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。

［適用例］
以上説明した本発明による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。一例として、図１５〜図１９に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの表示装置に適用することが可能である。

このように、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることにより、各種の電子機器において高品位な画像表示を行うことができる。すなわち、先述した実施形態の説明から明らかなように、本発明による表示装置は、画素内に補助容量を追加しなくても、有機ＥＬ素子の容量不足を補うことができるため、十分な書込みゲインを確保しつつ表示装置の高精細化を図ることができる。

本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。なお、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。

以下に、本発明が適用される電子機器の具体例について説明する。

図１５は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明による表示装置を用いることにより作成される。

図１６は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明による表示装置を用いることにより作製される。

図１７は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明による表示装置を用いることにより作製される。

図１８は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明による表示装置を用いることにより作製される。

図１９は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含んでいる。そして、ディスプレイ１４４やサブディスプレイ１４５として本発明による表示装置を用いることにより本適用例に係る携帯電話機が作製される。

本発明が適用される有機ＥＬ表示装置の構成の概略を示すシステム構成図である。 本適用例に係る有機ＥＬ表示装置の画素の回路構成を示す回路図である。 画素の断面構造の一例を示す断面図である。 本適用例に係る有機ＥＬ表示装置の回路動作の説明に供するタイミング波形図である。 本適用例に係る有機ＥＬ表示装置の回路動作の説明図（その１）である。 本適用例に係る有機ＥＬ表示装置の回路動作の説明図（その２）である。 駆動トランジスタの閾値電圧Ｖｔｈのばらつきに起因する課題の説明に供する特性図である。 駆動トランジスタの移動度μのばらつきに起因する課題の説明に供する特性図である。 閾値補正、移動度補正の有無による映像信号の信号電圧Ｖｓｉｇと駆動トランジスタのドレイン・ソース間電流Ｉｄｓとの関係の説明に供する特性図である。 信号線の配線容量の説明図である。 本発明の一実施形態に係る有機ＥＬ表示装置の構成の概略を示すシステム構成図である。 本実施形態に係る有機ＥＬ表示装置の駆動タイミングを示すタイミング波形図である。 本実施形態の変形例に係る有機ＥＬ表示装置の構成の概略を示すシステム構成図である。 他の構成の画素の回路構成の一例を示す回路図である。 本発明が適用されるテレビジョンセットの外観を示す斜視図である。 本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。 本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。 本発明が適用されるビデオカメラの外観を示す斜視図である。 本発明が適用される携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。

符号の説明

１０，１０Ａ…有機ＥＬ表示装置、２０（２０ｉ−１，２０ｉ，２０ｉ＋１），２０´…画素、２１…有機ＥＬ素子、２２…駆動トランジスタ、２３…書込みトランジスタ、２４…保持容量、２５…有機ＥＬ素子の等価容量、２６（２６ｉ−１，２６ｉ，２６ｉ＋１）…制御トランジスタ、３０…画素アレイ部、３１（３１−１〜３１−ｍ）…走査線、３２（３２−１〜３２−ｍ）…電源供給線、３３（３３−１〜３３−ｎ）…信号線、３４…共通電源供給線、４０（４０ｏ，４０ｅ）…書込み走査回路、５０…電源供給走査回路、６０…信号出力回路、７０…表示パネル

Claims (7)

1. 電気光学素子と、
   信号線を通して供給される映像信号を書き込む書込みトランジスタと、
   前記書込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、
   前記保持容量に保持された前記映像信号に応じて前記電気光学素子を駆動する駆動トランジスタと
   を有する画素が行列状に配置された画素アレイ部と、
   前記書込みトランジスタによる前記映像信号の書込み時に前記電気光学素子のアノード電極に対して隣接画素の前記信号線を電気的に接続するスイッチ素子と
   を備える表示装置。
2. 前記画素アレイ部の奇数列の画素と偶数列の画素は、１水平期間ごとに前記書込みトランジスタによる前記映像信号の書込みを行う
   請求項１記載の表示装置。
3. 前記信号線に対して、前記書込みトランジスタに書込み走査信号を供給する走査線が交差している
   請求項１記載の表示装置。
4. 前記信号線には前記書込みトランジスタが接続されている
   請求項１記載の表示装置。
5. 前記画素アレイ部の外部において、前記信号線に容量素子が付加されている
   請求項３または請求項４記載の表示装置。
6. 電気光学素子と、
   信号線を通して供給される映像信号を書き込む書込みトランジスタと、
   前記書込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、
   前記保持容量に保持された前記映像信号に応じて前記電気光学素子を駆動する駆動トランジスタと
   を有する画素が行列状に配置された表示装置の駆動に当たって、
   前記書込みトランジスタによる前記映像信号の書込み時に前記電気光学素子のアノード電極に対して隣接画素の前記信号線を電気的に接続する
   表示装置の駆動方法。
7. 電気光学素子と、
   信号線を通して供給される映像信号を書き込む書込みトランジスタと、
   前記書込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、
   前記保持容量に保持された前記映像信号に応じて前記電気光学素子を駆動する駆動トランジスタと
   を有する画素が行列状に配置された画素アレイ部と、
   前記書込みトランジスタによる前記映像信号の書込み時に前記電気光学素子のアノード電極に対して隣接画素の前記信号線を電気的に接続するスイッチ素子と
   を備える表示装置を有する電子機器。

Images