JP2008147460A - 半導体ウエーハの評価方法 - Google Patents

Abstract

【課題】接合リーク電流測定を、簡単に、より正確に行い、より高精度に半導体ウエーハを評価することができる半導体ウエーハの評価方法を提供する。
【解決手段】半導体ウエーハの評価方法であって、少なくとも、半導体ウエーハ表面に酸化膜を形成し、該酸化膜の一部を除去して窓明けを行い、該窓から、評価する半導体の導電型とは異なる導電型のドーパントを拡散し、前記評価する半導体内に拡散部を形成してＰＮ接合を形成した後、０Ｖバイアス時のリーク電流値Ｉ_０および逆バイアス印加時のリーク電流値Ｉ_１を測定し、該逆バイアス印加時のリーク電流値Ｉ_１と前記０Ｖバイアス時のリーク電流値Ｉ_０との差ΔＩ＝Ｉ_１−Ｉ_０を算出し、該算出したΔＩに基づいて半導体ウエーハを評価する半導体ウエーハの評価方法。
【選択図】図２

Description

本発明は、シリコンウェーハ等の半導体ウエーハを評価する方法に関し、特には電気的特性から品質評価を行なう方法に関する。

最近では、電子デバイスのさらなる微細化、高性能化のため、より高品質なシリコンウエーハ等の半導体ウエーハが求められている。そして、このような傾向に伴い、半導体ウエーハの評価方法においても、より正確に評価することができる方法が望まれている。

半導体ウエーハの評価方法としては、物理・化学分析として多種多様の手法が知られており、極めて範囲が広く、種々の評価方法が用いられている。
これらの中で、電気特性評価は実際のデバイスに近い方法であり、また感度の点からも有望視されている。

デバイス材料としての例えばシリコンウエーハの電気特性評価法としては、ＧＯＩやライフタイム、ＤＬＴＳなどが知られている。特にＧＯＩは、ＣＺシリコン結晶中に存在するＣＯＰや、酸素析出などに感度があり重要な評価手法である。しかし、このＧＯＩはシリコンウエーハの最表面を２０ｎｍ程度酸化し、これに電極を形成して絶縁破壊特性を評価するものである。
このＧＯＩはシリコンウエーハ表層の評価が可能であるが、デバイス活性領域（表面近傍）の評価手法の一つとして、接合リーク電流特性がある。

ここで、接合リーク電流特性を用いた一般的な手法について述べる。図５は、従来における評価方法の一例を説明するための説明図である。ここでは、Ｐ型で、研磨後のシリコンウエーハ２１を例に挙げて説明する。

図５に示すように、シリコンウエーハ２１の表面に酸化膜２２を形成する。その後、シリコンウエーハ２１の酸化膜２２の一部を除去して窓明けを行い、この窓２５から、評価する半導体の導電型（例えばＰ型）とは異なる導電型（この場合、Ｎ型）のドーパントを拡散して拡散部２３を形成し、ＰＮ接合を形成する。そして、拡散部２３上に電極２４を形成し、シリコンウエーハ２１の裏面側をＧＮＤとし、電極２４に逆バイアス（この場合、＋の電界）を印加する。これによってＰ型領域に向かって空乏層（空間電荷領域）が形成される。このとき、この空乏層内に重金属などの欠陥が存在することで、キャリアが発生し、印加電圧により漏れ電流（リーク電流）が検出される（非特許文献１参照）。このリーク電流をもとに半導体ウエーハの評価を行う。

しかしながら、通常、リーク電流は、測定にはシールドを施したシステムが必須であるほど非常に小さいものであり、測定系からのノイズ等の影響を受けやすく、上述したような近年求められている高精度の測定レベルを満足することは、従来の評価方法では難しい。

超ＬＳＩプロセス制御工学 第２章など 津屋英樹（丸善、１９９５）

本発明は、上記問題点を鑑みてなされたもので、接合リーク電流測定を、簡単に、より正確に行い、より高精度に半導体ウエーハを評価することができる半導体ウエーハの評価方法を提供することを目的とする。

上記課題を解決するため、本発明は、半導体ウエーハの評価方法であって、少なくとも、半導体ウエーハ表面に酸化膜を形成し、該酸化膜の一部を除去して窓明けを行い、該窓から、評価する半導体の導電型とは異なる導電型のドーパントを拡散し、前記評価する半導体内に拡散部を形成してＰＮ接合を形成した後、０Ｖバイアス時のリーク電流値Ｉ_０および逆バイアス印加時のリーク電流値Ｉ_１を測定し、該逆バイアス印加時のリーク電流値Ｉ_１と前記０Ｖバイアス時のリーク電流値Ｉ_０との差ΔＩ＝Ｉ_１−Ｉ_０を算出し、該算出したΔＩに基づいて半導体ウエーハを評価することを特徴とする半導体ウエーハの評価方法を提供する（請求項１）。

このように、本発明は接合リーク電流特性を用いた評価方法であり、少なくとも、まず、半導体ウエーハ表面に酸化膜を形成した後に窓明けを行い、該窓から、評価する半導体の導電型とは異なる導電型のドーパントを拡散し、前記評価する半導体内に拡散部を形成してＰＮ接合を形成する。そして、０Ｖバイアス時のリーク電流値Ｉ_０および逆バイアス印加時のリーク電流値Ｉ_１を測定し、これらの差（Ｉ_１−Ｉ_０）であるΔＩを算出する。

従来方法で得られるリーク電流値には、測定系からのノイズ等も含まれてしまっていたが、上記のように、逆バイアス印加時のリーク電流値Ｉ_１から０Ｖバイアス時のリーク電流値Ｉ_０を差し引くことにより、測定系からのノイズ等を排除した値を得ることができる。すなわち、評価する半導体内の金属汚染や欠陥種の存在の影響とは関係がない測定系からの影響を除き、上記金属汚染や欠陥により発生するリーク電流をより正確に測定することができる。しかも、逆バイアス印加時のリーク電流値Ｉ_１から０Ｖバイアス時のリーク電流値Ｉ_０を差し引くだけで良いので極めて簡単である。
そして、上記のより正確なリーク電流値ΔＩに基づいて半導体ウエーハを評価するので、従来における評価方法よりも高精度に半導体ウエーハの品質を評価することが可能である。

そして、前記評価する半導体の基板抵抗から空乏層幅を算出し、該空乏層幅と前記拡散部の線幅および線長とから空乏層の体積ΔＶを算出し、該空乏層の体積ΔＶと、前記算出した逆バイアス印加時のリーク電流値Ｉ_１と０Ｖバイアス時のリーク電流値Ｉ_０との差ΔＩとからΔＩ／ΔＶを算出し、該算出したΔＩ／ΔＶから半導体ウエーハを評価することができる（請求項２）。

そもそも、リーク電流値は、空乏層の大きさに影響を受けやすいものであり、また、この空乏層の大きさは基板抵抗に依存する。すなわち、例えば評価する半導体の基板抵抗が大きければ、その分だけ空乏層の領域（体積ΔＶ）も大きくなり、これに伴い、測定されるリーク電流の値も大きくなる。このように、評価する半導体における基板抵抗の大きさ、空乏層の体積（測定領域）によって、得られるリーク電流の値も変化してしまう。

このように、上記方法で測定し、算出されたΔＩを空乏層の体積で規格化し（ΔＩ／ΔＶ）、このΔＩ／ΔＶから半導体ウエーハを評価すれば、測定領域の違いによるリーク電流の違いを排除することができ、空乏層の大きさの差による影響を排除して評価することが可能になる。

なお、このとき、前記空乏層幅を下記式（１ａ）および（１ｂ）を用いて算出し、前記空乏層の体積ΔＶを下記式（１ｃ）を用いて算出することができる（請求項３）。

（式中、Ｗは空乏層幅を示す。ε_ｓは評価する半導体の誘電率を示す。Ｖ_ｂｉは内部電位を示し、Ｖはリーク電流測定時の印加電圧を示す。ｑは素電荷を示す。Ｎ_Ｄは評価する半導体のドーパント濃度を示す。
ｋはボルツマン定数を示す。Ｔは温度を示す。Ｎ_Ａは拡散部のドーパント濃度を示す。ｎｉは真性キャリア濃度を示す。
ΔＶは空乏層の体積を示す。Ｌは拡散部の線幅および線長を示す。）

このように、空乏層の体積ΔＶを上記式（１ａ）〜（１ｃ）を用いて算出することができ、ΔＩ／ΔＶを算出し、半導体ウエーハを評価することができる。なお、式（１ａ）は空乏層幅Ｗを算出するための式であり、式（１ｂ）は上記式（１ａ）中の内部電位Ｖｂｉを算出するための式である。
また、式（１ｃ）は、上記式（１ａ）で算出した空乏層幅Ｗと、拡散部の線幅および線長（いずれもＬ）とから空乏層の体積ΔＶを算出するための式である。

本発明によって、金属汚染や欠陥種の存在によるリーク電流をより正確に、かつ簡単に見積もることができる。さらには、例えば、検量線の作製により欠陥・汚染量を見積もることも可能になり、半導体ウエーハの品質改善に有効である。

以下では、本発明の実施の形態について説明するが、本発明はこれに限定されるものではない。
近年では、より高品質な半導体ウエーハが求められており、それに伴い、より高精度な半導体ウエーハの評価方法が望まれている。
この半導体ウエーハの評価方法の一つとして接合リーク電流測定が挙げられるが、通常リーク電流の値は小さいため、寄生抵抗の影響を受けやすい。測定系からのノイズ等によって、従来の評価方法では微量のリーク電流を正確に測ることが難しく、近年要求されている高い測定精度レベル・評価レベルを十分に満足することは困難であった。

そこで、本発明者らが、この接合リーク電流測定を用いた半導体ウエーハの評価方法について鋭意研究を重ねた結果、逆バイアス印加時のリーク電流値Ｉ_１から０Ｖバイアス時のリーク電流値Ｉ_０を差し引いた値ΔＩに基づいて半導体ウエーハを評価すれば、半導体内の品質とは関係がない測定系起因のノイズ等を除いたリーク電流値を得ることができることを見出した。すなわち、簡単な手法で、従来法よりもより正確なリーク電流値を得られ、より高精度に半導体ウエーハを評価することができることを見出し、本発明を完成させた。

以下、本発明の半導体ウエーハの評価方法について、図面を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
図１は本発明の半導体ウエーハの評価方法を説明するための説明図である。ここでは、評価対象としてシリコンウエーハを例に挙げる。
本発明の評価方法では、評価する半導体ウエーハは特に限定されない。例えばポリッシュドウエーハ（ＰＷ）を評価対象としても良いし、エピタキシャルウエーハ（ＥＰＷ）とすることもできる。また、例えば測定構造を工夫することでＳＯＩウエーハを評価対象とすることも可能である。

まず、図１に示すように、本発明の評価方法における評価する半導体ウエーハ（ここでは、シリコンウエーハ１）について述べる。
上述したように、評価する半導体ウエーハの種類は限定されず、ＰＷやＥＰＷ、さらにはＳＯＩウエーハ等、種々のものとすることができる。

そして、リーク電流測定を行うときには、図１のように、評価する半導体内、すなわち、この場合シリコンウエーハ中に拡散部３が形成されている。この拡散部３は、シリコンウエーハ１の表面に形成された酸化膜２をマスクとして、酸化膜２に窓明けされてできた窓５から、シリコンウエーハ１の導電型とは異なる導電型のドーパントがシリコンウエーハ１の内部に拡散されて形成されたものであり、これによってＰＮ接合が形成されている。
また、図１では、これらの拡散部３に電極４を介してプローブを接触させているが、拡散部３上に直接プローブを接触させることもできる。例えば、拡散部３の表面におけるドーパントの濃度に合わせて電極の有無を決定することが可能である。

そして、本発明の評価方法を実施するときのリーク電流測定のために用いる測定機器６は特に限定されることなく、従来から使用されてきたものと同様のものを用いることができる。例えば、ケースレー社製４２００等が挙げられる。微小電流測定が可能な測定機器であり、ノイズ対策を施したウエーハプローバを備えたものであるのが好ましい。

次に、本発明の評価方法の手順について述べる。
まず、評価対象となる半導体ウエーハを準備する。前述したように、特にその種類は限定されず、その特性を評価したい半導体ウエーハを用意することができる。

そして、上記のように評価する半導体ウエーハ、すなわち、ここではシリコンウエーハ１を準備した後、まず、そのシリコンウエーハ１の表面に酸化膜２を形成する。
この酸化膜２は、この後のドーパント拡散工程でのマスクとなるものである。例えば熱酸化膜を形成しても良いし、ＣＶＤ酸化膜を積層しても良い。

酸化膜２の厚さは特に限定されないが、この後注入等により拡散するドーパントをマスク出来る厚さであれば良く、５００ｎｍ以上とするのがより好ましい。このような厚さとすれば、ドーパントの拡散にガラスデポジション等を用いた場合でも、酸化膜中でのドーパントの拡散をより効果的に抑制することができるからである。
種々の条件に応じて、その都度、酸化膜２の適切な形成方法を適宜決定することができる。

次に、この酸化膜２の一部を除去し、ドーパント拡散のための窓５を形成する。
例えばフォトリソグラフィーにより、レジストに酸化膜２の窓明け用のパターンを形成し、これをマスクとしてエッチングによって窓５の部分の酸化膜を除去する。
酸化膜２のエッチングはドライエッチングでも、ＨＦをベースにしたウエットエッチングでも良い。ドライエッチングであれば、より微細なパターンまで加工が可能である。一方、ウエットエッチングであればプラズマダメージの発生を防ぐことができる。
このような酸化膜２の窓明け工程も、各条件に応じて適切な方法により行うことができる。

そして、酸化膜２への窓明けが完了すればドーパントの拡散を行なう。
評価する半導体の導電型とは異なるドーパントを、窓５を通してシリコンウエーハ１内に拡散し、アニール処理を施してＰＮ接合を形成する。この拡散は、イオン注入、ガラスデポジション、塗布拡散等、各種の手法を用いて行うことができ、拡散方法は特に限定されない。

ＰＮ接合深さはアニール条件に依存するため、例えば予備実験を行っておき、所望の深さになるように時間を調整することにより、その接合深さを調節することができる。
また、拡散後の最表面濃度であるが、例えば１Ｅ２０／ｃｍ^３程度の高濃度になるようにすると、この後に行うリーク電流測定時のための電極４を形成しなくとも、拡散最表層をそのまま電極として使える利点がある。但し、当然、拡散部３の上に電極４を形成しても良い。

上記のような手順で、シリコンウエーハ１内に拡散部３、ＰＮ接合を形成後、実際にリーク電流測定を行なう。
シリコンウエーハ１の裏面側をＧＮＤに接続し、もう一方を測定機器６に接続する。このとき、例えば、プローブを使って拡散部３の表面に接触させることでコンタクトをとる。上述したように、拡散部３上に形成した電極４を介することもできる。

そして、例えば、まず、０Ｖ状態でのリーク電流（測定系の電流レベル）を測定する（Ｉ_０の測定）。
その後、実際のリーク電流測定に入る。すなわち、逆バイアスになるように電圧を印加して、このときのリーク電流を計測する（Ｉ_１の測定）。このリーク電流の測定の手順自体は従来と同様の方法で行うことができる。また、測定の順序は特に限定されない。
上記のようにして得たＩ_０とＩ_１から、それらの差（Ｉ_１−Ｉ_０）をとってΔＩを算出し、このΔＩの値に基づいてシリコンウエーハ１の評価を行う。

上述したように、０Ｖ状態でのリーク電流値Ｉ_０を、逆バイアス印加時のリーク電流値Ｉ_１から差し引いているので、それによって算出されたΔＩは測定系からのノイズ等の影響を排除したリーク電流値であり、つまりは、より精度良く得られたリーク電流値である。そして、このような高精度のリーク電流値ΔＩに基づいてシリコンウエーハ１の評価を行うので、当然、その評価も優れたものとなる。
このように、空乏層内の金属汚染や欠陥種によるリーク電流を一層正確に捉えることができ、しかも０Ｖ状態でのリーク電流値Ｉ_０を逆バイアス印加時の測定値Ｉ_１から差し引くだけで良いので極めて簡単に精度の高い評価を行うことができる。

また、例えば基板抵抗の差から生じる測定差・さらには評価の差を排除するため、リーク電流値を空乏層の体積で規格化し、これによって評価を行うのが好ましい。
前述のように、例えば評価する半導体の基板抵抗が大きいと空乏層の領域も大きくなり、これに伴って、リーク電流の値も大きくなってしまう。したがって、評価する半導体の基板抵抗が異なっている場合、例えばその半導体内での金属汚染の状態が各サンプルで同様であっても、基板抵抗の差が影響し、各サンプルごとに異なるリーク電流値が測定され、汚染状態等を正確に把握し難い。

本発明者らは、上記本発明で得られたリーク電流値ΔＩを、さらに空乏層の体積ΔＶで規格化することにより、上記基板抵抗の差を起因とするリーク電流値の差異をも解消して評価することができることを見出した。すなわち、測定系のノイズ等が除かれ、それに加えて空乏層の領域の差（測定領域の差）による影響が排除されたリーク電流値を得ることができる。

なお、上記ΔＩ／ΔＶの算出方法の一例について、以下に述べておく。
前述した数式（１ａ）〜（１ｃ）を用いてΔＶを算出することができる（邦版 半導体デバイス （産業図書、２００４）（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ， Ｓ． Ｍ． Ｓｚｅ（Ｊｏｈｎ Ｗｉｌｅｙ ＆ Ｓｏｎｓ， Ｉｎｃ．，２００２））参照）。
接合部の線幅および線長と深さから拡散部の体積を求め、基板抵抗から空乏層幅Ｗを算出し（上記邦版 半導体デバイスの８７−８８頁参照）、上記邦版 半導体デバイスの１１０頁などに示すようなモデルから、空乏領域の体積ΔＶを算出することができる（拡散部の線幅Ｌ_１および線長Ｌ_２（この場合、線幅Ｌ_１＝線長Ｌ_２＝窓５の各辺の長さＬ）、空乏層幅Ｗを用いて求められる。図６に空乏領域の一例を示す。）。

以上のように、本発明の評価方法を用いれば、従来よりもリーク電流を正確に得ることができ、精度高く半導体ウエーハを評価することができる。これにより、近年望まれている高い評価レベルを満足することができる。さらに、例えば本発明を用いた評価結果からの検量線の作製により、欠陥・汚染量を見積もることも可能になり、半導体ウエーハの品質改善に役立てることができる。

以下に本発明の実施例を挙げて、本発明を詳細に説明するが、これらは本発明を限定するものではない。
（実施例１）
本発明の評価方法を用いて、半導体ウエーハの評価を行った。
測定対象ウエーハとしては、導電型Ｐ型、直径２００ｍｍ、結晶方位＜１００＞であるシリコンウエーハを用いた。なお、このシリコンウエーハをＰ型にするためのドーパントとしてボロンを用い、基板抵抗が１Ω・ｃｍの低抵抗のものと、４００Ω・ｃｍの高抵抗のものの２種を用意した。
また、予めＦｅでウエーハを故意汚染している。汚染濃度が、１Ｅ１１／ｃｍ^３、５Ｅ１１／ｃｍ^３、１Ｅ１３／ｃｍ^３のものをそれぞれ用意した。

これらのシリコンウエーハに対し、１０００℃でパイロ酸化を行い、ウエーハ表面に１μｍの酸化膜を形成した。
このあと、０．５ｍｍ角のパターンを、多数配置したマスクを用いてフォトリソグラフィを行い、バッファードＨＦで酸化膜へ窓明けエッチングを行い、０．５ｍｍ角の開口部を酸化膜に１０ｍｍ間隔で形成した。

このシリコンウエーハにＰＯＣＬ３を原料にしてリンガラスを積層し、引き続き、１０００℃、窒素アニールを２時間行なった後、リンガラスをＨＦで除去した。これによってＰＮ接合が形成された。なお、このときのリンの拡散深さは、およそ２μｍであった。

そして、プローバに上記の各サンプルウエーハをセットし、リーク電流を測定する。今回は、リーク電流の測定にあたり＋３Ｖを印加した。
さらに、０Ｖバイアス時におけるリーク電流値（すなわち、ΔＩ_０）を測定し、上記の＋３Ｖを印加した時に測定されたリーク電流値（すなわち、ΔＩ_１）から、０Ｖバイアス時のリーク電流値Ｉ_０を差し引き、ΔＩを求めた（ΔＩ＝ΔＩ_１−ΔＩ_０）。
なお、リーク電流測定のための機器として、ケースレー社製４２００とベクター社製ＶＸ−３０００を用いた。

実施例１の結果を図２に示す。各基板抵抗、Ｆｅ汚染濃度のサンプルごとにリーク電流値をプロットしている。Ｆｅ汚染濃度が高くなると、リーク電流値ΔＩが増すことが確認できる。
そして、本発明の評価方法のように、０Ｖバイアス時のリーク電流値Ｉ_０で規格化することにより、測定系による寄生抵抗の影響を排除し、より正確なリーク電流値ΔＩを測定することができた。後述する規格化前のリーク電流値Ｉ_１（比較例１、図４参照）に比べて、Ｆｅ汚染量との関係をより明確にすることができる。

（実施例２）
実施例１に対し、さらに、前述した数式（１ａ）〜（１ｃ）を用い、最大空乏幅を計算し、空乏層の体積ΔＶを見積もり、実施例１のリーク電流値ΔＩを空乏層の体積ΔＶで規格化した（ΔＩ／ΔＶ）。
なお、このときの数式（１ａ）〜（１ｃ）にて算出したΔＶは、
低抵抗品でΔＶ＝５０６３１３μｍ^３（空乏層幅Ｗ＝２μｍ）、高抵抗品でΔＶ＝２６６１１８７μｍ^３（空乏層幅Ｗ＝１０μｍ）であった。

実施例２の結果を図３に示す。
実施例１の図２と実施例２の図３とを比べてわかるように、空乏層の体積ΔＶでΔＩを規格化することにより、空乏層の体積ΔＶの差、つまりは基板抵抗の違いがリークレベルに与える影響を排除した結果を得ることができる。図３から、高抵抗と低抵抗の場合がほぼ同じリークレベルになっていることが判る。
そして、このように、ほぼ同一のレベルに揃ったことから、抵抗率の異なる本サンプルウエーハにおいて、Ｆｅがリーク電流に及ぼす影響は同程度であると結論できる。

（比較例１）
０Ｖバイアス時のリーク電流値Ｉ_０で規格化する以外は実施例１と同様にしてリーク電流を測定した。すなわち、測定結果として、単に＋３Ｖ印加時に測定されたリーク電流値Ｉ_１をプロットした。その結果を図４に示す。

図４に示すように、Ｆｅ汚染濃度が高くなると、リーク電流値が増すことは確認できるが、このような従来法で得られたリーク電流値には、前述したように、測定系からのノイズ等の影響が含まれているはずであり、このように単純に測定された結果からだけでは、半導体ウエーハの評価において、近年要求されている精度の高いレベルを満足することは難しい。

特に電流値が極めて小さい場合、実施例１の図２および比較例１の図４の低抵抗の場合から判るように、測定系からの影響の割合は大きくなり、リーク電流値に大きな差が生じてしまう。当然、このようなリーク電流の測定精度差は、リーク電流値に基づいて行うサンプルウエーハの評価に影響を及ぼしてしまう。本発明の評価方法のように、上記測定系によるノイズを排除してより正確なリーク電流値を得ることによって、より高精度にサンプルウエーハを評価することが可能であるし、また、０Ｖバイアス時における電流値Ｉ_０で規格化すればいいだけであるので実に簡単である。

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

本発明の半導体ウエーハの評価方法を説明するための説明図である。 実施例１における測定結果を示すグラフである。 実施例２における測定結果を示すグラフである。 比較例１における測定結果を示すグラフである。 従来の半導体ウエーハの評価方法を説明するための説明図である。 空乏領域の体積ΔＶを求めるときの空乏領域のモデルを示す説明図である。

符号の説明

１…シリコンウエーハ、 ２…酸化膜、 ３…拡散部、 ４…電極、
５…窓、 ６…測定機器。

Claims (3)

1. 半導体ウエーハの評価方法であって、少なくとも、半導体ウエーハ表面に酸化膜を形成し、該酸化膜の一部を除去して窓明けを行い、該窓から、評価する半導体の導電型とは異なる導電型のドーパントを拡散し、前記評価する半導体内に拡散部を形成してＰＮ接合を形成した後、０Ｖバイアス時のリーク電流値Ｉ_０および逆バイアス印加時のリーク電流値Ｉ_１を測定し、該逆バイアス印加時のリーク電流値Ｉ_１と前記０Ｖバイアス時のリーク電流値Ｉ_０との差ΔＩ＝Ｉ_１−Ｉ_０を算出し、該算出したΔＩに基づいて半導体ウエーハを評価することを特徴とする半導体ウエーハの評価方法。
2. 前記評価する半導体の基板抵抗から空乏層幅を算出し、該空乏層幅と前記拡散部の線幅および線長とから空乏層の体積ΔＶを算出し、該空乏層の体積ΔＶと、前記算出した逆バイアス印加時のリーク電流値Ｉ_１と０Ｖバイアス時のリーク電流値Ｉ_０との差ΔＩとからΔＩ／ΔＶを算出し、該算出したΔＩ／ΔＶから半導体ウエーハを評価することを特徴とする請求項１に記載の半導体ウエーハの評価方法。
3. 前記空乏層幅を下記式（１ａ）および（１ｂ）を用いて算出し、前記空乏層の体積ΔＶを下記式（１ｃ）を用いて算出することを特徴とする請求項２に記載の半導体ウエーハの評価方法。
   

   

   （式中、Ｗは空乏層幅を示す。ε_ｓは評価する半導体の誘電率を示す。Ｖ_ｂｉは内部電位を示し、Ｖはリーク電流測定時の印加電圧を示す。ｑは素電荷を示す。Ｎ_Ｄは評価する半導体のドーパント濃度を示す。
   ｋはボルツマン定数を示す。Ｔは温度を示す。Ｎ_Ａは拡散部のドーパント濃度を示す。ｎｉは真性キャリア濃度を示す。
   ΔＶは空乏層の体積を示す。Ｌは拡散部の線幅および線長を示す。）

Images