TWI414031B - Evaluation Method of SOI Wafer - Google Patents
Evaluation Method of SOI Wafer Download PDFInfo
- Publication number
- TWI414031B TWI414031B TW096119175A TW96119175A TWI414031B TW I414031 B TWI414031 B TW I414031B TW 096119175 A TW096119175 A TW 096119175A TW 96119175 A TW96119175 A TW 96119175A TW I414031 B TWI414031 B TW I414031B
- Authority
- TW
- Taiwan
- Prior art keywords
- soi
- layer
- soi wafer
- sheet resistance
- wafer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
-
- H10P74/207—
-
- H10P74/00—
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
本發明是有關於一種SOI晶圓的評價方法,特別是有關於一種SOI晶圓的評價方法,其是對於具有埋入擴散層之SOI晶圓,用以評價埋入擴散層的特性。
作為半導體基板,有矽基板,其被廣泛地使用於例如積體電路的製造中,近年來,隨著系統的高速化、高積體化或可攜帶式端末設備的發展,半導體元件被要求更高速且低耗電力。
基於此種背景,在絕緣層上形成有矽活性層(SOI層)之SOI(絕緣層上覆矽;Silicon On Insulator)結構之SOI晶圓,是因應元件的高速化、低耗電力化之物,而且,若使用SOI晶圓時,因為不必將未具有SOI結構的基體晶圓(bulk wafer)用的元件製程的既有設備、或步驟進行太大的變更,亦能夠進行元件的製造,能夠容易地實現元件的高速化、低耗電力化而受到重視。
此種SOI晶圓的通常結構,是如第4圖所示。SOI晶圓10,是在由矽單結晶所構成的支撐基板13上,夾住埋入絕緣層14而形成SOI層15。而且,為了元件製造上之方便、或是附加除氣(gettering)能力等目的,如第4圖所示,在SOI層15與絕緣層14的界面區域,形成有高濃度地擴散不純物而成之埋入擴散層12。如此進行時,SOI層15具有埋入擴散層12、及不純物濃度比該埋入擴散層低之低濃度層11。
如前述,由於對SOI晶圓之重視度高,亦要求正確地評價SOI晶圓的特性,關於其評價方法亦正展開各式各樣的研究。
例如,關於SOI層表面特性的評價,例如日本特開2000-277716號公報所揭示,能夠藉由非四探針法之使探針及電極接觸SOI晶圓的表背面,進行測定來評價。另一方面,由於埋入擴散層12是被埋入在SOI晶圓中,評價其特性是困難的。
先前,評價SOI晶圓的埋入擴散層的薄片電阻,如第6圖所示,在製造成為製品之SOI晶圓時,同時另外製造監控晶圓(monitor wafer)來進行。
製造監控晶圓來評價埋入擴散層的薄片電阻的方法之一個例子,在以下簡單地說明。
首先,為了藉由貼合法來製造成為製品之SOI晶圓,準備基底晶圓及接合晶圓,並同時準備作為監控晶圓之晶圓(a)。接著,在基底晶圓的表面設置氧化膜(Box氧化)(b)。接著,對成為製品之SOI晶圓的接合晶圓(成為活性層)和監控晶圓,同時進行表面的遮蔽氧化(c)和不純物的離子注入(d)。隨後,對接合晶圓除去遮蔽氧化膜(e)、洗淨基底晶圓和接合晶圓後,經過貼合步驟(f)而在例如氧氣環境下進行結合熱處理(g)。隨後,藉由例如磨削、研磨來進行接合晶圓的薄膜化(h),進而進行研磨及洗淨(i)來製得製品SOI晶圓(1)。監控晶圓與作為製品之SOI晶圓不同,是在氮氣環境下進行熱處理(g)後,除去遮蔽氧化膜(j)。藉由測定形成在監控晶圓上之不純物的高濃度擴散層的薄片電阻(k),能夠間接地評價成為製品之SOI晶圓的埋入擴散層。
但是,若藉由此種方法時,會有根據熱處理時的環境的不同,不純物濃度容易產生變化之問題。
因此,有提案揭示一種方法,是將監控晶圓製成與製品SOI晶圓具有相同結構之SOI結構,並藉由磨削、研磨、蝕刻等,使在該監控晶圓上所製造的埋入擴散層露出表面後,藉由測定該露出的埋入擴散層的薄片電阻,來進行評價製品SOI晶圓的埋入擴散層之方法。
但是,若藉由此種方法時,因為除了製品SOI晶圓以外,必須將監控晶圓製成SOI結構而使材料費或步驟數增加等,會有為了製造監控晶圓而使成本更為增加之問題。
因此,有揭示一種方法(日本特開平7-111321號公報),未使監控晶圓完全地再現SOI結構,而是在監控晶圓上形成不純物擴散層後,以CVD膜覆蓋該不純物擴散層表面來進行處理,並對SOI晶圓的埋入擴散層進行監控之方法。
但是,即便藉由此種方法,亦同樣地必須製造監控晶圓,並未解決造監控晶圓所需要的材料費或步驟數等成本問題。
又,如上述,藉由製造監控晶圓來間接地評價製品SOI晶圓的埋入擴散層的薄片電阻之方法,因為不是直接評價製品SOI晶圓,所以製品SOI晶圓的品質保證並不充分。
因此,鑒於如此的問題點,本發明的目的是提供一種SOI晶圓的評價方法,不必製造監控晶圓,能夠直接測定成為製品之SOI晶圓來評價埋入擴散層的薄片電阻。
為了解決上述課題,本發明提供一種SOI晶圓的評價方法,是評價SOI晶圓(至少在絕緣層上具有SOI層,且在前述SOI層與前述絕緣層的界面區域,具有其不純物濃度比前述SOI層的其他部分高之埋入擴散層)的該埋入擴散層的薄片電阻之方法,其特徵是具備:測定步驟此測定步驟是測定前述SOI層整體或是前述SOI晶圓整體的薄片電阻;及估計步驟,此估計步驟是藉由將前述薄片電阻測定的測定結果當作是構成前述SOI晶圓的各層各自並列連接而成的電阻,並進行換算來估計前述埋入擴散層的薄片電阻。
如此,在評價具有埋入擴散層之SOI晶圓的埋入擴散層的薄片電阻之評價方法中,藉由測定SOI層整體或SOI晶圓整體的薄片電阻,並將該薄片電阻測定的測定結果當作是構成前述SOI晶圓的各層各自並列連接而成的電阻,並進行換算來估計前述埋入擴散層的薄片電阻時,能夠以直接、非破壞性的方式來評價成為製品之SOI晶圓的埋入擴散層的薄片電阻。因此,亦能夠對所製造的全部SOI晶圓的埋入擴散層進行檢查,能夠充分地保證品質。又,因為不需要監控晶圓,所以能夠削減製造監控晶圓所需要的材料費或步驟數。
此時,前述SOI晶圓整體的薄片電阻測定,能夠具備以下步驟:渦電流形成步驟,此步驟是對前述SOI晶圓的一面側照射交流磁場的磁力線,而藉由前述交流磁場在前述SOI晶圓形成渦電流;測定步驟,此步驟是在與照射前述磁力線的面之相反面側,測定對應由於前述渦電流的形成而產生的渦流損耗之磁場變化量;及算出步驟,此步驟是根據前述測定的磁場變化量來算出前述SOI晶圓整體的薄片電阻。
如此,藉由測定渦電流的磁場變化量之方法來進行測定SOI晶圓整體的電阻時,能夠以SOI晶圓未接觸測定裝置的方式來評價SOI晶圓的埋入擴散層的薄片電阻。如此,因為能夠以非接觸的方式評價,所以在評價後不必進行洗淨晶圓。
又,前述SOI層整體的薄片電阻測定,能夠在前述SOI層表面,應用四探針法,來測定前述SOI層整體的薄片電阻。
如此,若在SOI層表面應用四探針法來測定SOI層整體的薄片電阻時,能夠以更簡單的測定裝置來評價SOI晶圓的埋入擴散層的薄片電阻。此時,雖然探針接觸SOI層的表面,但是若在評價後進行洗淨或研磨時不會成為問題。
依照本發明,不必製造監控晶圓便能夠直接評價成為製品之SOI晶圓的埋入擴散層的薄片電阻。因此,能夠削減製造監控晶圓所需要的材料費或步驟數。又,因為能夠全數檢查製品SOI晶圓,所以能夠充分地確保品質。
以下,更具體地說明本發明。
如前述,若藉由如先前之另外製造與成為製品之SOI晶圓不同的監控晶圓,然後測定使高濃度擴散層(埋入擴散層)露出後之監控晶圓表面的薄片電阻之方法(以下,有時稱為監控晶圓法)時,則除了用以製造製品SOI晶圓的成本以外,亦必須負擔製造監控晶圓的成本,且同時有無法直接評價製品SOI晶圓之問題,因此,本發明者專心研討是否能夠不用製造監控晶圓而直接評價成為製品之SOI晶圓的埋入擴散層的薄片電阻。
結果,本發明者發現藉由對製品SOI晶圓,先測定SOI晶圓整體的薄片電阻或SOI層整體的薄片電阻,將該測定結果當作是構成前述SOI晶圓的各層各自並列連接而成的電阻並進行換算,能夠評價製品SOI晶圓的埋入擴散層的薄片電阻,而完成了本發明。
以下,參照本發明更具體地說明本發明,但是本發明未限定於此等實施形態。
第5圖是表示本發明之評價SOI晶圓的埋入擴散層的薄片電阻的方法的一個例子的概略。
第5圖中的(a)~(i)是表示依照通常的方法製造SOI晶圓之製程,該SOI晶圓是在絕緣層上具有SOI層,且在SOI層與絕緣層的界面區域,具有埋入擴散層。
亦即,能夠與藉由第6圖之先前方法來製造製品SOI晶圓同樣的方法,來進行製造。但是若與藉由第6圖之評價SOI晶圓的埋入擴散層的方法比較時,則不必製造監控晶圓。
然後,對如此製造出來的SOI晶圓,藉由本發明的SOI晶圓的評價方法來進行步驟(j)的薄片電阻測定。但是,SOI晶圓的製造方法未限定於上述第5圖中的(a)~(i),只要是具有埋入擴散層之SOI晶圓的製造方法時,藉由任何製造方法所製造之物均可。而且,在步驟(j)的埋入擴散層的薄片電阻測定後,亦可按照必要進行洗淨(k),而作成製品SOI晶圓(I)。構成本發明的重要部分之步驟(j)的薄片電阻測定的具體方法是如後述。
而且,以如此方式製造出來的SOI晶圓,是如第4圖所示之具有先前的埋入擴散層之SOI晶圓。
第4圖是表示層積支撐基板13、埋入絕緣層14、和SOI層15而成之SOI晶圓10,該SOI層是由埋入擴散層12與其不純物濃度較該埋入擴散層低的低濃度層11所構成;但是適用於本發明的SOI晶圓的結構未限定於此。例如亦可以是在絕緣基板上直接形成矽層而成的SOI晶圓。又,埋入絕緣層不限定是矽氧化膜,亦可以是氮化膜等絕緣層。
本發明之實施形態之一,是藉由如下述的渦電流法來測定SOI晶圓整體的薄片電阻,並根據該測定結果來估計埋入擴散層的薄片電阻之方法。
以下,參照第1圖,來說明藉由渦電流法來評價埋入擴散層的薄片電阻之方法。
首先,對SOI晶圓10的一面側(在第1圖是SOI層15的表面側)照射(施加)交流磁場B1。照射交流磁場B1的方法,如第1圖所示,能夠藉由使交流電流在例如具有線圈部32之磁場照射頭31流動,若藉由此方法時,能夠使用簡單結構的裝置來照射交流磁場。
如此進行所照射的交流磁場B1,會貫穿SOI晶圓10的各層,亦即貫穿低濃度層11、埋入擴散層12、埋入絕緣層14、支撐基板13。因為照射的磁場是交流,在SOI晶圓10的各層中的磁場會產生變化,藉由電磁感應作用,在各自層之磁通的周圍會產生渦電流,來消除磁場的變化。但是因為埋入絕緣層14是絕緣體,所產生的渦電流是小至可以忽略的程度。
如此進行,在SOI晶圓10各層產生的渦電流,會因焦耳熱而產生能量損失(渦流損耗)。但是,如前述,因為在埋入絕緣層14所產生的渦電流是小得可以忽略,所以其渦流損耗亦可以忽略。對SOI晶圓10所照射的交流磁場B1貫穿SOI晶圓整體,而在照射的相反側,依照上述渦流損耗而有變化,而成為磁場B2。
為了測定該磁場B2,例如能夠使用具有線圈部42之測定頭41。根據磁場B2的經時變化,藉由電磁感應在線圈部42會產生電流流動。將未圖示的測試器等連接至測定頭41,來測定SOI晶圓10整體的電阻率ρ。
隨後,由該SOI晶圓10整體的電阻率ρ,如下述說明,能夠求得埋入擴散層12的薄片電阻。
以SOI晶圓10的整體電阻為R、以SOI層15的膜厚為tS
、以支撐基板13的厚度為tB
,且SOI層15各層,亦即低濃度層11與埋入絕緣層12是當作並列連接而成的電阻時,SOI晶圓10整體的電阻率ρ能夠以[數學式1]ρ=R×(tS
+tB
)....(1)表示。但是,因為埋入絕緣層14是絕緣體,其電阻對整體電阻R之影響能夠忽略。整體電阻R與電阻率ρ能夠藉由式(1)來互相換算。
在此,使低濃度層11、埋入擴散層12、支撐基板13的薄片電阻各自為R1
、R2
、R3
時,SOI晶圓10整體的薄片電阻R能夠以
表示。但是,因為埋入絕緣層14是絕緣體,埋入絕緣層14的電阻所造成的影響能夠忽略。
又,若將低濃度層11、埋入擴散層12、支撐基板13的電阻率及膜厚各自設為ρ1
、t1
、ρ2
、t2
、ρ3
、t3
時,是
。其中,因為至少支撐基板13的電阻率ρ3
及厚度t3
能夠預先測得,所以至少支撐基板13的薄片電阻R3
能夠在製造SOI晶圓之前,可預先清楚知道。
又,通常具有埋入擴散層之SOI晶圓,是R1
≫R3
>R2
,以R1
為特別大(例如R1
為數千Ω、R2
為數十Ω、R3
為數百Ω)。因此式(2)能夠與
近似。在該式(4)之中,支撐基板13的薄片電阻R3
如前述,是已知。
根據如此得到的近似式(4),計算支撐基板13的電阻率ρ3
與SOI晶圓10整體的電阻率ρ之關係,結果如第7圖所示。又,在通常規定之SOI層15的膜厚tS
為15微米、埋入擴散層12的膜厚t2為2微米、支撐基板13的厚度tB
為725微米,曲線(a)是未形成埋入擴散層12的情況,(b)、(c)、(d)是各自表示埋入擴散層12的薄片電阻R2
是70 Ω/□、35 Ω/□、20 Ω/□之情形。
又,根據近似式(4),計算埋入擴散層12的薄片電阻R2
與SOI晶圓10整體的電阻率ρ之關係,結果如第8圖所示。又,曲線(a)、(b)、(c)是表示支撐基板13的電阻率ρ3
為2.4 Ω.cm、厚度t3是各自為725微米(μm)、625微米、450微米之情況。
又,將式(4)變形,能夠將埋入擴散層12的薄片電阻R2
以
表示。
亦即,由支撐基板13的電阻率ρ3
及厚度t3求得之薄片電阻R3
,是如前述為已知。所以能夠從前述所測定之SOI晶圓10的整體電阻R,求得埋入擴散層12的薄片電阻R2
。
本發明者發現,如上述,藉由磁場的變化量的方式來測定SOI晶圓10的整體電阻R,從該整體電阻R,能夠依照近似式(5)來換算求得埋入擴散層12的薄片電阻R2
。
而且,為了確認該理論能夠實際應用,而進行以下的實驗。
依照第6圖所示之先前的SOI晶圓及監控晶圓的製法,製造出如第4圖所示之具有埋入擴散層12之SOI晶圓10,及製造出如第3圖所示之與其對應的監控晶圓70,亦即製造出在矽晶圓71的表面區域形成有高濃度擴散層72之監控晶圓。其中,成為支撐基板13之基底晶圓,是使用p型、電阻率為10 Ω.cm且厚度為725微米之物,並使離子注入之砷的摻雜量為1×1015
atoms/cm2
,使埋入擴散層12的膜厚t2
為2微米。
對如此進行所製造的製品SOI晶圓,藉由本發明的渦電流法進行測定埋入擴散層12的薄片電阻,來得到埋入擴散層12的電阻率ρ
2。結果如第7圖中之點(e)所示。
又,對所製造的監控晶圓70,以高濃度擴散層72的表面作為測定面,將電流探針62.62、電壓探針63.63壓住而藉由四探針法測定薄片電阻,來測定高濃度擴散層72的薄片電阻RS
。
結果,薄片電阻大約為70 Ω/□。
得知(e)點,與根據上述近似式(4)所求得的薄片電阻R2
為70 Ω/□時的曲線(b),大致符合(一致)。
除了在電阻率為2.4 Ω.cm之p型晶圓,以砷的摻雜量為2×1015
atoms/cm2
之方式離子注入以外,與實驗例1同樣地製造製品SOI晶圓及監控晶圓,並評價埋入擴散層12的薄片電阻R2
。結果如第7圖中的點(f)所示。
又,對監控晶圓與實施例1同樣地藉由四探針法來測定高濃度擴散層72的薄片電阻RS
。
結果,監控晶圓的薄片電阻大約為35 Ω/□。該結果是如第8圖中之點(d)所示。
得知第7圖(f)點,與根據上述的近似式(4)所求得的薄片電阻R2
為35 Ω/□時的曲線(c),大致符合。
得知第8圖(d)點,與根據上述的近似式(4)所求得的支撐基板13的厚度為725微米時的曲線(a),在其薄片電阻為35 Ω/□的點,大致符合。
藉由實驗例1、2的結果,因為第7圖(e)、(f)點、及第8圖(d)點,是各自與根據上述的近似式(4)所求得的曲線大致符合,所以,本發明之將構成SOI晶圓的各層當作並列(並聯)連接之電阻的假設是適當的,清楚明白藉由本發明之埋入擴散層的薄片電阻評價,與先前製造監控晶圓而測定相當於埋入擴散層之高濃度擴散層的薄片電阻之方法,能夠得到大致相同的結果。
在本實施形態,埋入擴散層的薄片電阻能夠藉由近似式(5)求得。
因此,式(2)是比近似式(4)更近似的條件,亦即R1
更大,與R2
、R3
的差異越大時,則能夠越正確地估計R2
。
又,因為入射之交流磁場B1的頻率越高時,渦流損耗越大,B1與B2之間的磁場變化量變大。如上述進行時,能夠以減少誤差的方式來測定SOI晶圓10整體的薄片電阻,乃是較佳。
如此,在評價埋入擴散層12的薄片電阻後,作為製品SOI晶圓。換言之,能夠直接評價製品SOI晶圓的埋入擴散層的薄片電阻。又,藉由該渦電流法來進行之SOI晶圓10整體的薄片電阻測定,因為未與測定機器接觸,不必擔心產生粉塵等,亦能夠省略測定後的洗淨步驟(第5圖之步驟(k)。
本發明的另外實施形態是在SOI層表面應用四探針法,來測定SOI晶圓整體的薄片電阻,並根據該測定結果來估計埋入擴散層的薄片電阻之方法。
以下,參照第2圖,說明藉由四探針法來評價埋入擴散層的薄片電阻之方法。
首先,將電流探針62.62、電壓探針63.63壓住SOI晶圓10的SOI層15表面,藉由四探針法測定SOI層15整體的薄片電阻RSOI。又,四探針法是藉由將電流探針62.62、電壓探針63.63合計4根探針,直線狀且大略等間隔地並列而壓住試料表面(在此是SOI層15的表面),並使電流探針62.62間流動電流I,並測定電壓探針63.63間的電壓,來測定試料的薄片電阻之手法。
在該實施形態,必須能夠測定包含埋入擴散層12之SOI層15整體的薄片電阻。亦即,藉由二極體構造等,接合分離SOI層時,例如埋入擴散層12的導電型為p型、而低濃度層11的導電型為n型時,因為無法藉由四探針法從SOI層15的表面來測定SOI層15整體的薄片電阻,所以無法應用本實施形態。
又,在該方法,因為支撐基板13是藉由埋入絕緣層14而與SOI層15絕緣,所以支撐基板13不影響測定。
如此進行,根據藉由四探針法所測定的SOI層15整體的薄片電阻,能夠估計埋入擴散層12的薄片電阻。
SOI層15的各層,亦即低濃度層11與埋入絕緣層12是當作並列連接之電阻,而進行以下的計算。藉由該假設,能夠以[數學式6]表示。將該式變形時,會成為
。在此,因為埋入擴散層12的不純物濃度比低濃度層11的不純物濃度高,可認為R1>R2,假設R1
比R2
大很多時,能夠與[數學式8]RSOI R2………(8)近似。
又,式(7)是比近似式(8)更近似之條件,亦即R1
與R2
的差異越大時,能夠越正確地估計R2
,乃是較佳。例如,R1
為1k Ω/□以上時,若R2
為100 Ω/□以下,該差異是充分的。
又,藉由四探針法時,因為探針是與SOI層表面接觸,有可能在SOI晶圓表面產生粉塵等污染,所以在測定薄片電阻RSOI
後,在作為製品SOI晶圓之前,以進行洗淨或研磨(第5圖(k))為佳。
如此進行而評價埋入擴散層12的薄片電阻R2
後,作為製品SOI晶圓(第5圖(1)
若採用此種SOI晶圓的評價方法(藉由四探針法來測定SOI晶圓整體的薄片電阻),則不必製造監控晶圓,且能夠藉由簡便的方法來直接地評價埋入擴散層的薄片電阻。
以下,藉由本發明的實施例來更詳細地說明本發明,但是本發明未限定於此等實施例。
依照第5圖(a)~(i)的步驟,藉由通常的方法製造5片具有埋入擴散層之SOI晶圓。又,離子注入砷,用以製造埋入擴散層(在監控晶圓中,是高濃度擴散層)。該離子注入之加速電壓為100keV、摻雜量為(1)1×1015
atoms/cm2
、(2)2×1015
atoms/cm2
、(3)4×1015
atoms/cm2
,且埋入擴散層的膜厚設為2微米,各自摻雜量的SOI晶圓的明細為1片、3片、1片。
又,在製造該SOI晶圓的同時,亦依照第6圖之監控晶圓的製造流程,對應各自的SOI晶圓,分別製造1片監控晶圓,合計5片。
對各自的SOI晶圓,藉由渦電流法測定實測電阻R後,藉由計算求得埋入擴散層的薄片電阻R2
(實施例1)。
另一方面,測定監控晶圓的高濃度擴散層(相當於SOI晶圓的埋入擴散層)的薄片電阻RS
(比較例1)。
比較如此進行所得到的R2
與RS
的結果,兩者的關係如第9圖所示。又,圖中之直線是藉由最小二乘法所得到的近似直線。從第9圖可清楚知道,兩者在上述的(1)、(2)、(3)中任一者摻雜量的情況,都大約一致。
亦即,意指藉由採用本發明的渦電流法來進行之埋入擴散層的評價方法,能夠得到與先前的監控晶圓法大致相同的結果。因此,不必製造監控晶圓亦能夠評價SOI晶圓的埋入擴散層的薄片電阻。
與實施例1的情況同樣地,依照第5圖(a)~(i)的步驟,藉由通常的方法製造10片具有埋入擴散層之SOI晶圓。又,在離子注入砷時。該離子注入之加速電壓為100keV、摻雜量是在2×1015
atoms/cm2
~4×1015
atoms/cm2
的範圍進行微調整而使其變化。
又,與實施例1同樣地,對10片SOI晶圓分別製造1片,合計10片的監控晶圓。
對各自的SOI晶圓,先依照四探針法來測定SOI晶圓整體的薄片電阻RSOI
,然後依照本發明的原理,將其當作與埋入擴散層的薄片電阻R2
相等(實施例2)。
另一方面,測定監控晶圓的高濃度擴散層(相當於SOI晶圓的埋入擴散層)的薄片電阻RS
(比較例2)。
比較如此進行之R2
與RS
的結果,兩者的關係如第10圖所示。又,圖中的直線是藉由最小二乘法所得到的近似直線。從第10圖可清楚知道,兩者在2×1015
atoms/cm2
~4×1015
atoms/cm2
的範圍中任一者摻雜量的情況,都大約一致。
亦即,意指藉由採用本發明的四探針法之埋入擴散層的評價方法,能夠得到與先前的監控晶圓法大致相同的結果。因此,不必製造監控晶圓亦能夠評價SOI晶圓的埋入擴散層的薄片電阻。
又,本發明未限定於上述實施形態。上述實施形態是例示性,具有與本發明之申請專利範圍所記載之技術思想實質上相同構成、且達成相同作用效果之物,無論如何都包含在本發明的技術範圍內。
10...SOI晶圓
11...低濃度層
12...埋入擴散層
13...支撐基板
14...埋入絕緣層
15...SOI層
31...磁場照射頭
32...線圈部
41...測定頭
42...線圈部
B1...交流磁場
B2...磁場
ts
...SOI層厚度
tB
...支撐基板厚度
62...電流探針
63...電壓探針
70...監控晶圓
71...矽晶圓
72...高濃度擴散層
第1圖是表示藉由本發明的渦電流法來測定SOI晶圓整體的電阻率的情況之概略圖。
第2圖是表示藉由本發明的四探針法來測定SOI晶圓整體的電阻率的情況之概略圖。
第3圖是表示測定監控晶圓的高濃度擴散層的薄片電阻的情況之概略圖。
第4圖是表示具有通常的埋入擴散層之SOI晶圓之概略圖。
第5圖是表示本發明之未製造監控晶圓而評價製品SOI晶圓的埋入擴散層之方法之流程圖。
第6圖是表示先前之製造監控晶圓而評價SOI晶圓的埋入擴散層之方法之流程圖。
第7圖是標繪藉由近似式(4)計算求得的支撐基板的電阻率與SOI晶圓整體的電阻率的關係之曲線、及藉由實驗例測定的SOI晶圓整體的電阻率而成之圖。
第8圖是標繪藉由近似式(4)計算求得的埋入擴散層的電阻率與SOI晶圓整體的電阻率的關係之曲線、及藉由實驗例測定的SOI晶圓整體的電阻率而成之圖。
第9圖是表示藉由本發明之利用渦電流法來進行的埋入擴散層的評價方法所評價得到的埋入擴散層的薄片電阻、與藉由監控晶圓所測定的高濃度擴散層的薄片電阻之相關性的圖。
第10圖是表示藉由本發明之利用四探針法來進行的埋入擴散層的評價方法所評價得到的埋入擴散層的薄片電阻、與藉由監控晶圓所測定的高濃度擴散層的薄片電阻之相關性的圖。
10...SOI晶圓
11...低濃度層
12...埋入擴散層
13...支撐基板
14...埋入絕緣層
15...SOI層
31...磁場照射頭
32...線圈部
41...測定頭
42...線圈部
B1...交流磁場
B2...磁場
ts
...SOI層厚度
tB
...支撐基板厚度
Claims (2)
- 一種SOI晶圓的評價方法,是評價SOI晶圓的埋入擴散層的薄片電阻之方法,該SOI晶圓,至少在其絕緣層上具有SOI層,且在前述SOI層與前述絕緣層的界面區域,具有其不純物濃度比前述SOI層的其他部分高之前述埋入擴散層,該SOI晶圓的評價方法的特徵是具備:測定步驟,此測定步驟是測定前述SOI晶圓整體的薄片電阻;及估計步驟,此估計步驟是藉由將前述SOI晶圓整體的薄片電阻測定的測定結果當作是構成前述SOI晶圓的各層各自並列連接而成的電阻,並進行換算來估計前述埋入擴散層的薄片電阻;其中,前述SOI晶圓整體的薄片電阻測定,是具備以下步驟:渦電流形成步驟,此步驟是對前述SOI晶圓的一面側照射交流磁場的磁力線,而藉由前述交流磁場在前述SOI晶圓形成渦電流;磁場變化量測定步驟,此步驟是在與照射前述磁力線的面之相反面側,測定對應由於前述渦電流的形成而產生的渦流損耗之磁場變化量;及算出步驟,此步驟是根據前述測定的磁場變化量來算出前述SOI晶圓整體的薄片電阻。
- 一種SOI晶圓的評價方法,是評價SOI晶圓的埋入擴散層的薄片電阻之方法,該SOI晶圓,至少在其絕緣層上具有SOI層,且在前述SOI層與前述絕緣層的界面區域,具有其不純物濃度比前述SOI層的其他部分高之前述埋入擴散層,該SOI晶圓的評價方法的特徵是具備:測定步驟,此測定步驟是測定前述SOI層整體的薄片電阻;及估計步驟,此估計步驟是藉由將前述SOI層整體的薄片電阻測定的測定結果當作是構成前述SOI晶圓的各層各 自並列連接而成的電阻,並進行換算來估計前述埋入擴散層的薄片電阻,其中,前述SOI層整體的薄片電阻測定,是在前述SOI層表面,應用四探針法,來測定前述SOI層整體的薄片電阻。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006149866A JP2007324194A (ja) | 2006-05-30 | 2006-05-30 | Soiウエーハの評価方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200816340A TW200816340A (en) | 2008-04-01 |
| TWI414031B true TWI414031B (zh) | 2013-11-01 |
Family
ID=38778348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096119175A TWI414031B (zh) | 2006-05-30 | 2007-05-29 | Evaluation Method of SOI Wafer |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8089274B2 (zh) |
| EP (1) | EP2023394A4 (zh) |
| JP (1) | JP2007324194A (zh) |
| KR (1) | KR20090024130A (zh) |
| CN (1) | CN101443913B (zh) |
| TW (1) | TWI414031B (zh) |
| WO (1) | WO2007138828A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL2006146C2 (en) | 2011-02-04 | 2012-08-07 | Xycarb Ceramics B V | A method of processing substrate holder material as well as a substrate holder processed by such a method. |
| JP2014053505A (ja) * | 2012-09-07 | 2014-03-20 | Toshiba Corp | 半導体装置の製造方法、半導体ウェーハ及び半導体装置の製造装置 |
| JP6102823B2 (ja) * | 2014-05-14 | 2017-03-29 | 信越半導体株式会社 | Soi基板の評価方法 |
| WO2018162343A2 (en) | 2017-03-07 | 2018-09-13 | Capres A/S | A probe for testing an electrical property of a test sample |
| CN118913491B (zh) * | 2024-10-11 | 2025-01-24 | 中国工程物理研究院电子工程研究所 | 一种压阻式压力传感器及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4100486A (en) * | 1977-03-11 | 1978-07-11 | International Business Machines Corporation | Monitor for semiconductor diffusion operations |
| US5434505A (en) * | 1993-07-30 | 1995-07-18 | Litton Systems, Inc. | Method and apparatus for low temperature HEMT-like material testing |
| US6991948B2 (en) * | 2003-11-05 | 2006-01-31 | Solid State Measurements, Inc. | Method of electrical characterization of a silicon-on-insulator (SOI) wafer |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54136182A (en) * | 1978-04-13 | 1979-10-23 | Fumio Horiguchi | Method of measuring nonncontact semiconductor wafer characteristics |
| JPS5543880A (en) * | 1978-09-22 | 1980-03-27 | Takeshi Kizaki | Non-contact measurement of semiconductor carrier concentration and conductivity by capacitance-coupling |
| DE3405559A1 (de) * | 1984-02-16 | 1985-08-22 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur kontrolle und regelung der zusammensetzung und der schichtdicke von metallisch leitenden legierungsschichten waehrend ihrer herstellung |
| JPS61173171A (ja) * | 1985-01-28 | 1986-08-04 | Mitsubishi Metal Corp | 半導体ウエハの抵抗率測定法 |
| JPH05275508A (ja) * | 1992-03-27 | 1993-10-22 | Mitsubishi Materials Corp | 貼合せ半導体ウェーハの接合界面の評価方法 |
| JP2855964B2 (ja) * | 1992-04-28 | 1999-02-10 | 信越半導体株式会社 | Soi基板における単結晶薄膜の膜厚測定方法 |
| JP2812382B2 (ja) * | 1993-10-13 | 1998-10-22 | 信越半導体株式会社 | 拡散結合soi基板の埋め込み拡散層のモニター方法 |
| JP2907059B2 (ja) * | 1995-04-27 | 1999-06-21 | 日本電気株式会社 | 不純物拡散プロファイル測定方法 |
| JP2000277716A (ja) * | 1999-03-26 | 2000-10-06 | Canon Inc | 半導体層の評価方法、半導体層の評価装置及び記憶媒体 |
| US7078919B2 (en) * | 2003-08-27 | 2006-07-18 | Prussin Simon A | In situ determination of resistivity, mobility and dopant concentration profiles |
| US7063991B1 (en) * | 2004-07-28 | 2006-06-20 | Advanced Micro Devices, Inc. | Methods of determining characteristics of doped regions on device wafers, and system for accomplishing same |
-
2006
- 2006-05-30 JP JP2006149866A patent/JP2007324194A/ja active Pending
-
2007
- 2007-05-10 US US12/227,687 patent/US8089274B2/en active Active
- 2007-05-10 WO PCT/JP2007/059639 patent/WO2007138828A1/ja not_active Ceased
- 2007-05-10 EP EP07743074A patent/EP2023394A4/en not_active Withdrawn
- 2007-05-10 CN CN2007800171751A patent/CN101443913B/zh active Active
- 2007-05-10 KR KR1020087028780A patent/KR20090024130A/ko not_active Ceased
- 2007-05-29 TW TW096119175A patent/TWI414031B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4100486A (en) * | 1977-03-11 | 1978-07-11 | International Business Machines Corporation | Monitor for semiconductor diffusion operations |
| US5434505A (en) * | 1993-07-30 | 1995-07-18 | Litton Systems, Inc. | Method and apparatus for low temperature HEMT-like material testing |
| US6991948B2 (en) * | 2003-11-05 | 2006-01-31 | Solid State Measurements, Inc. | Method of electrical characterization of a silicon-on-insulator (SOI) wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2007138828A1 (ja) | 2007-12-06 |
| US8089274B2 (en) | 2012-01-03 |
| CN101443913B (zh) | 2010-12-01 |
| TW200816340A (en) | 2008-04-01 |
| EP2023394A1 (en) | 2009-02-11 |
| JP2007324194A (ja) | 2007-12-13 |
| EP2023394A4 (en) | 2012-02-22 |
| KR20090024130A (ko) | 2009-03-06 |
| US20090251135A1 (en) | 2009-10-08 |
| CN101443913A (zh) | 2009-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Schroder | Surface voltage and surface photovoltage: history, theory andapplications | |
| TWI414031B (zh) | Evaluation Method of SOI Wafer | |
| CN101529592B (zh) | 半导体晶片的评价方法 | |
| CN114883213A (zh) | 半导体工艺的集成化监测方法 | |
| US6486692B1 (en) | Method of positive mobile iron contamination (PMIC) detection and apparatus of performing the same | |
| CN105514088A (zh) | 一种半导体器件及关键尺寸的测量方法 | |
| TWI403719B (zh) | 半導體基板之重金屬檢測方法 | |
| TW201320212A (zh) | 測試鍵結構與使用此測試鍵結構以量測階段高度的方法 | |
| TWI550746B (zh) | Evaluation method of semiconductor wafers | |
| JP2010056503A (ja) | 注入装置の性能を決定する方法 | |
| JP5652379B2 (ja) | 半導体基板の評価方法および評価用半導体基板 | |
| JP2011021898A (ja) | 走査プローブ顕微鏡用標準試料及びキャリア濃度測定方法 | |
| Lotfi et al. | Fabrication and characterization of 150-mm silicon-on-polycrystalline silicon carbide substrates | |
| US20130106448A1 (en) | Test key structure and method for measuring step height by such test key structure | |
| JP5545131B2 (ja) | ボロンドープp型シリコン中の鉄濃度分析における定量分析限界決定方法 | |
| JP5018053B2 (ja) | 半導体ウエーハの評価方法 | |
| JP2010186775A (ja) | モニター用結晶欠陥検出素子、半導体装置及びその製造方法 | |
| JP5857901B2 (ja) | 半導体基板の評価方法 | |
| EP1610373A2 (en) | Method and apparatus for determining generation lifetime of product semiconductor wafers | |
| Ipri et al. | The effect of heavy metal contamination in SIMOX on radiation hardness of MOS transistors | |
| JP2004055935A (ja) | 交流表面光電圧計測装置及びそれを用いた半導体表面の非破壊不純物汚染濃度測定方法 | |
| Allen et al. | Junction-isolated electrical test structures for critical dimension calibration standards | |
| CN117878001A (zh) | 一种n离子注入监测方法 | |
| JP2007053123A (ja) | シリコンウェーハ表面の安定化判定方法およびシリコンウェーハの製造方法 | |
| JP6020359B2 (ja) | 半導体基板の評価方法 |