JP2008141050A - 半導体装置の製造方法及び半導体装置の製造装置 - Google Patents

Abstract

【課題】Ａｌ膜の埋め込み性を向上させた半導体装置の製造方法、及び半導体装置の製造装置に関するものである。
【解決手段】制御部が、ビアホールＶＨを有したシリコン基板の表面に金属膜ＢＭ１（Ｔｉ膜）と金属窒化膜ＢＭ２（ＴｉＮ膜）を被覆させ、金属窒化膜ＢＭ２に被覆されたビアホールＶＨの内部にＣＶＤ法を用いてＡｌ−ＣＶＤ膜Ｐ１を形成させた。そして、制御部が、成膜条件データに対応する成膜条件の下で金属窒化膜ＢＭ２を被覆させ、ビアホールＶＨの底部に位置する金属窒化膜ＢＭ２の膜厚を基準膜厚よりも薄く形成し、かつ、ビアホールＶＨの上部に位置する金属窒化膜ＢＭ２の膜厚を基準膜厚よりも厚く形成させた。
【選択図】図７

Description

本発明は、半導体装置の製造方法及び半導体装置の製造装置に関する。

半導体装置の多層配線技術においては、導体間を結ぶプラグを形成するため、層間絶縁膜に設けられたホールに金属材料を充填させる埋め込み技術が用いられている。アルミニウム（Ａｌ）の埋め込み技術は、低い電気抵抗率と高い信頼性を有したプラグを実現させる上において不可欠である。

Ａｌの埋め込み技術としては、ＰＶＤ（Physical Vapor Deposition）法の１つである
リフロースパッタ法が知られている。リフロースパッタ法は、ホールを有した基板にＡｌをスパッタし、その後、同基板を昇温して付着したＡｌを流動させる。この流動するＡｌが、埋め込み性の向上を担う。

しかし、半導体装置の高速化や高集積化の進展に伴い、デザインルールが縮小化すると、ホールのアスペクト比が増大して上記のＰＶＤ法ではホールの内部を完全に埋め込むことが困難となる。例えば、ホールの内径が０．１８μｍ以下になる、あるいは、アスペクト比が３以上になるデザインルールの場合、上記のＰＶＤ法では、プラグの内部に空隙（以下単に、ボイドという。）を発生させてしまう。

そこで、Ａｌの埋め込み技術においては、従来より、埋め込み性の向上を図るため、ＣＶＤ（Chemical Vapor Deposition）法を用いる提案がなされている。特許文献１は、ホ
ールの内壁にＴｉ膜、ＴｉＮ膜、又はＴｉ／ＴｉＮ膜などの核形成用ライナー膜を成膜し、同核形成用ライナー膜の上にＡｌ−ＣＶＤ膜とＡｌ−ＰＶＤ膜を積層させる。核形成用ライナー膜は、Ａｌ−ＣＶＤ膜が成長できる表面を提供するものである。これにより、ホールの埋め込み性と半導体装置の信頼性を向上させる。
特開２００２−２８０３８７号公報

Ａｌ−ＣＶＤ膜は、その前駆体（例えば、ＭＰＡ（Methylpyrrolidine Alane））が下
地の表面に付着し、同表面との間の電子授受、すなわち表面反応によって成長する。
一方、ＴｉＮ膜は、Ａｌ−ＣＶＤ膜（あるいは、前駆体）との間の密着性が乏しく、また同前駆体との間の電子授受を期待できない。そのため、基板の最表面がＴｉＮ膜で被覆されている場合、Ａｌ−ＣＶＤ膜は、基板の最表面において成長し難く、たとえ成長する場合であっても、極めて不均一に成長してホールの内部にボイドを形成させる。

また、Ｔｉ膜は、Ａｌ−ＣＶＤ膜（あるいは、前駆体）との間に高抵抗のＴｉ-Ａｌ合
金を形成させる。そのため、ホールの内壁がＴｉ膜である場合、Ａｌ−ＣＶＤ膜は、前駆体の付着確率が高い領域、すなわちホールの開口に近い領域で成長し、ホールの内部を充填する前にホールの開口を閉塞させてしまう。また、Ｔｉ膜は、プラグの全周囲にＴｉ-
Ａｌ合金を形成するため、デザインルールが広い場合であっても、配線抵抗を増加させてしまう。

これらの結果、特許文献１は、ＣＶＤ法を利用している一方で、同ＣＶＤ法に適した下地膜について十分な検討がなされておらず、埋め込み特性を向上させ難いものであった。
本願発明は、上記問題を解決するためになされたものであって、Ａｌ膜の埋め込み性を
向上させた半導体装置の製造方法、及び半導体装置の製造装置を提供するものである。

本発明者らは、Ａｌ−ＣＶＤ膜の埋め込み性能を検討する中で、Ａｌ−ＣＶＤ膜の成長速度が下地である金属窒化膜（例えば、ＴｉＮ膜）の膜厚に大きく依存することを見出した。すなわち、本発明者らは、金属窒化膜の膜厚が所定の膜厚（以下単に、基準膜厚という。）よりも薄いとき、金属窒化膜がその下地の情報、すなわち金属膜の特性を反映し、同金属窒化膜上においてＡｌ−ＣＶＤ膜の成長を開始させることを見出した。また、本発明者らは、金属窒化膜の膜厚が基準膜厚よりも厚いとき、下地の情報に関わらず、金属窒化膜が同金属窒化膜上においてＡｌ−ＣＶＤ膜を成長不能にさせることを見出した。

上記目的を達成するため、請求項１に記載の発明では、凹部を有した基板の表面に金属膜を被覆する工程と、前記金属膜の表面に金属窒化膜を被覆する工程と、前記金属窒化膜に被覆された前記凹部の内部にＣＶＤ法を用いて第一アルミニウム膜を形成する工程と、を有した半導体装置の製造方法であって、前記第一アルミニウム膜が前記金属窒化膜上に成長するときの前記金属窒化膜の膜厚を基準膜厚とすると、前記金属膜に前記金属窒化膜を被覆するとき、前記凹部の底部に位置する前記金属窒化膜の膜厚を前記基準膜厚よりも薄く形成し、かつ、前記凹部の上部に位置する前記金属窒化膜の膜厚を前記基準膜厚よりも厚く形成すること、を要旨とする。

この構成によれば、凹部の底部において第一アルミニウム膜が成長し、凹部の上部において第一アルミニウム膜の成長が抑制される。したがって、第一アルミニウム膜のボトムアップを図ることができ、第一アルミニウム膜の埋め込み性を向上させることができる。

請求項２に記載の発明では、請求項１に記載の半導体装置の製造方法であって、ロングスロースパッタ法にて前記金属窒化膜を被覆し、前記底部の縁に位置する前記金属窒化膜の膜厚を前記基準膜厚よりも薄くすること、を要旨とする。

この構成によれば、底部に位置する金属窒化膜は、シャドウイング効果により同底部の縁において膜厚を薄くさせる。すなわち、底部に位置する金属窒化膜は、同底部の縁において基準膜厚よりも薄い膜厚を呈し、同底部の縁から第一アルミニウム膜を成長させる。したがって、第一アルミニウム膜は、常に、底部の縁から成長することができ、その成長する位置や形状のバラツキを抑制させることができる。この結果、高い再現性の下において凹部を埋め込むことができる。

請求項３に記載の発明では、請求項１又は２に記載の半導体装置の製造方法であって、反応性スパッタ法にて前記金属窒化膜を被覆し、前記上部に位置する前記金属窒化膜の窒素組成比に対し前記底部に位置する前記金属窒化膜の窒素組成比を相対的に低くさせること、を要旨とする。

この構成によれば、底部に位置する金属窒化膜が、相対的に低い窒素組成比、すなわち相対的に高い金属組成比によって第一アルミニウム膜の成長を促進させる。また、上部に位置する金属窒化膜が、相対的に高い窒素組成比によって第一アルミニウム膜の成長を抑制させる。この結果、第一アルミニウム膜の埋め込み性を、さらに向上させることができる。

請求項４に記載の発明では、請求項１〜３のいずれか１つに記載の半導体装置の製造方法であって、前記第一アルミニウム膜をアニールすること、を要旨とする。
この構成によれば、第一アルミニウム膜と金属窒化膜との間の密着性を向上させることができる。したがって、第一アルミニウム膜の状態を安定させることができ、第一アルミ
ニウム膜の埋め込み性を、より確実に向上させることができる。

請求項５に記載の発明では、請求項１〜４のいずれか１つに記載の半導体装置の製造方法であって、前記第一アルミニウム膜の上に更にＰＶＤ法を用いて第二アルミニウム膜を積層すること、を要旨とする。

この構成によれば、アルミニウム膜が、埋め込み性に優れたＣＶＤ法による第一アルミニウム膜と、処理能力に優れたＰＶＤ法による第二アルミニウム膜と、によって形成される。したがって、ＣＶＤ法を用いて全ての第一アルミニウム膜を形成させる場合に比べて、スループットを向上させることができる。

請求項６に記載の発明では、請求項１〜５のいずれか１つに記載の半導体装置の製造方法であって、前記金属膜は、チタン、タンタル、ニッケル、コバルトのいずれか１つからなること、前記金属窒化膜は、窒化チタン、窒化タンタル、窒化ニッケル、窒化コバルトのいずれか１つからなること、を要旨とする。

請求項７に記載の発明では、請求項１〜６のいずれか１つに記載の半導体装置の製造方法であって、前記金属膜は、チタンを主成分とすること、前記金属窒化膜は、窒化チタンを主成分とすること、前記基準膜厚は、５〜１０ｎｍであること、を要旨とする。

上記目的を達成するため、請求項８に記載の発明では、基板の表面に金属膜を被覆し前記金属膜に金属窒化膜を被覆する第一成膜部と、ＣＶＤ法を用いて前記基板に第一アルミニウム膜を形成する第二成膜部と、前記第一成膜部と前記第二成膜部に前記基板を搬送する搬送部と、前記搬送部と前記第一成膜部を駆動し、前記表面に凹部を有した前記基板を前記第一成膜部に搬送させて前記基板に前記金属膜と前記金属窒化膜を被覆させ、前記搬送部と前記第二成膜部を駆動し、前記金属窒化膜を有した前記基板を第二成膜部に搬送させて前記金属窒化膜に被覆された前記凹部の内部に前記第一アルミニウム膜を形成させる制御部と、を備え、前記制御部は、前記第一アルミニウム膜が前記金属窒化膜上に成長するときの前記金属窒化膜の膜厚を基準膜厚とすると、前記第一成膜部を駆動して前記凹部の底部に位置する前記金属窒化膜の膜厚を前記基準膜厚よりも薄くさせ、かつ、前記凹部の上部に位置する前記金属窒化膜の膜厚を前記基準膜厚よりも厚くさせること、を要旨とする。

この構成によれば、凹部の底部において第一アルミニウム膜が成長し、凹部の上部において第一アルミニウム膜の成長が抑制される。したがって、第一アルミニウム膜のボトムアップを図ることができ、第一アルミニウム膜の埋め込み性を向上させることができる。

請求項９に記載の発明では、請求項８に記載の半導体装置の製造装置であって、前記第一成膜部は、前記金属膜及び前記金属窒化膜をロングスロースパッタ法にて被覆するチャンバであること、前記制御部は、前記底部の縁に位置する前記金属窒化膜の膜厚を前記基準膜厚よりも薄くさせること、を要旨とする。

この構成によれば、第一成膜部は、シャドウイング効果により、金属窒化膜の膜厚を底部の縁において薄くさせる。制御部は、底部の縁に位置する金属窒化膜を基準膜厚よりも薄くさせ、同底部の縁から第一アルミニウム膜を成長させる。したがって、第一アルミニウム膜は、常に、底部の縁から成長することができ、高い再現性の下において凹部を埋め込むことができる。

請求項１０に記載の発明では、請求項８又は９に記載の半導体装置の製造装置であって、前記第一成膜部は、前記金属膜の構成元素からなるターゲットを用いた反応性スパッタ
法にて前記金属窒化膜を形成するチャンバであること、前記制御部は、前記上部に位置する前記金属窒化膜の窒素組成比に対し前記底部に位置する前記金属窒化膜の窒素組成比を低くさせること、を要旨とする。

この構成によれば、第一成膜部は、窒化ガスの分布により、金属窒化膜中の窒素組成比を変更させることができる。制御部は、底部に位置する金属窒化膜の窒素組成比を相対的に低くさせ、すなわち底部に位置する金属窒化膜の金属組成比を相対的に高くさせる。したがって、第一アルミニウム膜は、底部に位置する金属窒化膜上において成長を促進させ、上部に位置する金属窒化膜上において成長を抑制させる。この結果、第一アルミニウム膜は、その埋め込み性を、さらに向上させることができる。

請求項１１に記載の発明では、請求項８〜１０のいずれか１つに記載の半導体装置の製造装置であって、前記基板を所定の温度に昇温するアニール部を備え、前記搬送部は、前記アニール部に前記基板を搬送すること、前記制御部は、前記搬送部を駆動して前記第一アルミニウム膜の形成された前記基板を前記アニール部に搬送させ、前記アニール部を駆動して前記基板を前記所定の温度に昇温させ前記第一アルミニウム膜をアニールさせること、を要旨とする。

この構成によれば、制御部は、第一アルミニウム膜をアニールさせて、同第一アルミニウム膜と金属窒化膜との間の密着性を向上させる。したがって、第一アルミニウム膜の状態を安定させることができ、第一アルミニウム膜の埋め込み性を、より確実に向上させることができる。

請求項１２に記載の発明では、請求項８〜１１のいずれか１つに記載の半導体装置の製造装置であって、ＰＶＤ法を用いて前記基板に第二アルミニウム膜を被覆する第三成膜部を備え、前記搬送部は、前記第三成膜部に前記基板を搬送すること、前記制御部は、前記搬送部を駆動して前記第一アルミニウム膜の形成された前記基板を前記第三成膜部に搬送させ、前記第三成膜部を駆動して前記第一アルミニウム膜の上に更に前記第二アルミニウム膜を積層させること、を要旨とする。

この構成によれば、制御部は、埋め込み性に優れたＣＶＤ法による第一アルミニウム膜に対し、処理能力に優れたＰＶＤ法による第二アルミニウム膜を積層させる。したがって、ＣＶＤ法を用いて全てのアルミニウム膜を形成させる場合に比べて、スループットを向上させることができる。

請求項１３に記載の発明では、請求項８〜１２のいずれか１つに記載の半導体装置の製造装置であって、前記第一成膜部は、チタン、タンタル、ニッケル、コバルトのいずれか１つからなるターゲットを搭載すること、を要旨とする。

請求項１４に記載の発明では、請求項８〜１３のいずれか１つに記載の半導体装置の製造装置であって、前記第一成膜部は、チタンを主成分とするターゲットを搭載すること、前記制御部は、前記第一成膜部を駆動し、前記基板を前記第一成膜部に搬送させて前記基板にチタン膜と窒化チタン膜を被覆させ、前記基準膜厚を５〜１０ｎｍにすること、を要旨とする。

上記したように、本発明によれば、Ａｌ膜の埋め込み性を向上させた半導体装置の製造方法及び半導体装置の製造装置を提供することができる。

以下、本発明を具体化した一実施形態について説明する。まず、半導体装置の製造装置について説明する。図１は、製造装置としての成膜装置１を模式的に示す平面図である。図２及び図３は、それぞれ成膜装置１に搭載されたバリアメタルチャンバ４及びＡｌ−ＣＶＤチャンバ５を示す概略断面図である。

図１において、成膜装置１は、ロードロックチャンバ（以下単に、ＬＬチャンバ）２と、搬送部を構成するコアチャンバ３とを有する。また、成膜装置１は、第一成膜部としてのバリアメタルチャンバ４と、第二成膜部としてのＡｌ−ＣＶＤチャンバ５と、アニール部としてのアニールチャンバ６と、第三成膜部としてのＡｌ−ＰＶＤチャンバ７とを有する。

ＬＬチャンバ２は、減圧可能な内部空間（以下単に、収容室２ａという。）を有し、複数のシリコン基板Ｓを搬出及び搬入可能に収容する。ＬＬチャンバ２は、シリコン基板Ｓの成膜処理を開始するとき、収容室２ａを減圧して複数のシリコン基板Ｓをそれぞれコアチャンバ３に搬出可能にする。ＬＬチャンバ２は、シリコン基板Ｓの成膜処理を終了するとき、収容室２ａを大気開放して収容するシリコン基板Ｓを成膜装置１の外部へ搬出可能にする。

コアチャンバ３は、減圧可能な内部空間（以下単に、搬送室３ａという。）を有し、シリコン基板Ｓを搬送するための搬送ロボット３ｂを搬送室３ａに搭載している。搬送ロボット３ｂは、シリコン基板Ｓの成膜処理を開始するとき、成膜処理前のシリコン基板ＳをＬＬチャンバ２からコアチャンバ３に搬入する。搬送ロボット３ｂは、搬入したシリコン基板Ｓを図１における反時計回りに沿って順次搬送する。すなわち、搬送ロボット３ｂは、搬入したシリコン基板Ｓを、バリアメタルチャンバ４、Ａｌ−ＣＶＤチャンバ５、アニールチャンバ６、Ａｌ−ＰＶＤチャンバ７の順に搬送する。搬送ロボット３ｂは、シリコン基板Ｓの成膜処理を終了するとき、成膜処理後のシリコン基板Ｓをコアチャンバ３からＬＬチャンバ２へ搬出する。

バリアメタルチャンバ４は、スパッタ法を用いて、シリコン基板Ｓの上に金属膜を被覆させるためのチャンバである。金属膜としては、例えばチタン（Ｔｉ）膜、タンタル（Ｔａ）膜、ニッケル（Ｎｉ）膜、コバルト（Ｃｏ）膜などを用いることができる。また、バリアメタルチャンバ４は、反応性スパッタ法を用いて、シリコン基板Ｓの上に金属窒化膜を被覆させるためのチャンバである。金属窒化膜としては、例えば窒化チタン（ＴｉＮ）膜、窒化タンタル（ＴａＮ）膜、窒化ニッケル（ＮｉＮ）膜、窒化コバルト（ＣｏＮ）膜を用いることができる。

図２において、バリアメタルチャンバ４は、減圧可能な内部空間（以下単に、成膜室４ａという。）を備えたチャンバ本体１１を有する。チャンバ本体１１には、供給配管ＩＬ１を介して、アルゴン（Ａｒ）のマスフローコントローラＭＣ１が連結され、また供給配管ＩＬ２を介して、窒素（Ｎ_２）のマスフローコントローラＭＣ２が連結されている。各マスフローコントローラＭＣ１，ＭＣ２は、それぞれＡｒガスとＮ_２ガスを所定の流量に調整して成膜室４ａに供給する。

チャンバ本体１１には、排気配管ＯＬ１を介して、ターボ分子ポンプやドライポンプなどからなる排気システム１２が連結されている。排気システム１２は、成膜室４ａに供給されるＡｒガス、あるいはＡｒガスとＮ_２ガスの混合ガスを排気し成膜室４ａを所定の圧力値に減圧させる。

チャンバ本体１１には、シリコン基板Ｓを載置するための基板ホルダ１３が配設されている。基板ホルダ１３は、コアチャンバ３から搬入されるシリコン基板Ｓを載置し、成膜
室４ａの所定の位置にシリコン基板Ｓを位置決め固定する。

基板ホルダ１３の直上には、円盤状に形成されたターゲット１４が配設されている。ターゲット１４には、上記金属膜の主成分、すなわちＴｉ、Ｔａ、ＮｉあるいはＣｏを９０％以上、好ましくは９５％以上含み、残部として、同金属元素以外の金属、例えば銅やケイ素などを含むものを用いることができる。

ターゲット１４の上側には、ターゲット電極１５が配設されている。ターゲット電極１５は、外部電源１６に接続されて、同外部電源１６から所定の直流あるいは交流電力を入力される。直流あるいは交流電力を受けるターゲット電極１５は、成膜室４ａにプラズマが生成されるとき、プラズマ空間に対して負電位、すなわちカソードとして機能してターゲット１４をスパッタさせる。

ターゲット電極１５は、ターゲット１４をシリコン基板Ｓに対向させて、ターゲット１４とシリコン基板Ｓとの間の距離を所定の距離に保持させる。ターゲット１４とシリコン基板Ｓとの間の距離（図２における飛行距離Ｌ）は、ターゲット１４の半径に対して十分に大きいサイズに設定されている。飛行距離Ｌは、スパッタされた金属粒子がシリコン基板Ｓの略法線方向に沿って飛行しシリコン基板Ｓの表面に入射するサイズ、例えばシリコン基板Ｓの直径よりも大きいサイズに設定されている。すなわち、バリアメタルチャンバ４は、ロングスロースパッタ法にて金属膜あるいは金属窒化膜を成膜する。

ターゲット電極１５の上側には、磁気回路１７が配設されている。磁気回路１７は、ターゲット１４の内表面に沿ってマグネトロン磁場を形成させ、成膜室４ａにプラズマが生成されるとき、同プラズマを安定させてその密度を増加させる。

バリアメタルチャンバ４は、シリコン基板Ｓの表面に金属膜を被覆させるとき、マスフローコントローラＭＣ１によって所定の流量のＡｒガスを供給させ、また排気システム１２によって成膜室４ａを所定の圧力値に減圧させる。この状態において、バリアメタルチャンバ４は、外部電源１６に所定の直流電力を印加させ、高密度のＡｒプラズマにターゲット１４をスパッタさせる。スパッタされた金属粒子は、シリコン基板Ｓの略法線方向に沿って飛行してシリコン基板Ｓの表面に入射し同表面を被覆する。これにより、バリアメタルチャンバ４は、シリコン基板Ｓの表面に段差被覆性の優れた金属膜を形成する。

バリアメタルチャンバ４は、シリコン基板Ｓの表面に金属窒化膜を被覆させるとき、各マスフローコントローラＭＣ１，ＭＣ２によってそれぞれ所定の流量のＡｒガスとＮ_２ガスを供給させ、排気システム１２によって成膜室４ａを所定の圧力値に減圧させる。この状態において、バリアメタルチャンバ４は、外部電源１６に所定の直流電力を印加させ、高密度のＡｒ／Ｎ_２プラズマにターゲット１４をスパッタさせる。スパッタされた金属粒子は、シリコン基板Ｓの略法線方向に沿って飛行してシリコン基板Ｓの表面に入射する。そして、金属粒子は、Ｎ_２プラズマと反応して金属窒化膜を生成しシリコン基板Ｓの表面を被覆する。これにより、バリアメタルチャンバ４は、シリコン基板Ｓの表面に段差被覆性の優れた金属窒化膜を形成する。

図１において、Ａｌ−ＣＶＤチャンバ５は、ＣＶＤ法を用いて、シリコン基板Ｓの上に第一アルミニウム膜（以下単に、Ａｌ−ＣＶＤ膜という。）を形成させるためのチャンバである。

図３において、Ａｌ−ＣＶＤチャンバ５は、減圧可能な内部空間（以下単に、成膜室５ａという。）を備えたチャンバ本体２１を有する。チャンバ本体２１には、供給配管ＩＬ３を介して、Ａｌ−ＣＶＤ膜の原料物質（以下単に、Ａｌ膜原料という。）を成膜室５ａ
に運送するための運送システム２２が連結されている。

Ａｌ膜原料には、例えばＤＭＡＨ（Dimethyl Aluminum Hydride）、ＴＭＡＡ（Trimethylamine Alane）、ＭＰＡ（Methylpyrrolidine Alane））を用いることができる。運送システム２２には、例えば上記Ａｌ膜原料の流量をキャリアガスの流量によって規定させるバブリングシステム（Bubbling system）を用いることができる。また、運送システム２
２には、気体状態にしたＡｌ膜原料の流量をマスフローコントローラによって制御させる気相流量コントロールシステム（vapor flow control system）や、液体状態のＡｌ膜原
料を直接運送させる液相運送システム（ＬＤＳ:liquid delivery system）などを用いる
ことができる。

チャンバ本体２１には、排気配管ＯＬ２を介して、ドライポンプを含む排気システム２３が連結されている。排気システム２３は、成膜室５ａに供給される上記Ａｌ膜原料やキャリアガスなどを排気して成膜室５ａを所定の圧力値に減圧させる。

チャンバ本体２１には、シリコン基板Ｓを載置するための基板ホルダ２４が配設されている。基板ホルダ２４は、コアチャンバ３から搬入されるシリコン基板Ｓを載置し、成膜室５ａの所定の位置にシリコン基板Ｓを位置決め固定する。基板ホルダ２４には、ヒータ電源２５に接続される加熱ヒータ２６が内設されている。加熱ヒータ２６は、シリコン基板Ｓが載置されるとき、シリコン基板Ｓを所定の温度に昇温させる。

基板ホルダ２４の直上には、円盤状に形成されたシャワープレート２７が配設されている。シャワープレート２７は、シリコン基板Ｓと相対向する側面に、供給配管ＩＬ３に連通する複数のノズル２８を有している。各ノズル２８は、それぞれ運送システム２２から供給されるＡｌ膜原料を成膜室５ａ、すなわちシリコン基板Ｓの表面に向けて供給させる。

Ａｌ−ＣＶＤチャンバ５は、シリコン基板Ｓの表面にＡｌ−ＣＶＤ膜を形成させるとき、基板ホルダ２４によってシリコン基板Ｓを所定の温度に昇温させ、また運送システム２２によってＡｌ膜原料を成膜室５ａに供給させる。成膜室５ａに供給されたＡｌ膜原料は、シリコン基板Ｓの表面に付着し、同表面との間の電子授受、すなわち表面反応によって成長する。

ここで、金属膜を下地にした金属窒化膜がシリコン基板Ｓの表面を構成する場合、Ａｌ膜原料は、金属窒化膜との間の密着性が乏しく、また金属窒化膜との間の電子授受の可能性が乏しいため、金属窒化膜上において表面反応を開始し難い。

本発明者らは、Ａｌ−ＣＶＤ膜の埋め込み性能を検討する中で、金属窒化膜の膜厚が所定の膜厚よりも薄いとき、金属窒化膜がその下地の情報、すなわち金属膜の特性を反映し、同金属窒化膜上においてＡｌ−ＣＶＤ膜のインキュベーションタイムを短くすることを見出した。

以下、上記金属窒化膜の膜厚において、Ａｌ膜原料が金属窒化膜上で表面反応を開始し、Ａｌ―ＣＶＤ膜を成長させる最大膜厚を、「基準膜厚」とする。この基準膜厚は、例えば金属膜を下地にした異なる膜厚の金属窒化膜上にＡｌ膜原料を供給し、各膜厚の金属窒化膜上にＡｌ−ＣＶＤ膜が形成されるか否かを判断することによって規定できる。なお、金属膜をＴｉ膜とし、金属窒化膜をＴｉＮ膜とするとき、基準膜厚は、５〜１０［nm］であった。

図１において、アニールチャンバ６は、シリコン基板Ｓを高温にて加熱処理するため内
部空間（以下単に、アニール室６ａという。）を有する。アニールチャンバ６は、コアチャンバ３からシリコン基板Ｓが搬送されるとき、シリコン基板Ｓをアニール室６ａに収容し、不活性ガス（例えば、Ａｒ）の雰囲気の下で同シリコン基板Ｓを熱処理させる。

図１において、Ａｌ−ＰＶＤチャンバ７は、スパッタ法を用いて、シリコン基板Ｓの上にアルミニウム膜を形成させるための内部空間（以下単に、成膜室７ａという。）を有する。Ａｌ−ＰＶＤチャンバ７は、コアチャンバ３からシリコン基板Ｓが搬送されるとき、シリコン基板Ｓを成膜室７ａに収容し、アルミニウム膜を形成させるためのＡｌターゲットをスパッタし、シリコン基板Ｓの上にアルミニウム膜を形成させる。なお、Ａｌ−ＰＶＤチャンバ７によって形成するアルミニウム膜を、第二アルミニウム膜（以下単に、Ａｌ−ＰＶＤ膜）という。

次に、上記成膜装置１の電気的構成について説明する。図４は、成膜装置１の電気的構成を示す電気ブロック回路図である。
図４において、制御部３１は、成膜装置１に各種の処理動作（例えば、シリコン基板Ｓの搬送処理やシリコン基板Ｓの成膜処理など）を実行させるものである。制御部３１は、各種の演算処理を実行するためのＣＰＵ、各種のデータを格納するためのＲＡＭ、各種の制御プログラムを格納するためのＲＯＭやハードディスクなどを有する。制御部３１は、例えば、ハードディスクに格納された成膜処理プログラムを読み出し、同成膜処理プログラムに従って成膜処理を実行させる。

制御部３１には、入出力部３２が接続されている。入出力部３２は、起動スイッチや停止スイッチなどの各種操作スイッチと、液晶ディスプレイなどの各種表示装置とを有する。入出力部３２は、各種の処理動作に利用するデータを制御部３１に入力し、成膜装置１の処理状況に関するデータを出力する。入出力部３２は、成膜パタメータ（例えば、ガスの流量、内部空間の圧力値、シリコン基板Ｓの温度、成膜時間など）に関するデータを成膜条件データＩｄとして制御部３１に入力する。すなわち、入出力部３２は、金属膜、金属窒化膜、Ａｌ−ＣＶＤ膜、Ａｌ−ＰＶＤ膜を成膜するための成膜パラメータ、アニール処理を実行するためのパラメータを成膜条件データＩｄとして制御部３１に入力する。制御部３１は、入出力部３２から入力される成膜条件データＩｄを受信し、成膜条件データＩｄに対応する成膜条件の下で各成膜処理を実行させる。

制御部３１には、ＬＬチャンバ２を駆動制御するためのＬＬチャンバ駆動回路３３が接続されている。ＬＬチャンバ駆動回路３３は、ＬＬチャンバ２の状態を検出し、その検出結果を制御部３１に入力する。ＬＬチャンバ駆動回路３３は、例えば収容室２ａの圧力値を検出し、同圧力値に関する検出信号を制御部３１に入力する。制御部３１は、ＬＬチャンバ駆動回路３３から入力される検出信号を利用し、ＬＬチャンバ駆動回路３３に対応する駆動制御信号をＬＬチャンバ駆動回路３３に出力する。ＬＬチャンバ駆動回路３３は、制御部３１からの駆動制御信号に応答し、収容室２ａを減圧あるいは大気開放してシリコン基板Ｓの搬入あるいは搬出を可能にする。

制御部３１には、コアチャンバ３を駆動制御するためのコアチャンバ駆動回路３４が接続されている。コアチャンバ駆動回路３４は、コアチャンバ３の状態を検出し、検出結果を制御部３１に入力する。コアチャンバ駆動回路３４は、例えば搬送ロボット３ｂのアーム位置を検出し、同アーム位置に関する検出信号を制御部３１に入力する。制御部３１は、コアチャンバ駆動回路３４から入力される検出信号を利用し、コアチャンバ駆動回路３４に対応する駆動制御信号をコアチャンバ駆動回路３４に出力する。コアチャンバ駆動回路３４は、制御部３１からの駆動制御信号に応答し、シリコン基板ＳをＬＬチャンバ２、コアチャンバ３、バリアメタルチャンバ４、Ａｌ−ＣＶＤチャンバ５、アニールチャンバ６、Ａｌ−ＰＶＤチャンバ７の順序で搬送する。

制御部３１には、バリアメタルチャンバ４を駆動制御するためのバリアメタルチャンバ駆動回路３５が接続されている。バリアメタルチャンバ駆動回路３５は、バリアメタルチャンバ４の状態を検出し、その検出結果を制御部３１に入力する。バリアメタルチャンバ駆動回路３５は、例えば成膜室４ａの圧力値、各ガス種の実流量、外部電源１６の出力値などを検出し、これらのパラメータに関する検出信号を制御部３１に入力する。制御部３１は、バリアメタルチャンバ駆動回路３５から入力される検出信号を利用し、成膜条件データＩｄに応じた駆動制御信号をバリアメタルチャンバ駆動回路３５に出力する。バリアメタルチャンバ駆動回路３５は、制御部３１からの駆動制御信号に応答して各マスフローコントローラＭＣ１，ＭＣ２、排気システム１２、外部電源１６などを駆動し、成膜条件データＩｄに対応する成膜条件の下で金属膜及び金属窒化膜の成膜処理を実行する。

制御部３１には、Ａｌ−ＣＶＤチャンバ５を駆動制御するためのＡｌ−ＣＶＤチャンバ駆動回路３６が接続されている。Ａｌ−ＣＶＤチャンバ駆動回路３６は、Ａｌ−ＣＶＤチャンバ５の状態を検出し、その検出結果を制御部３１に入力する。Ａｌ−ＣＶＤチャンバ駆動回路３６は、例えば成膜室５ａの圧力値、Ａｌ膜原料の実流量、シリコン基板Ｓの実温度などを検出し、これらのパラメータに関する検出信号を制御部３１に入力する。制御部３１は、Ａｌ−ＣＶＤチャンバ駆動回路３６から入力される検出信号を利用し、成膜条件データＩｄに応じた駆動制御信号をＡｌ−ＣＶＤチャンバ駆動回路３６に出力する。Ａｌ−ＣＶＤチャンバ駆動回路３６は、制御部３１からの駆動制御信号に応答して運送システム２２、排気システム２３、ヒータ電源２５などを駆動し、成膜条件データＩｄに対応する成膜条件の下でＡｌ−ＣＶＤ膜の成膜処理を実行する。

制御部３１には、アニールチャンバ６を駆動制御するためのアニールチャンバ駆動回路３７が接続されている。アニールチャンバ駆動回路３７は、アニールチャンバ６の状態を検出し、その検出結果を制御部３１に入力する。アニールチャンバ駆動回路３７は、例えばアニール室６ａの圧力値、シリコン基板Ｓの実温度などを検出し、これらのパラメータに関する検出信号を制御部３１に入力する。制御部３１は、アニールチャンバ駆動回路３７から入力される検出信号を利用し、成膜条件データＩｄに応じた駆動制御信号をアニールチャンバ駆動回路３７に出力する。アニールチャンバ駆動回路３７は、制御部３１からの駆動制御信号に応答し、成膜条件データＩｄに対応する成膜条件の下でシリコン基板Ｓのアニール処理を実行する。

制御部３１には、Ａｌ−ＰＶＤチャンバ７を駆動制御するためのＡｌ−ＰＶＤチャンバ駆動回路３８が接続されている。Ａｌ−ＰＶＤチャンバ駆動回路３８は、Ａｌ−ＰＶＤチャンバ７の状態を検出し、その検出結果を制御部３１に入力する。Ａｌ−ＰＶＤチャンバ駆動回路３８は、例えば成膜室７ａの圧力値、Ａｌターゲットに印加する電力値を検出し、これらのパラメータに関する検出信号を制御部３１に入力する。制御部３１は、Ａｌ−ＰＶＤチャンバ駆動回路３８から入力される検出信号を利用し、成膜条件データＩｄに応じた駆動制御信号をＡｌ−ＰＶＤチャンバ駆動回路３８に出力する。Ａｌ−ＰＶＤチャンバ駆動回路３８は、制御部３１からの駆動制御信号に応答し、成膜条件データＩｄに対応する成膜条件の下でＡｌ−ＰＶＤ膜の成膜処理を実行する。

次に、上記成膜装置１を利用した半導体装置の製造方法について説明する。図５〜図９は、それぞれ半導体装置の製造工程を示す工程図である。
まず、直径２００［mm］を有した複数のシリコン基板Ｓが、ＬＬチャンバ２にセットされる。シリコン基板Ｓは、図５に示すように、金属配線ＭＬと、金属配線ＭＬの上に積層された層間絶縁膜ＤＬを有している。金属配線ＭＬには、Ａｌ配線や銅配線など、各種の金属材料を用いることができる。層間絶縁膜ＤＬには、シリコン酸化膜、あるいは燐やホウ素を添加したシリコン酸化膜など、各種の絶縁材料を用いることができる。

この層間絶縁膜ＤＬの表面（図５における上面）には、金属配線ＭＬまでを貫通する凹部としてのホール（ビアホールＶＨ（Via hole））が形成されている。ビアホールＶＨの内径Ｒｖｈは１４５［ｎｍ］であり、ビアホールＶＨの深さＤｖｈは６００［ｎｍ］で形成されている。すなわち、シリコン基板Ｓの表面は、アスペクト比が４．１３のビアホールＶＨを有している。ここで、ビアホールＶＨの上端部を、ホール上端部ＶＨｔとする。また、ビアホールＶＨの底部の縁を、ホール下端部ＶＨｂとする。

制御部３１は、入出力部３２から成膜条件データＩｄを受信する。また、制御部３１は、ＬＬチャンバ駆動回路３３及びコアチャンバ駆動回路３４を介して、ＬＬチャンバ２及びコアチャンバ３を駆動し、収容室２ａのシリコン基板Ｓをバリアメタルチャンバ４に搬送する。

シリコン基板Ｓを成膜室４ａに搬入すると、制御部３１は、バリアメタルチャンバ駆動回路３５を介して、バリアメタルチャンバ４を駆動し、成膜条件データＩｄに対応する成膜条件の下で金属膜ＢＭ１を被覆させる（以下単に、金属膜工程という。）。

図５に示すように、この金属膜工程においては、ロングスロースパッタ法を用いる分だけ、すなわち金属粒子の入射方向の分布をシリコン基板Ｓの法線方向に偏倚させる分だけ、金属粒子がビアホールＶＨの底部にまで到達する。そのため、ビアホールＶＨの内側は、その全体にわたって、層間絶縁膜ＤＬと高い密着性を有する金属膜ＢＭ１に覆われる。なお、ホール上端部ＶＨｔにおいて、金属膜ＢＭ１は、金属粒子の入射確率が高い分だけ、その膜厚を厚くする。逆に、ビアホールＶＨの底部において、金属膜ＢＭ１は、シャドウイング効果の影響を受けて山型を呈し、ホール下端部ＶＨｂに向かってその膜厚を薄くする。

上記金属膜工程における成膜条件として、好ましくは以下の条件が挙げられる。
・ターゲット１４の主成分：Ｔｉ
・Ａｒ流量：５〜１００［sccm］
・成膜圧力：１×１０^−２〜０．５［Pa］
・基板温度：室温〜３５０［℃］
・成膜速度：１０〜２００［nm/min］
・成膜膜厚：５〜４０［nm］（より好ましくは１５［nm］）
なお、成膜室４ａの圧力が１０［Pa］より増加すると、スパッタされた金属粒子（Ｔｉ粒子）の入射方向がシリコン基板Ｓの法線方向から大きく傾斜し、金属膜ＢＭ１（Ｔｉ膜）の段差被覆性が著しく損なわれる。同じく、成膜速度が５００［nm/min］よりも高くなる条件においても、Ｔｉ膜の段差被覆性が著しく損なわれる。

金属膜ＢＭ１を形成すると、制御部３１は、バリアメタルチャンバ駆動回路３５を介して、バリアメタルチャンバ４を駆動し、成膜条件データＩｄに対応する成膜条件の下で金属窒化膜ＢＭ２を被覆させる（以下単に、金属窒化膜工程という。）。

図６及び図７に示すように、上記の金属窒化膜工程においては、ロングスロースパッタ法を用いる分だけ、すなわち金属粒子の入射方向の分布をシリコン基板Ｓの法線方向に偏倚させる分だけ、金属粒子がビアホールＶＨの底部にまで到達し、金属窒化膜ＢＭ２が金属膜ＢＭ１の全体を被覆する。詳述すると、ホール上端部ＶＨｔの近傍において、金属窒化膜ＢＭ２は、金属粒子の入射確率が高い分だけ、その膜厚を厚くする。逆に、ビアホールＶＨの底部において、金属窒化膜ＢＭ２は、シャドウイング効果の影響を受けて山型を呈し、ホール下端部ＶＨｂに向かってその膜厚を薄くする。

この際、金属窒化膜ＢＭ２の膜厚においてホール上端部ＶＨｔに対応する膜厚を、上端膜厚Ｔｔという。また、金属窒化膜ＢＭ２の膜厚においてホール下端部ＶＨｂに対応する膜厚を、下端膜厚Ｔｂという。制御部３１は、成膜条件データＩｄに応じた成膜パラメータ（例えば、圧力や成膜時間）によって、この上端膜厚Ｔｔを上記の基準膜厚（例えば、１０［nm］）よりも厚くし、かつ、この下端膜厚Ｔｂを同基準膜厚よりも薄くさせる。例えば、制御部３１は、上端膜厚Ｔｔを２０［nm］とし、下端膜厚Ｔｂを５［nm］とする。

しかも、制御部３１は、シリコン基板Ｓの上にＮ_２プラズマを生成させることによって、ホール上端部ＶＨｔに位置する金属窒化膜ＢＭ２の窒素組成比をホール下端部ＶＨｂに位置する金属窒化膜ＢＭ２の窒素組成比に比べて相対的に高くさせる。すなわち、制御部３１は、ホール下端部ＶＨｂに位置する金属窒化膜ＢＭ２の金属組成比をホール上端部ＶＨｔに位置する金属組成比に比べて相対的に高くさせる。

上記金属窒化膜工程における成膜条件として、好ましくは以下の条件が挙げられる。
・ターゲット１４の主成分：Ｔｉ
・Ａｒ流量：５〜１００［sccm］
・Ｎ_２流量：５〜１００［sccm］
・成膜圧力：５×１０^−２〜１００［Pa］
・基板温度：室温〜３５０［℃］
・成膜速度：１０〜２００［nm/min］
・ホール上端部ＶＨｔの膜厚（以下単に、上端膜厚Ｔｔという。）：４〜２０［nm］
・ホール下端部ＶＨｂの膜厚（以下単に、下端膜厚Ｔｂという。）：１〜５［nm］
金属窒化膜ＢＭ２を形成すると、制御部３１は、Ａｌ−ＣＶＤチャンバ駆動回路３６を介して、Ａｌ−ＣＶＤチャンバ５を駆動し、成膜条件データＩｄに対応する成膜条件の下でＡｌ−ＣＶＤ膜Ｐ１を形成させる（以下単に、Ａｌ−ＣＶＤ膜工程という。）。

図７に示すように、上記Ａｌ−ＣＶＤ膜工程においては、下端膜厚Ｔｂが基準膜厚よりも薄い。そのため、ホール下端部ＶＨｂにおいて、Ａｌ−ＣＶＤ膜Ｐ１の核が形成され、Ａｌ−ＣＶＤ膜Ｐ１がホール下端部ＶＨｂから成長し始める。一方、上端膜厚Ｔｔが基準膜厚よりも厚い。そのため、ホール上端部ＶＨｔにおいてＡｌ−ＣＶＤ膜Ｐ１の核が形成されず、金属窒化膜ＢＭ２がビアホールＶＨの開口径を保持させる。

しかも、ホール下端部ＶＨｂに位置する金属窒化膜ＢＭ２の金属組成比は、ホール上端部ＶＨｔに位置する金属組成比に比べて相対的に高い。そのため、ホール下端部ＶＨｂに位置する金属窒化膜ＢＭ２が、金属膜ＢＭ１の特性を相対的に大きく反映し、Ａｌ−ＣＶＤ膜Ｐ１の成長を、より加速させる。逆に、ホール上端部ＶＨｔに位置する金属窒化膜ＢＭ２が、窒化膜としての自身の特性を相対的に大きく反映し、Ａｌ−ＣＶＤ膜Ｐ１の成長を、より確実に抑制させる。

さらに、Ａｌ−ＣＶＤ膜Ｐ１の最表面は、成長する過程において、底部に位置する金属窒化膜ＢＭ２の形状を反映させて山型を呈する。このため、Ａｌ−ＣＶＤ膜Ｐ１は、ビアホールＶＨの側壁から張り出すことなく、ボイドの形成し難い形状を呈しながら開口に向けて成長し続ける。

この結果、制御部３１は、図７に示すように、ビアホールＶＨの開口を開けた状態を維持しながら、Ａｌ−ＣＶＤ膜Ｐ１をボトムアップさせる。そして、制御部３１は、図８に示すように、ビアホールＶＨの内部にのみＡｌ−ＣＶＤ膜Ｐ１を成長させ、ビアホールＶＨの内部をＡｌ−ＣＶＤ膜Ｐ１によって完全に埋め込み、Ａｌ−ＣＶＤ膜Ｐ１の成膜を終了させる。

上記Ａｌ−ＣＶＤ膜工程における成膜条件として、好ましくは以下の条件が挙げられる。
・ＭＰＡ流量：１〜１００［sccm］
・成膜圧力：５〜１５００［Pa］
・基板温度：８０〜３００［℃］（より好ましくは、１００［℃］）
・成膜速度：１０〜３００［nm/min］
なお、成膜室５ａの圧力が１［Pa］より低下すると、ＭＰＡの濃度低下によりＡｌ−ＣＶＤ膜Ｐ１の成膜速度が著しく損なわれる。逆に、成膜室５ａの圧力が２０００［Pa］より増加すると、ＭＰＡの均一性、すなわちＡｌ−ＣＶＤ膜Ｐ１の膜厚均一性が損なわれる。また、基板温度が８０［℃］より低下すると、Ａｌ−ＣＶＤ膜Ｐ１の成膜速度が著しく損なわれる。

Ａｌ−ＣＶＤ膜Ｐ１を形成すると、制御部３１は、アニールチャンバ駆動回路３７を介して、アニールチャンバ６を駆動し、成膜条件データＩｄに対応する成膜条件の下でシリコン基板Ｓ、すなわちＡｌ−ＣＶＤ膜Ｐ１をアニールさせる（以下単に、アニール工程という。）。このアニール工程においては、Ａｌと金属窒化膜との間の密着性が高められる。そのため、Ａｌ−ＣＶＤ膜の上に他の膜を積層するとき、同Ａｌ−ＣＶＤ膜のビアホールＶＨからの流出や剥離を回避させることができる。この結果、ビアホールＶＨの内部をＡｌ−ＣＶＤ膜によって完全に充填させ続けることができ、より信頼性の高いビアプラグを形成させることができる。

上記アニール工程における熱処理条件として、好ましくは以下の条件が挙げられる。
・成膜圧力：１×１０^−５〜５００［Pa］
・基板温度：２５０〜５００［℃］（より好ましくは、４６０［℃］）
・処理時間：０．１〜１０［min］
アニール工程を終了すると、制御部３１は、Ａｌ−ＰＶＤチャンバ駆動回路３８を介して、Ａｌ−ＰＶＤチャンバ７を駆動し、成膜条件データＩｄに対応する成膜条件の下でＡｌ−ＰＶＤ膜Ｐ２を形成させる（以下単に、Ａｌ−ＣＶＤ膜工程という。）。Ａｌ−ＰＶＤ膜Ｐ２は、Ａｌ−ＣＶＤ膜Ｐ１の表面を平坦化させるための犠牲膜であって、平坦化処理においてその殆どが研磨される膜である。そのため、Ａｌ−ＰＶＤ膜工程における成膜条件としては、処理時間を短くさせるため、成膜速度の速い条件（例えば、Ａｌターゲットに印加する電力の大きい条件）が好ましい。

上記実施形態によれば、以下の効果を奏する。
（１）上記実施形態では、制御部３１が、ビアホールＶＨを有したシリコン基板Ｓの表面に金属膜ＢＭ１（Ｔｉ膜）と金属窒化膜ＢＭ２（ＴｉＮ膜）を被覆させ、金属窒化膜ＢＭ２に被覆されたビアホールＶＨの内部にＣＶＤ法を用いてＡｌ−ＣＶＤ膜Ｐ１を形成させた。そして、制御部３１が、成膜条件データＩｄに対応する成膜条件の下で金属窒化膜ＢＭ２を被覆させ、ビアホールＶＨの底部に位置する金属窒化膜ＢＭ２の膜厚を基準膜厚よりも薄く形成し、かつ、ビアホールＶＨの上部に位置する金属窒化膜ＢＭ２の膜厚を基準膜厚よりも厚く形成させた。

したがって、ビアホールＶＨの底部からＡｌ−ＣＶＤ膜を成長させることができ、かつ、ビアホールＶＨの開口を開け続けることができる。この結果、Ａｌ−ＣＶＤ膜のボトムアップを図ることができ、Ａｌ−ＣＶＤ膜の埋め込み性を向上させることができる。

（２）しかも、制御部３１が、ロングスロースパッタ法にて金属窒化膜ＢＭ２を被覆させ、ビアホールＶＨの底部の縁、すなわちホール下端部ＶＨｂに対応する下端膜厚Ｔｂを基準膜厚よりも薄くした。したがって、Ａｌ−ＣＶＤ膜Ｐ１を、常に、ホール下端部ＶＨｂから成長させることができ、成長を開始する位置や成長過程の形状のバラツキを少なく
させることができる。この結果、高い再現性の下において、Ａｌ−ＣＶＤ膜Ｐ１によりビアホールＶＨを埋め込むことができる。

（３）上記実施形態では、制御部３１が、反応性スパッタ法にて金属窒化膜ＢＭ２を被覆させ、ホール上端部ＶＨｔの近傍に相対的に窒素組成比の高い金属窒化膜ＢＭ２を被覆させ、ホール下端部ＶＨｂの近傍に相対的に金属組成比の高い金属窒化膜ＢＭ２を被覆させた。したがって、ビアホールＶＨの底部に位置する金属窒化膜ＢＭ２が、よりＡｌ−ＣＶＤ膜Ｐ１の成長を促進させ、ビアホールＶＨの上部に位置する金属窒化膜ＢＭ２が、よりＡｌ−ＣＶＤ膜Ｐ１の成長を抑制させる。この結果、Ａｌ−ＣＶＤ膜Ｐ１の埋め込み性を、さらに向上させることができる。

（４）上記実施形態では、制御部３１が、Ａｌ−ＣＶＤ膜Ｐ１をアニールさせる。したがって、Ａｌ−ＣＶＤ膜Ｐ１と金属窒化膜ＢＭ２との間の密着性を向上させることができ、Ａｌ−ＣＶＤ膜Ｐ１の埋め込み状態を安定させることができる。

（５）上記実施形態では、制御部３１が、Ａｌ−ＣＶＤ膜Ｐ１の上に更にＰＶＤ法を用いてＡｌ−ＰＶＤ膜Ｐ２を積層させる。したがって、埋め込み性に優れたＣＶＤ法によるＡｌ−ＣＶＤ膜Ｐ１と、処理能力に優れたＰＶＤ法によるＡｌ−ＰＶＤ膜Ｐ２と、によってビアプラグを形成できる。この結果、ＣＶＤ法を用いて全てのビアプラグを形成させる場合に比べて、スループットを向上させることができる。

（６）上記実施形態では、金属膜ＢＭ１と金属窒化膜ＢＭ２を同一のチャンバ、すなわちバリアメタルチャンバ４によって成膜させることができる。したがって、金属膜ＢＭ１と金属窒化膜ＢＭ２を異なるチャンバによって被覆させる場合に比べ、成膜装置１の構成を簡単にさせることができる。

尚、上記実施形態は、以下の態様で実施してもよい。
・上記実施形態では、凹部をビアホールＶＨに具体化した。これに限らず、例えば、凹部をコンタクトホール（Contact hole）に具体化してもよい。また、図１０に示すように、ダマシン（Damascene）配線を形成するための溝を、凹部として具体化してもよい。

・上記実施形態では、バリアメタルチャンバ４を、ロングスロースパッタ法によって成膜するチャンバに具体化した。これに限らず、例えば、バリアメタルチャンバ４を、ロングスロースパッタ法を用いないＰＶＤチャンバあるいはＣＶＤチャンバに具体化してもよい。すなわち、バリアメタルチャンバ４は、上端膜厚Ｔｔを基準膜厚よりも厚くし、かつ、下端膜厚Ｔｂを基準膜厚よりも薄くするチャンバであればよい。

・上記実施形態では、バリアメタルチャンバ４を、直流マグネトロン方式のチャンバに具体化した。これに限らず、例えば、バリアメタルチャンバ４を、単なる直流スパッタ法式、交流スパッタ法式、あるいは交流マグネトロン方式のチャンバに具体化してもよい。すなわち、バリアメタルチャンバ４は、上端膜厚Ｔｔを基準膜厚よりも厚くし、かつ、下端膜厚Ｔｂを基準膜厚よりも薄くするチャンバであればよい。

・上記実施形態では、アニール部をアニールチャンバ６に具体化した。これに限らず、例えば、アニール部を、アニール処理を可能とする加熱手段（基板ステージやランプヒータ）として具体化し、Ａｌ−ＰＶＤチャンバ７の成膜室７ａに設ける構成にしてもよい。これによれば、アニールチャンバ６を必要としない分だけ、成膜装置１の構成を簡単にさせることができる。

・上記実施形態では、第二アルミニウム膜を、Ａｌ−ＰＶＤチャンバ７によって形成す
る構成にした。これに限らず、例えば、第二アルミニウム膜を、Ａｌ−ＣＶＤチャンバ５によって形成する構成にしてもよい。これによれば、Ａｌ−ＰＶＤチャンバ７を必要としない分だけ、成膜装置１の構成を簡単にさせることができる。

成膜装置を示す模式的な平面図。 バリアメタルチャンバを示す概略断面図。 Ａｌ−ＣＶＤチャンバを示す概略断面図。 成膜装置の電気的構成を示す電気ブロック回路図。 半導体装置の製造方法を示す工程図。 半導体装置の製造方法を示す工程図。 半導体装置の製造方法を示す工程図。 半導体装置の製造方法を示す工程図。 半導体装置の製造方法を示す工程図。 変更例における半導体装置の製造方法を示す工程図。

符号の説明

ＢＭ１…金属膜、ＢＭ２…金属窒化膜、Ｐ１…第一アルミニウム膜、Ｐ２…第二アルミニウム膜、Ｓ…シリコン基板、ＶＨ…凹部としてのビアホール、１…半導体装置の製造装置としての成膜装置、３…搬送部としてのコアチャンバ、４…第一成膜部としてのバリアメタルチャンバ、５…第二成膜部としてのＡｌ−ＣＶＤチャンバ、６…アニール部としてのアニールチャンバ、７…第三成膜部としてのＡｌ−ＰＶＤチャンバ、１４…ターゲット、３１…制御部。

Claims (14)

1. 凹部を有した基板の表面に金属膜を被覆する工程と、
   前記金属膜の表面に金属窒化膜を被覆する工程と、
   前記金属窒化膜に被覆された前記凹部の内部にＣＶＤ法を用いて第一アルミニウム膜を形成する工程と、
   を有した半導体装置の製造方法であって、
   前記第一アルミニウム膜が前記金属窒化膜上に成長するときの前記金属窒化膜の膜厚を基準膜厚とすると、
   前記金属膜に前記金属窒化膜を被覆するとき、前記凹部の底部に位置する前記金属窒化膜の膜厚を前記基準膜厚よりも薄く形成し、かつ、前記凹部の上部に位置する前記金属窒化膜の膜厚を前記基準膜厚よりも厚く形成すること、
   を特徴とする半導体装置の製造方法。
2. 請求項１に記載の半導体装置の製造方法であって、
   ロングスロースパッタ法にて前記金属窒化膜を被覆し、前記底部の縁に位置する前記金属窒化膜の膜厚を前記基準膜厚よりも薄くすること、
   を特徴とする半導体装置の製造方法。
3. 請求項１又は２に記載の半導体装置の製造方法であって、
   反応性スパッタ法にて前記金属窒化膜を被覆し、前記上部に位置する前記金属窒化膜の窒素組成比に対して、前記底部に位置する前記金属窒化膜の窒素組成比を相対的に低くさせること、
   を特徴とする半導体装置の製造方法。
4. 請求項１〜３のいずれか１つに記載の半導体装置の製造方法であって、
   前記第一アルミニウム膜をアニールすること、
   を特徴とする半導体装置の製造方法。
5. 請求項１〜４のいずれか１つに記載の半導体装置の製造方法であって、
   前記第一アルミニウム膜の上に更にＰＶＤ法を用いて第二アルミニウム膜を積層すること、
   を特徴とする半導体装置の製造方法。
6. 請求項１〜５のいずれか１つに記載の半導体装置の製造方法であって、
   前記金属膜は、チタン、タンタル、ニッケル、コバルトのいずれか１つからなること、
   前記金属窒化膜は、窒化チタン、窒化タンタル、窒化ニッケル、窒化コバルトのいずれか１つからなること、
   を特徴とする半導体装置の製造方法。
7. 請求項１〜６のいずれか１つに記載の半導体装置の製造方法であって、
   前記金属膜は、チタンを主成分とすること、
   前記金属窒化膜は、窒化チタンを主成分とすること、
   前記基準膜厚は、５〜１０ｎｍであること、
   を特徴とする半導体装置の製造方法。
8. 基板の表面に金属膜を被覆し前記金属膜に金属窒化膜を被覆する第一成膜部と、
   ＣＶＤ法を用いて前記基板に第一アルミニウム膜を形成する第二成膜部と、
   前記第一成膜部と前記第二成膜部に前記基板を搬送する搬送部と、
   前記搬送部と前記第一成膜部を駆動し、前記表面に凹部を有した前記基板を前記第一成
   膜部に搬送させて前記基板に前記金属膜と前記金属窒化膜を被覆させ、前記搬送部と前記第二成膜部を駆動し、前記金属窒化膜を有した前記基板を第二成膜部に搬送させて前記金属窒化膜に被覆された前記凹部の内部に前記第一アルミニウム膜を形成させる制御部と、を備え、
   前記制御部は、
   前記第一アルミニウム膜が前記金属窒化膜上に成長するときの前記金属窒化膜の膜厚を基準膜厚とすると、前記第一成膜部を駆動して前記凹部の底部に位置する前記金属窒化膜の膜厚を前記基準膜厚よりも薄くさせ、かつ、前記凹部の上部に位置する前記金属窒化膜の膜厚を前記基準膜厚よりも厚くさせること、
   を特徴とする半導体装置の製造装置。
9. 請求項８に記載の半導体装置の製造装置であって、
   前記第一成膜部は、前記金属膜及び前記金属窒化膜をロングスロースパッタ法にて被覆するチャンバであること、
   前記制御部は、前記底部の縁に位置する前記金属窒化膜の膜厚を前記基準膜厚よりも薄くさせること、
   を特徴とする半導体装置の製造装置。
10. 請求項８又は９に記載の半導体装置の製造装置であって、
    前記第一成膜部は、前記金属膜の構成元素からなるターゲットを用いた反応性スパッタ法にて前記金属窒化膜を形成するチャンバであること、
    前記制御部は、前記上部に位置する前記金属窒化膜の窒素組成比に対して、前記底部に位置する前記金属窒化膜の窒素組成比を相対的に低くさせること、
    を特徴とする半導体装置の製造装置。
11. 請求項８〜１０のいずれか１つに記載の半導体装置の製造装置であって、
    前記基板を所定の温度に昇温するアニール部を備え、
    前記搬送部は、前記アニール部に前記基板を搬送すること、
    前記制御部は、前記搬送部を駆動して前記第一アルミニウム膜の形成された前記基板を前記アニール部に搬送させ、前記アニール部を駆動して前記基板を前記所定の温度に昇温させ前記第一アルミニウム膜をアニールさせること、
    を特徴とする半導体装置の製造装置。
12. 請求項８〜１１のいずれか１つに記載の半導体装置の製造装置であって、
    ＰＶＤ法を用いて前記基板に第二アルミニウム膜を被覆する第三成膜部を備え、
    前記搬送部は、前記第三成膜部に前記基板を搬送すること、
    前記制御部は、前記搬送部を駆動して前記第一アルミニウム膜の形成された前記基板を前記第三成膜部に搬送させ、前記第三成膜部を駆動して前記第一アルミニウム膜の上に更に前記第二アルミニウム膜を積層させること、
    を特徴とする半導体装置の製造装置。
13. 請求項８〜１２のいずれか１つに記載の半導体装置の製造装置であって、
    前記第一成膜部は、チタン、タンタル、ニッケル、コバルトのいずれか１つからなるターゲットを搭載すること、
    を特徴とする半導体装置の製造装置。
14. 請求項８〜１３のいずれか１つに記載の半導体装置の製造装置であって、
    前記第一成膜部は、チタンを主成分とするターゲットを搭載すること、
    前記制御部は、
    前記搬送部と前記第一成膜部を駆動し、前記基板を前記第一成膜部に搬送させて前記基
    板にチタン膜と窒化チタン膜を被覆させ、前記基準膜厚を５〜１０ｎｍにすること、
    を特徴とする半導体装置の製造方法。

Images