[go: up one dir, main page]

DE112023002169T5 - Halbleitervorrichtung und Herstellungsverfahren dafür - Google Patents

Halbleitervorrichtung und Herstellungsverfahren dafür Download PDF

Info

Publication number
DE112023002169T5
DE112023002169T5 DE112023002169.4T DE112023002169T DE112023002169T5 DE 112023002169 T5 DE112023002169 T5 DE 112023002169T5 DE 112023002169 T DE112023002169 T DE 112023002169T DE 112023002169 T5 DE112023002169 T5 DE 112023002169T5
Authority
DE
Germany
Prior art keywords
region
semiconductor device
metal layer
contact hole
barrier metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112023002169.4T
Other languages
English (en)
Inventor
Makoto Shimosawa
Takaaki Suzawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112023002169T5 publication Critical patent/DE112023002169T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/62Electrodes ohmically coupled to a semiconductor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01Manufacture or treatment
    • H10D12/031Manufacture or treatment of IGBTs
    • H10D12/032Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/035Etching a recess in the emitter region 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01Manufacture or treatment
    • H10D12/031Manufacture or treatment of IGBTs
    • H10D12/032Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411Insulated-gate bipolar transistors [IGBT]
    • H10D12/441Vertical IGBTs
    • H10D12/461Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0295Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the source electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251Source or drain electrodes for field-effect devices
    • H10D64/252Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H10D64/2527Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices for vertical devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H10W20/033
    • H10W20/034
    • H10W20/035
    • H10W20/036
    • H10W20/054
    • H10W20/056
    • H10W20/082
    • H10W20/083
    • H10W20/40
    • H10W20/42
    • H10W20/425
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411Insulated-gate bipolar transistors [IGBT]
    • H10D12/415Insulated-gate bipolar transistors [IGBT] having edge termination structures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411Insulated-gate bipolar transistors [IGBT]
    • H10D12/417Insulated-gate bipolar transistors [IGBT] having a drift region having a doping concentration that is higher at the collector side relative to other parts of the drift region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411Insulated-gate bipolar transistors [IGBT]
    • H10D12/418Insulated-gate bipolar transistors [IGBT] having a drift region having a doping concentration that is higher at the emitter side relative to other parts of the drift region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/64Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66Vertical DMOS [VDMOS] FETs
    • H10D30/668Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • H10D64/0112
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/111Field plates
    • H10D64/117Recessed field plates, e.g. trench field plates or buried field plates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/422PN diodes having the PN junctions in mesas
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/161IGBT having built-in components

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

Es wird eine Halbleitervorrichtung bereitgestellt, umfassend: ein Halbleitersubstrat; einen dielektrischen Zwischenschichtfilm, der auf dem Halbleitersubstrat angeordnet ist, mit darauf angeordneten Kontaktlöchern, wobei die Kontaktlöcher ein Kontaktloch mit einem Stufenabschnitt auf einer Seitenwand umfassen; und einen Kontaktabschnitt, der in dem Kontaktloch angeordnet ist, wobei der Kontaktabschnitt eine Barriereschicht aufweist, die auf der Seitenwand und einer Bodenfläche des Kontaktlochs angeordnet ist, wobei die Barriereschicht aufweist: einen ersten Bereich in direktem Kontakt mit dem Stufenabschnitt; und einen zweiten Bereich in direktem Kontakt mit der Seitenwand des Kontaktlochs in einem Bereich, der sich von dem ersten Bereich unterscheidet, wobei, wenn eine Filmdicke eines dicksten Abschnitts des ersten Bereichs T ist und eine Filmdicke eines dünnsten Abschnitts des zweiten Bereichs t ist, 0,3T ≤ t ≤ 0,95T erfüllt ist.

Description

  • HINTERGRUND
  • 1. TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung und ein Verfahren zum Herstellen der Halbleitervorrichtung.
  • 2. STAND DER TECHNIK
  • In der Patentdokument 1 wird eine Halbleitervorrichtung mit einer Ausgestaltung beschrieben, bei der „die Seitenwand des Kontaktlochs 14 eine Stufe 14c aufweist, die an der Grenzfläche zwischen dem HTO-Film 11 und dem BPSG-Film 12 vorgesehen ist, und die Stufe 14c die Breite der oberen Endseite des Kontaktlochs 14 stufenartig breiter als die Breite der Bodenflächenseite des Kontaktlochs 14 macht“.
  • Dokumente zum Stand der Technik
  • Patentdokumente
    • Patentdokument 1: Japanische Offenlegungsschrift (Übersetzung der PCT-Anmeldung) Nr. 2019-093015 .
    • Patentdokument 2: Japanische Offenlegungsschrift Nr. S 63-205951 .
    • Patentdokument 3: Japanische Offenlegungsschrift Nr. H 5-299375 .
    • Patentdokument 4: Japanische Offenlegungsschrift Nr. H 7-94448 .
    • Patentdokument 5: Japanische Offenlegungsschrift Nr. 2001-223218 .
    • Patentdokument 6: Japanische Übersetzung der internationalen PCT-Patentanmeldung Nr. 2004-515921 .
    • Patentdokument 7: Japanische Übersetzung der internationalen PCT-Patentanmeldung Nr. 2007-511087 .
    • Patentdokument 8: Japanische Offenlegungsschrift Nr. 2008-141050 .
  • TECHNISCHE AUFGABE
  • Es ist bevorzugt, die Filmdicke einer Barriereschicht gleichmäßig zu machen.
  • ALLGEMEINE OFFENBARUNG
  • In einem ersten Aspekt der vorliegenden Erfindung wird eine Halbleitervorrichtung bereitgestellt, umfassend: ein Halbleitersubstrat; einen dielektrischen Zwischenschichtfilm, der auf dem Halbleitersubstrat angeordnet ist, mit darauf angeordneten Kontaktlöchern, wobei die Kontaktlöcher ein Kontaktloch mit einem Stufenabschnitt auf einer Seitenwand umfassen; und einen Kontaktabschnitt, der in dem Kontaktloch angeordnet ist, wobei der Kontaktabschnitt eine Barriereschicht aufweist, die auf der Seitenwand und einer Bodenfläche des Kontaktlochs angeordnet ist, wobei die Barriereschicht aufweist: einen ersten Bereich in direktem Kontakt mit dem Stufenabschnitt; und einen zweiten Bereich in direktem Kontakt mit der Seitenwand des Kontaktlochs in einem Bereich, der niedriger als der erste Bereich ist, wobei, wenn eine Filmdicke eines dicksten Abschnitts des ersten Bereichs T ist und eine Filmdicke eines dünnsten Abschnitts des zweiten Bereichs t ist, 0,3T ≤ t ≤ 0,95T erfüllt ist.
  • In der oben beschriebenen Halbleitervorrichtung kann der dielektrische Zwischenschichtfilm aufweisen: einen ersten dielektrischen Zwischenschichtfilm, der so angeordnet ist, dass er in direktem Kontakt mit einer Frontfläche des Halbleitersubstrats ist; und einen zweiten dielektrischen Zwischenschichtfilm, der auf dem ersten dielektrischen Zwischenschichtfilm angeordnet ist, wobei der Stufenabschnitt an einer Grenze zwischen dem ersten dielektrischen Zwischenschichtfilm und dem zweiten dielektrischen Zwischenschichtfilm ausgebildet sein kann.
  • In jeder oben beschriebenen Halbleitervorrichtung kann der Kontaktabschnitt ein Grabenkontaktabschnitt sein, der so angeordnet ist, dass er sich von der Frontfläche des Halbleitersubstrats in Tiefenrichtung des Halbleitersubstrats erstreckt.
  • In jeder oben beschriebenen Halbleitervorrichtung kann die Barriereschicht aufweisen: eine erste Barrieremetallschicht, die auf der Seitenwand im Kontaktloch angeordnet ist; und eine zweite Barrieremetallschicht, die auf der ersten Barrieremetallschicht im Kontaktloch gestapelt ist.
  • In jeder oben beschriebenen Halbleitervorrichtung kann eine Filmdicke der zweiten Barrieremetallschicht dicker sein als eine Filmdicke der ersten Barrieremetallschicht über dem Stufenabschnitt.
  • In jeder oben beschriebenen Halbleitervorrichtung kann die Filmdicke der zweiten Barrieremetallschicht dünner sein als die Filmdicke der ersten Barrieremetallschicht unter dem Stufenabschnitt.
  • In jeder oben beschriebenen Halbleitervorrichtung kann die Filmdicke T des dicksten Abschnitts des ersten Bereichs 3 nm bis 120 nm betragen oder die Filmdicke t des dünnsten Abschnitts des zweiten Bereichs 1 nm bis 114 nm betragen.
  • In jeder oben beschriebenen Halbleitervorrichtung kann die Filmdicke des dicksten Abschnitts der ersten Barrieremetallschicht im ersten Bereich 3 nm bis 120 nm betragen.
  • In jeder oben beschriebenen Halbleitervorrichtung kann die erste Barrieremetallschicht eines von Ti, TiN, Ta oder TaN enthalten.
  • In jeder oben beschriebenen Halbleitervorrichtung kann die zweite Barrieremetallschicht eines von TiN oder TaN enthalten.
  • Jede oben beschriebene Halbleitervorrichtung kann eine Stopfenschicht enthalten, die innerhalb der Barriereschicht im Kontaktloch angeordnet ist.
  • In jeder oben beschriebenen Halbleitervorrichtung kann mindestens eine von der Barriereschicht oder der Stopfenschicht oder beide über dem dielektrischen Zwischenschichtfilm angeordnet sein.
  • In jeder oben beschriebenen Halbleitervorrichtung kann die Stopfenschicht entweder Wolfram oder Molybdän enthalten.
  • In jeder oben beschriebenen Halbleitervorrichtung kann die Seitenwand des Kontaktlochs nach vorne verjüngt sein.
  • In jeder oben beschriebenen Halbleitervorrichtung kann die Seitenwand des Kontaktlochs umgekehrt verjüngt sein.
  • In jeder oben beschriebenen Halbleitervorrichtung kann eine Höhe des Stufenabschnitts in einer Richtung senkrecht zu einer Tangentialrichtung der Seitenwand des Kontaktlochs 15 % oder weniger einer Öffnungsbreite des Kontaktlochs auf einer oberen Oberfläche des dielektrischen Zwischenschichtfilms betragen.
  • In jeder oben beschriebenen Halbleitervorrichtung kann eine Filmdicke der Barriereschicht 1 nm bis 115 nm über dem Stufenabschnitt oder 1 nm bis 114 nm unter dem Stufenabschnitt betragen.
  • In einem zweiten Aspekt der vorliegenden Erfindung wird ein Herstellungsverfahren einer Halbleitervorrichtung bereitgestellt, umfassend: Bilden, auf einem Halbleitersubstrat, eines dielektrischen Zwischenschichtfilms mit Kontaktlöchern, die ein Kontaktloch umfassen, wobei das Kontaktloch einen Stufenabschnitt aufweist, der auf einer Seitenwand angeordnet ist; Anordnen einer Barriereschicht auf der Seitenwand und einer Bodenfläche des Kontaktlochs; und Anordnen einer Stopfenschicht innerhalb der Barriereschicht im Kontaktloch, wobei die Barriereschicht aufweist: einen ersten Bereich in direktem Kontakt mit dem Stufenabschnitt; und einen zweiten Bereich in direktem Kontakt mit der Seitenwand des Kontaktlochs in einem Bereich, der niedriger als der erste Bereich ist, wobei, wenn eine Filmdicke eines dicksten Abschnitts des ersten Bereichs T ist und eine Filmdicke eines dünnsten Abschnitts des zweiten Bereichs t ist, 0,3T ≤ t ≤ 0,95T erfüllt ist.
  • In dem oben beschriebenen Herstellungsverfahren der Halbleitervorrichtung kann das Anordnen der Barriereschicht aufweisen: Anordnen einer ersten Barrieremetallschicht auf der Seitenwand und der Bodenfläche im Kontaktloch; und Anordnen einer zweiten Barrieremetallschicht, die auf der ersten Barrieremetallschicht im Kontaktloch gestapelt werden soll.
  • Jedes oben beschriebene Herstellungsverfahren der Halbleitervorrichtung kann das Ätzen des ersten Bereichs nach dem Anordnen der ersten Barrieremetallschicht und vor dem Anordnen der zweiten Barrieremetallschicht umfassen.
  • In jedem oben beschriebenen Herstellungsverfahren der Halbleitervorrichtung kann eine Filmdicke eines dicksten Abschnitts der ersten Barrieremetallschicht im ersten Bereich 3 nm bis 120 nm betragen.
  • In jedem oben beschriebenen Herstellungsverfahren der Halbleitervorrichtung kann die Barriereschicht durch Sputtern gebildet werden.
  • In jedem oben beschriebenen Herstellungsverfahren der Halbleitervorrichtung kann die Stopfenschicht durch ein CVD-Verfahren gebildet werden.
  • In jedem oben beschriebenen Herstellungsverfahren der Halbleitervorrichtung kann die zweite Barrieremetallschicht durch das CVD-Verfahren gebildet werden.
  • Der Zusammenfassungsabschnitt beschreibt nicht notwendigerweise alle notwendigen Merkmale der Ausführungsformen der vorliegenden Erfindung. Die vorliegende Erfindung kann auch eine Unterkombination der oben beschriebenen Merkmale sein.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
    • 1A zeigt ein Beispiel einer Draufsicht einer Halbleitervorrichtung 100.
    • 1B zeigt ein Beispiel eines Querschnitts a-a' in 1A.
    • 2A zeigt eine Draufsicht eines abgewandelten Beispiels der Halbleitervorrichtung 100.
    • 2B zeigt eine Draufsicht eines abgewandelten Beispiels der Halbleitervorrichtung 100.
    • 2C zeigt einen Querschnitt b-b' eines abgewandelten Beispiels der Halbleitervorrichtung 100.
    • 3A zeigt eine vergrößerte Ansicht des Querschnitts der Halbleitervorrichtung 100.
    • 3B zeigt eine vergrößerte Ansicht eines Querschnitts einer Halbleitervorrichtung 100 als ein abgewandeltes Beispiel.
    • 3C zeigt eine vergrößerte Ansicht eines Querschnitts der Halbleitervorrichtung 100 als das abgewandelte Beispiel.
    • 4 zeigt eine vergrößerte Ansicht eines Querschnitts einer Halbleitervorrichtung in einem Vergleichsbeispiel.
    • 5 ist ein Flussdiagramm, das ein Beispiel eines Herstellungsprozesses der Halbleitervorrichtung 100 zeigt.
    • 6A zeigt ein Beispiel eines Herstellungsverfahrens der Halbleitervorrichtung 100.
    • 6B zeigt ein Beispiel eines Herstellungsverfahrens der Halbleitervorrichtung 100.
    • 6C zeigt ein Beispiel eines Herstellungsverfahrens der Halbleitervorrichtung 100.
  • BESCHREIBUNG BEISPIELHAFTER AUSFÜHRUNGSFORMEN
  • Im Folgenden wird die vorliegende Erfindung anhand von Ausführungsformen der Erfindung beschrieben, wobei jedoch die folgenden Ausführungsformen die Erfindung gemäß den Ansprüchen nicht einschränken. Darüber hinaus sind nicht alle Kombinationen von Merkmalen, die in den Ausführungsformen beschrieben sind, für die Lösung der Erfindung wesentlich.
  • Wie hierin verwendet, wird eine Seite in einer Richtung parallel zu einer Tiefenrichtung eines Halbleitersubstrats als „obere“ und die andere Seite als „untere“ bezeichnet. Eine Fläche von zwei Hauptflächen eines Substrats, einer Schicht oder eines anderen Elements wird als obere Fläche und eine andere Fläche als untere Fläche bezeichnet. „Obere“ und „untere“ Richtungen sind nicht auf eine Richtung der Schwerkraft oder eine Richtung, in der eine Halbleitervorrichtung montiert ist, beschränkt.
  • In der vorliegenden Beschreibung können technische Sachverhalte unter Verwendung von orthogonalen Koordinatenachsen der X-Achse, der Y-Achse und der Z-Achse beschrieben werden. Die orthogonalen Koordinatenachsen geben lediglich relative Positionen von Komponenten an und schränken eine spezifische Richtung nicht ein. Zum Beispiel ist die Z-Achse nicht darauf beschränkt, die Höhenrichtung in Bezug auf den Boden anzugeben. Es ist anzumerken, dass die +Z-Achsenrichtung und die -Z-Achsenrichtung zueinander entgegengesetzte Richtungen sind. Wenn die Z-Achsenrichtung ohne Beschreibung der Zeichen beschrieben wird, bedeutet dies, dass die Richtung parallel zu der +Z-Achse und der -Z-Achse ist.
  • In der vorliegenden Beschreibung werden orthogonale Achsen parallel zu der oberen Fläche und der unteren Fläche des Halbleitersubstrats als die X-Achse und die Y-Achse bezeichnet. Zusätzlich wird eine Achse senkrecht zu der oberen Fläche und der unteren Fläche des Halbleitersubstrats als die Z-Achse bezeichnet. In der vorliegenden Beschreibung kann die Richtung der Z-Achse als die Tiefenrichtung bezeichnet werden. Zusätzlich kann in der vorliegenden Beschreibung eine Richtung parallel zu der oberen Fläche und der unteren Fläche des Halbleitersubstrats als eine horizontale Richtung, einschließlich der X-Achsenrichtung und der Y-Achsenrichtung, bezeichnet werden.
  • In der vorliegenden Beschreibung bedeutet P+-artig oder N+-artig eine höhere Dotierungskonzentration als die von P-artig oder N-artig, und P--artig oder N--artig bedeutet eine niedrigere Dotierungskonzentration als die von P-artig oder N-artig
  • 1A zeigt ein Beispiel der Draufsicht einer Halbleitervorrichtung 100. Die Halbleitervorrichtung 100 im vorliegenden Beispiel ist ein Halbleiterchip, der einen Transistorabschnitt 70 umfasst. Die Halbleitervorrichtung 100 ist nicht auf einen Transistor beschränkt, solange sie ein Halbleiterelement ist, bei dem ein Halbleitersubstrat 10 eine MOS-Gatter-Struktur aufweist.
  • Der Transistorabschnitt 70 ist ein Bereich, der durch Projizieren eines Kollektorbereichs 22, der auf einer Rückflächenseite eines Halbleitersubstrats 10 angeordnet ist, auf eine obere Fläche des Halbleitersubstrats 10 erhalten wird. Der Kollektorbereich 22 wird nachfolgend beschrieben. Der Transistorabschnitt 70 umfasst einen Transistor, wie etwa einen IGBT. Im vorliegenden Beispiel ist der Transistorabschnitt 70 ein IGBT. Es ist zu beachten, dass der Transistorabschnitt 70 andere Transistoren, wie etwa ein MOSFET, sein kann.
  • Die vorliegende Figur zeigt einen Bereich um einen aktiven Abschnitt der Halbleitervorrichtung 100 herum, und andere Bereiche sind weggelassen. Zum Beispiel kann im vorliegenden Beispiel ein Randabschlussstrukturabschnitt in einem Bereich auf einer negativen Seite in der Y-Achsenrichtung in der Halbleitervorrichtung 100 vorgesehen sein. Der Randabschlussstrukturabschnitt verringert eine elektrische Feldstärke auf einer oberen Oberflächenseite des Halbleitersubstrats 10. Der Randabschlussstrukturabschnitt weist zum Beispiel einen Schutzring, eine Feldplatte, eine RESURF und eine Struktur, die diese kombiniert, auf. Es ist zu beachten, dass, obwohl das vorliegende Beispiel einen Rand auf der negativen Seite in der Y-Achsenrichtung der Einfachheit halber beschreibt, dasselbe für andere Ränder der Halbleitervorrichtung 100 gilt.
  • Das Halbleitersubstrat 10 ist ein Substrat, das aus einem Halbleitermaterial gebildet ist. Das Halbleitersubstrat 10 kann ein Siliziumsubstrat oder ein Siliziumkarbidsubstrat sein. Das Halbleitersubstrat 10 im vorliegenden Beispiel ist das Siliziumsubstrat. Es ist zu beachten, dass, wenn es in der vorliegenden Beschreibung einfach als eine Draufsicht bezeichnet wird, es bedeutet, dass die obere Flächenseite des Halbleitersubstrats 10 von oben betrachtet wird. Wie nachfolgend beschrieben wird, umfasst das Halbleitersubstrat 10 eine Frontfläche 21 und eine Rückfläche 23.
  • Die Halbleitervorrichtung 100 im vorliegenden Beispiel umfasst an einer Frontfläche 21 des Halbleitersubstrats 10 einen Gatter-Grabenabschnitt 40, einen Dummy-Grabenabschnitt 30, einen Emitterbereich 12, einen Basisbereich 14, einen Kontaktbereich 15 und einen Wannenbereich 17. Zusätzlich umfasst die Halbleitervorrichtung 100 im vorliegenden Beispiel eine Emitterelektrode 52 und eine Gatter-Metallschicht 50, die über der Frontfläche 21 des Halbleitersubstrats 10 angeordnet sind. Die Emitterelektrode 52 und die Gatter-Metallschicht 50 sind ein Beispiel für eine Metallschicht 53 der Frontflächenseite, die nachstehend beschrieben wird. Der Gatter-Grabenabschnitt 40 ist ein Beispiel für die MOS-Gatter-Struktur, die in der Halbleitervorrichtung 100 vorgesehen ist. Es ist zu beachten, dass, obwohl die Halbleitervorrichtung 100 des vorliegenden Beispiels ein Transistor ist, der die MOS-Gatter-Struktur umfasst, die Halbleitervorrichtung 100 alternativ eine Diode sein kann, die die MOS-Gatter-Struktur umfasst.
  • Die Emitterelektrode 52 ist über dem Gatter-Grabenabschnitt 40, dem Dummy-Grabenabschnitt 30, dem Emitterbereich 12, dem Basisbereich 14, dem Kontaktbereich 15 und dem Wannenbereich 17 angeordnet. Zusätzlich ist die Gatter-Metallschicht 50 über dem Verbindungsabschnitt 25 und dem Wannenbereich 17 angeordnet.
  • Die Emitterelektrode 52 und die Gatter-Metallschicht 50 sind aus einem Material gebildet, das Metall enthält. Mindestens ein Teilbereich der Emitterelektrode 52 kann aus Metall, wie etwa Aluminium (AI), oder aus einer Metalllegierung, wie etwa einer Aluminium-Silizium-Legierung (AISi) oder einer Aluminium-Silizium-Kupfer-Legierung (AlSiCu), gebildet sein. Mindestens ein Teilbereich der Gatter-Metallschicht 50 kann aus Metall, wie etwa Aluminium (AI), oder einer Metalllegierung, wie etwa einer Aluminium-Silizium-Legierung (AISi) und einer Aluminium-Silizium-Kupfer-Legierung (AlSiCu), gebildet sein. Die Emitterelektrode 52 und die Gatter-Metallschicht 50 können eine Barriereschicht 60 umfassen, die aus Titan oder einer Titanverbindung auf einer unteren Schicht des Bereichs gebildet ist, der aus Aluminium und dergleichen gebildet ist. Die Barriereschicht 60 wird nachfolgend beschrieben. Die Emitterelektrode 52 und die Gatter-Metallschicht 50 sind getrennt voneinander angeordnet.
  • Die Emitterelektrode 52 und die Gatter-Metallschicht 50 sind mit einem dielektrischen Zwischenschichtfilm 38 angeordnet, der über dem Halbleitersubstrat 10 angeordnet ist. Der dielektrische Zwischenschichtfilm 38 ist in 1A weggelassen. Ein Kontaktloch 54, ein Kontaktloch 55 und ein Kontaktloch 56 sind durch den dielektrischen Zwischenschichtfilm 38 angeordnet.
  • Das Kontaktloch 55 verbindet die Gatter-Metallschicht 50 und den Gatter-Leitungsabschnitt in dem Transistorabschnitt 70 durch den Verbindungsabschnitt 25 elektrisch. Eine Stopfenschicht 64, die aus Wolfram oder dergleichen gebildet ist, kann innerhalb des Kontaktlochs 55 gebildet sein. Die Stopfenschicht 64 wird nachfolgend beschrieben.
  • Das Kontaktloch 56 verbindet die Emitterelektrode 52 mit einem Dummy-Leitungsabschnitt innerhalb des Dummy-Grabenabschnitts 30. Eine Stopfenschicht 64, die aus Wolfram oder dergleichen gebildet ist, kann innerhalb des Kontaktlochs 56 gebildet sein.
  • Ein Verbindungsabschnitt 25 ist mit einer Metallschicht 53 der Frontflächenseite, wie etwa der Emitterelektrode 52 oder der Gatter-Metallschicht 50, verbunden. In einem Beispiel ist der Verbindungsabschnitt 25 zwischen der Gatter-Metallschicht 50 und dem Gatter-Leitungsabschnitt angeordnet. Der Verbindungsabschnitt 25 des vorliegenden Beispiels kann so angeordnet sein, dass er sich in der X-Achsenrichtung erstreckt und mit dem Gatter-Leitungsabschnitt elektrisch verbunden ist. Der Verbindungsabschnitt 25 kann auch zwischen der Emitterelektrode 52 und dem Dummy-Leitungsabschnitt angeordnet sein. Im vorliegenden Beispiel ist der Verbindungsabschnitt 25 nicht zwischen der Emitterelektrode 52 und dem Dummy-Leitungsabschnitt angeordnet. Der Verbindungsabschnitt 25 ist aus einem leitenden Material gebildet, wie etwa Polysilizium, das mit einer Verunreinigung dotiert ist. Der Verbindungsabschnitt 25 im vorliegenden Beispiel ist Polysilizium, das mit einer N-artigen (N+) Verunreinigung dotiert ist. Der Verbindungsabschnitt 25 ist über der Frontfläche 21 des Halbleitersubstrats 10 über einen dielektrischen Film, wie etwa einen Oxidfilm oder dergleichen, angeordnet.
  • Die Gatter-Grabenabschnitte 40 sind ein Beispiel für mehrere Grabenabschnitte, die sich in einer vorgegebenen Erstreckungsrichtung auf der Seite der Frontfläche 21 des Halbleitersubstrats 10 erstrecken. Die Gatter-Grabenabschnitte 40 sind in einem vorgegebenen Intervall entlang einer vorgegebenen Anordnungsrichtung (der X-Achsenrichtung im vorliegenden Beispiel) angeordnet. Der Gatter-Grabenabschnitt 40 im vorliegenden Beispiel kann zwei Erstreckungsabschnitte 41, die sich entlang einer Erstreckungsrichtung (der Y-Achsenrichtung im vorliegenden Beispiel) parallel zu der Frontfläche 21 des Halbleitersubstrats 10 und senkrecht zu der Anordnungsrichtung erstrecken, und einen Verbindungsabschnitt 43, der die beiden Erstreckungsabschnitte 41 verbindet, aufweisen.
  • Mindestens ein Abschnitt des Verbindungsabschnitts 43 ist vorzugsweise in einer gekrümmten Form ausgebildet. Das Verbinden von Endabschnitten der beiden Erstreckungsabschnitte 41 des Gatter-Grabenabschnitts 40 kann eine elektrische Feldstärke an den Endabschnitten der Erstreckungsabschnitte 41 verringern. Die Gatter-Metallschicht 50 kann mit dem Gatter-Leitungsabschnitt durch den Verbindungsabschnitt 25 in dem Verbindungsabschnitt 43 des Gatter-Grabenabschnitts 40 elektrisch verbunden sein.
  • Die Dummy-Grabenabschnitte 30 sind ein Beispiel für die mehreren Grabenabschnitte, die sich in der vorgegebenen Erstreckungsrichtung auf der Seite der Frontfläche 21 des Halbleitersubstrats 10 erstrecken. Der Dummy-Grabenabschnitt 30 ist ein Grabenabschnitt, der mit der Emitterelektrode 52 elektrisch verbunden ist. Ähnlich wie die Gatter-Grabenabschnitte 40 sind die Dummy-Grabenabschnitte 30 in vorgegebenen Intervallen entlang einer vorgegebenen Anordnungsrichtung (der X-Achsenrichtung im vorliegenden Beispiel) angeordnet. Obwohl der Dummy-Grabenabschnitt 30 des vorliegenden Beispiels eine I-Form auf der Frontfläche 21 des Halbleitersubstrats 10 aufweist, kann er eine U-Form auf der Frontfläche 21 des Halbleitersubstrats 10 ähnlich wie der Gatter-Grabenabschnitt 40 aufweisen. Das heißt, der Dummy-Grabenabschnitt 30 kann zwei Erstreckungsabschnitte, die sich entlang der Erstreckungsrichtung erstrecken, und einen Verbindungsabschnitt, der die beiden Erstreckungsabschnitte verbindet, enthalten.
  • Der Transistorabschnitt 70 des vorliegenden Beispiels weist eine Struktur auf, bei der zwei Gatter-Grabenabschnitte 40 und zwei Dummy-Grabenabschnitte 30 wiederholt angeordnet sind. Das heißt, der Transistorabschnitt 70 im vorliegenden Beispiel weist die Gatter-Grabenabschnitte 40 und die Dummy-Grabenabschnitte 30 in einem Verhältnis von 1:1 auf. Zum Beispiel enthält der Transistorabschnitt 70 einen Dummy-Grabenabschnitt 30 zwischen zwei Erstreckungsabschnitten 41.
  • Es ist zu beachten, dass das Verhältnis zwischen den Gatter-Grabenabschnitten 40 und den Dummy-Grabenabschnitten 30 nicht auf das im vorliegenden Beispiel beschränkt ist. Das Verhältnis der Gatter-Grabenabschnitte 40 kann größer sein als das Verhältnis der Dummy-Grabenabschnitte 30, oder das Verhältnis der Dummy-Grabenabschnitte 30 kann größer sein als das Verhältnis der Gatter-Grabenabschnitte 40. Das Verhältnis zwischen den Gatter-Grabenabschnitten 40 und den Dummy-Grabenabschnitten 30 kann 2:3 sein oder kann 2:4 sein. Zusätzlich kann der Transistorabschnitt 70 nicht die Dummy-Grabenabschnitte 30 aufweisen, wobei alle Grabenabschnitte die Gatter-Grabenabschnitte 40 sind.
  • Der Wannenbereich 17 ist ein Bereich eines zweiten Leitfähigkeitstyps, der in einer Seite der Frontfläche 21 des Halbleitersubstrats 10 relativ zu einem Driftbereich 18 angeordnet ist, der nachstehend beschrieben wird. Der Wannenbereich 17 ist ein Beispiel für den Wannenbereich, der in einer Umfangsseite des aktiven Abschnitts 120 angeordnet ist. Beispielsweise ist der Wannenbereich 17 P+-artig. Der Wannenbereich 17 ist in einem vorgegebenen Bereich von einem Endabschnitt eines aktiven Bereichs auf einer Seite ausgebildet, auf der die Gatter-Metallschicht 50 angeordnet ist. Eine Diffusionstiefe des Wannenbereichs 17 kann tiefer sein als Tiefen des Gatter-Grabenabschnitts 40 und des Dummy-Grabenabschnitts 30. Teilbereiche des Gatter-Grabenabschnitts 40 und des Dummy-Grabenabschnitts 30 auf einer Seite der Gatter-Metallschicht 50 sind im Wannenbereich 17 ausgebildet. Böden von Enden in Erstreckungsrichtung des Gatter-Grabenabschnitts 40 und des Dummy-Grabenabschnitts 30 können mit dem Wannenbereich 17 bedeckt sein.
  • Das Kontaktloch 54 ist jeweils über dem Emitterbereich 12 und dem Kontaktbereich 15 im Transistorabschnitt 70 ausgebildet. Das Kontaktloch 54 ist nicht über Wannenbereichen 17 vorgesehen, die an beiden Enden in der Y-Achsenrichtung vorgesehen sind. Auf diese Weise werden ein oder mehrere Kontaktlöcher 54 im dielektrischen Zwischenschichtfilm gebildet. Das eine oder die mehreren Kontaktlöcher 54 können so angeordnet sein, dass sie sich in Erstreckungsrichtung erstrecken.
  • Ein Mesaabschnitt 71 ist ein Mesaabschnitt, der in direktem Kontakt mit dem Grabenabschnitt in einer Ebene parallel zu der Frontfläche 21 des Halbleitersubstrats 10 vorgesehen ist. Der Mesaabschnitt kann ein Teil des Halbleitersubstrats 10 sein, der zwischen zwei benachbarten Grabenabschnitten angeordnet ist, und kann ein Abschnitt von der Frontfläche 21 des Halbleitersubstrats 10 bis zu einer Tiefe des untersten Bodenabschnitts jedes Grabenabschnitts sein. Ein Erstreckungsabschnitt jedes Grabenabschnitts kann als ein Grabenabschnitt definiert sein. Das heißt, der Bereich, der zwischen zwei Erstreckungsabschnitten angeordnet ist, kann als ein Mesaabschnitt definiert sein.
  • Der Mesaabschnitt 71 ist in direktem Kontakt mit dem Dummy-Grabenabschnitt 30 und/oder dem Gatter-Grabenabschnitt 40 in dem Transistorabschnitt 70 vorgesehen. Der Mesaabschnitt 71 weist den Wannenbereich 17, den Emitterbereich 12, den Basisbereich 14 und den Kontaktbereich 15 an der Frontfläche 21 des Halbleitersubstrats 10 auf. In dem Mesaabschnitt 71 sind die Emitterbereiche 12 und die Kontaktbereiche 15 abwechselnd in Erstreckungsrichtung vorgesehen.
  • Der Basisbereich 14 ist ein Bereich des zweiten Leitfähigkeitstyps, der in der Seite der Frontfläche 21 des Halbleitersubstrats 10 vorgesehen ist. Beispielsweise ist der Basisbereich 14 P--artig. Die Basisbereiche 14 können an beiden Endabschnitten des Mesaabschnitts 71 in der Y-Achsenrichtung an der Frontfläche 21 des Halbleitersubstrats 10 vorgesehen sein. Es ist zu beachten, dass 1A nur einen Endabschnitt in der Y-Achsenrichtung des Basisbereichs 14 zeigt.
  • Der Emitterbereich 12 ist ein Bereich eines ersten Leitfähigkeitstyps mit einer höheren Dotierungskonzentration als der Driftbereich 18. Beispielsweise ist der Emitterbereich 12 im vorliegenden Beispiel N+-artig. Beispiele für einen Dotierstoff des Emitterbereichs 12 umfassen Arsen (As). Der Emitterbereich 12 ist in direktem Kontakt mit dem Gatter-Grabenabschnitt 40 an der Frontfläche 21 in dem Mesaabschnitt 71 angeordnet. Der Emitterbereich 12 kann so angeordnet sein, dass er sich in der X-Achsenrichtung von einem zu einem anderen von zwei Grabenabschnitten erstreckt, die den Mesaabschnitt 71 einschließen. Der Emitterbereich 12 ist auch unter dem Kontaktloch 54 angeordnet.
  • Zusätzlich kann der Emitterbereich 12 in direktem Kontakt mit dem Dummy-Grabenabschnitt 30 stehen oder auch nicht. Der Emitterbereich 12 ist im vorliegenden Beispiel in direktem Kontakt mit dem Dummy-Grabenabschnitt 30.
  • Der Kontaktbereich 15 ist ein Bereich des zweiten Leitfähigkeitstyps, der über dem Basisbereich 14 angeordnet ist und eine höhere Dotierungskonzentration als der Basisbereich 14 aufweist. Beispielsweise ist der Kontaktbereich 15 im vorliegenden Beispiel P+-artig. Der Kontaktbereich 15 ist im vorliegenden Beispiel an der Frontfläche 21 in dem Mesaabschnitt 71 vorgesehen. Der Kontaktbereich 15 kann in der X-Achsenrichtung von einem zu einem anderen der zwei Grabenabschnitte angeordnet sein, die den Mesaabschnitt 71 einschließen. Der Kontaktbereich 15 kann mit dem Gatter-Grabenabschnitt 40 oder dem Dummy-Grabenabschnitt 30 in direktem Kontakt stehen oder auch nicht. Der Kontaktbereich 15 ist im vorliegenden Beispiel mit dem Dummy-Grabenabschnitt 30 und dem Gatter-Grabenabschnitt 40 in direktem Kontakt. Der Kontaktbereich 15 ist auch unter dem Kontaktloch 54 vorgesehen.
  • 1B zeigt ein Beispiel eines Querschnitts a-a' in 1A. Der Querschnitt a-a' ist eine XZ-Ebene, die durch den Emitterbereich 12 im Transistorabschnitt 70 verläuft. Im Querschnitt a-a' weist die Halbleitervorrichtung 100 im vorliegenden Beispiel das Halbleitersubstrat 10, den dielektrischen Zwischenschichtfilm 38, die Emitterelektrode 52 und eine Kollektorelektrode 24 auf. Die Kollektorelektrode 24 ist ein Beispiel einer rückflächenseitigen Metallschicht, die in direktem Kontakt mit der Rückfläche 23 des Halbleitersubstrats 10 angeordnet ist. Die Emitterelektrode 52 ist über dem Halbleitersubstrat 10 und dem dielektrischen Zwischenschichtfilm 38 gebildet.
  • Der Driftbereich 18 ist ein Bereich des ersten Leitfähigkeitstyps, der im Halbleitersubstrat 10 vorgesehen ist. Beispielsweise ist der Driftbereich 18 im vorliegenden Beispiel N--artig. Der Driftbereich 18 kann ein Bereich sein, der ohne andere Dotierungsbereiche, die im Halbleitersubstrat 10 gebildet sind, verblieben ist. Das heißt, eine Dotierungskonzentration im Driftbereich 18 kann eine Dotierungskonzentration im Halbleitersubstrat 10 sein.
  • Ein Pufferbereich 20 ist ein Bereich des ersten Leitfähigkeitstyps, der auf einer Seite der Rückfläche 23 des Halbleitersubstrats 10 relativ zum Driftbereich 18 vorgesehen ist. Beispielsweise ist der Pufferbereich 20 im vorliegenden Beispiel N-artig. Die Dotierungskonzentration des Pufferbereichs 20 ist höher als die Dotierungskonzentration des Driftbereichs 18. Der Pufferbereich 20 kann als eine Feldstoppschicht fungieren, die verhindert, dass eine Verarmungsschicht, die sich von einer unteren Flächenseite des Basisbereichs 14 erstreckt, den Kollektorbereich 22 des zweiten Leitfähigkeitstyps erreicht. Es sei angemerkt, dass der Pufferbereich 20 weggelassen sein kann.
  • Der Kollektorbereich 22 ist unterhalb des Pufferbereichs 20 im Transistorabschnitt 70 angeordnet. Der Kollektorbereich 22 weist den zweiten Leitfähigkeitstyp auf. Beispielsweise ist der Kollektorbereich 22 im vorliegenden Beispiel P+-artig.
  • Die Kollektorelektrode 24 ist an der Rückfläche 23 des Halbleitersubstrats 10 ausgebildet. Die Kollektorelektrode 24 ist aus einem leitenden Material gebildet, wie etwa Metall. Das Material der Kollektorelektrode 24 kann das gleiche wie das Material der Emitterelektrode 52 sein oder sich davon unterscheiden.
  • Der Basisbereich 14 ist ein Bereich des zweiten Leitfähigkeitstyps, der über dem Driftbereich 18 vorgesehen ist. Der Basisbereich 14 ist in Kontakt mit dem Gatter-Grabenabschnitt 40 angeordnet. Der Basisbereich 14 kann in Kontakt mit dem Dummy-Grabenabschnitt 30 angeordnet sein.
  • Der Emitterbereich 12 ist über dem Basisbereich 14 angeordnet. Der Emitterbereich 12 ist zwischen dem Basisbereich 14 und der Frontfläche 21 angeordnet. Der Emitterbereich 12 ist in direktem Kontakt mit dem Gatter-Grabenabschnitt 40 angeordnet. Der Emitterbereich 12 kann mit dem Dummy-Grabenabschnitt 30 in direktem Kontakt stehen oder auch nicht.
  • Ein Sammelbereich 16 ist ein Bereich des ersten Leitfähigkeitstyps, der auf der Seite der Frontfläche 21 des Halbleitersubstrats 10 relativ zum Driftbereich 18 vorgesehen ist. Beispielsweise ist der Sammelbereich 16 im vorliegenden Beispiel N+artig. Es ist zu beachten, dass der Sammelbereich 16 möglicherweise nicht vorgesehen ist.
  • Der Sammelbereich 16 ist in Kontakt mit dem Gatter-Grabenabschnitt 40 angeordnet. Der Sammelbereich 16 kann mit dem Dummy-Grabenabschnitt 30 in Kontakt stehen oder auch nicht. Die Dotierungskonzentration des Sammelbereichs 16 ist höher als die Dotierungskonzentration des Driftbereichs 18. Eine lonenimplantationsdosierung des Sammelbereichs 16 kann 1,0E + 12 cm-2 oder mehr und 1,0E + 13 cm-2 oder weniger betragen. Alternativ kann die lonenimplantationsdosierung des Sammelbereichs 16 3,0E + 12 cm-2 oder mehr und 6,0E + 12 cm-2 oder weniger betragen. Das Anordnen des Sammelbereichs 16 kann einen Ladungsträgerimplantationsverbesserungseffekt (IE-Effekt) erhöhen, um eine Einschaltspannung des Transistorabschnitts 70 zu verringern.
  • Ein oder mehrere Gatter-Grabenabschnitte 40 und ein oder mehrere Dummy-Grabenabschnitte 30 sind an der Frontfläche 21 angeordnet. Jeder Grabenabschnitt ist von der Frontfläche 21 bis zum Driftbereich 18 angeordnet. In einem Bereich, der mit dem Emitterbereich 12, dem Basisbereich 14, dem Kontaktbereich 15 und/oder dem Sammelbereich 16 versehen ist, verläuft jeder Grabenabschnitt auch durch diese Bereiche, um den Driftbereich 18 zu erreichen. Die Konfiguration des Grabenabschnitts, der den Dotierungsbereich durchdringt, ist nicht auf die Konfiguration beschränkt, die in der Reihenfolge des Bildens des Dotierungsbereichs und dann des Bildens des Grabenabschnitts hergestellt wird. Die Konfiguration des Grabenabschnitts, der durch den Dotierungsbereich verläuft, enthält eine Konfiguration des Dotierungsbereichs, der zwischen den Grabenabschnitten nach dem Bilden des Grabenabschnitts gebildet wird.
  • Der Gatter-Grabenabschnitt 40 weist einen Gatter-Graben, einen dielektrischen Gaterfilm 42 und einen Gatter-Leitungsabschnitt 44 auf, die an der Frontfläche 21 gebildet sind. Der dielektrische Gaterfilm 42 ist so gebildet, dass er eine Innenwand des Gatter-Grabens bedeckt. Der dielektrische Gaterfilm 42 kann durch Oxidieren oder Nitrieren eines Halbleiters auf der Innenwand des Gatter-Grabens gebildet werden. Der Gatter-Leitungsabschnitt 44 ist weiter innen als der dielektrische Gaterfilm 42 innerhalb des Gatter-Grabens gebildet. Der dielektrische Gaterfilm 42 isoliert den Gatter-Leitungsabschnitt 44 von dem Halbleitersubstrat 10. Der Gatter-Leitungsabschnitt 44 ist aus einem leitenden Material gebildet, wie etwa Polysilizium. Der Gatter-Grabenabschnitt 40 ist mit dem dielektrischen Zwischenschichtfilm 38 auf der Frontfläche 21 bedeckt.
  • Der Gatter-Leitungsabschnitt 44 weist einen Bereich auf, der dem Basisbereich 14 in direktem Kontakt auf der Seite des Mesaabschnitts 71 gegenüberliegt, indem der dielektrische Gaterfilm 42 in Tiefenrichtung des Halbleitersubstrats 10 angeordnet ist. Wenn eine vorgegebene Spannung an den Gatter-Leitungsabschnitt 44 angelegt wird, wird ein Kanal durch eine Elektroneninversionsschicht in einer Oberflächenschicht des Basisbereichs 14 an einer Grenzfläche in Kontakt mit dem Gatter-Graben gebildet.
  • Der Dummy-Grabenabschnitt 30 kann die gleiche Struktur wie der Gatter-Grabenabschnitt 40 aufweisen. Der Dummy-Grabenabschnitt 30 weist einen Dummy-Graben, einen dielektrischen Dummyfilm 32 und einen Dummy-Leitungsabschnitt 34 auf, die auf der Seite der Frontfläche 21 gebildet sind. Der dielektrische Dummyfilm 32 ist so gebildet, dass er die Innenwände des Dummy-Grabens bedeckt. Der Dummy-Leitungsabschnitt 34 ist innerhalb des Dummy-Grabens gebildet und weiter innen als der dielektrische Dummyfilm 32 gebildet. Der dielektrische Dummyfilm 32 isoliert den Dummy-Leitungsabschnitt 34 von dem Halbleitersubstrat 10. Der Dummy-Grabenabschnitt 30 kann mit dem dielektrischen Zwischenschichtfilm 38 auf der Frontfläche 21 bedeckt sein.
  • Der dielektrische Zwischenschichtfilm 38 ist über dem Halbleitersubstrat 10 angeordnet. Der dielektrische Zwischenschichtfilm 38 ist im vorliegenden Beispiel in direktem Kontakt mit der Frontfläche 21 angeordnet. Die Emitterelektrode 52 ist über dem dielektrischen Zwischenschichtfilm 38 angeordnet. Der dielektrische Zwischenschichtfilm 38 ist mit einem oder mehreren Kontaktlöchern 54 zum elektrischen Verbinden der Emitterelektrode 52 mit dem Halbleitersubstrat 10 versehen. In ähnlicher Weise können das Kontaktloch 55 und das Kontaktloch 56 so angeordnet sein, dass sie durch den dielektrischen Zwischenschichtfilm 38 verlaufen. Eine Filmdicke des dielektrischen Zwischenschichtfilms 38 beträgt zum Beispiel 1,0 µm, ist jedoch nicht darauf beschränkt. Der dielektrische Zwischenschichtfilm 38 kann im vorliegenden Beispiel einen ersten dielektrischen Zwischenschichtfilm 381, der so angeordnet ist, dass er in direktem Kontakt mit der Frontfläche 21 ist, und einen zweiten dielektrischen Zwischenschichtfilm 382 umfassen, der über dem ersten dielektrischen Zwischenschichtfilm 381 angeordnet ist.
  • Der dielektrische Zwischenschichtfilm 38 kann ein Siliziumoxidfilm sein. Der dielektrische Zwischenschichtfilm 38 kann ein BPSG-(Borophosphosilikatglas)-Film, ein BSG-(Borosilikatglas)-Film oder ein PSG-(Phosphosilikatglas)-Film sein. Der dielektrische Zwischenschichtfilm 38 kann auch einen Hochtemperatursiliziumoxid-(HTO: Hochtemperaturoxid)-Film umfassen. Der erste dielektrische Zwischenschichtfilm 381 und der zweite dielektrische Zwischenschichtfilm 382 können das gleiche Material sein oder können unterschiedliche Materialien sein. In einem Beispiel kann der erste dielektrische Zwischenschichtfilm 381 ein HTO-Film sein und der zweite dielektrische Zwischenschichtfilm 382 kann ein BPSG-Film sein. Der dielektrische Zwischenschichtfilm 38 kann auch eine geschichtete Konfiguration mit drei oder mehr Schichten sein.
  • 2A zeigt eine Draufsicht eines abgewandelten Beispiels der Halbleitervorrichtung 100. Das vorliegende Beispiel zeigt lediglich einige Elemente der Halbleitervorrichtung 100 und lässt einige Elemente weg.
  • Das Halbleitersubstrat 10 weist in einer Draufsicht eine Endseite 102 auf. Das Halbleitersubstrat 10 des vorliegenden Beispiels umfasst zwei Sätze von Endseiten 102, die in der Draufsicht einander zugewandt sind. Im vorliegenden Beispiel sind die X-Achse und die Y-Achse parallel zu einer der Endseiten 102.
  • Das Halbleitersubstrat 10 ist mit einem aktiven Abschnitt 120 versehen. Der aktive Abschnitt 120 ist ein Bereich, in dem ein Hauptstrom in Tiefenrichtung zwischen der Frontfläche 21 und der Rückfläche 23 des Halbleitersubstrats 10 fließt, wenn die Halbleitervorrichtung 100 arbeitet. Eine Emitterelektrode 52 ist über dem aktiven Abschnitt 120 angeordnet, aber in der vorliegenden Figur weggelassen.
  • Der aktive Abschnitt 120 ist mit einem Transistorabschnitt 70, der ein Transistorelement, wie etwa einen IGBT, umfasst, und/oder einem Diodenabschnitt 80 versehen, der ein Diodenelement, wie etwa eine Freilaufdiode (FWD), umfasst. Im Beispiel von 2A sind der Transistorabschnitt 70 und der Diodenabschnitt 80 abwechselnd entlang einer vorgegebenen Anordnungsrichtung (der X-Achsenrichtung im vorliegenden Beispiel) auf der Frontfläche 21 des Halbleitersubstrats 10 angeordnet. Der aktive Abschnitt 120 kann in einem anderen Beispiel nur mit dem Transistorabschnitt 70 oder dem Diodenabschnitt 80 versehen sein.
  • Im vorliegenden Beispiel ist ein Bereich, in dem der Transistorabschnitt 70 angeordnet ist, mit einem Symbol „I“ bezeichnet, und ein Bereich, in dem der Diodenabschnitt 80 angeordnet ist, ist mit einem Symbol „F“ bezeichnet. Jeder der Transistorabschnitte 70 und der Diodenabschnitte 80 kann eine Längslänge in der Erstreckungsrichtung haben. Mit anderen Worten ist die Länge jedes der Transistorabschnitte 70 in der Y-Achsenrichtung größer als die Breite in der X-Achsenrichtung. In ähnlicher Weise ist die Länge jedes der Diodenabschnitte 80 in der Y-Achsenrichtung größer als die Breite in der X-Achsenrichtung. Die Erstreckungsrichtung des Transistorabschnitts 70 und des Diodenabschnitts 80 und die Längsrichtung jedes nachstehend beschriebenen Grabenabschnitts können dieselben sein.
  • Der Diodenabschnitt 80 ist ein Bereich, der durch Projizieren eines Kathodenbereichs 82, der auf der Rückflächenseite 23 des Halbleitersubstrats 10 angeordnet ist, auf die obere Fläche des Halbleitersubstrats 10 erhalten wird. Der Kathodenbereich 82 wird nachstehend beschrieben. Auf der Rückfläche 23 des Halbleitersubstrats 10 kann ein P+-artiger Bereich des Kollektorbereichs 22 in einem anderen Bereich als dem Kathodenbereich 82 angeordnet sein. In der vorliegenden Beschreibung kann der Diodenabschnitt 80 auch einen Erweiterungsbereich 85 enthalten, wo sich der Diodenabschnitt 80 zu einem nachstehend beschriebenen Gatter in der Y-Achsenrichtung erstreckt. Auf der Rückfläche 23 des Erweiterungsbereichs 85 kann der Kollektorbereich 22 vorgesehen sein.
  • Die Halbleitervorrichtung 100 kann ein oder mehrere Felder über dem Halbleitersubstrat 10 aufweisen. Die Halbleitervorrichtung 100 des vorliegenden Beispiels weist ein Gatterfeld 112 auf. Die Halbleitervorrichtung 100 kann ein Feld wie etwa ein Anodenfeld und ein Kathodenfeld enthalten. Im Fall des vorliegenden Beispiels ist jedes Feld in der Nähe der Endseite 102 angeordnet. Die Nähe der Endseite 102 bezieht sich auf einen Bereich zwischen der Endseite 102 und der Emitterelektrode 52 in einer Draufsicht. Wenn die Halbleitervorrichtung 100 montiert ist, kann jedes Feld durch eine Verdrahtung wie etwa einen Draht mit einer externen Schaltung verbunden sein. In Bezug auf die Anordnungsposition ist jedes Feld möglicherweise nicht in der Nähe der Endseite 102 angeordnet.
  • Ein Gatter-Potential wird an das Gatter-Feld 112 angelegt. Das Gatter-Feld 112 ist mit dem Gatter-Leitungsabschnitt 44 des Gatter-Grabenabschnitts 40 des aktiven Abschnitts 120 elektrisch verbunden. Die Halbleitervorrichtung 100 enthält einen Gatterläufer, der das Gatter-Feld 112 und den Gatter-Grabenabschnitt 40 verbindet. In 2A ist der Gatterläufer mit diagonalen Linien schraffiert.
  • Der Gatterläufer des vorliegenden Beispiels weist einen äußeren Umfangs-Gatterläufer 130 und einen Gatterläufer 131 zwischen dem aktiven Abschnitt auf. Der Gatterläufer kann je nach Bedarf entweder aus der Gatter-Metallschicht 50 oder dem Verbindungsabschnitt 25 oder aus einer Kombination von beiden bestehen. Der äußere Umfangs-Gatterläufer 130 und der Gatterläufer 131 zwischen dem aktiven Abschnitt können die gleiche Konfiguration oder eine andere Konfiguration aufweisen. Der äußere Umfangs-Gatterläufer 130 ist in einer Draufsicht zwischen dem aktiven Abschnitt 120 und der Endseite 102 des Halbleitersubstrats 10 angeordnet. Der äußere Umfangs-Gatterläufer 130 des vorliegenden Beispiels umgibt den aktiven Abschnitt 120 in der Draufsicht. Ein Bereich, der von dem äußeren Umfangs-Gatterläufer 130 in der Draufsicht umgeben ist, kann der aktive Abschnitt 120 sein. Ferner ist der äußere Umfangs-Gatterläufer 130 mit dem Gatter-Feld 112 verbunden. Der äußere Umfangs-Gatterläufer 130 ist über dem Halbleitersubstrat 10 angeordnet. Der äußere Umfangs-Gatterläufer 130 kann aus der Gatter-Metallschicht 50 und dem Verbindungsabschnitt 25 bestehen.
  • Der Gatterläufer 131 zwischen dem aktiven Abschnitt ist zwischen mehreren aktiven Abschnitten 120 angeordnet. In 2A sind zwei aktive Abschnitte 120 nebeneinander in der Y-Achsenrichtung angeordnet. Das Anordnen des Gatterläufers 131 zwischen dem aktiven Abschnitt zwischen den mehreren aktiven Abschnitten 120 innerhalb des Halbleitersubstrats 10 kann eine Variation der Verdrahtungslänge von dem Gatter-Feld 112 für jeden Bereich des Halbleitersubstrats 10 verringern.
  • Der Gatterläufer 131 zwischen dem aktiven Abschnitt ist mit dem Gatter-Grabenabschnitt des aktiven Abschnitts 120 verbunden. Der Gatterläufer 131 zwischen dem aktiven Abschnitt ist über dem Halbleitersubstrat 10 angeordnet. Der Gatterläufer 131 zwischen dem aktiven Abschnitt des vorliegenden Beispiels besteht aus der Gatter-Metallschicht 50 und dem Verbindungsabschnitt 25. Die Gatter-Metallschicht 50 kann eine Metallschicht sein, die Aluminium oder dergleichen enthält.
  • Der Gatterläufer 131 zwischen dem aktiven Abschnitt kann mit dem äußeren Umfangs-Gatterläufer 130 verbunden sein. Der Gatterläufer 131 zwischen dem aktiven Abschnitt des vorliegenden Beispiels ist so angeordnet, dass er sich in der X-Achsenrichtung von einem äußeren Umfangs-Gatterläufer 130 zu einem anderen äußeren Umfangs-Gatterläufer 130 im Wesentlichen in der Mitte der Y-Achsenrichtung erstreckt, um den aktiven Abschnitt 120 zu kreuzen. Wenn der aktive Abschnitt 120 durch den Gatterläufer 131 zwischen dem aktiven Abschnitt geteilt wird, können der Transistorabschnitt 70 und der Diodenabschnitt 80 abwechselnd in der X-Achsenrichtung in jedem geteilten Bereich angeordnet sein.
  • Ein Randabschlussstrukturabschnitt 140 ist an der Frontfläche 21 des Halbleitersubstrats 10 angeordnet. Der Randabschlussstrukturabschnitt 140 ist in einer Draufsicht zwischen dem aktiven Abschnitt 120 und der Endseite 102 angeordnet. Der Randabschlussstrukturabschnitt 140 ist im vorliegenden Beispiel zwischen dem äußeren Umfangs-Gatterläufer 130 und der Endseite 102 angeordnet. Der Randabschlussstrukturabschnitt 140 verringert eine elektrische Feldstärke auf der Seite der Frontfläche 21 des Halbleitersubstrats 10. Der Randabschlussstrukturabschnitt 140 kann einen Schutzring, eine Feldplatte und/oder eine RESURF umfassen, die ringförmig angeordnet sind, um den aktiven Abschnitt 120 zu umschließen.
  • 2B zeigt eine Draufsicht des abgewandelten Beispiels der Halbleitervorrichtung 100. Die Halbleitervorrichtung 100 des vorliegenden Beispiels umfasst den Transistorabschnitt 70 und einen Diodenabschnitt 80. Die vorliegende Figur ist eine vergrößerte Ansicht der oberen Fläche des Bereichs A in 2A.
  • Die Halbleitervorrichtung 100 des vorliegenden Beispiels umfasst einen Gatter-Grabenabschnitt 40, einen Dummy-Grabenabschnitt 30, einen Emitterbereich 12, einen Basisbereich 14, einen Kontaktbereich 15 und einen Wannenbereich 17, die innerhalb der Seite der Frontfläche 21 des Halbleitersubstrats 10 angeordnet sind. Der Gatter-Grabenabschnitt 40 und der Dummy-Grabenabschnitt 30 sind jeweils ein Beispiel für den Grabenabschnitt.
  • Ähnlich wie der Gatter-Grabenabschnitt 40 kann der Dummy-Grabenabschnitt 30 des vorliegenden Beispiels eine U-Form auf der Frontfläche 21 des Halbleitersubstrats 10 aufweisen. Das heißt, der Dummy-Grabenabschnitt 30 kann zwei Erstreckungsabschnitte 31, die sich entlang der Erstreckungsrichtung erstrecken, und einen Verbindungsabschnitt 33, der die beiden Erstreckungsabschnitte 31 verbindet, aufweisen.
  • Die Halbleitervorrichtung 100 des vorliegenden Beispiels umfasst die Emitterelektrode 52 und die Gatter-Metallschicht 50, die über der Frontfläche 21 des Halbleitersubstrats 10 angeordnet sind. Die Emitterelektrode 52 und die Gatter-Metallschicht 50 sind getrennt voneinander angeordnet. Der Transistorabschnitt 70 im vorliegenden Beispiel umfasst einen Grenzabschnitt 90, der an einer Grenze zwischen dem Transistorabschnitt 70 und dem Diodenabschnitt 80 angeordnet ist. Die Halbleitervorrichtung 100 kann jedoch den Grenzabschnitt 90 nicht enthalten.
  • Der Grenzabschnitt 90 ist ein Bereich, der im Transistorabschnitt 70 angeordnet ist und in direktem Kontakt mit dem Diodenabschnitt 80 steht. Der Grenzabschnitt 90 umfasst den Kontaktbereich 15 in der Frontfläche 21 des Halbleitersubstrats 10. Der Grenzabschnitt 90 des vorliegenden Beispiels umfasst den Emitterbereich 12 nicht. In einem Beispiel sind die Grabenabschnitte im Grenzabschnitt 90 die Dummy-Grabenabschnitte 30. Der Grenzabschnitt 90 des vorliegenden Beispiels ist so angeordnet, dass seine beiden Enden in der X-Achsenrichtung zu den Dummy-Grabenabschnitten 30 werden.
  • Das Kontaktloch 54 ist über dem Basisbereich 14 im Diodenabschnitt 80 angeordnet. Das Kontaktloch 54 ist über dem Kontaktbereich 15 im Grenzabschnitt 90 angeordnet. Es sind keine Kontaktlöcher 54 über den Wannenbereichen 17 vorgesehen, die an beiden Enden der Y-Achsenrichtung vorgesehen sind.
  • Der Mesaabschnitt 91 ist im Grenzabschnitt 90 angeordnet. Der Mesaabschnitt 91 umfasst den Kontaktbereich 15 in der Frontfläche 21 des Halbleitersubstrats 10. Der Mesaabschnitt 91 umfasst im vorliegenden Beispiel den Basisbereich 14 und den Wannenbereich 17 in der negativen Seite der Y-Achsenrichtung.
  • Der Mesaabschnitt 81 ist in einem Bereich angeordnet, der zwischen den zueinander benachbarten Dummy-Grabenabschnitten 30 im Diodenabschnitt 80 angeordnet ist. Der Mesaabschnitt 81 weist den Basisbereich 14 an der Frontfläche 21 des Halbleitersubstrats 10 auf. Der Mesaabschnitt 81 umfasst im vorliegenden Beispiel den Wannenbereich 17 auf der negativen Seite in der Y-Achsenrichtung.
  • Der Emitterbereich 12 ist im Mesaabschnitt 71 angeordnet, muss jedoch möglicherweise nicht im Mesaabschnitt 81 und im Mesaabschnitt 91 angeordnet sein. Der Kontaktbereich 15 ist im Mesaabschnitt 71 und im Mesaabschnitt 91 angeordnet, muss jedoch möglicherweise nicht im Mesaabschnitt 81 angeordnet sein.
  • 2C zeigt einen Querschnitt b-b' eines abgewandelten Beispiels der Halbleitervorrichtung 100. Diese Figur entspricht dem Querschnitt b-b' von 2B. Die Halbleitervorrichtung 100 des vorliegenden Beispiels enthält den Kollektorbereich 22 und den Kathodenbereich 82 auf der Rückflächenseite 23 des Pufferbereichs 20.
  • Der Kontaktbereich 15 ist über dem Basisbereich 14 im Mesaabschnitt 91 angeordnet. Der Kontaktbereich 15 ist in Kontakt mit dem Dummy-Grabenabschnitt 30 im Mesaabschnitt 91 angeordnet. In einem anderen Querschnitt kann der Kontaktbereich 15 an der Frontfläche 21 im Mesaabschnitt 71 angeordnet sein.
  • Der Sammelbereich 16 ist im Transistorabschnitt 70 und im Diodenabschnitt 80 angeordnet. Der Sammelbereich 16 ist im vorliegenden Beispiel an den gesamten Flächen des Transistorabschnitts 70 und des Diodenabschnitts 80 angeordnet. Es ist zu beachten, dass der Sammelbereich 16 möglicherweise nicht im Diodenabschnitt 80 angeordnet sein muss.
  • Der Kathodenbereich 82 ist unterhalb des Pufferbereichs 20 im Diodenabschnitt 80 angeordnet. Eine Grenze zwischen dem Kollektorbereich 22 und dem Kathodenbereich 82 ist eine Grenze zwischen dem Transistorabschnitt 70 und dem Diodenabschnitt 80. Das heißt, der Kollektorbereich 22 ist im vorliegenden Beispiel unterhalb des Grenzabschnitts 90 angeordnet.
  • Die Halbleitervorrichtung 100 kann eine Leistungshalbleitervorrichtung zum Durchführen einer Leistungssteuerung und dergleichen sein. Die Halbleitervorrichtung 100 des vorliegenden Beispiels kann eine vertikale Halbleiterstruktur aufweisen, bei der eine Metallschicht auf der Rückflächenseite auf der Rückflächenseite 23 des Halbleitersubstrats 10 angeordnet ist. Es ist zu beachten, dass die Halbleitervorrichtung 100 alternativ eine horizontale Halbleiterstruktur aufweisen kann, bei der die Metallschicht nicht auf der Rückflächenseite 23 angeordnet ist.
  • Es ist zu beachten, dass im vorliegenden Beispiel ein RC-IGBT mit einer Graben-Gatter-Struktur als ein Beispiel für die Halbleitervorrichtung 100 beschrieben wird. Es ist zu beachten, dass die Halbleitervorrichtung 100 eine Halbleitervorrichtung mit einer planaren Gatter-Struktur sein kann oder andere Halbleitervorrichtungen wie etwa eine Diode sein kann. Die Halbleitervorrichtung 100 kann einen N-Kanal-MOSFET oder einen P-Kanal-MOSFET enthalten.
  • 3A ist eine vergrößerte Ansicht eines Querschnitts der Halbleitervorrichtung 100. Im vorliegenden Beispiel ist eine vergrößerte Ansicht eines Querschnitts nahe dem Kontaktabschnitt 65, der im Kontaktloch 54 angeordnet ist, gezeigt. Der Querschnitt im vorliegenden Beispiel ist der XZ-Querschnitt, der durch den Emitterbereich 12 an einer Frontfläche 21 eines Halbleitersubstrats 10 verläuft. Der Kontaktabschnitt 65 enthält eine Barriereschicht 60, eine Silizidschicht 63 und eine Stopfenschicht 64.
  • In der vorliegenden Beschreibung kann die Struktur nahe dem Kontaktabschnitt 65 unter Verwendung des Kontaktlochs 54 beschrieben werden, aber die ähnliche Struktur kann für andere Kontaktlöcher wie das Kontaktloch 55 und das Kontaktloch 56 verwendet werden. Das heißt, die Barriereschicht 60, die Silizidschicht 63 und die Stopfenschicht 64 können in anderen Kontaktlöchern wie dem Kontaktloch 55 und dem Kontaktloch 56 angeordnet sein.
  • Das Kontaktloch 54 weist einen Stufenabschnitt 39 auf der Seitenwand auf. Der Stufenabschnitt 39 kann an einer Grenze zwischen dem ersten dielektrischen Zwischenschichtfilm 381 und dem zweiten dielektrischen Zwischenschichtfilm 382 ausgebildet sein. Der Stufenabschnitt 39 kann ein Bereich sein, der die Seitenwand des Kontaktlochs 54 ist, die mindestens einen Wendepunkt umfasst. Der Stufenabschnitt 39 kann ein Bereich sein, der stufenartig an der Grenze zwischen dem ersten dielektrischen Zwischenschichtfilm 381 und dem zweiten dielektrischen Zwischenschichtfilm 382 ausgebildet ist.
  • Die Höhe h des Stufenabschnitts 39 kann 15 % oder weniger oder 10 % oder weniger oder 5 % oder weniger einer Öffnungsbreite d des Kontaktlochs 54 in der Anordnungsrichtung auf der oberen Oberfläche des dielektrischen Zwischenschichtfilms 38 betragen. Im vorliegenden Beispiel kann die Höhe h des Stufenabschnitts 39 120 nm oder weniger oder 80 nm oder weniger oder 40 nm oder weniger betragen. In der vorliegenden Beschreibung kann sich die Höhe h des Stufenabschnitts 39 auf eine Höhe bis zur Seitenwand des ersten dielektrischen Zwischenschichtfilms 381 beziehen, die in einer Richtung senkrecht zur Tangentialrichtung der Seitenwand des zweiten dielektrischen Zwischenschichtfilms 382 gemessen wurde.
  • Im vorliegenden Beispiel weist die Seitenwand des Kontaktlochs 54 eine Neigung auf, die eine nach vorne gerichtete Verjüngung ist. Der Verjüngungswinkel der Seitenwand des Kontaktlochs 54 kann von 70 Grad bis 90 Grad betragen.
  • Im vorliegenden Beispiel kann das Seitenverhältnis des Kontaktlochs 54 2 oder mehr sein oder kann 5 oder mehr sein. Das Seitenverhältnis des Kontaktlochs 54 kann von 0,5 bis 10 betragen. In der vorliegenden Beschreibung ist das Seitenverhältnis des Kontaktlochs 54 ein numerischer Wert, der durch Teilen der Tiefe des Kontaktlochs 54 in der Tiefenrichtung des Halbleitersubstrats 10 durch die Öffnungsbreite d des Kontaktlochs 54 auf der oberen Oberfläche des dielektrischen Zwischenschichtfilms 38 erhalten wird.
  • Die Barriereschicht 60 ist auf der Silizidschicht 63 im Kontaktloch 54 angeordnet. Die Barriereschicht 60 ist auf der Bodenfläche des Kontaktlochs 54 und der Seitenwand des dielektrischen Zwischenschichtfilms 38 angeordnet. Die Barriereschicht 60 im vorliegenden Beispiel ist auf der oberen Oberfläche der Silizidschicht 63 und der Seitenwand des dielektrischen Zwischenschichtfilms 38 im Kontaktloch 54 angeordnet. Die Barriereschicht 60 kann Titan (Ti) oder Tantal (Ta) enthalten. Die Barriereschicht 60 im vorliegenden Beispiel weist eine erste Barriere-Metallschicht 61 und eine zweite Barriere-Metallschicht 62 auf.
  • Die Barriereschicht im vorliegenden Beispiel weist einen ersten Bereich 161, der ein Bereich in direktem Kontakt mit dem Stufenabschnitt 39 ist, einen zweiten Bereich 162, der ein Bereich auf einer niedrigeren Seite als der erste Bereich 161 ist, der in direktem Kontakt mit der Seitenwand des Kontaktlochs 54 ist, und einen dritten Bereich 163 auf, der ein Bereich auf einer höheren Seite als der erste Bereich 161 ist, der in direktem Kontakt mit der Seitenwand des Kontaktlochs 54 ist.
  • Die erste Barrieremetallschicht 61 ist auf der Seitenwand des dielektrischen Zwischenschichtfilms 38 angeordnet. Die erste Barrieremetallschicht 61 kann auf der Bodenfläche des Kontaktlochs 54 angeordnet sein. Die erste Barrieremetallschicht 61 kann mindestens eines von Titan (Ti), Tantal (Ta), Titannitrid (TiN) oder Tantalnitrid (TaN) enthalten. Als ein Beispiel ist die erste Barrieremetallschicht 61 Ti.
  • Eine Filmdicke der ersten Barrieremetallschicht 61 im ersten Bereich 161 kann 2 nm bis 119 nm betragen. Eine Filmdicke der ersten Barrieremetallschicht 61 im zweiten Bereich 162 kann 0,5 nm bis 113 nm betragen. Hier kann sich eine Filmdicke der ersten Barrieremetallschicht 61 auf eine Dicke der ersten Barrieremetallschicht 61 beziehen, die in einer Richtung senkrecht zur Tangentialrichtung der Seitenwand des Kontaktlochs 54 gemessen wurde.
  • Die zweite Barrieremetallschicht 62 ist auf der ersten Barrieremetallschicht 61 im Kontaktloch 54 gestapelt. Die zweite Barrieremetallschicht 62 ist auf der Bodenfläche des Kontaktlochs 54 angeordnet, um auf der Silizidschicht 63 gestapelt zu werden, die auf der Frontfläche 21 des Halbleitersubstrats 10 angeordnet ist. Die zweite Barrieremetallschicht 62 kann mindestens eines von Titannitrid (TiN) oder Tantalnitrid (TaN) enthalten. Als ein Beispiel ist die zweite Barrieremetallschicht 62 TiN.
  • Im ersten Bereich 161 kann die Filmdicke der zweiten Barrieremetallschicht 62 2 nm bis 119 nm betragen. Im zweiten Bereich 162 kann die Filmdicke der zweiten Barrieremetallschicht 62 0,5 nm bis 113 nm betragen. Hier kann sich die Filmdicke der zweiten Barrieremetallschicht 62 auf eine Dicke der zweiten Barrieremetallschicht 62 beziehen, die in einer Richtung senkrecht zur Tangentialrichtung der Oberfläche der ersten Barrieremetallschicht 61 gemessen wurde.
  • Die Filmdicke der zweiten Barrieremetallschicht 62 kann dicker sein als die Filmdicke der ersten Barrieremetallschicht 61 über dem Stufenabschnitt 39. Die Filmdicke der zweiten Barrieremetallschicht 62 kann dünner sein als die Filmdicke der ersten Barrieremetallschicht 61 unter dem Stufenabschnitt 39.
  • Die Silizidschicht 63 ist auf der oberen Oberfläche des Halbleitersubstrats 10 unter dem Kontaktloch 54 angeordnet. Die Silizidschicht 63 ist im vorliegenden Beispiel auf der oberen Oberfläche des Halbleitersubstrats 10 angeordnet. Die Silizidschicht 63 wird durch Glühen der ersten Barrieremetallschicht 61 gebildet. Die Silizidschicht 63 im vorliegenden Beispiel ist eine Titansilizidschicht, die durch Glühen von Ti gebildet wird, das auf der Bodenfläche des Kontaktlochs 54 als erste Barrieremetallschicht 61 abgeschieden wird. Ein Abschnitt der ersten Barrieremetallschicht 61 kann verbleiben, ohne auf der Bodenfläche des Kontaktlochs 54 silizidiert zu werden.
  • Die Stopfenschicht 64 ist auf der Barriereschicht 60 im Kontaktloch 54 angeordnet. Die Stopfenschicht 64 kann in direktem Kontakt mit der zweiten Barrieremetallschicht 62 im Kontaktloch 54 angeordnet sein. Die Stopfenschicht 64 ist ein leitendes Material, das innerhalb des Kontaktlochs 54 gefüllt ist. Das Material der Stopfenschicht 64 kann sich von dem der Metallschicht 53 auf der Frontflächenseite unterscheiden. Zum Beispiel ist das Material der Stopfenschicht 64 Wolfram. Das Material der Stopfenschicht 64 kann Molybdän sein. Die Stopfenschicht 64 kann nicht angeordnet sein, und die Metallschicht 53 auf der Frontflächenseite kann innerhalb des Kontaktlochs 54 eingebettet sein.
  • Die Filmdicke der Barriereschicht 60 im ersten Bereich 161 ist dicker als die Filmdicke der Barriereschicht 60 im zweiten Bereich 162. Hier kann sich die Filmdicke der Barriereschicht 60 auf einen Abstand von der Seitenwand des Kontaktlochs 54 zur Oberfläche der Barriereschicht 60 in einer Richtung senkrecht zur Tangentialrichtung der Seitenwand des Kontaktlochs 54 beziehen.
  • Wenn die maximale Filmdicke der Barriereschicht 60 im ersten Bereich 161 T ist und die minimale Filmdicke der Barriereschicht 60 im zweiten Bereich 162 t ist, kann 0,3T ≤ t ≤ 0,95T erfüllt sein oder 0,5T ≤ t ≤ 0,9T erfüllt sein. Das heißt, die Filmdicke der Barriereschicht 60 kann im ersten Bereich 161 und im zweiten Bereich 162 gleichmäßig sein. In der vorliegenden Beschreibung bedeutet „gleichmäßig“, dass 0,3T ≤ t ≤ 0,95T erfüllt sein kann, 0,5T ≤ t ≤ 0,9T erfüllt sein kann oder 0,5T ≤ t ≤ 0,8T erfüllt sein kann. Die Filmdicke T der Barriereschicht 60 im ersten Bereich 161 kann 3 nm bis 120 nm betragen.
  • Die Filmdicke der Barriereschicht 60 über dem Stufenabschnitt 39 kann dicker sein als die Filmdicke der Barriereschicht 60 unter dem Stufenabschnitt 39. In einem Beispiel kann die Filmdicke der Barriereschicht 60 über dem Stufenabschnitt 39 1 nm bis 115 nm betragen. Die Filmdicke der Barriereschicht 60 unter dem Stufenabschnitt 39 kann 1 nm bis 114 nm betragen.
  • Zwei oder mehr Stufenabschnitte 39 können bereitgestellt sein. Durch Bereitstellen von zwei oder mehr Stufenabschnitten 39 können mehrere erste Bereiche 161 bereitgestellt sein. Unter den bereitgestellten mehreren ersten Bereichen 161 kann auf der Oberseite des ersten Bereichs 161, der der Oberseite des dielektrischen Zwischenschichtfilms 38 am nächsten liegt, der Bereich in direktem Kontakt mit der Seitenwand des Kontaktlochs 54 der dritte Bereich 163 sein, oder der Bereich in direktem Kontakt mit der Seitenwand des Kontaktlochs 54, der ein anderer Bereich als der erste Bereich 161 und der dritte Bereich 163 ist, kann der zweite Bereich 162 sein.
  • Hierin ist 4 eine vergrößerte Ansicht des Querschnitts nahe dem Kontaktabschnitt im Vergleichsbeispiel. Im Vergleichsbeispiel ist ein Unterschied zwischen der Filmdicke der Barriereschicht 60 über dem Stufenabschnitt 39 und der Filmdicke der Barriereschicht 60 unter dem Stufenabschnitt 39 groß. Auf diese Weise kann, wenn es einen großen Unterschied in der Filmdicke der Barriereschicht 60 während des Glühprozesses oder einer anderen Wärmebehandlung gibt, eine Spannungskonzentration im Abschnitt unter dem Stufenabschnitt 39 auftreten, wo die Filmdicke dünn ist, so dass die Gefahr besteht, dass die Barriereschicht 60 bricht und einen Abschnitt des Halbleitersubstrats 10 freilegt. In einem solchen Fall besteht die Gefahr, dass das Fluorid, das bei der nachfolgenden Bildung der Stopfenschicht 64 verwendet wird, in das Halbleitersubstrat 10 eindringen und die Gesamtleistung der Halbleitervorrichtung beeinträchtigen kann.
  • Andererseits ist die Filmdicke der Barriereschicht 60 in der Halbleitervorrichtung 100 im Beispiel gleichmäßig. Dementsprechend tritt während der Wärmebehandlung keine Spannungskonzentration auf, und ein Bruch der Barriereschicht 60 kann unterdrückt werden, wodurch die Leistung der Halbleitervorrichtung 100 sichergestellt werden kann.
  • 3B ist eine vergrößerte Ansicht eines Querschnitts einer Halbleitervorrichtung 100 als ein abgewandeltes Beispiel. Im vorliegenden Beispiel ist die vergrößerte Ansicht des Querschnitts in der Nähe eines Kontaktlochs 54 gezeigt. Der Querschnitt im vorliegenden Beispiel ist der XZ-Querschnitt, der durch den Emitterbereich 12 an einer Frontfläche 21 eines Halbleitersubstrats 10 verläuft. Die Halbleitervorrichtung 100 im vorliegenden Beispiel unterscheidet sich vom Beispiel in 3A dadurch, dass sie einen Grabenkontaktabschnitt als Kontaktabschnitt 65 umfasst.
  • Der Grabenkontaktabschnitt umfasst das Kontaktloch 54 und ist so angeordnet, dass er sich von der Frontfläche 21 des Halbleitersubstrats 10 in Tiefenrichtung des Halbleitersubstrats 10 erstreckt. Das untere Ende des Grabenkontaktabschnitts im vorliegenden Beispiel ist tiefer als das untere Ende des Emitterbereichs 12. Ein unteres Ende des Grabenkontaktabschnitts kann flacher sein als das untere Ende des Emitterbereichs 12. Im vorliegenden Beispiel kontaktiert das untere Ende des Grabenkontaktabschnitts den Basisbereich 14, kann aber einen Stopfenbereich eines zweiten Leitfähigkeitstyps mit einer höheren Dotierungskonzentration als der des Basisbereichs 14 kontaktieren.
  • Die Barriereschicht 60 kann die erste Barrieremetallschicht 61, die zweite Barrieremetallschicht 62 und die Silizidschicht 63 im Grabenkontaktabschnitt aufweisen. Die erste Barrieremetallschicht 61 ist so angeordnet, dass sie die Seitenwand des dielektrischen Zwischenschichtfilms 38 kontaktiert. Die Silizidschicht 63 ist so angeordnet, dass sie die Seitenwand des Halbleitersubstrats 10 und die Frontfläche 21 des Halbleitersubstrats 10 im Grabenkontaktabschnitt kontaktiert.
  • Die zweite Barrieremetallschicht 62 ist so angeordnet, dass sie auf der ersten Barrieremetallschicht 61, die so angeordnet ist, dass sie die Seitenwand des dielektrischen Zwischenschichtfilms 38 kontaktiert, und der Silizidschicht 63, die so angeordnet ist, dass sie die Seitenwand und die Frontfläche 21 des Halbleitersubstrats 10 kontaktiert, gestapelt werden soll. Die Stopfenschicht 64 ist innerhalb der zweiten Barrieremetallschicht 62 im Kontaktloch 54 angeordnet.
  • 3C ist eine vergrößerte Ansicht des Querschnitts der Halbleitervorrichtung 100 als das abgewandelte Beispiel. Im vorliegenden Beispiel ist die vergrößerte Ansicht des Querschnitts in der Nähe eines Kontaktlochs 54 gezeigt. Der Querschnitt im vorliegenden Beispiel ist der XZ-Querschnitt, der durch den Emitterbereich 12 an einer Frontfläche 21 eines Halbleitersubstrats 10 verläuft.
  • Die Halbleitervorrichtung 100 im vorliegenden Beispiel unterscheidet sich vom Beispiel in 3A dadurch, dass die Seitenwand des Kontaktlochs 54 eine umgekehrte Verjüngung aufweist. Der Verjüngungswinkel der Seitenwand des Kontaktlochs 54 kann von 90 Grad bis 110 Grad betragen.
  • Wie in 3C gezeigt, kann die Barriereschicht 60, die die erste Barrieremetallschicht 61 und die zweite Barrieremetallschicht 62 umfasst, zwischen dem dielektrischen Zwischenschichtfilm 38 und der frontflächenseitigen Metallschicht 53 gebildet werden. Zusätzlich dazu, dass sie innerhalb des Kontaktlochs 54 gebildet wird, kann die Barriereschicht 60 in einem anderen Bereich als dem Kontaktloch 54 zwischen dem dielektrischen Zwischenschichtfilm 38 und der frontflächenseitigen Metallschicht 53 gebildet werden. Die Stopfenschicht 64 kann zwischen dem dielektrischen Zwischenschichtfilm 38 und der frontflächenseitigen Metallschicht 53 gebildet werden. Die Stopfenschicht 64 kann zwischen der Barriereschicht 60 und der frontflächenseitigen Metallschicht 53 gebildet werden, wie in 3C gezeigt.
  • Obwohl das vorliegende Beispiel beschrieben hat, dass der normale Kontaktabschnitt 65 in jedem Fall enthalten ist, kann die ähnliche Konfiguration für die Halbleitervorrichtung 100 mit einer mehrschichtigen Verdrahtungsstruktur verwendet werden. Für die Konfigurationen des Kontaktlochs 54, des Kontaktlochs 55 und des Kontaktlochs 56 können die Kontaktlöcher nicht nur eine lineare Form aufweisen, wie im vorliegenden Beispiel gezeigt, sondern können in einem Loch konfiguriert sein, wobei die Abmessungen in der Anordnungsrichtung und der Erstreckungsrichtung ungefähr gleich sind, oder in einer quadratischen Form, einer elliptischen Form, einer rechteckigen Form, einer Form, die sich auch in der Anordnungsrichtung in Bezug auf Kontaktlöcher erstreckt, die sich in der Erstreckungsrichtung erstrecken, oder einer Gitterform, die mehrere Kontaktlöcher, die sich in der Anordnungsrichtung erstrecken, und mehrere Kontaktlöcher, die sich in der Erstreckungsrichtung erstrecken, kombiniert, konfiguriert sein.
  • 5 ist ein Flussdiagramm, das ein Beispiel eines Herstellungsprozesses der Halbleitervorrichtung 100 zeigt. In Schritt S100 wird eine Elementstruktur auf der Seite der Frontfläche 21 der Halbleitervorrichtung 100 gebildet. Schritt S100 kann einen Prozess des Bildens des Dummy-Grabenabschnitts 30 und des Gatter-Grabenabschnitts 40 als die Elementstruktur auf der Seite der Frontfläche 21 enthalten. Schritt S100 kann einen Prozess des Bildens des Basisbereichs 14, des Emitterbereichs 12, des Kontaktbereichs 15 und dergleichen als die Elementstruktur auf der Seite der Frontfläche 21 enthalten, indem eine Ionenimplantation in Bezug auf das Halbleitersubstrat 10 durchgeführt wird.
  • In Schritt S102 wird der dielektrische Zwischenschichtfilm 38 über dem Halbleitersubstrat 10 gebildet. Der dielektrische Zwischenschichtfilm 38 kann durch Stapeln mehrerer dielektrischer Filme gebildet werden. Im vorliegenden Beispiel kann der dielektrische Zwischenschichtfilm 38 gebildet werden, indem ein erster dielektrischer Zwischenschichtfilm 381, der ein HTO-Film ist, und ein zweiter dielektrischer Zwischenschichtfilm 382, der ein BPSG-Film ist, als ein Beispiel enthalten sind.
  • In Schritt S104 werden die Kontaktlöcher durch Ätzen des dielektrischen Zwischenschichtfilms 38 gebildet. In Schritt S104 können die Kontaktlöcher, wie etwa das Kontaktloch 54, das Kontaktloch 55 und das Kontaktloch 56, auf dem dielektrischen Zwischenschichtfilm 38 gebildet werden. Das Ätzverfahren der Kontaktlöcher kann entweder als Trockenätzen oder Nassätzen oder beides ausgewählt werden.
  • In Schritt S104 gibt es als ein Beispiel für das Ätzen ein Verfahren, bei dem zuerst ein Trockenätzen durchgeführt wird, um die Kontaktlöcher zu bilden, dann werden die Kontaktlöcher mit Fluorwasserstoffsäure oder verdünnter Fluorwasserstoffsäure für ungefähr 5 bis 500 Sekunden verarbeitet, um Ätzrückstände in den Kontaktlöchern 54, 55 und 56 zu entfernen oder um einen natürlichen Oxidfilm auf der freiliegenden Oberfläche des Halbleitersubstrats 10 zu entfernen. Die Verarbeitungszeit des Nassätzens kann beliebig unter Berücksichtigung des Typs oder der Qualität des dielektrischen Zwischenschichtfilms, der Fluorwasserstoffsäurekonzentration, der Verarbeitungsbedingungen und der gewünschten Kontaktformabmessungen eingestellt werden. Der Trockenätzverarbeitungs- und Nassätzprozess kann nacheinander durchgeführt werden, oder ein separater Strukturbildungsprozess kann zwischen den zwei Prozessen durchgeführt werden.
  • In jedem Kontaktloch kann ein Stufenabschnitt 39 an der Grenze zwischen dem ersten dielektrischen Zwischenschichtfilm 381 und dem zweiten dielektrischen Zwischenschichtfilm 382 ausgebildet werden. Im Allgemeinen wird, wenn der Ätzratenunterschied zwischen den mehreren verwendeten dielektrischen Zwischenschichtfilmen groß ist und wenn die Ätzverarbeitungszeit lang ist, die Stufenform des Stufenabschnitts 39 größer.
  • In Schritt S104 kann durch Steuern der Bildungszeit und der Bildungsbedingungen der Kontaktlöcher 54, 55 und 56 die Höhe h des Stufenabschnitts 39 auf 15 % oder weniger der Öffnungsbreite d jedes Kontaktlochs auf der oberen Oberfläche des dielektrischen Zwischenschichtfilms 38 eingestellt werden. Wenn die erste Barrieremetallschicht 61 und die zweite Barrieremetallschicht 62 durch Sputtern in einem Kontaktloch mit einem Seitenverhältnis des in der vorliegenden Ausführungsform gezeigten Grades gebildet werden und die Filmdicke jedes Barrieremetallschichtfilms die Filmdicke des in der vorliegenden Ausführungsform gezeigten Grades ist, kann durch Einstellen der Höhe h des Stufenabschnitts 39 auf 15 % oder weniger der Öffnungsbreite d jedes Kontaktlochs auf der oberen Oberfläche des dielektrischen Zwischenschichtfilms 38 eine gleichmäßige Barriereschicht 60 gebildet werden.
  • In Schritt S106 wird die erste Barrieremetallschicht 61 gebildet. Die erste Barrieremetallschicht 61 im vorliegenden Beispiel ist ein Ti-Film, der durch Sputtern gebildet wird. Obwohl im vorliegenden Beispiel der Fall beschrieben wird, in dem ein Ti-Film als die erste Barrieremetallschicht 61 gebildet wird, kann die erste Barrieremetallschicht 61 unter Verwendung verschiedener Arten von Metall (zum Beispiel Ta oder dergleichen) gebildet werden. Beim Bilden der ersten Barrieremetallschicht 61 ist es wünschenswert, dass kein natürlicher Oxidfilm oder dergleichen auf der Oberfläche des Halbleitersubstrats 10 auf der Bodenfläche innerhalb der Kontaktlöcher 54, 55 und 56 gebildet wird, wodurch das Halbleitersubstrat 10 freigelassen wird.
  • In Schritt S108 wird der erste Bereich 161 der ersten Barrieremetallschicht 61 geätzt. Das Ätzen kann Nassätzen oder Trockenätzen sein. Durch Ätzen des ersten Bereichs 161 kann die Filmdicke der ersten Barrieremetallschicht 61, die so angeordnet ist, dass sie im ersten Bereich 161, der den Stufenabschnitt 39 berührt, verdickt ist, verringert werden. Beim Ätzen der ersten Barrieremetallschicht 61 ist es wünschenswert, einen Abschnitt oder die gesamte erste Barrieremetallschicht 61 am Seitenwandabschnitt der Kontaktlöcher 54, 55 und 56 selektiv zu entfernen, wodurch die erste Barrieremetallschicht 61 auf der Bodenfläche verbleibt.
  • Als ein Beispiel für das Ätzverfahren in Schritt S108 ist, wenn die Filmdicke der ersten Barrieremetallschicht 61 am Seitenwandabschnitt im Vergleich zur Filmdicke der ersten Barrieremetallschicht 61 auf der Bodenfläche relativ dünn ist, ein Verfahren enthalten, bei dem die Ätzzeit oder die Ätzbedingungen so ausgewählt werden, dass die erste Barrieremetallschicht 61 des Seitenwandabschnitts entfernt wird und die erste Barrieremetallschicht der Bodenfläche verbleibt. Als ein weiteres Beispiel ist ein Verfahren enthalten, bei dem die erste Barrieremetallschicht auf der Bodenfläche durch Durchführen eines Glühprozesses nach der Bildung der ersten Barrieremetallschicht 61 zu einer Silizidschicht 63 gemacht wird und die erste Barrieremetallschicht am Seitenwandabschnitt unter Verwendung des Ätzratenunterschieds zwischen der ersten Barrieremetallschicht 61 und der Silizidschicht 63 selektiv entfernt wird, oder ein Verfahren, bei dem die erste Barrieremetallschicht 61 am Seitenwandabschnitt durch Verwenden von Bedingungen zum Ätzen des dielektrischen Zwischenschichtfilms beim Nassätzen und Ätzen des dielektrischen Zwischenschichtfilms am Seitenwandabschnitt abgehoben wird. Der Schritt S108 kann weggelassen werden.
  • In Schritt S110 wird die zweite Barrieremetallschicht 62 auf der ersten Barrieremetallschicht 61 gebildet. Die zweite Barrieremetallschicht 62 kann so gebildet werden, dass sie auf der ersten Barrieremetallschicht 61 auf der Bodenfläche und der Seitenwand des Kontaktlochs 54 gestapelt wird. Im vorliegenden Beispiel ist die zweite Barrieremetallschicht 62 ein TiN-Film, der durch Sputtern oder ein CVD(Chemical Vapor Deposition)-Verfahren gebildet wird.
  • In Schritt S112 wird das Halbleitersubstrat 10 unter einer Stickstoffatmosphäre geglüht. Eine Glühtemperatur kann 300 °C bis 1100 °C betragen. Die Atmosphäre während des Glühprozesses kann eine Atmosphäre sein, die Sauerstoff enthält, eine unter Druck stehende Atmosphäre oder eine Vakuumatmosphäre. Das Glühen des vorliegenden Beispiels wird nach dem Bilden der zweiten Barriere-Metallschicht 62 durchgeführt. Im vorliegenden Beispiel kann das Glühen vor dem Bilden der zweiten Barriere-Metallschicht 62 durchgeführt werden. Indem in Schritt S112 geglüht wird, wird der Abschnitt der ersten Barriere-Metallschicht 61 in direktem Kontakt mit dem Halbleitersubstrat 10 silizidiert, um die Silizidschicht 63 zu bilden.
  • In Schritt S114 wird die Stopfenschicht 64 gebildet. Im vorliegenden Beispiel wird Wolfram gebildet, um die Innenseite des Kontaktlochs 54 durch das CVD-Verfahren einzubetten. Die Barriereschicht 60 kann während der Bildung der Stopfenschicht 64 als eine Antimetall-Diffusionsschicht fungieren. Durch Bedecken der Seitenwand und Bodenfläche des Kontaktlochs 54 mit der Barriereschicht 60 kann verhindert werden, dass die Materialgase der Stopfenschicht 64 in die Seite des Halbleitersubstrats 10 gelangen, wenn die Stopfenschicht 64 durch CVD gebildet wird. Ein Fall der Verwendung eines Materials wie etwa Molybdän für die Stopfenschicht 64 oder ein Fall der Verwendung von Sputtern oder des Verdampfungsverfahrens als das Herstellungsverfahren kann angewendet werden.
  • In Schritt S116 wird die Stopfenschicht 64 zurückgeätzt. Dementsprechend kann ein unnötiger Wolframfilm außerhalb des Kontaktlochs 54 entfernt werden. Das Zurückätzen kann durch Trockenätzen oder CMP (Chemical Mechanical Polishing) durchgeführt werden. Zu einem Zeitpunkt des Entfernens des Wolframfilms können die erste Barrieremetallschicht 61 und die zweite Barrieremetallschicht 62 auf dem dielektrischen Zwischenschichtfilm 38 ebenfalls entfernt werden. Die erste Barrieremetallschicht 61 und die zweite Barrieremetallschicht 62 auf dem dielektrischen Zwischenschichtfilm 38 können durch einen separaten Prozess von der Rückätzung der Stopfenschicht 64 entfernt werden. Die Rückätzung der Barriereschicht 60 und der Stopfenschicht 64 kann weggelassen werden.
  • 6A zeigt ein Beispiel eines Herstellungsverfahrens einer Halbleitervorrichtung 100. Im vorliegenden Beispiel ist der Querschnitt nahe dem Kontaktloch 54 so gezeigt, dass er dem Flussdiagramm des in 5 gezeigten Herstellungsverfahrens folgt.
  • In Schritt S104 werden die Kontaktlöcher durch Ätzen des dielektrischen Zwischenschichtfilms 38 gebildet. Im vorliegenden Beispiel weist der dielektrische Zwischenschichtfilm 38 einen ersten dielektrischen Zwischenschichtfilm 381 und einen zweiten dielektrischen Zwischenschichtfilm 382 auf. Der erste dielektrische Zwischenschichtfilm 381 und der zweite dielektrische Zwischenschichtfilm 382 können jeweils aus unterschiedlichen Materialien gebildet sein. Wenn der erste dielektrische Zwischenschichtfilm 381 und der zweite dielektrische Zwischenschichtfilm 382 jeweils aus unterschiedlichen Materialien gebildet sind oder wenn das Zusammensetzungsverhältnis, die Filmqualität usw. selbst für den gleichen Materialtyp unterschiedlich sind, werden Ätzverfahren und Ätzbedingungen mit unterschiedlichen Ätzraten verwendet, um den Stufenabschnitt 39 auf der Seitenwand des Kontaktlochs 54 zu bilden. Nach dem Bilden des Stufenabschnitts 39 kann die Höhe h des Stufenabschnitts 39 verringert werden oder der Stufenabschnitt 39 kann entfernt werden, indem das Ätzverfahren, bei dem die Ätzrate der Seite mit einer schmalen Öffnungsbreite relativ zu den mehreren dielektrischen Zwischenschichtfilmen 38 schneller ist, oder ein Umkehrsputterverfahren unter Verwendung von Argon als ein Beispiel angewendet wird.
  • In Schritt S106 wird die erste Barrieremetallschicht 61 auf der Seitenwand des dielektrischen Zwischenschichtfilms 38 und der oberen Fläche des Halbleitersubstrats 10 gebildet. Im vorliegenden Beispiel wird die erste Barrieremetallschicht 61 auf der oberen Fläche der Frontfläche 21 gebildet. Die erste Barrieremetallschicht 61 kann auf der oberen Fläche des dielektrischen Zwischenschichtfilms 38 gebildet werden.
  • Die erste Barrieremetallschicht 61 wird durch Sputtern gebildet. Dementsprechend wird die Filmdicke der ersten Barrieremetallschicht 61 so ausgebildet, dass sie in der Nähe des Stufenabschnitts 39 dicker ist als in anderen Bereichen. Wenn die zweite Barrieremetallschicht 62 in diesem Zustand durch Sputtern gebildet wird, besteht aufgrund der Wirkung der dick ausgebildeten ersten Barrieremetallschicht 61 in der Nähe des Stufenabschnitts 39 die Gefahr, dass die zweite Barrieremetallschicht 62 nicht mit ausreichender Dicke unterhalb des Stufenabschnitts 39 gebildet wird.
  • Daher wird in Schritt S108 die Filmdicke der ersten Barrieremetallschicht 61 in der Nähe des Stufenabschnitts 39 durch Ätzen des ersten Bereichs 161 der ersten Barrieremetallschicht 61 verringert. Das Ätzen kann Nassätzen oder Trockenätzen, wie etwa Umkehrsputtern unter Verwendung von Argon, sein.
  • Im nachfolgenden Schritt S110 wird eine zweite Barrieremetallschicht 62 auf der ersten Barrieremetallschicht 61 gebildet. Im vorliegenden Beispiel ist die zweite Barrieremetallschicht 62 ein TiN-Film, der durch Sputtern gebildet wird. Im vorliegenden Beispiel wird die verdickte erste Barrieremetallschicht 61 in der Nähe des Stufenabschnitts 39 in S108 entfernt, so dass die zweite Barrieremetallschicht 62 mit ausreichender Dicke sogar unter dem Stufenabschnitt 39 gebildet wird.
  • Insbesondere kann unter der Barriereschicht 60, wenn die maximale Filmdicke der Barriereschicht 60 im ersten Bereich 161, der in direktem Kontakt mit dem Stufenabschnitt 39 angeordnet ist, T ist und die minimale Filmdicke der Barriereschicht 60 im zweiten Bereich 162, der in direktem Kontakt mit der Seitenwand des Kontaktlochs 54 im Bereich auf einer niedrigeren Seite als der erste Bereich 161 angeordnet ist, t ist, 0,3T ≤ t ≤ 0,95T erfüllt sein oder 0,5T ≤ t ≤ 0,9T erfüllt sein.
  • 6B zeigt ein Beispiel eines Herstellungsverfahrens einer Halbleitervorrichtung 100. Im vorliegenden Beispiel ist ein Querschnitt der Nähe des Kontaktlochs 54 in einem abgewandelten Beispiel des Flussdiagramms des in 5 gezeigten Herstellungsverfahrens gezeigt.
  • In 6B ist das Herstellungsverfahren ohne Schritt S108 zum Ätzen der ersten Barrieremetallschicht 61 gezeigt. In diesem Fall wird, wie oben beschrieben, die Filmdicke der ersten Barrieremetallschicht 61 so ausgebildet, dass sie in der Nähe des Stufenabschnitts 39 dicker ist als in anderen Bereichen. Daher besteht, wenn die zweite Barrieremetallschicht 62 durch Sputtern gebildet wird, die Gefahr, dass die zweite Barrieremetallschicht 62 nicht ausreichend unterhalb des Stufenabschnitts 39 gebildet wird.
  • Hierin wird in Schritt S110 die zweite Barrieremetallschicht 62 durch das CVD-Verfahren gebildet. Durch Bilden der zweiten Barrieremetallschicht 62 durch das CVD-Verfahren kann die zweite Barrieremetallschicht 62 so gebildet werden, dass sie sich um die Unterseite der verdickten ersten Barrieremetallschicht 61 in der Nähe des Stufenabschnitts 39 wickelt, und die Filmdicke der Barriereschicht 60 kann gleichmäßig gebildet werden.
  • 6C zeigt ein Beispiel eines Herstellungsverfahrens einer Halbleitervorrichtung 100.
  • Im vorliegenden Beispiel ist ein Querschnitt nahe dem Kontaktloch 54 in einem weiteren abgewandelten Beispiel des Flussdiagramms des in 5 gezeigten Herstellungsverfahrens gezeigt.
  • In 6C ist ein Herstellungsverfahren ohne den Schritt S108 zum Ätzen der ersten Barrieremetallschicht 61 gezeigt. Hier ist im Beispiel von 6C die Filmdicke der ersten Barrieremetallschicht 61 im Vergleich zum Beispiel von 6A unterschiedlich. Hier ist die Filmdicke der ersten Barrieremetallschicht 61 die Filmdicke der ersten Barrieremetallschicht 61, gemessen in einer Richtung senkrecht zur Tangentialrichtung der Seitenwand des Kontaktlochs 54.
  • Die Filmdicke der ersten Barrieremetallschicht 61, die in Schritt S106' in 6C gebildet wird, ist dünner als die Filmdicke der ersten Barrieremetallschicht 61, die in Schritt S106 in 6A gebildet wird. Insbesondere beträgt die Filmdicke der ersten Barrieremetallschicht 61, die in Schritt S106 gebildet wird, 5 nm bis 30 nm, während die Filmdicke der ersten Barrieremetallschicht 61, die in Schritt S106' gebildet wird, 2,5 nm bis 20 nm beträgt.
  • Im Beispiel von 6C ist die Filmdicke der ersten Barrieremetallschicht 61, die in Schritt S106' gebildet wird, dünn, so dass die Filmdicke der ersten Barrieremetallschicht 61 in der Nähe des Stufenabschnitts 39 im Vergleich zum Fall von Schritt S106 in 6A dünner ist. Auf diese Weise kann die zweite Barrieremetallschicht 62 ausreichend gleichmäßig gebildet werden, selbst wenn Schritt S108, in dem die erste Barrieremetallschicht 61 geätzt wird, weggelassen wird.
  • Obwohl die vorliegende Erfindung anhand der Ausführungsformen beschrieben wurde, ist der technische Umfang der vorliegenden Erfindung nicht auf die oben beschriebenen Ausführungsformen beschränkt. Für den Fachmann ist ersichtlich, dass verschiedene Änderungen oder Verbesserungen an den oben beschriebenen Ausführungsformen vorgenommen werden können. Aus dem beschriebenen Umfang der Ansprüche ist auch ersichtlich, dass die Ausführungsformen, die mit solchen Änderungen oder Verbesserungen hinzugefügt wurden, in den technischen Umfang der vorliegenden Erfindung eingeschlossen werden können.
  • Die Vorgänge, Prozeduren, Schritte, Stufen oder dergleichen jedes Prozesses, der durch eine Vorrichtung, ein System, ein Programm und ein Verfahren durchgeführt wird, die in den Ansprüchen, der Beschreibung oder den Zeichnungen gezeigt sind, können in einer beliebigen Reihenfolge durchgeführt werden, solange die Reihenfolge nicht durch „vorher“, „vorher“ oder dergleichen angegeben ist und solange die Ausgabe von einem vorherigen Prozess nicht in einem späteren Prozess verwendet wird. Selbst wenn der Vorgangsablauf unter Verwendung von Ausdrücken wie „zuerst“ oder „dann“ in den Ansprüchen, der Beschreibung oder den Zeichnungen beschrieben ist, bedeutet dies nicht notwendigerweise, dass der Prozess in dieser Reihenfolge durchgeführt werden muss.
  • BEZUGSZEICHENLISTE
  • 10
    Halbleitersubstrat
    12
    Emitterbereich
    14
    Basisbereich
    15
    Kontaktbereich
    16
    Sammelbereich
    17
    Wannenbereich
    18
    Driftbereich
    20
    Pufferbereich
    21
    Frontfläche
    22
    Kollektorbereich
    23
    Rückfläche
    24
    Kollektorelektrode
    25
    Verbindungsabschnitt
    30
    Dummy-Grabenabschnitt
    31
    Erstreckungsabschnitt
    32
    dielektrischer Dummyfilm
    33
    Verbindeabschnitt
    34
    Dummy-Leitungsabschnitt
    38
    dielektrischer Zwischenschichtfilm
    39
    Stufenabschnitt
    40
    Gatter-Grabenabschnitt
    41
    Erstreckungsabschnitt
    42
    dielektrischer Gatterfilm
    43
    Verbindungsabschnitt
    44
    Gatter-Leitungsabschnitt
    50
    Gatter-Metallschicht
    52
    Emitterelektrode
    53
    Metallschicht auf der Frontflächenseite
    54
    Kontaktloch
    55
    Kontaktloch
    56
    Kontaktloch
    60
    Barriereschicht
    61
    erste Barriere-Metallschicht
    62
    zweite Barriere-Metallschicht
    63
    Silizidschicht
    64
    Stopfenschicht
    65
    Kontaktabschnitt
    70
    Transistorabschnitt
    71
    Mesaabschnitt
    80
    Diodenabschnitt
    81
    Mesaabschnitt
    82
    Kathodenbereich
    85
    Erweiterungsbereich
    90
    Grenzabschnitt
    91
    Mesaabschnitt
    100
    Halbleitervorrichtung
    102
    Endseite
    112
    Gatterfeld
    120
    aktiver Abschnitt
    130
    Gatterläufer
    131
    Gatterläufer zwischen dem aktiven Abschnitt
    140
    Randabschlussstrukturabschnitt
    161
    erster Bereich
    162
    zweiter Bereich
    163
    dritter Bereich
    381
    erster dielektrischer Zwischenschichtfilm
    382
    zweiter dielektrischer Zwischenschichtfilm.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2019-093015 [0002]
    • JP 63-205951 [0002]
    • JP 5-299375 [0002]
    • JP 7-94448 [0002]
    • JP 2001-223218 [0002]
    • JP 2004-515921 [0002]
    • JP 2007-511087 [0002]
    • JP 2008-141050 [0002]

Claims (24)

  1. Halbleitervorrichtung, umfassend: ein Halbleitersubstrat; einen dielektrischen Zwischenschichtfilm, der auf dem Halbleitersubstrat angeordnet ist, mit darauf angeordneten Kontaktlöchern, wobei die Kontaktlöcher ein Kontaktloch mit einem Stufenabschnitt auf einer Seitenwand umfassen; und einen Kontaktabschnitt, der im Kontaktloch angeordnet ist, wobei der Kontaktabschnitt eine Barriereschicht aufweist, die auf der Seitenwand und einer Bodenfläche des Kontaktlochs angeordnet ist, wobei die Barriereschicht aufweist: einen ersten Bereich in direktem Kontakt mit dem Stufenabschnitt; und einen zweiten Bereich in direktem Kontakt mit der Seitenwand des Kontaktlochs in einem Bereich, der niedriger als der erste Bereich ist, und wobei, wenn eine Filmdicke eines dicksten Abschnitts des ersten Bereichs T ist und eine Filmdicke eines dünnsten Abschnitts des zweiten Bereichs t ist, 0,3T ≤ t ≤ 0,95T erfüllt ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei: der dielektrische Zwischenschichtfilm umfasst: einen ersten dielektrischen Zwischenschichtfilm, der so angeordnet ist, dass er in direktem Kontakt mit einer Frontfläche des Halbleitersubstrats ist; und einen zweiten dielektrischen Zwischenschichtfilm, der auf dem ersten dielektrischen Zwischenschichtfilm angeordnet ist, wobei der Stufenabschnitt an einer Grenze zwischen dem ersten dielektrischen Zwischenschichtfilm und dem zweiten dielektrischen Zwischenschichtfilm ausgebildet ist.
  3. Halbleitervorrichtung nach Anspruch 1, wobei der Kontaktabschnitt ein Grabenkontaktabschnitt ist, der so angeordnet ist, dass er sich von einer Frontfläche des Halbleitersubstrats in Tiefenrichtung des Halbleitersubstrats erstreckt.
  4. Halbleitervorrichtung nach Anspruch 1, wobei die Barriereschicht aufweist: eine erste Barrieremetallschicht, die auf der Seitenwand im Kontaktloch angeordnet ist; und eine zweite Barrieremetallschicht, die auf der ersten Barrieremetallschicht im Kontaktloch gestapelt ist.
  5. Halbleitervorrichtung nach Anspruch 4, wobei eine Filmdicke der zweiten Barrieremetallschicht dicker ist als eine Filmdicke der ersten Barrieremetallschicht über dem Stufenabschnitt.
  6. Halbleitervorrichtung nach Anspruch 4, wobei eine Filmdicke der zweiten Barrieremetallschicht dünner ist als eine Filmdicke der ersten Barrieremetallschicht unter dem Stufenabschnitt.
  7. Halbleitervorrichtung nach Anspruch 1, wobei die Filmdicke T des dicksten Abschnitts des ersten Bereichs 3 nm bis 120 nm beträgt und die Filmdicke t des dünnsten Abschnitts des zweiten Bereichs 1 nm bis 114 nm beträgt.
  8. Halbleitervorrichtung nach Anspruch 4, wobei die Filmdicke des dicksten Abschnitts der ersten Barrieremetallschicht im ersten Bereich 3 nm bis 120 nm beträgt.
  9. Halbleitervorrichtung nach Anspruch 4, wobei die erste Barrieremetallschicht eines von Ti, TiN, Ta oder TaN enthält.
  10. Halbleitervorrichtung nach Anspruch 4, wobei die zweite Barrieremetallschicht eines von TiN oder TaN enthält.
  11. Halbleitervorrichtung nach Anspruch 1, umfassend eine Stopfenschicht, die innerhalb der Barriereschicht im Kontaktloch angeordnet ist.
  12. Halbleitervorrichtung nach Anspruch 11, wobei mindestens eine von der Barriereschicht oder der Stopfenschicht oder beide über dem dielektrischen Zwischenschichtfilm angeordnet sind.
  13. Halbleitervorrichtung nach Anspruch 11, wobei die Stopfenschicht entweder Wolfram oder Molybdän enthält.
  14. Halbleitervorrichtung nach Anspruch 1, wobei die Seitenwand des Kontaktlochs nach vorne verjüngt ist.
  15. Halbleitervorrichtung nach Anspruch 1, wobei die Seitenwand des Kontaktlochs umgekehrt verjüngt ist.
  16. Halbleitervorrichtung nach Anspruch 1, wobei eine Höhe des Stufenabschnitts in einer Richtung senkrecht zu einer Tangentialrichtung der Seitenwand des Kontaktlochs 15 % oder weniger einer Öffnungsbreite des Kontaktlochs auf einer oberen Oberfläche des dielektrischen Zwischenschichtfilms beträgt.
  17. Halbleitervorrichtung nach einem der Ansprüche 1 bis 16, wobei: eine Filmdicke der Barriereschicht beträgt: 1 nm bis 115 nm über dem Stufenabschnitt; und 1 nm bis 114 nm unter dem Stufenabschnitt.
  18. Herstellungsverfahren für eine Halbleitervorrichtung, umfassend: Bilden, auf einem Halbleitersubstrat, eines dielektrischen Zwischenschichtfilms mit Kontaktlöchern, die ein Kontaktloch umfassen, wobei das Kontaktloch einen Stufenabschnitt aufweist, der auf einer Seitenwand angeordnet ist; Anordnen einer Barriereschicht auf der Seitenwand und einer Bodenfläche des Kontaktlochs; und Anordnen einer Stopfenschicht innerhalb der Barriereschicht im Kontaktloch, wobei die Barriereschicht aufweist: einen ersten Bereich in direktem Kontakt mit dem Stufenabschnitt; und einen zweiten Bereich in direktem Kontakt mit der Seitenwand des Kontaktlochs in einem Bereich, der niedriger als der erste Bereich ist, wobei, wenn eine Filmdicke eines dicksten Abschnitts des ersten Bereichs T ist und eine Filmdicke eines dünnsten Abschnitts des zweiten Bereichs t ist, 0,3T ≤ t ≤ 0,95T erfüllt ist.
  19. Herstellungsverfahren der Halbleitervorrichtung nach Anspruch 18, wobei das Anordnen der Barriereschicht aufweist: Anordnen einer ersten Barrieremetallschicht auf der Seitenwand und der Bodenfläche im Kontaktloch; und Anordnen einer zweiten Barrieremetallschicht, die auf der ersten Barrieremetallschicht im Kontaktloch gestapelt werden soll.
  20. Herstellungsverfahren der Halbleitervorrichtung nach Anspruch 19, umfassend das Ätzen des ersten Bereichs nach dem Anordnen der ersten Barrieremetallschicht und vor dem Anordnen der zweiten Barrieremetallschicht.
  21. Herstellungsverfahren der Halbleitervorrichtung nach Anspruch 19, wobei eine Filmdicke eines dicksten Abschnitts der ersten Barrieremetallschicht im ersten Bereich 3 nm bis 120 nm beträgt.
  22. Herstellungsverfahren der Halbleitervorrichtung nach einem der Ansprüche 18 bis 21, wobei die Barriereschicht durch Sputtern gebildet wird.
  23. Herstellungsverfahren der Halbleitervorrichtung nach Anspruch 18, wobei die Stopfenschicht durch ein CVD-Verfahren gebildet wird.
  24. Herstellungsverfahren der Halbleitervorrichtung nach Anspruch 19, wobei die zweite Barrieremetallschicht durch ein CVD-Verfahren gebildet wird.
DE112023002169.4T 2023-01-05 2023-11-13 Halbleitervorrichtung und Herstellungsverfahren dafür Pending DE112023002169T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2023-000758 2023-01-05
JP2023000758 2023-01-05
PCT/JP2023/040763 WO2024147230A1 (ja) 2023-01-05 2023-11-13 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
DE112023002169T5 true DE112023002169T5 (de) 2025-02-27

Family

ID=91803810

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112023002169.4T Pending DE112023002169T5 (de) 2023-01-05 2023-11-13 Halbleitervorrichtung und Herstellungsverfahren dafür

Country Status (4)

Country Link
JP (1) JPWO2024147230A1 (de)
CN (1) CN119452753A (de)
DE (1) DE112023002169T5 (de)
WO (1) WO2024147230A1 (de)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5299375U (de) 1975-12-25 1977-07-27
JPS63205951A (ja) 1987-02-19 1988-08-25 アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド 安定な低抵抗コンタクト
JPH0794448A (ja) 1993-09-27 1995-04-07 Nec Corp 半導体装置の製造方法
JP2001223218A (ja) 2000-01-06 2001-08-17 Samsung Electronics Co Ltd 半導体装置のタングステンコンタクトプラグの形成方法
JP2004515921A (ja) 2000-12-06 2004-05-27 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 強化されたバイア側壁被覆部を有するイオン化金属プラズマ堆積方法
JP2007511087A (ja) 2003-11-08 2007-04-26 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド コンタクトの形成中、コンタクトホール幅の増大を防ぐ方法
JP2008141050A (ja) 2006-12-04 2008-06-19 Ulvac Japan Ltd 半導体装置の製造方法及び半導体装置の製造装置
JP2019093015A (ja) 2017-11-28 2019-06-20 株式会社三共 遊技機

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018056233A1 (ja) * 2016-09-20 2018-03-29 富士電機株式会社 半導体装置および半導体装置の製造方法
CN110574153B (zh) * 2017-11-13 2024-02-23 富士电机株式会社 半导体装置及半导体装置的制造方法
JP7574558B2 (ja) * 2020-07-13 2024-10-29 富士電機株式会社 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5299375U (de) 1975-12-25 1977-07-27
JPS63205951A (ja) 1987-02-19 1988-08-25 アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド 安定な低抵抗コンタクト
JPH0794448A (ja) 1993-09-27 1995-04-07 Nec Corp 半導体装置の製造方法
JP2001223218A (ja) 2000-01-06 2001-08-17 Samsung Electronics Co Ltd 半導体装置のタングステンコンタクトプラグの形成方法
JP2004515921A (ja) 2000-12-06 2004-05-27 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 強化されたバイア側壁被覆部を有するイオン化金属プラズマ堆積方法
JP2007511087A (ja) 2003-11-08 2007-04-26 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド コンタクトの形成中、コンタクトホール幅の増大を防ぐ方法
JP2008141050A (ja) 2006-12-04 2008-06-19 Ulvac Japan Ltd 半導体装置の製造方法及び半導体装置の製造装置
JP2019093015A (ja) 2017-11-28 2019-06-20 株式会社三共 遊技機

Also Published As

Publication number Publication date
WO2024147230A1 (ja) 2024-07-11
JPWO2024147230A1 (de) 2024-07-11
CN119452753A (zh) 2025-02-14

Similar Documents

Publication Publication Date Title
DE102017210665B4 (de) Siliziumkarbid-halbleiterbauelement und verfahren zur herstellung des siliziumkarbid-halbleiterbauelements
DE69525592T2 (de) Graben-dmos-transistor mit kanalblockierer in den zellgrabenecken
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112011101442B4 (de) Halbleitervorrichtung
DE112018000517B4 (de) Halbleitervorrichtung
DE112018001627B4 (de) Halbleitervorrichtung
DE112017000689T5 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE112017000727T5 (de) RC-IGBT und Herstellungsverfahren dafür
DE102005008495B4 (de) Verfahren zur Herstellung eines Kanten-Begrenzungsbereichs für ein Trench-MIS-Bauteil mit einem implantierten Drain-Drift-Bereich, Verfahren zur Herstellung eines Halbleiter-Chips, umfassend dieses und entsprechender Halbleiter-Chip
DE102021114181A1 (de) Halbleitervorrichtung
DE102015117469A1 (de) Verfahren zum herstellen einer halbleitervorrichtung mit grabengate durch verwenden einer screenoxidschicht
DE3326534A1 (de) Schottkybarrieren-mos-bauelemente
DE112021000105T5 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung
DE102013217225A1 (de) Halbleiterbauelement mit einer Passivierungsschicht und Verfahren zu dessen Herstellung
DE112021002169T5 (de) Halbleitervorrichtung
DE102017120943B4 (de) Verfahren zur Herstellung eines MOSFETs
DE102018130927A1 (de) Halbleiterbauelement mit integriertem pn-Dioden-Temperatursensor
DE102019119121B3 (de) Graben-kontaktstruktur enthaltende halbleitervorrichtung und herstellungsverfahren
DE102014115321B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mittels einer Ausrichtungsschicht
DE112019000166T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
DE102021134457A1 (de) Verfahren und strukturen zum kontaktieren des abschirmleiters in einer halbleitervorrichtung
DE10224003B4 (de) Halbleitervorrichtung und Verfahren für ihre Herstellung
DE102020118382A1 (de) Hochspannungsvorrichtung mit gate-erweiterungen
DE19750221B4 (de) Verfahren zu Herstellung eines Halbleiterbauteils mit MOS-Gatesteuerung
DE102018102109A1 (de) Leistungshalbleitervorrichtung und herstellungsverfahren dafür

Legal Events

Date Code Title Description
R012 Request for examination validly filed