[go: up one dir, main page]

CN101490818B - 半导体装置的制造方法以及半导体装置的制造装置 - Google Patents

半导体装置的制造方法以及半导体装置的制造装置 Download PDF

Info

Publication number
CN101490818B
CN101490818B CN2007800275731A CN200780027573A CN101490818B CN 101490818 B CN101490818 B CN 101490818B CN 2007800275731 A CN2007800275731 A CN 2007800275731A CN 200780027573 A CN200780027573 A CN 200780027573A CN 101490818 B CN101490818 B CN 101490818B
Authority
CN
China
Prior art keywords
film
copper
substrate
container handling
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800275731A
Other languages
English (en)
Other versions
CN101490818A (zh
Inventor
小岛康彦
池田太郎
波多野达夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101490818A publication Critical patent/CN101490818A/zh
Application granted granted Critical
Publication of CN101490818B publication Critical patent/CN101490818B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10P14/40—
    • H10P14/43—
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/0281—Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • H10P14/42—
    • H10P95/90—
    • H10W20/033—
    • H10W20/047—
    • H10W20/049—
    • H10W20/055—
    • H10W20/056—
    • H10W72/00—

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供一种半导体装置的制造方法、半导体装置的制造装置、计算机程序以及存储介质，可以制造出能够抑制有机杂质层的形成并且铜膜与成为衬底的金属之间的密接性良好的半导体装置。将表面被由钛等氧化倾向高的金属构成的隔离金属层(衬底膜)(13)所覆盖的基板(晶片W)载置在处理容器内。在开始供给水蒸气的同时或者之后，供给由铜的有机化合物(例如Cu(hfac)TMVS)构成的原料气体，在通过水蒸气而形成有氧化物层(13a)的隔离金属层(13)的表面形成铜膜。接着，对该晶片(W)实施热处理，使氧化物层(13a)转化成构成隔离金属层(13)的金属和铜的合金层(13b)。

Description

半导体装置的制造方法以及半导体装置的制造装置
技术领域
本发明涉及用于制造例如作为配线的铜膜与其衬底膜之间的密接性良好的半导体装置的技术。
背景技术
以提高半导体装置的性能为出发点，近年来取代铝配线实施使用铜配线的配线技术。在制造这种半导体装置的工序中，在半导体晶片(以下称为晶片)的表面形成铜膜的技术尤为重要。作为在晶片上形成铜膜的技术之一，公知有以铜的有机化合物作为原料的化学气相沉积法(以下称为CVD)。
当利用CVD在晶片上形成铜膜时，具有下述方法，即，例如将作为原料气体的三甲基乙烯基甲硅烷基·六氟乙酰丙酮铜(以下记作Cu  (hfac)TMVS)等的铜的有机化合物供给至真空状态的处理容器中，在被加热的晶片上使该物质热分解，在晶片的表面形成铜膜。然而，因为铜原子具有向晶片内扩散的性质，所以很少在晶片上直接形成铜膜，以在预先形成于基板上的称为隔离金属的扩散防止膜(衬底膜)之上进行成膜的情况居多。该衬底膜使用钛或者钽、它们的氮化物等，然而，众所周知，若成为衬底的金属的氧化倾向高，则在该衬底膜与铜膜之间会形成有机杂质层。
若在其之间形成有有机杂质层，则衬底膜与铜膜的密接性变差，因此，上层侧的铜配线与下层侧的铜配线之间的电阻值变大，导致电特性较差，此外，在加工晶片时会发生铜膜剥离的现象，其结果导致生产效率降低。此外，与衬底膜相比，因为有机杂质层的浸润性较差，因此，还具有下述问题，即，易引起铜的凝结，铜向纵横比高的沟槽的埋入性较差，从而导致铜配线的形成不良。
在这些问题中，相对于因有机杂质层的形成所引起的问题，在专利文献1中介绍有利用水蒸气的技术。利用该专利文献1记载的技术，通过从向收纳有晶片的处理容器内供给水蒸气开始来进行CVD，而能够抑制有机杂质层的生成。
然而，众所周知，在以Cu(hfac)TMVS为原料的CVD中，若存在有水蒸气，则一方面能够抑制有机杂质层的形成，另一方面能够使由氧化倾向高(即，易于氧化)的金属构成的衬底膜的表面氧化，从而与铜膜之间形成氧化物层。因为该氧化物层与铜膜之间的密接性较差，所以存在下述问题，即，即便能够抑制有机杂质层的形成，也不能够提高铜膜与衬底之间的密接性。
而且，本发明人确认，若在水蒸气存在的条件下进行以Cu(hfac)TMVS为原料的CVD，则能够使铜膜的成膜温度(晶片的温度)降低。若成膜温度降低，则能够改善铜膜表面的表面波度(morphology)(使表面的凹凸程度变小)，能够抑制铜配线中空隙(void)的形成。因此，不会引起因氧化物层的形成而导致的密接性的降低等的附属问题，在水蒸气存在的条件下进行上述CVD成为重要的课题。
专利文献1：日本特开2002-60942号公报：第5页段落0037～0038以及第6页段落0057)
发明内容
本发明是鉴于上述问题而提出的，其目的在于提供一种半导体装置的制造方法、半导体装置的制造装置以及上述半导体装置的制造方法的计算机程序和存储有计算机程序的存储介质，可以制造出能够抑制有机杂质层的形成并且铜膜与成为衬底的金属之间的密接性良好的半导体装置。
本发明的半导体装置的制造方法，其特征在于，包括：将表面被由氧化倾向高的金属构成的衬底膜所覆盖的基板载置在气密的处理容器内的工序；向所述处理容器内供给水蒸气的工序；在供给水蒸气的工序开始的同时或者在其之后，向所述处理容器内供给由铜的有机化合物构成的原料气体，在通过水蒸气而形成有氧化物层的所述衬底膜的表面形成铜膜的工序；和对形成有该铜膜的基板实施热处理，使所述氧化物层转化成构成所述衬底膜的金属和铜的合金层的工序。
本发明的半导体装置的制造方法，其特征在于：所述氧化倾向高的金属为钛或者钽。
本发明的半导体装置的制造方法，其特征在于，包括：将表面被由氧化倾向低的金属构成的衬底膜所覆盖的基板载置在气密的处理容器内的工序；向所述处理容器内供给水蒸气的工序；和在供给水蒸气的工序开始的同时或者之后，向所述处理容器内供给由铜的有机化合物构成的原料气体，在所述衬底膜的表面形成铜膜的工序。
本发明的半导体装置的制造方法，其特征在于：所述氧化倾向低的金属选自钌、铱、银、钯、锇、钴中的任一种。
本发明的半导体装置的制造方法，其特征在于：在所述基板和所述衬底膜之间，覆盖有由氧化倾向高的金属构成的第二衬底膜。
本发明的半导体装置的制造方法，其特征在于：所述第二衬底膜由钛或者钽构成。
本发明的半导体装置的制造方法，其特征在于，包括：将基板载置在气密的处理容器内的工序；向该处理容器内供给由钌的化合物构成的第一原料气体，在真空氛围下在所述基板的表面覆盖由钌构成的衬底膜的工序；和接着使基板保持在位于所述处理容器内的状态，或者在不破坏真空氛围的前提下将基板搬入到其它处理容器内，向该处理容器内供给由铜的有机化合物构成的第二原料气体，在真空氛围下在所述衬底膜的表面形成铜膜的工序。
本发明的半导体装置的制造装置，其特征在于：在具有设置有基板搬送单元的搬送室、与该搬送室气密连接的第一处理容器以及第二处理容器的半导体制造装置中，包括：与所述第一处理容器连接，向第一处理容器供给水蒸气的水蒸气供给单元；与所述第一处理容器连接，向第一处理容器供给由铜的有机化合物构成的原料气体的原料气体供给单元；设置在所述第二处理容器，用于在第二处理容器内对基板实施热处理的加热单元；和控制水蒸气供给单元、原料气体供给单元和加热单元的控制部，该控制部以实施下述各步骤的方式对各单元进行控制，所述各步骤包括：将表面被由氧化倾向高的金属构成的衬底膜所覆盖的基板载置在所述第一处理容器内的步骤；接着向所述第一处理容器内供给水蒸气的步骤；在供给水蒸气的步骤开始的同时或 者在其之后，向所述第一处理容器内供给由铜的有机化合物构成的原料气体，在通过水蒸气而形成有氧化物层的所述衬底膜的表面形成铜膜的步骤；和接着利用基板搬送单元将形成有铜膜的基板从第一处理容器搬送到第二处理容器并将其载置在所述第二处理容器内的步骤；和为了使所述氧化物层转化成构成所述衬底膜的金属和铜的合金层，利用设置在第二处理容器内的加热单元对基板实施热处理的步骤。
本发明的半导体装置的制造装置，其特征在于：所述氧化倾向高的金属为钛或者钽。
本发明的半导体装置的制造装置，其特征在于，包括：载置基板的处理容器；与该处理容器连接，向处理容器供给由钌的化合物构成的第一原料气体的第一原料气体供给单元；与所述处理容器连接，向该处理容器供给由铜的有机化合物构成的第二原料气体的第二原料气体供给单元；和控制第一原料气体供给单元和第二原料气体供给单元的控制部，该控制部以实施下述各步骤的方式对各单元进行控制，所述各步骤包括：将基板载置在所述处理容器内的步骤；利用第一原料气体供给单元向该处理容器内供给由钌的化合物构成的第一原料气体，在所述基板的表面覆盖由钌构成的衬底膜的步骤；和利用第二原料气体供给单元向处理容器内供给由铜的有机化合物构成的第二原料气体，在所述衬底膜的表面形成铜膜的步骤。
本发明的半导体装置的制造装置，其特征在于，还包括：与所述处理容器连接，向处理容器内供给水蒸气的水蒸气供给单元，所述控制部对各单元进行控制，以实施在紧接着利用第一原料气体供给单元供给的第一原料气体从而在所述基板的表面覆盖由钌构成的衬底膜的步骤，利用水蒸气供给单元向所述处理容器内供给水蒸气的步骤；和在供给水蒸气的步骤开始的同时或者在其之后，利用第二原料供给单元供给由铜的有机化合物构成的第二原料气体，在所述衬底膜的表面形成铜膜的步骤。
本发明提供一种计算机程序，该计算机程序用于在计算机中实施半导体装置的制造方法，所述计算机程序的特征在于：半导体装置的制造方法包括：将表面被由氧化倾向高的金属构成的衬底膜所覆盖的基板载置在气密的处理容器内的工序；向所述处理容器内供给水蒸气 的工序；在供给水蒸气的工序开始的同时或者在其之后，向所述处理容器内供给由铜的有机化合物构成的原料气体，在通过水蒸气而形成有氧化物层的所述衬底膜的表面形成铜膜的工序；和对形成有该铜膜的基板实施热处理，使所述氧化物层转化成构成所述衬底膜的金属和铜的合金层的工序。
本发明提供一种计算机程序，该计算机程序用于在计算机中实施半导体装置的制造方法，所述计算机程序的特征在于：半导体装置的制造方法包括：将表面被由氧化倾向低的金属构成的衬底膜所覆盖的基板载置在气密的处理容器内的工序；向所述处理容器内供给水蒸气的工序；和在供给水蒸气的工序开始的同时或者在其之后，向所述处理容器内供给由铜的有机化合物构成的原料气体，在所述衬底膜的表面形成铜膜的工序。
本发明提供一种计算机程序，该计算机程序用于在计算机中实施半导体装置的制造方法，所述计算机程序的特征在于：半导体装置的制造方法包括：将基板载置在气密的处理容器内的工序；向该处理容器内供给由钌的化合物构成的第一原料气体，在真空氛围下在所述基板的表面覆盖由钌构成的衬底膜的工序；和接着使基板保持在位于所述处理容器内的状态，或者在不破坏真空氛围的前提下将基板搬入到其它处理容器内，向该处理容器内供给由铜的有机化合物构成的第二原料气体，在真空氛围下在所述衬底膜的表面形成铜膜的工序。
本发明提供一种存储介质，该存储介质收纳有用于在计算机中实施半导体装置的制造方法的计算机程序，所述存储介质的特征在于：半导体装置的制造方法包括：将表面被由氧化倾向高的金属构成的衬底膜所覆盖的基板载置在气密的处理容器内的工序；向所述处理容器内供给水蒸气的工序；在供给水蒸气的工序开始的同时或者在其之后，向所述处理容器内供给由铜的有机化合物构成的原料气体，在通过水蒸气而形成有氧化物层的所述衬底膜的表面形成铜膜的工序；和对形成有该铜膜的基板实施热处理，使所述氧化物层转化成构成所述衬底膜的金属和铜的合金层的工序。
本发明提供一种存储介质，该存储介质收纳有用于在计算机中实施半导体装置的制造方法的计算机程序，所述存储介质的特征在于： 半导体装置的制造方法包括：将表面被由氧化倾向低的金属构成的衬底膜所覆盖的基板载置在气密的处理容器内的工序；向所述处理容器内供给水蒸气的工序；和在供给水蒸气的工序开始的同时或者在其之后，向所述处理容器内供给由铜的有机化合物构成的原料气体，在所述衬底膜的表面形成铜膜的工序。
本发明提供一种存储介质，该存储介质收纳有用于在计算机中实施半导体装置的制造方法的计算机程序，所述存储介质的特征在于：半导体装置的制造方法包括：将基板载置在气密的处理容器内的工序；向该处理容器内供给由钌的化合物构成的第一原料气体，在真空氛围下在所述基板的表面覆盖由钌构成的衬底膜的工序；和接着使基板保持在位于所述处理容器内的状态，或者在不破坏真空氛围的前提下将基板搬入到其它处理容器内，向该处理容器内供给由铜的有机化合物构成的第二原料气体，在真空氛围下在所述衬底膜的表面形成铜膜的工序。
根据本发明，在由钛或者钽构成的氧化倾向高的衬底膜上以Cu(hfac)TMVS等的铜的有机化合物作为原料形成铜膜时，以能够抑制有机杂质层的形成并且能够使成膜温度降低为目的供给水蒸气，在水蒸气存在的条件下进行成膜。其结果，即便在衬底膜的表面形成与铜膜之间的密接性较差的氧化物层，也能够通过对该基板进一步进行热处理，将该氧化物层转化为该金属与铜的合金层。转化后的合金层相对于铜膜、衬底膜的任意一个的密接性均较高，能够经由合金层提高铜膜和衬底膜的密接性。
此外，根据本发明其它方面，因为在由氧化倾向低的金属构成的衬底膜上形成铜膜，所以即便在水蒸气存在的条件下进行成膜，也能够抑制衬底膜的表面上的氧化物层的形成，能够形成与衬底膜的密接性高的铜膜。
附图说明
图1是实施方式所涉及的半导体制造装置的平面图。
图2是表示实施方式所涉及的CVD装置的一个例子的截面图。
图3(a)、(b)、(c)、(d)是利用本实施方式制造的半导体装置表 面部的截面图。
图4是利用本实施方式制造的半导体装置表面部的截面图。
图5是表示第二实施方式所涉及的CVD装置的一个例子的截面图。
图6是表示利用同一CVD装置进行隔离金属层(barrier metallayer)的覆盖和铜膜的形成时的工序的一个例子的说明图。
图7(a)、(b)、(c)、(d)是利用第二实施方式制造的半导体装置的表面部的截面图。
图8(a)、(b)表示的是为了确认本发明的效果而进行的实施例和比较例的特性图。
图9(a)、(b)表示的是为了确认本发明的效果而进行的实施例和比较例的特性图。
图10表示的是为了确认本发明的效果进行的实施例的特性图。
具体实施方式
在本实施方式所涉及的半导体装置的制造方法中，首先，利用CVD法在表面被由氧化倾向高的金属(例如钛或者钽等)构成的隔离金属层(衬底膜)所覆盖的晶片上形成铜膜。此时，以抑制有机杂质层的形成、降低成膜时的温度为目的，在供给水蒸气的同时进行成膜。此时，隔离金属层的表面被氧化，形成与铜膜之间的密接性较差的氧化物层。因此，需要对形成有铜膜的晶片实施热处理，将该氧化物层转化为隔离金属与铜的合金层，以此来提高铜膜的密接性。在本实施方式中，对利用集群工具(cluster tool)或者被称为多腔室的半导体制造装置进行铜膜的成膜、热处理的情况进行说明。
图1表示的是本发明的实施方式所涉及的集群工具(半导体制造装置7)的平面图。半导体制造装置7包括：经由闸门(gate door)GT将收纳有晶片W的载体(搬送容器)C从大气侧搬入的两个载体室71、72，第一、第二搬送室73、76，设置在这些搬送室73、76之间的预备真空室74、75，用于在晶片W上形成铜膜的CVD装置2，和用于对形成有铜膜的晶片W实施热处理的热处理装置3。第一、第二搬送室73、76以及预备真空室74、75形成为与大气侧划分开的气密结构(气 体密封结构)，能够形成为真空氛围或者不活泼性气体氛围。此外，在第一搬送室73中设置有用于在载体室71、72与预备真空室74、75之间搬送晶片W的第一搬送单元77，在第二搬送室76中设置有用于在预备真空室74、75、CVD装置2以及热处理装置3之间搬送晶片W的第二搬送单元78。
首先，参照图2对用于形成铜膜的装置进行说明。图2表示的是用于进行铜膜的形成的CVD装置2的一个例子的截面图。CVD装置2例如具有由铝构成的处理容器(真空腔室)20。该处理容器20含有上侧的大直径圆筒部20a和连接在其下侧的小直径圆筒部20b，形成为伞状(蘑菇状)，并且设置有用于加热其内壁的图未示的加热机构。在处理容器20内设置有用于水平地载置晶片W的台21，该台21通过支撑部件22而被支撑在小直径圆筒部20b的底部。
在台21内设置有作为晶片W的调温单元的加热器21a。而且，在台21上，设置有能够相对于台21的表面自由突出缩回的、使晶片W进行升降以用于与第二搬送单元78进行交接的例如三个升降销23(方便起见，在图中只表示出两个)。该升降销23通过支撑部件24与处理容器20外的升降机构25连接。处理容器20的底部与排气管26的一端侧相连接，该排气管26的另一端侧与真空泵27相连接。此外，在处理容器20的大直径圆筒部20a的侧壁形成有通过门阀28进行开闭的搬送口29。
而且，在处理容器20的顶部形成有开口部31，对气体喷淋头32进行设置，使得该气体喷淋头32封堵该开口部31并且与台21相对。气体喷淋头32具有两个气体室35a、35b和两种类别的气体供给孔37a、37b，被供给到一方的气体室35a的气体，从一方的气体供给孔37a被供给到处理容器20内，此外，被供给到另一方的气体室35b的气体，从另一方的气体供给孔37b被供给到处理容器20内。
下部的气体室35a与原料气体供给路41连接，在该原料气体供给路41的上游侧连接有原料储存部42。在原料储存部42内以液体状态贮存有成为铜膜的原料(前体)的作为铜的有机化合物(络合物)的Cu(hfac)TMVS。原料储存部42还与加压部43连接，利用从该加压部43供给的氩气等对原料储存部42内进行加压，由此将Cu(hfac) TMVS向气体喷淋头32压出。此外，含有液体质量流量控制器、阀的流量调整部44以及用于气化Cu(hfac)TMVS的蒸发器45从上游侧开始以该顺序间插设置在原料气体供给路41上。蒸发器(vaporizer)45起到通过使与从载体气体供给源46供给的载体气体(氢气)接触混合而使Cu(hfac)TMVS气化，向下部气体室35a供给的作用。此外，在图2中，标号47为用于调整载体气体的流量的流量调整部。
接着，对水蒸气侧的气体供给系统进行说明，上部气体室35b与水蒸气供给路51连接，在该水蒸气供给路51上通过流量调整部53连接着水蒸气供给源52。
此外，与Cu(hfac)TMVS以及水蒸气的气体供给系统连接的气体供给控制系统(点划线部分)、排气管26上所设置的图未示的压力调整部、加热器21a、升降机构25等通过控制半导体制造装置7的整体动作的控制部70而被控制。控制部70例如由具有图未示出的程序存储部的计算机构成，在程序存储部中存储有计算机程序，该计算机程序具有与对处理容器20搬入搬出晶片W的动作以及处理等有关的步骤(命令)组。通过该计算机程序被控制部70读出，控制部70控制CVD装置2的整体动作。此外，该计算机程序例如以收纳于硬盘、光盘、光磁盘、存储卡等存储单元70a中的状态而被收纳在程序收纳部中。
接着，对通过CVD装置2的成膜而形成于隔离金属层的表面的氧化物层转化成隔离金属与铜的合金层的热处理装置3进行说明。上述热处理装置3使用例如具有与图2所示的CVD装置2大致相同的结构的构成。因此，在以下的说明中，在引用图2所示的CVD装置2的同时对热处理装置3进行说明。该热处理装置3的处理容器20具有与CVD装置2相同的结构。另一方面，气体喷淋头32与氢气的供给系统55连接来取代与Cu(hfac)TMVS、水蒸气的供给系统的连接(参照图2)，在从该氢气的供给系统55供给的氢气氛围中对晶片W实施热处理。此外，通过设置在台21上的作为晶片W的调温单元的加热器21a对设定温度进行调整，使得能够将晶片W加热至例如400℃.此外，热处理装置3的气体供给系统、加热器21a等与CVD装置2相同，被半导体制造装置7的控制部70所控制，根据存储在程序收纳部中的程 序进行晶片W的搬入搬出、氢气的供给切断、加热器的升温等。
接着，对利用具有上述构造的半导体制造装置7的半导体装置的制造方法进行说明。图3表示的是在晶片W的表面部形成的半导体装置的制造工序中途的截面图，图3(a)表示的是在层间绝缘膜上开设沟槽(trench)之前的状态。其中，为了简化说明，铜的埋入按照单金属镶嵌法(single damascene)来进行，图3表示的是从通孔(via hole)偏移的部位的截面。标号10、11表示的是作为层间绝缘膜的SiOC膜(含碳的硅氧化膜)，标号12表示的是SiN膜(氮化硅膜)。
此处，SiOC膜10、11以及SiN膜12例如能够通过等离子体成膜处理来进行成膜。对这种晶片W，首先，以图案形成为规定形状的光致抗蚀剂等作为掩模，使用例如CF4气体、C4F8气体等作为蚀刻气体，由此，将SiOC膜11蚀刻成规定的图案。此时，成为SiOC膜11的衬底膜的SiN膜12起到停止蚀刻的作用。由此，例如，如图3(b)所示，在SiOC膜11上形成用于埋入配线用的铜的例如线宽为100nm左右的沟槽100。
接着，例如，如图3(c)所示，通过例如溅射(sputtering)将含有该沟槽100的SiOC膜11的表面由钛或者钽等氧化倾向高的衬底膜(隔离金属层13)所覆盖。此处，所谓的氧化倾向表明了该金属与氧相结合的热焓(enthalpy)，在本实施方式中，将该热焓为在铜的成膜温度下与水蒸气反应，形成氧化物层的程度大小的金属称为“氧化倾向高的金属”。
其中，在200℃中，钛与氧相结合的热焓为722[kJ/mol]，钽与氧相结合的热焓为659[kJ/mol]。以下，在本实施方式中，对使用钛作为隔离金属层13的情况进行说明。
将这种表面被隔离金属层13所覆盖的晶片W载置于图1所示的半导体制造装置7的载体室71、72中，通过第一搬送单元77经由预备真空室74、75交接到第二搬送单元78。第二搬送单元78将交接的晶片W首先搬入到CVD装置2，在CVD装置2中向沟槽100内埋入铜。具体而言，将搬入到处理容器20内的晶片W从第二搬送单元78交接至升降销23，载置在台21上。然后，将晶片W加热至例如100℃～150℃左右，从该处理容器20成为真空氛围开始供给例如5sccm左右 的水蒸气。此处，成为隔离金属层13的钛因为氧化倾向强而易于被氧化，所以，如图3(c)所示，在隔离金属层13的表面形成较薄的氧化物层13a。
接着，例如与200sccm的载体气体(氢气)一起向处理容器内供给例如根据质量换算为0.5/min的Cu(hfac)TMVS气体，由此，在沟槽100内埋入铜。此处，在分解Cu(hfac)TMVS形成铜膜的反应中，水蒸气除了能够抑制有机杂质层的形成之外，还起到使形成铜膜的成膜温度(晶片的温度)降低的作用。另一方面，如果在存在有所需以上水蒸气的氛围中使铜膜成长，则有可能发生致使铜膜呈针状异常成长的不良情况。因此，可以在开始供给Cu(hfac)TMVS之前停止水蒸气的供给，或者短时间地同时供给Cu(hfac)TMVS和水蒸气例如0.5秒之后停止水蒸气的供给，通过这样来抑制铜膜的异常成长。此外，通过这些工序在与隔离金属层13的界面上形成有机杂质少的铜膜之后，使CVD的处理温度(晶片温度)充分降低，并且在导入不会显著出现因铜膜的异常成长而导致恶劣影响程度的较少程度的、例如0.1sccm左右的少量的水蒸气的同时使铜膜成长，这样也可以。
通过这些工序，如图3(d)所示，形成铜膜14a，在沟槽100内埋入铜。然后，因为在隔离金属层13的表面形成有氧化物层13a，所以成膜的铜膜14a与隔离金属层13的密接性并不能说很好。因此，对成膜有铜膜14a的晶片W实施热处理，将上述氧化物层13a转化成铜和钛组成的合金层13b(参照图4)。
具体而言，打开CVD装置2的门阀28，将已实施处理的晶片W交接至第二搬送单元78，将晶片W搬入到热处理装置3。在热处理装置3中，预先将处理容器20内升温至规定的温度，通过与CVD装置2的情况相同的动作将晶片W载置在台21上。
在热处理装置3中，通过将晶片W例如在氢气氛围中加热至例如400℃，将上述的氧化物层13a转化成由铜和钛构成的合金层13b。该合金层13b与氧化物层13a相比，相对于铜膜14a的密接性良好，其结果，能够提高铜膜14a与隔离金属层13的密接性。其中，对晶片W实施热处理时的温度并不局限于上述温度，只要是能够将氧化物层13a转化成铜和钛的合金层13b程度的温度即可。
之后，通过第二搬送单元78将结束处理的晶片W取出，经由预备真空室74、75交接至第一搬送单元77，载置于载体室71、72，结束半导体装置7的动作。
对经过这些工序得到的晶片W进行CMP(化学机械抛光)研磨，如图4所示，除去沟槽100内以外的铜以及隔离金属层13，在沟槽100内形成铜配线14。
根据本实施方式能够得到以下效果。即，通过在由钛构成的氧化倾向高的隔离金属层13上以Cu(hfac)TMVS作为原料形成铜膜14a时供给水蒸气，能够抑制有机杂质层的形成，并且能够使成膜温度降低。另一方面，在隔离金属层13的表面虽然形成与铜膜14a的密接性较差的钛的氧化物层13a，但是通过对该基板进一步进行热处理而能够将氧化物层13a转化成铜和钛的合金层13b。通过该处理得到的合金层13b相对于铜膜14a的密接性高，能够经由合金层13b使铜膜14a与隔离金属层13的密接性得到提高，从而能够降低利用CMP等进行加工时铜膜14a发生剥离等事故。
接着，对本发明的第二实施方式进行说明。在第二实施方式中，对于供给水蒸气并利用Cu(hfac)TMVS形成铜膜这一方面与第一实施方式相同，但是，具有使用氧化倾向低(难以氧化)的钌作为隔离金属层的特征。此外，还具有利用相同的CVD装置进行隔离金属层的覆盖以及铜膜的成膜的特征。
首先，参照图5，对在晶片W上覆盖隔离金属层以及形成铜膜的装置进行说明。图5表示的是在同一个处理容器内进行的隔离金属层的覆盖以及铜膜的形成的CVD装置2a的一个例子的截面图。在图5所示的CVD装置2a中，对于与第一实施方式所使用的CVD装置2相同的结构标注与图2所示的标号相同的标号并省略详细的说明。
在图5所示的CVD装置2a中，因为处理容器20等各部件以及Cu(hfac)TMVS气体、水蒸气的供给系统与图4所示的CVD装置2中的结构以及功能相同，所以省略说明。除这些构成之外，该CVD装置2a还具有用于形成隔离金属层15的十二羰基三钌(以下记作“Ru3(Co)12”)的供给系统。
对该供给系统进行详细说明。成为钌原料的固体的Ru3(Co)12 被储存在原料储存部62内。来自于Ar供给源63的Ar气体由流量调整部64(质量流量控制器)控制流量，导入到由加热器65加热的原料储存部62。固体的Ru3(Co)12通过加热而气化至饱和蒸气压，通过Ar气体而被冲扫，从而作为混合气体经由原料气体供给路61被供给至下部气体室35a。Ru3(Co)12的流量，根据其蒸气压，由原料储存部62的温度以及压力、Ar气体的流量统一决定的。其中，由点划线部分表示的气体供给系统以及流量调整部53、64等由控制部70控制。
接着，对该CVD装置2a的作用进行说明。图6是该CVD装置2a所涉及的简要的处理工序的一个例子。此外，图7表示的是通过该CVD装置2a在晶片W的表面部形成的半导体装置的制造工序途中的截面图。其中，对于在图7所示的半导体装置中的、与第一实施方式相同的构成标注与图3、图4所示的标号相同的标号。此外，对于在先行的工序中在SiOC膜10上层叠SiN膜12、SiOC膜11(图7(a))，接着对SiOC膜11实施蚀刻处理而形成沟槽100(图7(b))为止的工序，因为与图3(a)、3(b)中说明的相同，所以省略说明。
通过外部的搬送装置将形成有沟槽的晶片W载置在CVD装置2a内的台21上，将该晶片W加热至例如150℃。然后，如图6所示，从时刻T1至时刻T2期间，向处理容器20内同时供给例如100sccm的载体气体(氢气)和0.1g/min的Ru3(Co)12气体，使含有沟槽100的SiOC膜11的表面被隔离金属层15所覆盖(图7(c))。
接着，停止Ru3(Co)12气体的供给，对Ru3(Co)12气体的供给系统和水蒸气的供给系统进行切换。然后，如图6所示，从时刻T3至时刻T4的期间中，同时供给Cu(hfac)TMVS气体和水蒸气。此时，以降低CVD的处理温度为目的、按照不会显著出现因铜膜的异常成长导致的较差影响程度的少量来供给水蒸气。通过该工序，在隔离金属层15上形成铜膜14a，在沟槽100中埋入铜(与图3(d)所示的铜膜14a大致相同的状态)。
接着，通过对该晶片W的表面进行CMP研磨，除去沟槽100内以外的铜以及隔离金属层15，在沟槽100内形成铜配线14(图7(d))。
此处，构成隔离金属层15的钌是，金属与氧相结合的热焓为在铜的成膜温度下不与水蒸气反应程度的大小(200℃中为407[kJ/mol])的 “氧化倾向低的金属”。因此，即便供给水蒸气，也难以形成与铜膜14a的密接性较差的氧化物层。此外，因为氧化倾向低，使得也难以在其表面形成有机杂质层。
根据第二实施方式能够得到下述效果。因为在由钌构成的氧化倾向低的隔离金属层15上形成铜膜14a，所以即便Cu(hfac)TMVS作为原料气体也难以形成有机杂质层，并且即便供给水蒸气也难以形成钌的氧化膜层。其结果，铜膜与隔离金属层15的密接性难以恶化，能够降低加工时铜膜发生剥离的事故等。
此外，因为通过CVD形成隔离金属层15，所以即便细微化沟槽100，也能够得到没有形成空隙等的隔离金属层15。而且，因为利用相同的CVD装置2a进行隔离金属层15的形成和铜膜的形成，所以除了能够有效地降低装置的成本以及缩短处理时间之外，因为在形成钌的隔离金属层15之后，在不破环真空状态的前提下形成铜膜14a，所以还具有能够防止因大气而导致钌表面被氧化的优点。
其中，在第二实施方式中，对利用相同的CVD装置2a进行隔离金属层15的覆盖以及铜膜的成膜的情况进行说明，但是这些处理也可以使用各自独立的CVD装置进行。此外，隔离金属层15的覆盖并不局限于利用CVD进行，例如也可以利用喷镀进行。
此外，在第二实施方式中，对以钌作为隔离金属层15的情况进行了说明，但是作为隔离金属层15能够利用的氧化倾向低的金属并不局限于此。例如，作为与钌相同程度或者与其相比氧化倾向低的金属例如可以列举有：铱、银、钯、锇、钴等。此外，隔离金属层作为双层结构，以与SiOC膜11接触的下层侧作为铜的扩散防止效果高但是易于形成氧化物层(氧化倾向高)的钛等构成的第二衬底膜，以形成有铜膜的上层侧作为难以形成有机杂质层和氧化物层(氧化倾向低)的由钌等构成的衬底膜也可以。
此外，若采用氧化倾向低的金属作为隔离金属层，则在以Cu(hfac)TMVS作为原料形成铜膜时能够得到难以形成有机杂质层的效果。该效果与是否供给水蒸气无关。因此，利用没有水蒸气的供给系统的CVD装置进行由氧化倾向低的金属构成的隔离金属层15的覆盖和铜膜的形成也可以。在该情况下，也能够得到降低装置成本并且减少晶片W的 搬送时间的效果。
实施例
(实施例1)
根据按照第一实施方式说明的半导体制造装置的制造方法，在覆盖有氧化倾向高的钛作为隔离金属层的晶片W上形成铜膜。利用SEM对隔离金属层和铜膜的边界进行摄像的结果表示于图8(a)。其中，成膜条件如下：
(铜膜的成膜条件)
隔离金属层：钛
铜原料：Cu(hfac)TMVS
成膜温度(晶片的温度)：150℃
水蒸气导入：有
(比较例1)
除了没有导入水蒸气这方面之外，在与(实施例1)相同的条件下形成铜膜14a。SEM的摄影结果显示在图8(b)中。
(实施例1以及比较例1的考察)
如图(8)所示，在导入水蒸气有水分子存在时形成铜膜的情况下(实施例1)，有机杂质层的厚度为1.5nm，几乎没有形成有机杂质层。相反，在没有导入水蒸气的情况下(比较例1)，如图8(b)所示，有机杂质层的厚度为6nm，为导入有水蒸气情况下的4倍。因为形成为具有这种厚度的有机物层，导致隔离金属层与铜膜的密接性较差。
(实施例2)
对通过(实施例1)得到的晶片W进行热处理。利用SEM对铜膜及其衬底的界面进行摄影的结果表示于图9(a)。热处理的条件如下：
(热处理的条件)
处理氛围：氢气氛围
热处理温度：450℃
加热时间：30分
对于对通过(实施例1)得到的晶片W实施热处理之前的晶片W，利用SEM对铜膜及其衬底的界面进行摄影的结果表示于图9(b)。
(实施例2的考察)
如图9(a)所示，在已实施热处理的情况下(实施例2)，得知在隔离金属层(Ti)与铜膜的界面形成5nm左右的膜。进一步扩大该膜进行观察，确认Cu3Ti的结晶结构，得知形成铜和钛构成的合金层。与此相对，确认在实施热处理之前在隔离金属层与铜膜之间形成1.5～2.5nm左右的膜。进一步扩大该膜进行观察，观察不到如(实施例2)中的结晶结构，为非晶状态(amorphous)。这被认为在水分子存在的条件下通过形成铜膜而形成的钛的氧化物层。
(实施例3)
根据由第二实施方式说明的半导体的制造方法，在90nm、80nm的两种类的沟槽100内作为隔离金属层覆盖氧化倾向低的钌，之后形成铜膜，将铜埋入到沟槽100内。各自的结果表示在图10中。
其中，上述隔离金属层为下层侧通过离子化PVD由氮化钛覆盖的双层结构。此外，成膜条件如下：
下层侧：氮化钛(通过离子化PVD覆盖)
上层侧：钌(通过以Ru3(Co)12作为原料的CVD覆盖，成膜温度为150℃)
(铜膜的成膜条件)
铜原料：Cu(hfac)TMVS
成膜温度(晶片的温度)：150℃
水蒸气导入：有
(实施例3的考察)
如图10所示，并没有观察到在铜和钌之间形成有氧化物层。此外，对于80nm、90nm任意一个沟槽100而言，没有形成空隙，均匀地埋入有铜。

Claims (6)

1.一种半导体装置的制造方法，其特征在于，包括：
将表面被由氧化倾向高的金属构成的衬底膜所覆盖的基板载置在气密的处理容器内的工序；
向所述处理容器内供给水蒸气的工序；
在供给水蒸气的工序开始的同时或者在其之后，向所述处理容器内供给由铜的有机化合物构成的原料气体，在通过水蒸气而形成有氧化物层的所述衬底膜的表面形成铜膜的工序；和
对形成有该铜膜的基板实施热处理，使所述氧化物层转化成构成所述衬底膜的金属和铜的合金层的工序。
2.如权利要求1所述的半导体装置的制造方法，其特征在于：
所述氧化倾向高的金属为钛或者钽。
3.一种半导体装置的制造方法，其特征在于，包括：
将表面被由氧化倾向低的金属构成的衬底膜所覆盖的基板载置在气密的处理容器内的工序；
向所述处理容器内供给水蒸气的工序；和
在供给水蒸气的工序开始的同时或者在其之后，向所述处理容器内供给由铜的有机化合物构成的原料气体，在所述衬底膜的表面形成铜膜的工序，
在所述基板和所述衬底膜之间，覆盖有由氧化倾向高的金属构成的第二衬底膜。
4.如权利要求3所述的半导体装置的制造方法，其特征在于：
所述第二衬底膜由钛或者钽构成。
5.一种半导体装置的制造装置，其特征在于：
在具有设置有基板搬送单元的搬送室、与该搬送室气密地连接的第一处理容器以及第二处理容器的半导体制造装置中，包括：
与所述第一处理容器连接，向第一处理容器供给水蒸气的水蒸气供给单元；
与所述第一处理容器连接，向第一处理容器供给由铜的有机化合物构成的原料气体的原料气体供给单元；
设置在所述第二处理容器，用于在第二处理容器内对基板实施热处理的加热单元；和
控制水蒸气供给单元、原料气体供给单元和加热单元的控制部，
该控制部以实施下述各步骤的方式对各单元进行控制，所述各步骤包括：将表面被由氧化倾向高的金属构成的衬底膜所覆盖的基板载置在所述第一处理容器内的步骤；接着向第一处理容器内供给水蒸气的步骤；在供给水蒸气的步骤开始的同时或者在其之后，向所述第一处理容器内供给由铜的有机化合物构成的原料气体，在通过水蒸气而形成有氧化物层的所述衬底膜的表面形成铜膜的步骤；和接着利用基板搬送单元将形成有铜膜的基板从第一处理容器搬送到第二处理容器并将该基板载置在所述第二处理容器内的步骤；和利用设置在第二处理容器的加热单元对基板实施热处理，以使所述氧化物层转化成构成所述衬底膜的金属和铜的合金层的步骤。
6.如权利要求5所述的半导体装置的制造装置，其特征在于：
所述氧化倾向高的金属为钛或者钽。
CN2007800275731A 2006-07-20 2007-06-15 半导体装置的制造方法以及半导体装置的制造装置 Expired - Fee Related CN101490818B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006197671A JP5119618B2 (ja) 2006-07-20 2006-07-20 半導体装置の製造方法、半導体装置の製造装置及び記憶媒体
JP197671/2006 2006-07-20
PCT/JP2007/062140 WO2008010371A1 (fr) 2006-07-20 2007-06-15 Procédé de fabrication de dispositif semi-conducteur, appareil de fabrication de dispositif semi-conducteur, programme informatique et support de stockage

Publications (2)

Publication Number Publication Date
CN101490818A CN101490818A (zh) 2009-07-22
CN101490818B true CN101490818B (zh) 2010-12-22

Family

ID=38956706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800275731A Expired - Fee Related CN101490818B (zh) 2006-07-20 2007-06-15 半导体装置的制造方法以及半导体装置的制造装置

Country Status (6)

Country Link
US (1) US8133811B2 (zh)
JP (1) JP5119618B2 (zh)
KR (1) KR101196501B1 (zh)
CN (1) CN101490818B (zh)
TW (1) TWI415217B (zh)
WO (1) WO2008010371A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5342811B2 (ja) * 2008-06-09 2013-11-13 東京エレクトロン株式会社 半導体装置の製造方法
JP5696348B2 (ja) * 2008-08-09 2015-04-08 東京エレクトロン株式会社 金属回収方法、金属回収装置、排気系及びこれを用いた成膜装置
KR101722129B1 (ko) * 2008-11-21 2017-03-31 가부시키가이샤 니콘 유지 부재 관리 장치, 적층 반도체 제조 장치, 및 유지 부재 관리 방법
JP2010212452A (ja) * 2009-03-10 2010-09-24 Tokyo Electron Ltd Ｃｕ膜の成膜方法および記憶媒体
JP5659041B2 (ja) * 2011-02-24 2015-01-28 東京エレクトロン株式会社 成膜方法および記憶媒体
CN103572211B (zh) * 2012-07-31 2016-04-20 北京北方微电子基地设备工艺研究中心有限责任公司 物理气相沉积设备及物理气相沉积工艺
JP6324800B2 (ja) 2014-05-07 2018-05-16 東京エレクトロン株式会社 成膜方法および成膜装置
US9793169B1 (en) * 2016-06-07 2017-10-17 Globalfoundries Inc. Methods for forming mask layers using a flowable carbon-containing silicon dioxide material
US9859219B1 (en) * 2017-01-24 2018-01-02 International Business Machines Corporation Copper wiring structures with copper titanium encapsulation
KR102900047B1 (ko) * 2020-09-29 2025-12-15 도쿄엘렉트론가부시키가이샤 반도체 장치를 제조하는 방법 및 반도체 장치를 제조하는 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5310602A (en) * 1991-11-12 1994-05-10 Cornell Research Foundation Self-aligned process for capping copper lines
JP3409831B2 (ja) * 1997-02-14 2003-05-26 日本電信電話株式会社 半導体装置の配線構造の製造方法
KR100279753B1 (ko) * 1997-12-03 2001-03-02 정선종 반도체 집적회로 제조공정을 이용한 인덕터 제조방법
US6613671B1 (en) * 2000-03-03 2003-09-02 Micron Technology, Inc. Conductive connection forming methods, oxidation reducing methods, and integrated circuits formed thereby
JP2002060942A (ja) 2000-06-07 2002-02-28 Anelva Corp 銅薄膜形成方法及び銅薄膜形成装置
KR100407678B1 (ko) * 2000-06-15 2003-12-01 주식회사 하이닉스반도체 반도체 소자의 구리 금속배선 형성 방법
US6720031B2 (en) * 2001-10-16 2004-04-13 Sharp Laboratories Of America, Inc. Method of controlling the initial growth of CVD copper films by surface treatment of barrier metals films
JP2006505127A (ja) * 2002-10-29 2006-02-09 エーエスエム　インターナショナル　エヌ．ヴェー． 酸素架橋構造及び方法
US7023677B2 (en) * 2004-02-25 2006-04-04 United Microelectronics Corp. ESD protection designs with parallel LC tank for Giga-Hertz RF integrated circuits
US20050206000A1 (en) * 2004-03-19 2005-09-22 Sanjeev Aggarwal Barrier for copper integrated circuits
JP4194521B2 (ja) * 2004-04-07 2008-12-10 東京エレクトロン株式会社 半導体装置の製造方法
US7713876B2 (en) * 2005-09-28 2010-05-11 Tokyo Electron Limited Method for integrating a ruthenium layer with bulk copper in copper metallization

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP平10-229084A 1998.08.25

Also Published As

Publication number Publication date
KR20090031582A (ko) 2009-03-26
KR101196501B1 (ko) 2012-11-01
WO2008010371A1 (fr) 2008-01-24
TWI415217B (zh) 2013-11-11
JP5119618B2 (ja) 2013-01-16
TW200811999A (en) 2008-03-01
JP2008028059A (ja) 2008-02-07
CN101490818A (zh) 2009-07-22
US20100015799A1 (en) 2010-01-21
US8133811B2 (en) 2012-03-13

Similar Documents

Publication Publication Date Title
CN101490818B (zh) 半导体装置的制造方法以及半导体装置的制造装置
TWI669410B (zh) 成膜方法及成膜裝置
US8440563B2 (en) Film forming method and processing system
CN101421831B (zh) 半导体装置的制造方法
CN101490817B (zh) 半导体装置的制造方法、半导体装置的制造装置、半导体装置以及计算机程序
US20120252210A1 (en) Method for modifying metal cap layers in semiconductor devices
KR20090009962A (ko) 성막 장치, 성막 방법, 컴퓨터 프로그램 및 기억 매체
JP2017069313A (ja) 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
JP2008300567A (ja) 半導体装置の製造方法、半導体製造装置及び記憶媒体
US11152260B2 (en) Embedding method and processing system
TWI663277B (zh) 釕膜之成膜方法及成膜裝置，以及半導體裝置之製造方法
KR101396624B1 (ko) 성막 방법 및 처리 시스템
CN101466864A (zh) 成膜装置、成膜方法、计算机程序和存储介质
US8129271B2 (en) Film forming method, film forming apparatus and storage medium
JP2012174843A (ja) 金属薄膜の成膜方法、半導体装置及びその製造方法
JP2007332422A (ja) 成膜方法及び成膜装置
TW202242195A (zh) 埋入方法及處理系統
JP2007214593A (ja) 銅配線膜形成方法及び配線膜
JP2010212497A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101222

Termination date: 20150615

EXPY Termination of patent right or utility model