JP2008034772A - 固体撮像装置及び固体撮像装置の製造方法およびカメラ - Google Patents

Abstract

【課題】素子分離用領域の電気的な分離特性を確保しつつ、微細画素サイズで蓄積電子数の増加、ランダムノイズおよび白キズの少ない固体撮像装置、その製造方法およびカメラを実現できるようにする。
【解決手段】シリコン基板の上に複数の埋め込みフォトダイオード、光電変換された電荷を検出するＭＯＳトランジスタ、ＭＯＳトランジスタおよびフォトダイオードを電気的に分離する素子分離領域が設けられた固体撮像装置において、素子分離領域は幅の広い上部と幅の狭い下部との二段構造で形成されている。そして、素子分離領域の周囲は、Ｐ型領域で囲まれている。このような素子分離領域を用いることで、下段の幅が狭くなることで、フォトダイオードの蓄積電子数を増加できるとともに、素子分離界面近傍を十分広くＰ型注入領域で覆うことができるため、白キズおよびランダムノイズが低減できる。
【選択図】図１

Description

本発明は、半導体基板上に複数の画素を有する撮像領域が設けられた固体撮像装置、その製造方法及びカメラに関する。

ＭＯＳ（Complementary Metal Oxide Semiconductor）型の固体撮像装置は、各画素を構成するフォトダイオードに蓄積された信号を、ＭＯＳトランジスタを含む増幅回路によって読み出すイメージセンサである。このＭＯＳ型固体撮像装置は低電圧で動作すると共に、高速電荷読み出しが可能であり、さらに周辺回路とワンチップ化することができるという長所を有している。

このため、ＭＯＳ型固体撮像装置はデジタルカメラ及び携帯電話等の携帯機器に用いる撮像素子として注目されている。近年、特に、ＭＯＳ型固体撮像装置は特にセルサイズの縮小化、高感度化が求められている。

図６は従来の一般的なＭＯＳ型固体撮像装置の回路構成の一例を示している。図６に示すように、複数の画素２６がマトリックス状に配列された撮像領域２７と、画素を選択するための垂直シフトレジスタ２８及び信号を出力する水平シフトレジスタ２９と、垂直シフトレジスタ２８及び水平シフトレジスタ２９に必要なパルスを供給するタイミング発生回路３０とが１つの基板の上に設けられている。

撮像領域２７に配置された各画素２６は、光電変換を行うフォトダイオード部２１とこれに付随するＭＯＳ型トランジスタとからなり、フォトダイオード２１部で光電変換された電荷は転送トランジスタ２２によって、フローティングディフュージョン部（図示せず）に転送される。フローティングディフュージョンは、ドレインが電源３３に接続されたリセットトランジスタ２３のソースと共有している。ドレインが電源３３に接続された増幅用トランジスタ２４のゲートは、フローティングディフュージョンと接続されている。また、増幅トランジスタ２４のソースは、選択トランジスタ２５のドレインと接続されて、選択トランジス２５のソースは、出力信号線３５と接続されている。

転送トランジスタ２２のゲート、リセットトランジスタ２３のゲート及び選択用トランジスタ２５の各ゲートは、それぞれ垂直シフトレジスタ２８からの出力パルス線３１、出力パルス線３２及び出力パルス線３４に接続されている。

撮像領域２７では、半導体基板の上に形成されたフォトダイオード２１、フローティングディフュージョン、ＭＯＳ型トランジスタおよび各々を電気的に分離する素子分離領域で構成されている。一般的に、ＳＴＩ（shallow trench isolation）が形成されている。しかし、ＳＴＩを用いた場合には、素子分離特性を満たすために、シリコン基板１をエッチングにより一部除去して酸化膜を埋め込む。エッチングのダメージで、暗時においても発生する不要電荷が増加して、ノイズ特性が悪化する。また、セルサイズの縮小化に際して、ＳＴＩの分離構造によりフォトダイオードの横方向へ広がりを妨げられる。よって、蓄積電子数が減少する課題がある。

上記問題を解決する方法として、以下のような従来技術がある（特許文献１を参照。）。図７は、従来例に係る固体撮像装置のフォトダイオード部分の断面構成を示している。

図７に示すように、フォトダイオードは、Ｎ型の電荷蓄積領域１１３の表面にＰ型の埋め込み領域１１４が形成されている。半導体基板１１１に形成された溝内に絶縁層から成る素子分離層１２０が、フォトダイオードに隣接して形成されている。素子分離層１２０は、幅の広い上部１２１と幅の狭い下部１２２とで構成されて、幅の狭い下部１２２の周囲に、Ｐ型領域１２３が形成されている固体撮像装置である。これにより、基板表面においてフォトダイオードは、周辺の他の素子から電気的に分離されるとともに、分離領域の幅を狭小化できる。画素サイズが縮小化においても蓄積電荷量を十分に確保することが可能である。
特開２００５−１９１２６２

しかしながら、前記従来例においては、素子分離層１２０の下部１２２の周囲にはＰ型領域１２３が形成されているが、Ｐ型の埋め込み領域１１４とは接続されていない。よって、上部１２１の底面つまり、Ｐ型埋め込み領域１１４とＰ型領域１２３の境界領域では、素子分離層１２０の界面からの暗電流が発生して、特性の悪化が起こる。また、素子分離層１２０の上部１２１のエッジは、応力が集中しており、Ｐ型領域で覆われていないために更なる暗電流が発生する課題がある。そして、素子分離層１２０を製造する方法として、リソグラフィ法及びドライエッチング法を用いて素子分離層上部１２１を形成し、再びリソグラフィ法及びドライエッチング法を用いて素子分離層下部１２２を形成している。よって、リソグラフィ法でのレジストパターン寸法ばらつき及びマスク合わせずれによる下部１２２の形成位置のずれが発生する。素子分離層１２０の下部１２２の寸法及び位置が画素間およびウエハ間で異なる。最終的には、蓄積電子数および感度の性能ばらつきが発生して、高性能な固体撮像装置を形成できない。さらに、リソグラフィ工程を２度行う必要があり、ＴＡＴが長くなり高コストという課題がある。

本発明は、前記従来の問題を解決し、応力に起因して発生する暗電流の発生を防止して、短ＴＡＴ及び低コストで、電荷蓄積領域のＮ型シリコン層を確保して広ダイナミックレンジの固体撮像装置その製造方法及びカメラを実現できるようにすることを目的とする。

上記の課題を解決するため、本発明の一形態の固体撮像装置は、シリコン基板の上部に形成された光電変換部を含む撮像領域において、前記シリコン基板のうち前記光電変換部を囲む部分の少なくとも一部に形成されて、下部の幅が上部の幅に比べて非連続的に狭く変化する素子分離と、前記撮像領域のうち前記素子分離によって前記光電変換部と電気的に分離される領域に形成されたＭＯＳ型トランジスタを有して、前記素子分離領域上部及び下部の周囲を囲む部分は、前記光電変換部の第一導電型の電荷蓄積領域の表面に形成された第一導電型と反対の第二導電型の表面暗電流抑制領域を含む構成とする。

これにより、素子分離の下部に隣接する領域では、従来よりも光電変換部を広く確保することができて、セルサイズが小さい場合であっても蓄積電荷量を増加させることができる。さらに、素子分離領域の周囲をＰ型注入領域で取り囲むことで、素子分離界面で発生したノイズ原因となる暗電流を低減できる。つまり、素子分離界面とフォトダイオードの間に電気的障壁を設けて、電荷蓄積領域への電荷の移動を妨げることができる。

本発明の一形態の固体撮像装置は、シリコン基板の上部に形成された光電変換部を含む撮像領域において、前記シリコン基板のうち前記光電変換部を囲む部分の少なくとも一部に形成されて、下部の幅が上部の幅に比べて非連続的に狭く変化する素子分離と、前記撮像領域のうち前記素子分離によって前記光電変換部と電気的に分離される領域に形成されたＭＯＳ型トランジスタを有して、前記素子分離領域上部底面は、前記光電変換部の第一導電型の前記電荷蓄積領域の表面に形成された第一導電型と反対の第二導電型を有する側壁暗電流抑制領域より、浅い構成とする。

これにより、素子分離上部の底に埋め込み注入のＰ型領域が設けられ、応力集中している素子分離領域上部のエッジ部で発生した不要電荷の、電荷蓄積領域への移動を妨げることができる。

本発明の一形態の固体撮像装置は、シリコン基板の上部に形成された光電変換部を含む撮像領域において、前記シリコン基板のうち前記光電変換部を囲む部分の少なくとも一部に形成されて、下部の幅が上部の幅に比べて非連続的に狭く変化する素子分離と、前記撮像領域のうち前記素子分離によって前記光電変換部と電気的に分離される領域に形成された前記ＭＯＳ型トランジスタを有して、前記素子分離領域上部底面は、前記ＭＯＳ型トランジスタを形成するソース部及びドレイ部の第一導電型と同一の第四導電型領域より、深い構成とする。

これにより、各画素部に用いているＭＯＳトランジスタのソース及びドレイン部のみへの注入で突き抜けない程度に素子分離領域の上部の深さが確保されているため、フォトダイオード側へは注入がされない。

本発明の一形態の固体撮像装置は、前記シリコン基板表面と前記電荷蓄積領域の間にある前記表面暗電流抑制領域の幅が、前記素子分離領域と前記電荷蓄積領域の間にある前記側壁暗電流抑制領域の幅より、狭い構成とする。

これにより、暗電流抑制層が狭いため、空乏層が広がる。よって、蓄積電荷数が増加する。

本発明の一形態の固体撮像装置は、前記シリコン基板表面と前記電荷蓄積領域の間にある前記表面暗電流抑制領域の幅が、前記素子分離領域と前記電荷蓄積領域の間にある前記側壁暗電流抑制領域の幅より、広い構成とする。

これにより、エッチングダメージを有する素子分離領域の界面から、電荷蓄積領域を空間的に離して、暗時に発生する不要電荷の電荷蓄積領域への流入を妨げられる。

本発明の一形態の固体撮像装置は、前記素子分離領域上部底面は、前記光電変換部の第一導電型の前記電荷蓄積領域の表面に形成された前記表面暗電流抑制層領域より浅く、且つ、前記ＭＯＳ型トランジスタを形成する前記ソース部及び前記ドレイ部領域より深い構成とする。

これにより、素子分離領域の界面で発生した不要電荷の電荷蓄積領域への移動を妨げられるとともに、ソース及びドレイン部への注入時に、フォトダイオード側へは注入がされない。

本発明の一形態の固体撮像装置は、前記素子分離領域の下部は、自己制御的に前記素子分離領域の上部の内側に形成された構造を有する構成である。

これにより、各画素での素子分離構造は同等であり、フォトダイオードの空乏層の横方向への広がりも各画素でばらつきがない。

本発明の一形態の固体撮像装置は、前記素子分離領域上部の底から下方の前記シリコン基板領域に、前記電荷蓄積領域の前記第一導電型の不純物を含む構成である。

これにより、従来の素子分離構造（ＳＴＩ）を用いた場合に比べて、横方向へのフォトダイオードが広がる。よって、フォトダイオード部への蓄積電荷量を増加できる。また、従来と同一のフォトダイオード注入プロセスで、つまり、マスクレイアウトの変更のみで特性改善できる。

本発明の一形態の固体撮像装置は、前記素子分離領域上部の底から下方の前記シリコン基板領域に、前記電荷蓄積領域の前記第一導電型と同一で前記電荷蓄積領域の前記第一導電型の不純物個数より多い導電型の不純物を含む構成である。

これにより、素子分離領域上部の下方に追加でフォトダイオード形成する注入がされているため、横方向にフォトダイオードが広がる。よって、フォトダイオード部への蓄積電荷量を増加できる。

本発明の一形態の固体撮像装置は、前記素子分離領域の下部には前記第一導電型と反対の不純物領域を含むシリコン膜がすくなくとも埋めこまれた構造を有しており、前記素子分離領域の上部には絶縁膜が埋め込まれた構造を有している構成である。

これにより、素子分離領域の下部に埋め込み性の高い材料としてシリコンを用いることで、下部の分離幅を狭小化できる。また、上部に絶縁膜を埋め込むことで、素子分離上に信号伝達ポリシリコン配線を配置しても、寄生容量の影響による信号伝達遅延を低減できる。

本発明の一形態の固体撮像装置は、素子分離領域に、絶縁膜が埋め込まれた構造を有する構成である。

これにより、素子分離上に信号伝達ポリシリコン配線を配置しても、寄生容量の影響による信号伝達遅延を低減できる。

本発明の一形態の固体撮像装置は、前記素子分離領域に、前記絶縁膜と前記シリコン基板の間に熱酸化膜が配置されている構成である。

これにより、素子分離領域のシリコン基板上部が丸くなり、ＭＯＳトランジスタのゲートとシリコン基板間の電界集中が低減できて、ＭＯＳトランジスタの動作の安定性が向上する。

本発明の一形態の固体撮像装置は、固体撮像装置を備えるカメラである。

これにより、高性能な画像を撮像できる。

本発明の一形態の固体撮像装置は、シリコン基板の上にハードマスク膜またはレジスト膜を形成してパターニングを行うことにより、前記ハードマスク膜またはレジスト膜に開口を形成する工程（ａ）と、前記ハードマスク膜またはレジスト膜をマスクとしてエッチングを行うことにより、前記素子分離領域のうちの上部を形成する工程（ｂ）と、前記工程（ｂ）の後に、前記ハードマスク膜またはレジスト膜及び前記素子分離領域上部の開口の側面上にサイドウォールを形成する工程（ｃ）と、前記工程（ｃ）の後に、前記サイドウォールをマスクとして、前記素子分離領域の下部を形成する工程（ｄ）と、前記工程（ｄ）の後に、前記サイドウォールを除去する工程（ｅ）を備える。

これにより、素子分離領域の下部がセルフアラインで形成されて、各フォトダイオードの特性にバラツキが無い構造を形成できる。また、リソグラフィ工程を一回のみで形成できて、短ＴＡＴである。

本発明の一形態の固体撮像装置は、前記工程（ｄ）の後に、前記素子分離領域の下部に前記前記シリコン基板のうち前記素子分離の周囲を囲む部分に、第四導電型領域を設ける工程（ｆ）を備える。

これにより、素子分離領域の下部の周囲のみにＰ型注入領域を確保できて、フォトダイオードの横方向の広がりにより、蓄積電荷量を増加できる。

本発明の一形態の固体撮像装置は、前記工程（ｅ）の後に、前記シリコン基板のうち前記素子分離溝の表面に露出する部分を熱酸化することにより、酸化シリコン膜を形成する工程（ｇ）と、前記工程（ｇ）の後に、前記素子分離溝を絶縁膜で埋めることにより、素子分離を形成する工程を備える。

これにより、素子分離領域の下部が狭小であってもシリコン材料を埋め込め、素子分離領域の上部に絶縁膜を埋め込める。

本発明の一形態の固体撮像装置は、前記工程（ｅ）の後に、前記シリコン基板のうち前記素子分離溝の表面に露出する部分を。熱酸化することにより、酸化シリコン膜を形成する工程（ｇ）と、前記工程（ｇ）の後に、前記素子分離溝の下部の少なくとも一部をシリコン膜で埋めて、前記窒化シリコン膜上の前記シリコン膜を異方性エッチングで除去して、前記素子分離溝に絶縁膜を埋め込む工程を備える。

これにより、素子分離領域に絶縁膜を埋め込める。

本発明の一形態の固体撮像装置は、前記シリコン基板の一部に光電変換部を形成する工程と、前記シリコン基板のうち、前記素子分離によって前記光電変換部と電気的に分離される領域に、ＭＯＳ型トランジスタを形成する工程とを備える。

これにより、各画素にフォトダイオードの蓄積電荷を検出できるＭＯＳ型トランジスタを形成できる。

本発明の固体撮像装置及び製造方法及によれば、素子分離用領域の電気的な分離特性を確保しつつ、画素サイズが微細化しても、光電変換部の特性を示す暗電流及び白キズが少なく、蓄積電子数が増加する固体撮像装置、その製造方法を実現することができる。

（第１の実施形態）
以下に、本発明の第１の実施形態に係る固体撮像装置について、図面を参照しながら説明する。

図１は、本実施形態の固体撮像装置のフォトダイオード２および活性領域９を含む断面構造である。なお、シリコン基板１上に形成される配線及び層間膜は省略する。図１に示すように、光電変換部であるフォトダイオード２は、シリコン基板１の表面からＰ^＋ＮＰ⁻型の構造を有し、Ｎ型からなるシリコン基板１の最上面に設けられたＰ^＋型表面層５と（表面暗電流抑制領域）、Ｐ^＋型表面層５の下に順に設けられた電荷蓄積領域であるＮ型シリコン層４及びＰ⁻型シリコン層６とからなる。フォトダイオード２に入射した光は、光電変換されて正孔と電子とを発生させる。そして、入射光量に応じた信号電荷（電子）が、Ｎ型シリコン層４とＰ^＋型表面層５との間に生じる空乏領域、Ｎ型シリコン層４とＰ⁻型シリコン層６との間に生じる空乏層領域、Ｐ＋型側壁層７（側壁暗電流抑制領域）とＮ型シリコン層４との間に生じる空乏層領域に主に蓄積される。なお、最上面に設けられたＰ^＋型表面層５は、フォトダイオード２の表面において熱エネルギー等でランダムに発生する電荷が光電変換された蓄積電荷と混合するのを電気的障壁で妨げている。

フォトダイオード２で蓄積された電荷は、各フォトダイオード２と隣接する位置に存在するＭＯＳトランジスタを用いて読み出される。そして、フォトダイオード２とＭＯＳトランジスタの活性領域９を電気的に分離するために、素子分離領域３を形成している。素子分離領域３は、側面及び底面を取り囲むようにＰ^＋型側壁層７を設けており、Ｐ^＋型表面層５と同様の効果で、素子分離領域３と接するシリコン基板１の界面からランダムに発生する電荷が光電変換された蓄積電荷と混合するのを電気的障壁で妨げている。よって、Ｐ＋型側壁層７は、固体撮像装置を高性能にするために、必要である。

このＰ＋型側壁層７によって、Ｐ＋型表面層５とＰ型シリコン層８が電気的に接続されている。また、素子分離領域３は、素子分離溝を形成した後に熱酸化により側壁酸化膜１０を有している。素子分離領域３の上部エッジ部にバーズビークを形成してハンプ特性を低減する。そして、図１に示すように、素子分離領域３は、基板の下方に向かって階段状に形成されている。これは、主に二つの効果が期待できる。第一に、素子分離領域３が下部に向かって幅が細くなっているため、Ｐ＋型側壁層７が縮小して、従来よりもＮ型シリコン層４が確保できる。つまり、セルサイズが小さくなるにつれて、Ｐ＋型の不純物の熱拡散により、ナローチャネル効果でＮ型シリコン層４領域が顕著に小さくなるが、Ｐ＋型側壁層７が縮小することで、十分にＮ型シリコン層４の領域が存在し、セルサイズが縮小化しても蓄積電荷量を増加できる。

第二に、Ｐ＋型側壁層７で素子分離領域３の周囲及び底部を囲むことで、Ｎ型シリコン層４と電気的障壁を設けられて、同量のＰ型不純物を有するＰ＋型側壁層で、空間的に従来のＳＴＩ構造に比べてＮ型シリコン層４から離れるので、ノイズを引き起こす不要電荷のＮ型シリコン層への流入を妨げることができる。

なお、図２に示すように、素子分離領域３の上部５１の底より下方までＰ＋型表面層５を設けることで、上部５１の応力集中で暗時に発生する不要電荷量を、さらにＮ型シリコン層４へ流入することを妨げることができる。また、Ｐ＋型側壁層７とＰ＋型表面層５の接触面積が増加することで、Ｐ＋型表面層の電位が安定化する。なお、Ｐ＋型側壁層７は、下部５２の周囲を囲む領域にのみ形成して、活性領域９との接合面積を減少させて、接合耐圧を改善している。さらに、Ｐ＋型側壁層７が縮小することで、十分にＮ型シリコン層４の領域が存在し、セルサイズが縮小化しても蓄積電荷量を増加できる。

なお、図２に示すように、素子分離領域３の上部５１の底より上方に活性領域９が形成されることで、従来のＳＴＩ構造と同様にマスク合わせにずれが発生する場合でも、活性領域を形成するＮ型不純物がフォトダイオード２へ注入されず、打ち分けできる。

以上のような構造により、具体的には以下のような効果が実現できた。素子分離領域３としてＳＴＩを用いた従来の固体撮像装置と比較して、図１に示すような構造で、暗時に発生する不要電荷量と相関関係がある白キズ数で比較した結果、３０％以下まで減少した。図２に示すような構造で、暗時に発生する不要電荷量と相関関係がある白キズ数で比較した結果、４０％以下まで減少した。また、素子間の電気的分離特性は従来と同等で、耐圧は６Ｖ以上あった。なお、白キズは入射光がない場合に１０ｍＶ以上の出力を示す画素数とした。

また、従来のＳＴＩを用いた固体撮像装置に対して、図１に示すような構造で、蓄積電子数は１．２倍以上、図２に示すような構造で、蓄積電子数は１．３倍以上となった。なお、図１、２は、Ｎ型シリコン層４の領域を横方向にさらに広げる為に、上部５１の下方にまでＮ型不純物を注入して、Ｎ型シリコン層４を拡大している。つまり、従来のＮ型シリコン層４を形成する注入領域では、蓄積電子数は１．２倍以上であったことに対して、蓄積電子数は１．３倍以上になった。

また、図３に示すように、Ｎ型シリコン層４の領域を形成する際に、フォトダイオード２を横方向にさらに広げるため、上部５１の下方領域にＮ型シリコン層４の形成した後に、リソグラフィ及びイオン注入工程でＮ型追加不純物領域１７を設けて、Ｎ型シリコン層４において、素子分離領域３の上部５１の下方まで電荷蓄積できるＮ型シリコン層４及びＮ型追加不純物領域１７を形成する。よって、図３に示すような構造で、蓄積電子数が従来のＳＴＩ構造を用いた場合に比べて、１．４倍以上になった。（ＮＳ注入追加の説明）
また、図４に示すように、シリコン基板１とＮ型シリコン層４の間に形成されたＰ＋型表面層５の幅Ｗ１、素子分離領域３とＮ型シリコン層４の最短距離の幅Ｗ４として、Ｗ１の深さがＷ２の深さより浅くすることで、空乏層がシリコン基板１の表面まで広がることで、従来ＳＴＩ構造の蓄積電子数と比較して１．３倍以上になった。

また、図４に示すように、Ｗ１の深さがＷ２の深さより深くすることで、空乏層がシリコン基板１の表面まで広がらないので、シリコン基板１の表面で発生した暗時の不要電荷をＮ型シリコン層４へ流入することを防ぐ性能が改善して、不要電荷の流入の改善効果と相関のある白キズでは、従来ＳＴＩ構造に比べて５０％以下まで減少した。

次に、本実施形態に係る固体撮像装置の製造方法について図面を参照しながら説明する。図５（ａ）から図５（ｆ）は、本実施形態の固体撮像装置の製造工程について工程順に断面構造を示している。

まず、図５（ａ）に示すように、シリコン基板１の上に厚さ１ｎｍ〜５０ｎｍ程度のシリコン酸化膜からなるパッド絶縁膜１１を形成する。パッド絶縁膜１１の上には、厚さ５０ｎｍ〜４００ｎｍのシリコン窒化膜等からなる耐酸化性膜１２を形成する。そして、耐酸化性膜１２の上に、所定の領域に開口を有するレジスト（図示せず）を形成する。そして、レジストをマスクとしてエッチングを行うことにより、パッド絶縁膜１１と耐酸化性膜１２とを選択的に除去してシリコン基板１上面の所定の領域を露出させて、開口１３を形成し、その後レジストを除去する。なお、開口１３の幅は、０．１０μｍ〜１０．０μｍ程度で、開発する画素サイズ及びＣＭＯＳプロセスルールに依存する。また、レジスト除去なく開口１３を形成してもよい。また、本実施の形態では、ハードマスク膜として、シリコン窒課膜を用いたが、シリコン酸化膜を用いても良い。また、シリコン窒化膜の変わりにレジスト膜を用いてもよい。

続いて、図５（ｂ）に示すようにドライエッチング法を用いて、素子分離領域３の上部５１を形成する。上部５１の深さは、Ｐ＋型表面層５より浅くすることで、白キズが特に減少するが、Ｐ＋型表面層５より深くしても良い。また、活性領域９に比べて上部５１の深さが深い場合、従来ＳＴＩ構造と同等のプロセスで活性領域９の注入を行なえる。つまり、マスクずれが発生しても、フォトダイオード２へ注入されない。また、活性領域９に比べて上部５１の深さが浅い場合、フォトダイオード側へ活性領域９の不純物が注入されないように、リソグラフィ法でフォトダイオード領域をレジストで覆う。なお、レジストをマスクとしてドライエッチングする場合は、ドライエッチング後にレジストを除去する。

続いて、図５（ｃ）に示すように、酸化膜を１０〜３００ｎｍほどの膜を形成して、エッチングすることによりサイドウォール１４を形成する。酸化膜の形成膜厚は、素子分離領域３の下部５２の分離幅が電気的特性及び低ノイズ特性及び広ダイナミックレンジ特性を満たすように調節される。

続いて、図５（ｄ）に示すように、ドライエッチング法を用いて、素子分離領域３の下部５２を形成する。本発明では、酸化膜のサイドウォール１４とシリコン基板１のエッチング選択比を用いて形成しているので、下部５２がセルフアラインで形成でき、異なるフォトダイオードを取り囲む素子分離領域３の構造バラツキが少ない。
続いて、図５（ｅ）に示すように、エッチングによりサイドウォール１４を除去して、素子分離領域３の上部５１より下部５２の幅が狭い構造ができる。

続いて、図５（ｆ）に示すように、側面及び底面に熱酸化により側壁酸化膜１０を形成して、素子分離領域３の周囲を囲む界面にＰ＋型側壁層を設ける。側壁酸化膜１０を形成することで、ＭＯＳトランジスタのゲートとシリコン基板間の電界集中が低減できて、ＭＯＳトランジスタの動作の安定性が向上する。そして、耐酸化性膜をマスクとしてＰ＋型側壁層を設けるので、リソグラフィ工程を必要とせずに、セルフアラインで行なうことができる。Ｐ型不純物であるボロンを、注入エネルギーが２．０ＫｅＶ〜５０ＫｅＶで、ドーズ量が１×１０^１１／ｃｍ^２ 〜１×１０^１５／ｃｍ^２ の条件で注入する。これにより、半導体基板１の表面における素子分離領域３の側面及び底面にＰ^＋型シリコン層７が形成される。なお、図５（ｄ）の後に、下部５２の周囲にＰ＋型側壁層を設ける注入をすることで、図２、図３に記載の構造となり、上部５１の底部にＰ＋型側壁層が配置されない構造ができる。

最後に、絶縁膜を素子分離領域３に埋め込む。なお、下部５２の領域の幅が３００ｎｍ以下である場合、ＣＭＯＳプロセスルールにもよるが非常に狭小化のため、埋め込み性のすぐれたシリコン材料を埋め込むとよい。この際、シリコン材料にＰ型不純物が含むと、プロセス上の熱処理による拡散でシリコン基板へ拡散するが、画素領域はＮチャンネルのＭＯＳトランジスタのみを用いているため、分離特性を悪化させない。その後、ウエハの全面エッチングで、耐酸化性膜１２上のシリコン材料を除去する。そして、上部５１の領域に絶縁膜を埋め込む。素子分離上にゲートへ接続する配線を形成できる。素子分離領域３の全体的深さは、１５０〜５００ｎｍである。その後、ＣＭＰ研磨又はドライエッチングにより耐酸化性膜１２及びパッド絶縁膜１１の一部を除去した後、さらにウエットエッチングを行って残存する部分を除去する。その後、所望の領域に、Ｎ型シリコン層４、Ｐ＋型表面層５、Ｐ−型シリコン層６、Ｐ＋型側壁層７、Ｐ型シリコン層８、活性領域９を注入して形成する。図１、図２、図３、図４に示す構造が形成される。

続いて、周知の方法により、図に示してないが、ゲート絶縁膜、Ｎ型ゲート配線、層間絶縁膜、信号線及びパルス伝達線等を形成することにより本実施形態の半導体装置を製造することができる。以上の素子分離構造を用いることで、綺麗な写真を撮像可能なカメラができる。

本発明の固体撮像装置、その製造方法及びそれを用いたカメラは、素子分離領域のエッジ部及び界面に起因して発生する電荷に由来するランダムノイズ及び白キズの発生を防止して、感度低下のない高感度な固体撮像装置、及びセルサイズが縮小化しても蓄積電子数を増加できる固体撮像装置である。その製造方法及びカメラを実現することができるという効果を有し、半導体基板上に複数の画素を有する撮像領域が設けられた固体撮像装置及びその製造方法並びにカメラ等に有用である。

本発明の第１の実施形態に係る固体撮像装置におけるフォトダイオード部分を示す断面図である。 本発明の第１の実施形態に係る固体撮像装置におけるフォトダイオード部分を示す断面図である。 本発明の第１の実施形態に係る固体撮像装置におけるフォトダイオード部分を示す断面図である。 本発明の第１の実施形態に係る固体撮像装置におけるフォトダイオード部分を示す断面図である。 （ａ）〜（ｆ）は本発明の第１の実施形態に係る固体撮像装置を実現するフォトダイオード部分の製造方法の各工程を示す断面図である。 一般的な固体撮像装置を示す回路図である。 従来例に係る固体撮像装置におけるフォトダイオード部分を示す断面図である。

符号の説明

１ シリコン基板
２ フォトダイオード
３ 素子分離領域
４ Ｎ型シリコン層
５ Ｐ^＋型表面層
６ Ｐ⁻型シリコン層
７ Ｐ^＋型側壁層
８ Ｐ型シリコン層
９ 活性領域
１０ 側壁酸化膜
１１ パッド絶縁膜
１２ 耐酸化性膜
１３ 開口
１４ サイドウォール
１７ Ｎ型追加不純物領域
２１ フォトダイオード
２２ 転送トランジスタ
２３ リセットトランジスタ
２４ 増幅用トランジスタ
２５ 選択トランジスタ
２６ 画素
２７ 撮像領域
２８ 垂直シフトレジスタ
２９ 水平シフトレジスタ
３０ タイミング発生回路
３１ 出力パルス線
３２ 出力パルス線
３３ 電源
３４ 出力パルス線
３５ 出力信号線
５１ 上部
５２ 下部
１１１ 半導体基板
１１３ 電荷蓄積領域
１１４ 埋め込み領域
１２０ 素子分離層
１２１ 上部
１２２ 下部
１２３ Ｐ型領域

Claims (18)

1. シリコン基板の上部に形成された光電変換部を含む撮像領域において、前記シリコン基板のうち前記光電変換部を囲む部分の少なくとも一部に形成されて、下部の幅が上部の幅に比べて非連続的に狭く変化する素子分離と、前記撮像領域のうち前記素子分離によって前記光電変換部と電気的に分離される領域に形成されたＭＯＳ型トランジスタを有して、前記素子分離領域上部及び下部の周囲を囲む部分は、前記光電変換部の第一導電型の電荷蓄積領域の表面に形成された第一導電型と反対の第二導電型の表面暗電流抑制領域を含むことを特徴とする固体撮像装置。
2. シリコン基板の上部に形成された光電変換部を含む撮像領域において、前記シリコン基板のうち前記光電変換部を囲む部分の少なくとも一部に形成されて、下部の幅が上部の幅に比べて非連続的に狭く変化する素子分離と、前記撮像領域のうち前記素子分離によって前記光電変換部と電気的に分離される領域に形成されたＭＯＳ型トランジスタを有して、前記素子分離領域上部の底面は、前記光電変換部の第一導電型の前記電荷蓄積領域の表面に形成された第一導電型と反対の第二導電型を有する側壁暗電流抑制領域より、浅いことを特徴とする固体撮像装置。
3. シリコン基板の上部に形成された光電変換部を含む撮像領域において、前記シリコン基板のうち前記光電変換部を囲む部分の少なくとも一部に形成されて、下部の幅が上部の幅に比べて非連続的に狭く変化する素子分離と、前記撮像領域のうち前記素子分離によって前記光電変換部と電気的に分離される領域に形成されたＭＯＳ型トランジスタを有して、前記素子分離領域上部底面は、前記ＭＯＳ型トランジスタのソース部及びドレイン部の領域の深さより、深いことを特徴とする固体撮像装置。
4. 前記シリコン基板表面と前記電荷蓄積領域の間にある前記表面暗電流抑制領域の幅が、前記素子分離領域と前記電荷蓄積領域の間にある前記側壁暗電流抑制領域の幅より、狭いことを特徴とする請求項１〜３の何れかを含む固体撮像装置。
5. 前記シリコン基板表面と前記電荷蓄積領域の間にある前記表面暗電流抑制領域の幅が、前記素子分離領域と前記電荷蓄積領域の間にある前記側壁暗電流抑制領域の幅より、広いことを特徴とする請求項１〜３の何れかを含む固体撮像装置。
6. 前記素子分離領域上部底面は、前記光電変換部の第一導電型の前記電荷蓄積領域の表面に形成された前記表面暗電流抑制層領域より浅く、且つ、前記ＭＯＳ型トランジスタを形成する前記ソース部及び前記ドレイン部領域より深いことを特徴とする固体撮像装置。
7. 前記素子分離領域の下部は、自己制御的に前記素子分離領域の上部の内側に形成された構造を有することを特徴とする請求項１〜５の何れかを含む固体撮像装置。
8. 前記素子分離領域上部の底から下方の前記シリコン基板領域に、前記電荷蓄積領域の前記第一導電型の不純物を含むことを特徴とする請求項１〜５の何れかを含む固体撮像装置。
9. 前記素子分離領域上部の底から下方の前記シリコン基板領域に、前記電荷蓄積領域の前記第一導電型と同一で前記電荷蓄積領域の前記第一導電型の不純物個数より多い導電型の不純物を含むことを特徴とする請求項１〜３の何れかを含む固体撮像装置。
10. 前記素子分離領域の下部には前記第一導電型と反対の不純物領域を含むシリコン膜がすくなくとも埋めこまれた構造を有しており、前記素子分離領域の上部には絶縁膜が埋め込まれた構造を有している請求項１〜５の何れかを含む固体撮像装置。
11. 前記素子分離領域に、絶縁膜が埋め込まれた構造を有している請求項１〜５の何れかを含む固体撮像装置。
12. 前記素子分離領域に、前記絶縁膜と前記シリコン基板の間に熱酸化膜が配置されている請求項１〜１１記載の何れかを含む固体撮像装置。
13. 請求項１〜１２の何れかに記載の固体撮像装置を備えるカメラ。
14. シリコン基板の上にハードマスク膜またはレジスト膜を形成してパターニングを行うことにより、前記ハードマスク膜またはレジスト膜に開口を形成する工程（ａ）と、前記ハードマスク膜またはレジスト膜をマスクとしてエッチングを行うことにより、前記素子分離領域のうちの上部を形成する工程（ｂ）と、前記工程（ｂ）の後に、前記ハードマスク膜及び前記素子分離領域上部の開口の側面上にサイドウォールを形成する工程（ｃ）と、前記工程（ｃ）の後に、前記サイドウォールをマスクとして、前記素子分離領域の下部を形成する工程（ｄ）と、前記工程（ｄ）の後に、前記サイドウォールを除去する工程（ｅ）を備える固体撮像装置の製造方法。
15. 前記工程（ｄ）の後に、前記素子分離領域の下部に前記前記シリコン基板のうち前記素子分離の周囲を囲む部分に、第四導電型領域を設ける工程（ｆ）を備える請求項１４記載の固体撮像装置の製造方法。
16. 前記工程（ｅ）の後に、前記シリコン基板のうち前記素子分離溝の表面に露出する部分を熱酸化することにより、酸化シリコン膜を形成する工程（ｇ）と、前記工程（ｇ）の後に、前記素子分離溝を絶縁膜で埋めることにより、素子分離を形成する工程を備える、請求項１５記載の固体撮像装置の製造方法。
17. 前記工程（ｅ）の後に、前記シリコン基板のうち前記素子分離溝の表面に露出する部分を熱酸化することにより、酸化シリコン膜を形成する工程（ｇ）と、前記工程（ｇ）の後に、前記素子分離溝の下部の少なくとも一部をシリコン膜で埋めて、前記窒化シリコン膜上の前記シリコン膜を異方性エッチングで除去して、前記素子分離溝に絶縁膜を埋め込む工程を備える、請求項１５記載の固体撮像装置の製造方法。
18. 前記シリコン基板の一部に光電変換部を形成する工程と、前記シリコン基板のうち、前記素子分離によって前記光電変換部と電気的に分離される領域に、ＭＯＳ型トランジスタを形成する工程とを備える、請求項１４〜１７の何れか記載の固体撮像装置の製造方法。