JP2008014968A - エレクトロルミネッセンス表示装置及びその駆動方法 - Google Patents

Abstract

【課題】ＥＬ表示装置の素子駆動トランジスタの閾値電圧の変動補償を効果的に実行する。
【解決手段】電流を駆動電源ＰＶｄｄからＥＬ素子１０に流すための素子駆動トランジスタＴ４を設け、素子駆動トランジスタＴ４とＥＬ素子１０の間には電流スイッチトランジスタＴ５を挿入し、素子駆動トランジスタＴ４のゲート・ドレイン間に該トランジスタＴ４をダイオード接続するか否かを制御する短絡トランジスタＴ３を設ける。データ信号を駆動トランジスタＴ４の制御端へ供給するか否かを制御する選択トランジスタＴ１と、該トランジスタＴ１と素子駆動トランジスタＴ４のゲートの間に保持容量Ｃｓを設ける。素子駆動トランジスタＴ４の電流スイッチトランジスタＴ５側と放電制御ラインＤＳとの間に、素子駆動トランジスタＴ４のゲート電荷を放電制御ラインＤＳに排出するための放電素子を設ける。放電素子は、放電制御ラインＤＳの電位によってその動作を制御する。
【選択図】図１

Description

各画素に設けられたエレクトロルミネッセンス素子へ供給する駆動電流をデータ信号に応じて制御するエレクトロルミネッセンス表示装置の画素回路に関する。

各画素に表示素子として、自発光素子であるエレクトロルミネッセンス（Electroluminescence：以下ＥＬ）素子を用いたＥＬ表示装置は、バックライト不要の自発光型表示装置を提供でき、装置の薄型化が可能で、低消費電力である等の有利な点があり、液晶表示装置（ＬＣＤ）やＣＲＴなどの表示装置に代わる表示装置として注目されている。とりわけ、発光材料として有機化合物を利用し、電流駆動型の有機ＥＬ素子は、材料の改良により高輝度が実現でき、かつ発光色の選択の自由度が非常に高く研究が盛んである。

また、ＥＬ素子を画素毎に個別に制御するため、各画素に、薄膜トランジスタ（ＴＦＴ）などのスイッチ素子を画素回路として用いたいわゆるアクティブマトリクス型ＥＬ表示装置では、高精細な表示が可能である。

アクティブマトリクス型ＥＬ表示装置では、基板上の行方向（水平走査方向）に複数本のゲートラインが延び、列方向（垂直走査方向）に複数本のデータライン及び電源ラインが延びており、マトリクス配置された画素のそれぞれはＥＬ素子と、選択ＴＦＴ、素子駆動ＴＦＴ及び保持容量を備えている。ゲートラインを選択することで選択ＴＦＴをオンし、データライン上のデータ電圧（電圧ビデオ信号）を保持容量に充電し、この電圧で素子駆動ＴＦＴを動作させ、電源ラインからの電力をＥＬ素子に供給する。

しかし、このような画素回路において、マトリクス状に配置された画素回路の素子駆動ＴＦＴの閾値電圧がばらつくと、ＥＬ素子に供給される電流のばらつきを生じ、発光輝度がばらつき、表示品質が低下するという問題がある。ところが、表示パネル全体の画素回路を構成するＴＦＴについて、その特性を同一にすることは難しく、そのオンオフの閾値のばらつきを防止することは難しい。

そこで、素子駆動ＴＦＴにおける閾値のバラツキの表示に対する影響を防止することが望まれる。

ここで、ＴＦＴの閾値の変動を補償するための回路については、下記特許文献１等に提案がある。

しかし、上記特許文献１では、データラインに電流信号であったり、予め基準信号を供給することで、ＥＬ素子に、電源からの電流を供給する素子駆動ＴＦＴの閾値を、データラインからの信号に応じて補償している。従来から広く用いられている例えばアクティブマトリクス型ＬＣＤ等のようなアクティブマトリクス型平面表示装置では、各画素に対し、データラインからはデータ信号を供給することが通常であり、特許文献１のようにデータラインから特別な基準信号や電流信号を供給するには、このデータラインを駆動するための周辺駆動回路について大きな変更を必要とする。

そこで、本出願人は特許文献２において、データラインを駆動するための周辺駆動回路に特別な信号を出力することなく、素子駆動ＴＦＴの閾値のばらつきを補償を提案している。

特表２００２−５１４３２０公報 特開２００５−３２６８２８号公報

上記特許文献２では、素子駆動トランジスタを所定タイミングでダイオード接続することで、予め素子駆動トランジスタのゲートに電源電圧に対してその素子駆動トランジスタの閾値電圧分低い電圧をセットしてからデータ信号を保持容量を介して素子駆動トランジスタのゲートに供給する。よって、素子駆動トランジスタのゲートに印加される電圧に応じて該トランジスタが流す電流（ＥＬ素子に供給される電流）から、素子駆動トランジスタの閾値電圧の影響を除去することができる。ここで、特許文献２では、閾値補償に先立って、素子駆動トランジスタのゲートに蓄積されている不要な電荷を一旦放電しており、そのために、素子駆動トランジスタをダイオード接続した状態で、この素子駆動トランジスタからＥＬ素子を介してＥＬ素子のカソード電源ＣＶに不要な電荷を暗電流として排出している。

しかし、特許文献２の構成では、素子駆動トランジスタのゲート電荷を放電するためにはＥＬ素子を介して電流を流す必要があり、この放電期間にＥＬ素子が発光し、コントラストが低下する。一例として、特許文献２では、ダイオード接続された素子駆動トランジスタとＥＬ素子とがディスチャージ期間（１μｓ程度）に動作し、８μＡ程度の貫通大電流が流れる。これは１垂直走査（Ｖ）期間でみると、１Ｖ期間中に１ｎＡ以下にはなるが、ＥＬ素子は発光するのであり、コントラストの低下につながる。また、ＥＬ素子の電流排出側電極の電位が、ＥＬ素子の発光状態によって変動するため、ＥＬ素子の動作状態によって放電が不十分となる可能性もある。駆動時間がＥＬ素子の寿命に影響するため、できる限り寿命を延ばすには、本来の表示に寄与しない発光は省略したいとの要求がある。

本発明は、エレクトロルミネッセンス表示装置において、効果的に画素回路の素子駆動トランジスタの閾値電圧の変動を補償する。

本発明は、エレクトロルミネッセンス表示装置であって、各画素の前記エレクトロルミネッセンス素子を制御するための画素回路が、制御端の電位に応じた駆動電流を駆動電源からエレクトロルミネッセンス素子に供給するための素子駆動トランジスタと、該素子駆動トランジスタと前記エレクトロルミネッセンス素子の間に設けられ、前記駆動電流をオンオフする電流スイッチトランジスタと、前記素子駆動トランジスタをダイオード接続するか否かを制御する短絡トランジスタと、データラインからのデータ信号を前記素子駆動トランジスタの制御端へ供給するか否かを制御する選択トランジスタと、該選択トランジスタと、前記素子駆動トランジスタの制御端との間に設けられた保持容量と、該保持容量の前記選択トランジスタ側電位を制御する容量電位制御トランジスタと、前記素子駆動トランジスタの前記電流スイッチトランジスタ側と、放電制御ラインとの間に接続され、該素子駆動トランジスタの前記制御端の電荷を前記放電制御ラインに放出する放電素子と、を有する。

本発明の他の態様では、上記表示装置において、前記放電素子は、ダイオード接続された放電用トランジスタ、又はダイオード素子であり、該放電素子は、前記放電制御ラインの電位に応じて動作し、前記素子駆動トランジスタの前記電流スイッチトランジスタ側から前記放電制御ラインに向かって順方向電流を流す。

本発明の他の態様では、上記表示装置において、前記容量電位制御トランジスタは、前記保持容量の前記選択トランジスタ側と、前記放電制御ラインとの間に設けられ、その制御端に供給される制御信号に応じてオンすることで、前記保持容量の前記選択トランジスタ側を前記放電制御ラインに電気的に接続する。

本発明の他の態様では、上記表示装置において、前記電流スイッチトランジスタの制御端は前記容量電位制御トランジスタの制御端と同一の発光制御ラインに接続され、該発光制御ラインに供給される制御信号に応じてオンすると、該前記素子駆動トランジスタからの電流を前記エレクトロルミネッセンス素子に供給する。

本発明の他の態様では、上記表示装置の駆動方法であって、前記容量電位制御トランジスタをオフ制御し、前記選択トランジスタ及び前記短絡トランジスタをオン制御してから、前記放電素子をオン制御して前記素子駆動トランジスタの制御端に蓄積されている電荷を、前記放電素子を介して前記放電制御ラインに放出する。前記放電後、前記放電素子をオフ制御し、前記保持容量の該選択トランジスタ側の電位を前記データ信号の電位とした状態で、前記オン制御されている短絡トランジスタによって、前記素子駆動トランジスタの制御端電圧を前記駆動電源の電源電圧に対して該素子駆動トランジスタの閾値電圧分異なる電圧とする。次に、前記選択トランジスタ及び前記短絡トランジスタをオフ制御し、かつ前記電流スイッチトランジスタをオン制御し、該電流スイッチトランジスタを介して前記エレクトロルミネッセンス素子に前記素子駆動トランジスタが流す電流を供給し、前記エレクトロルミネッセンス素子を動作させる。

本発明によれば、各画素の素子駆動トランジスタの電流スイッチトランジスタ側に放電素子を接続し、この放電素子を選択的に動作させることで、素子駆動トランジスタのゲートに蓄積された不要な電荷を、エレクトロルミネッセンス素子を介さずに、放電させることができる。ＥＬ素子の電流排出側の電極の電位は、表示内容によって変動するため、ＥＬ素子を介して放電を実行すると、放電量が電流排出側の電極電位に依存することとなる。例えば、直前のフレームにおいて、ＥＬ素子が高輝度発光している場合、又は他のＥＬ素子が高輝度発光している場合、電流排出側の電極電位は高くなり、また放電すべき電荷量も多い。したがって、ＥＬ素子を介して放電させると、放電が充分でなかったり、画素毎に放電量がばらつく可能性がある。このような放電量のばらつきが発生すると、次のフレームの発光輝度に影響するため輝度ばらつきの原因となるが、本発明のようにＥＬ素子とは別の放電制御ラインに接続された放電素子によって放電させることで、表示内容によらずに確実に放電させることができる。このため、放電のために、暗電流を流してエレクトロルミネッセンス素子を発光させる必要がなく、コントラストの低下を防ぎ、ＥＬ素子の寿命の向上にも寄与することができる。

本発明では、素子駆動トランジスタをダイオード接続するか否かを制御する短絡トランジスタを設け、選択トランジスタをオンした状態で、この短絡トランジスタをオンすることによって、駆動トランジスタの制御端電圧をデータ電圧および駆動トランジスタの閾値電圧に応じたものにセットすることができる。したがって、駆動トランジスタの閾値電圧によらず、データ信号の電圧に応じた駆動電流をＥＬ素子に供給することができる。したがって画素毎の素子駆動トランジスタの閾値のばらつきに起因した輝度ばらつきを防止することができる。また、各画素にはデータラインから選択トランジスタを介して所望のタイミングでデータ信号を供給すればよく、データラインを駆動するための周辺駆動回路に特別な構成を設ける必要もない。

以下、本発明の実施形態について、図面に基づいて説明する。

図１は、実施形態に係るＥＬ表示装置の１画素当たりの回路構成を示している。図２は、このような画素回路を備えるアクティブマトリクス型ＥＬ表示装置の概略回路構成を示す。なお、以下の説明では、ＥＬ素子として、特に電流駆動型の有機ＥＬ素子を用いた表示装置を例に説明する。他の素子でも、電流駆動型の素子であれば同様に適用することができる。

ガラスなどのパネル基板上の表示部には複数の画素がマトリクス配置されており、各画素には表示素子としてＥＬ素子１０が設けられ、このＥＬ素子１０を画素毎に制御するための画素回路が画素毎に設けられている。なお、各画素回路を制御するための駆動回路の一部を図２のように表示部の周辺に表示部と同一のパネル基板上に内蔵してもよい。後述する各画素回路の各トランジスタの能動層として多結晶シリコンなどの結晶性シリコンを採用する場合、同様の多結晶シリコンを能動層に用いたトランジスタを利用して周辺駆動回路（水平ドライバ、垂直ドライバ）を表示部と同一基板に内蔵形成することができる。

パネルの垂直走査方向には、それぞれ、データラインＤＬ、電源ラインＶＬが延び、データラインＤＬには、画素の表示輝度についてのデータ信号（データ電圧Ｖｓｉｇ）が出力され、各画素の後述する選択トランジスタＴ１を介して各画素回路のこのデータ信号を供給する。電源ラインＶＬは、駆動電源ＰＶｄｄに接続されており、各回路の素子駆動トランジスタＴ４に駆動電源からの電流を供給する。

パネルの水平走査方向には、各画素を行毎に順に走査するゲートラインＧＬが行毎に形成されて、また、発光制御ライン（発光セットライン）ＥＳ、放電制御ラインＤＳも行毎に形成され各画素回路に接続されている。

各画素回路は、ＥＬ素子１０と、ゲート（制御端）の電位に応じた駆動電流を駆動電源ＰＶｄｄからＥＬ素子１０に供給する素子駆動トランジスタＴ４、データラインＤＬからのデータ信号が供給される選択トランジスタＴ１を備える。また、この選択トランジスタＴ１と、素子駆動トランジスタＴ４のゲートとの間には保持容量Ｃｓが設けられている。素子駆動トランジスタのゲート・ドレイン間には短絡トランジスタＴ３が接続され、素子駆動トランジスタＴ４をダイオード接続するか否かを制御する。素子駆動トランジスタＴ４とＥＬ素子１０の間には、電流スイッチトランジスタＴ５が設けられ、電源ＰＶｄｄからの駆動電流のＥＬ素子１０への供給をオンオフ制御する。また、保持容量Ｃｓの選択トランジスタ側と放電制御ラインＤＳとの間には、容量電位制御トランジスタＴ２が設けられ、さらに、素子駆動トランジスタＴ４の電流スイッチトランジスタＴ５側と、放電制御ラインＤＳとの間に放電素子としてダイオード接続された放電トランジスタＴ６が設けられている。なお、この容量電位制御トランジスタＴ２及び電流スイッチトランジスタＴ５のゲートは何れも発光制御ラインＥＳに接続されている。

このように図１の例では、画素回路は、６つのトランジスタ（薄膜トランジスタ：ＴＦＴ）と、ＥＬ素子１０、保持容量Ｃｓを備え、６つのトランジスタの内、素子駆動トランジスタＴ４のみｐチャネル型トランジスタで、残りの５つのトランジスタはｎチャネル型トランジスタが用いられている。

ＥＬ素子１０は、陽極と陰極の間に少なくとも有機発光材料を含む発光層を有する発光素子層を備え、発光素子層は、用いる材料に応じて、単層構造の他、正孔輸送層／発光層／電子輸送層の３層構造や、さらに正孔注入層／正孔輸送層／発光層／電子輸送層などの４層、又はそれ以上の多層構造を採用することができる。発光は、陽極から注入される正孔、陰極から注入される電子が発光素子層中で再結合し、励起された発光分子が基底状態に戻る際に得られる。本実施形態では、ＥＬ素子の陰極は、各画素共通の電極により構成され、共通の陰極は、低電位（−９．５Ｖ）のカソード電源ＣＶに接続されている。一方の陽極は、各画素に個別形状に形成され、電流スイッチトランジスタＴ５を介して素子駆動トランジスタＴ４に接続された画素電極によって構成されている。したがって、各ＥＬ素子１０の陽極には、素子駆動トランジスタＴ４のゲートに印加される電圧に応じた電流が、駆動電源ＰＶｄｄから供給され、ＥＬ素子１０がこの供給電流に応じた輝度で発光する。

以下、各画素回路の接続構造についてより具体的に説明する。

まず、データラインＤＬには、選択トランジスタＴ１のドレインが接続され、この選択トランジスタＴ１のソースは、保持容量Ｃｓの一方の電極に接続されている。

選択トランジスタＴ１のゲートは、ゲートラインＧＬに接続されている。さらに、このゲートラインＧＬには、短絡トランジスタＴ３のゲートも接続されており、この短絡トランジスタＴ３のドレインは、素子駆動トランジスタＴ４のゲートに、短絡トランジスタＴ３のソースは素子駆動トランジスタＴ４のドレインに接続されている。また、素子駆動トランジスタＴ４は、電源ラインＶＬにソースが接続され、ドレインが電流スイッチトランジスタＴ５を介してＥＬ素子１０の陽極に接続されている。

素子駆動トランジスタＴ４のドレイン（電流スイッチトランジスタＴ５側）と放電制御ラインＤＳとの間には、ダイオード接続された放電トランジスタＴ６が接続されている。具体的には、素子駆動トランジスタＴ４のドレインに、放電トランジスタＴ６のゲート及びドレインが接続され、放電制御ラインＤＳにこの放電トランジスタＴ６のソースが接続されている。また、容量電位制御トランジスタＴ２のソースドレインは、保持容量Ｃｓの選択トランジスタＴ１側と、放電制御ラインＤＳに接続され、そのゲートが電流制御ラインＥＳに接続されている。このため、容量電位制御トランジスタＴ２は、発光制御ラインＥＳに出力される発光制御信号（Ｈレベル）に応じてオン動作し、保持容量Ｃｓの選択トランジスタＴ１側の電位を放電制御ラインＤＳの電位（基準電圧）に固定する。なお、この発光制御信号がＨレベルの際には、電流スイッチトランジスタＴ５も同時にオンし、素子駆動トランジスタＴ４からの電流がＥＬ素子１０に供給されるため、ＥＬ素子１０は供給電流に応じた輝度で発光する。

次にこの回路の動作について、さらに図３を参照して説明する。図３に示すように、画素回路は、（０）前フレーム発光期間、（ｉ）プリセット期間、（ｉｉ）放電期間、（ｉｉｉ）素子駆動トランジスタＴ４のゲート電位リセット期間（データ書き込み期間）、（ｉｖ）次フレームの発光期間の状態を経る。

（０）前フレーム発光期間（ＧＬ＝Ｌレベル、ＥＳ＝Ｈレベル、ＤＳ＝Ｈレベル）
発光制御ラインＥＳにＨレベル（例えば８Ｖ）の制御信号が出力されると、電流スイッチトランジスタＴ５がオンして、素子駆動トランジスタＴ４を介して電源ラインＶＬからの駆動電流がＥＬ素子１０に供給され、ＥＬ素子１０は発光する。このとき、放電制御ラインＤＳは、駆動電源ＰＶｄｄと同電位のＨレベルの基準電圧信号が出力されている（例えば２Ｖ）。このため、電流スイッチトランジスタＴ５と共にオンする容量電位制御トランジスタＴ２を介して、保持容量Ｃｓの選択トランジスタＴ１側の電位Ｖｎは、基準電圧信号の電位（２Ｖ）に固定される（Ｖｎ＝ＰＶｄｄ）。このため、発光期間中、オフ制御されている選択トランジスタＴ１にオフリーク電流が発生して保持容量Ｃｓの電位が変動することを防止している。なお、放電制御ラインＤＳに上記基準電圧信号が出力されている際、放電トランジスタＴ６のソースにも基準電圧信号が印加され、ダイオード接続されているこの放電トランジスタＴ６のゲートドレインの電位は、電源電圧ＰＶｄｄより、少なくとも素子駆動トランジスタＴ４の閾値電圧分低いため、放電トランジスタＴ６は、オフしている。

（ｉ）プリセット期間（ＧＬ＝Ｈレベル、ＥＳ＝Ｌレベル、ＤＳ＝Ｈレベル）
発光制御ラインＥＳをＬレベル（例えば−７Ｖ）とし、電流スイッチトランジスタＴ５と容量電位制御トランジスタＴ２をオフ制御した後、ゲートラインＧＬには、Ｈレベル（例えば８Ｖ）の選択信号が出力される。これにより選択トランジスタＴ１と短絡トランジスタＴ３がオンする。なお、発光制御ラインＥＳをＬレベルとした後に、タイミングをずらしてＧＬをＨレベルにすることで、電流スイッチトランジスタＴ５が完全にオフしてから短絡トランジスタＴ３をオン制御することが可能となり、電源からカソード電源ＣＶに貫通電流が流れることを防止している。

短絡トランジスタＴ３がオンすると、素子駆動トランジスタＴ４のゲートドレインが短絡され、該トランジスタＴ４は駆動電源Ｐｖｄｄに対して順方向にダイオード接続されることとなる。このため、素子駆動トランジスタＴ４のゲート（保持容量Ｃｓの素子駆動トランジスタＴ４側）の電位Ｖｇは、電源電圧ＰＶｄｄからこの素子駆動トランジスタＴ４の閾値電圧Ｖｔｐだけ低い電位（Ｖｇ＝ＰＶｄｄ−｜Ｖｔｐ｜）になるように変化する。

同時に、選択トランジスタＴ１もオンするので、保持容量Ｃｓの選択トランジスタＴ１側にはデータラインＤＬに供給されるデータ信号（Ｖｓｉｇ）が供給され、保持容量Ｃｓの選択トランジスタＴ１側電位Ｖｎは、（０）期間のＶｎ＝ＰＶｄｄから、Ｖｎ＝Ｖsigへと変化していく。よって、保持容量Ｃｓには、｜Ｖｓｉｇ−（ＰＶｄｄ−｜Ｖｔｐ｜）｜に応じた電圧が充電されていく。このプリセット期間は、データ信号Ｖsigを表示部の全データラインに書き込むために必要な期間に設定されており、終了後放電期間に移行する。

（ｉｉ）放電期間（ＧＬ＝Ｈレベル、ＥＳ＝Ｌレベル、ＤＳ＝Ｌレベル）
保持容量Ｃｓに、上記閾値電圧Ｖｔｐ及びデータ信号Ｖｓｉｇに応じた電荷がある程度書き込まれた任意のタイミングで、放電制御ラインＤＳにＬレベル（例えば−７Ｖ）の放電制御信号を出力する。この際、ゲートラインＧＬはＨレベル、発光制御ラインＥＳはＬレベルをそれぞれ維持し、選択トランジスタＴ１及び短絡トランジスタＴ３はオンし、電位制御トランジスタＴ２及び電流スイッチトランジスタＴ５がオフとなっている。なお、素子駆動トランジスタＴ４は、短絡トランジスタＴ３によってダイオード接続されているので動作している。この状態で、放電制御信号が出力されると、放電トランジスタＴ６がオンし、保持容量Ｃｓの選択トランジスタＴ１側の電圧Ｖｎ＝Ｖｓｉｇという状態で、駆動電源ＰＶｄｄからの電流が駆動トランジスタＴ４及び放電トランジスタＴ６を介して放電制御ラインＤＳに流れる。このため、駆動トランジスタＴ４のゲート（及びドレイン：電流スイッチトランジスタＴ５との接続側）に保持されていた電荷が引き抜かれる。これによって、前フレームのデータ信号成分が完全に除去され、駆動トランジスタＴ４のゲート電圧Ｖｇは、放電制御信号レベルに応じた所定の低電圧になる。

なお、この放電期間は、１Ｈ期間当たり（約６０μｓ）、１μｓ程度の短期間で充分な放電処理を実行することができる。

（ｉｉｉ）リセット・データ書き込み期間（ＧＬ＝Ｈレベル、ＥＳ＝Ｌレベル、ＤＳ＝Ｈレベル）
放電トランジスタＴ６をオン制御して放電を行った後、放電制御ラインＤＳの電位を電制御信号レベルからＨレベル（例えば２Ｖ）の基準電圧信号レベルに変更する。これにより、放電トランジスタＴ６はオフする。選択トランジスタＴ１及び短絡トランジスタＴ３はオン制御されたままであり、また、データラインＤＬにはデータ信号Ｖｓｉｇが供給されている。よって、素子駆動トランジスタＴ４のゲート電位Ｖｇは、電源電圧ＰＶｄｄからこの素子駆動トランジスタＴ４の閾値電圧Ｖｔｐだけ低い電位（Ｖｇ＝ＰＶｄｄ−｜Ｖｔｐ｜）にリセットされる。同時に、保持容量Ｃｓの選択トランジスタＴ１側は、データラインＤＬから供給されるデータ信号（Ｖｓｉｇ）が供給され、保持容量Ｃｓには、｜Ｖｓｉｇ−（ＰＶｄｄ−｜Ｖｔｐ｜）｜が充電される。また、素子駆動トランジスタＴ４の電流スイッチトランジスタＴ５側の電位Ｖｍは、短絡トランジスタＴ３がオンしていることから、Ｖｇと等しいＰＶｄｄ−｜Ｖｔｐ｜にセットされる。

（ｉｖ）発光期間（ＧＬ＝Ｌレベル，ＥＳ＝Ｈレベル）
保持容量Ｃｓへのデータ信号の書き込みが終わると、ゲートラインＧＬはＨレベルからＬレベルに変化し、選択トランジスタＴ１及び短絡トランジスタＴ３がオフする。

ここで素子駆動トランジスタＴ４のゲート電位Ｖｇは、保持容量Ｃｓが保持した電荷に応じた電位｜Ｖｓｉｇ−（ＰＶｄｄ−｜Ｖｔｐ｜）｜に等しく、一方素子駆動トランジスタＴ４のドレイン（電流スイッチトランジスタＴ５側）の電位Ｖｍは、ＰＶｄｄ−｜Ｖｔｐ｜にセットされている。上記のように、このとき短絡トランジスタＴ３はオフ制御されているので、素子駆動トランジスタＴ４のゲートとドレイン間の電位差は、ＰＶｄｄ−｜Ｖｔｐ｜の影響がキャンセルされる。

ここで、発光制御ラインＥＳがＨレベルとなり、電流スイッチトランジスタＴ５がオンすると共に、容量電位制御トランジスタＴ２がオンし、保持容量Ｃｓの選択トランジスタＴ１側の電位Ｖｎが駆動電源ＰＶｄｄに等しい基準電圧に固定される。このため、保持容量の選択トランジスタＴ１側の電位Ｖｎ及び素子駆動トランジスタＴ４のゲート電位ＶｇがＰＶｄｄ分シフトする。したがって、ゲート電圧によって決まる該トランジスタＴ４のドレイン電流は素子駆動トランジスタＴ４の閾値電圧Ｖｔｐの影響がキャンセルされ、データ信号Ｖｓｉｇに応じた電流となる。また、後述するように、各画素に電流を供給する電源ラインＶＬとは別に設けられた放電制御ラインＤＳによって駆動電源と同じ基準電位をＶｎにセットするので、画素の位置によるばらつきなく素子駆動トランジスタＴ４のゲート電圧Ｖｇを制御できる。したがって、電流スイッチトランジスタＴ５がオンしてＥＬ素子１０に供給される駆動電流は、素子駆動トランジスタＴ４の閾値電圧Ｖｔｐのばらつきに影響を受けず、ＥＬ素子１０の発光輝度がこの閾値電圧Ｖｔｐのばらつきに応じてばらつくことを防止でき、また発光輝度が電源ラインＶＬの電圧分布の影響を受けることを防止できる。

なお、この発光期間への切り替わりに際しても、ゲートラインＧＬをＬレベルとしてから、発光制御ラインＥＳをＨレベルへと変更し、タイミングをずらすことにより、ＥＬ素子に駆動電源ＰＶｄｄから貫通電流が流れることを防止している。

以上のような駆動を、１水平走査（１Ｈ）期間毎、行毎に順次繰り返していくことで、各画素に対し、該画素の選択される１Ｈ期間に放電・データ書き込みが実行され、次の水平走査期間から、次のフレームで再度同じ行が選択されるまで、ゲートラインＧＬ、発光制御ラインＥＳ、放電制御ラインＤＳの電位を維持し、ＥＬ素子１０での発光を維持する。

ここで、本実施形態では、上記のように、各画素回路は線順次で駆動している。つまり、同一行上の画素に対し、データラインＤＬからのデータ信号の書き込みタイミングを同時に実行する。この線順次駆動は図２に示すＨドライバ内に、対応するデータラインＤＬに出力すべきデータ信号をそれぞれ保持する回路を設け、この保持回路から例えば水平スタート信号に基づいて作成したタイミング信号などによって、各データラインＤＬへ一斉にデータ信号Ｖｓｉｇを出力することで達成できる。

このように線順次駆動を採用することで、１Ｈ期間中に実行される放電処理に続いて実行されるデータ書き込み期間を、各画素について充分な期間、確保することが可能となっている。なお、放電期間については、上述の通り、例えば１μｓ程度の短時間で充分であり、この放電期間に続くデータ書き込み期間は、線順次駆動の採用により、１Ｈ期間当たり、１０μｓ程度は確保することができ、充分な書き込みを実行することが可能となっている。

また、上記例では、放電素子として、ダイオード接続された放電トランジスタＴ６を採用しているが、図４に示すように放電トランジスタに代え、素子駆動トランジスタＴ４の電流スイッチトランジスタＴ５側と放電制御ラインＤＳとの間にダイオードＤ１を設けても良い。ダイオードＤ１を採用する場合、素子駆動トランジスタＴ４の電流スイッチトランジスタＴ５側にダイオードＤ１の陽極、放電制御ラインＤＳに陰極を接続する。なお、図４の画素回路は、図１の構成の場合と同一の方法で駆動して、同一の効果を得ることができる。

次に、図５を参照して、本実施形態の放電素子の作用を説明する。図５（ａ）は、特許文献２において採用した構成、つまり、次のフレームのデータ信号を書き込む前に、ＥＬ素子（ＥＬ）を介して素子駆動トランジスタＴ４のゲート電荷を放電させる構成を示し、図５（ｂ）は、本実施形態のように、ＥＬ素子１０とは別に放電素子（Ｔ６）を設けた場合の構成である。

ＥＬ素子の電流排出側となる陰極電位は、表示内容によって変動する。したがって、図５（ａ）に示すように、ＥＬ素子を介して放電を実行すると、放電量が陰極電位ＣＶに依存することとなる。陰極電圧ＣＶは、接続されている電源電圧が例えば−９．５Ｖ等と充分低い電位であっても、例えば、直前のフレームにおいて、ＥＬ素子が高輝度発光している場合や、他のＥＬ素子が高輝度発光している場合、陰極電位ＣＶは、パネル内において局部的に本来の電源電圧（例えば−９．５Ｖ）よりも高くなる。したがって、ＥＬ素子を介して放電させると、放電が充分でなかったり、画素毎に放電量がばらつく可能性がある。また、素子駆動トランジスタＴ４のゲート・ドレイン電圧Ｖｇが陰極電位ＣＶの影響を受けてばらつく可能性がある。

これに対し、図５（ｂ）に示す本実施形態のように、放電素子Ｔ６を介して放電制御ラインＤＳに素子駆動トランジスタＴ４のゲート電荷を放電させれば、ＥＬ素子１０の陰極電圧ＣＶの影響を受けない。この放電制御ラインＤＳは、ＥＬ素子の陰極配線とは独立した配線とすることで、ＥＬ素子の発光状態によらず、一定の電位に制御することができる。また、画素回路内の不要な電荷を放電させるだけであるためＥＬ素子の陰極配線などと比較して、流れる電流量は非常に少ない。したがって、放電制御ラインＤＳを、ダイオード接続された放電トランジスタ（又はダイオードＤ１）Ｔ６をオンさせるに充分な低い電圧（例えばゲートラインや発光制御ラインのＬレベルと等しい−７Ｖ）とすることで、放電素子を確実に動作させて放電を実行させることができる。

また、放電素子をオフさせ、ＥＬ素子の発光期間において、この放電制御ラインＤＳを上述のように例えば駆動電源ＰＶｄｄと同電位の基準電圧（例えば２Ｖ）とすることで、素子駆動トランジスタＴ４の電流スイッチトランジスタＴ５側の電位Ｖｍが、電源ラインＶＬの電圧降下などによって変動することを防止することも可能となる。即ち、電源ラインＶＬは、図２に示すように列方向に画素毎に配置されており、対応する列のＥＬ素子に流れる電流が多いと、その列の電源ラインＶＬの電位は、局部的に低下する可能性がある。また画素がＰＶｄｄ端子から離れた位置の場合、電圧降下により近い位置の画素よりも実際の電源ラインＶＬの電圧が低くなる。よって、対応する画素のＥＬ素子１０に供給される駆動電流にばらつきを生ずる可能性がある。しかし、放電制御ラインＤＳには、少なくと放電素子がオフ期間中には電流が流れず、画素のパネル上での位置によらずに安定した電位を維持することが容易である。したがって、放電制御ラインＤＳに電源電圧ＰＶｄｄと同電位程度の高い基準電圧を印加しておけば、素子駆動トランジスタＴ４の電流スイッチトランジスタＴ５側の電位Ｖｍを各画素で等しい高電位に維持させることが可能となる。

また、放電素子のオフ期間に、この放電制御ラインＤＳを駆動電源ＰＶｄｄと同一の電圧とし、容量電位制御トランジスタＴ２をオンさせることで、保持容量Ｃｓの選択トランジスタＴ１側の電位ＶｎをＰＶｄｄに固定することができる。このため、容量電位制御と放電とを同一の放電制御ラインＤＳによって制御することができ、開口率の減少を最小限にすることができる。さらに放電制御ラインＤＳのＨレベルの基準電圧信号を駆動電源ＰＶｄｄと等しくすることで、この信号レベル同一のＰＶｄｄ端子から供給を受けて作成することができ、また、Ｌレベルについては、上記例では例えば−７としており、これは、ゲートラインＧＬ、発光制御ラインＥＳのＬレベルと等しい。よって、これらＧＬ、ＥＳのＬレベルを決める電源を利用して作成することができる。したがって、各画素に放電制御ラインＤＳに出力する放電制御信号、基準電圧信号を作成するための別電源を利用する必要がない。

本発明の実施形態に係るＥＬ表示装置の画素回路の構成を示す図である。 本発明の本実施形態に係るＥＬ表示装置の全体の概略構成を説明する図である。 本発明の実施形態に係るＥＬ表示装置の駆動方法を説明するタイミング図である。 本発明の実施形態に係るＥＬ表示装置の画素回路の他の例を示す図である。 本発明の実施形態に係る放電素子の作用を説明する図である。

符号の説明

１０ ＥＬ素子（有機ＥＬ素子）、Ｃｓ 保持容量、ＣＶ カソード電源、ＤＬ データライン、ＤＳ 放電制御ライン、Ｄ１ 放電ダイオード、ＥＳ 発光セットライン、ＧＬ ゲートライン、ＰＶｄｄ 駆動電源、Ｔ１ 選択トランジスタ、Ｔ２ 容量電位制御トランジスタ、Ｔ３ 短絡トランジスタ、Ｔ４ 素子駆動トランジスタ、Ｔ５ 電流スイッチトランジスタ、Ｔ６ 放電トランジスタ、Ｖｇ 素子駆動トランジスタのゲート電圧、Ｖｓｉｇ データ電圧。

Claims (7)

1. エレクトロルミネッセンス表示装置であって、
   各画素の前記エレクトロルミネッセンス素子を制御するための画素回路が、
   制御端の電位に応じた駆動電流を駆動電源からエレクトロルミネッセンス素子に供給するための素子駆動トランジスタと、
   該素子駆動トランジスタと前記エレクトロルミネッセンス素子の間に設けられ、前記駆動電流をオンオフする電流スイッチトランジスタと、
   前記素子駆動トランジスタをダイオード接続するか否かを制御する短絡トランジスタと、
   データラインからのデータ信号を前記素子駆動トランジスタの制御端へ供給するか否かを制御する選択トランジスタと、
   該選択トランジスタと、前記素子駆動トランジスタの制御端との間に設けられた保持容量と、
   該保持容量の前記選択トランジスタ側電位を制御する容量電位制御トランジスタと、
   前記素子駆動トランジスタの前記電流スイッチトランジスタ側と、放電制御ラインとの間に接続され、該素子駆動トランジスタの前記制御端の電荷を前記放電制御ラインに放出する放電素子と、
   を有することを特徴とするエレクトロルミネッセンス表示装置。
2. 請求項１に記載の表示装置において、
   前記放電素子は、ダイオード接続された放電用トランジスタ、又はダイオード素子であり、
   該放電素子は、前記放電制御ラインの電位に応じて動作し、前記素子駆動トランジスタの前記電流スイッチトランジスタ側から前記放電制御ラインに向かって順方向電流を流すことを特徴とするエレクトロルミネッセンス表示装置。
3. 請求項１又は請求項２に記載のエレクトロルミネッセンス表示装置において、
   前記容量電位制御トランジスタは、前記保持容量の前記選択トランジスタ側と、前記放電制御ラインとの間に設けられ、その制御端に供給される制御信号に応じてオンすることで、前記保持容量の前記選択トランジスタ側を前記放電制御ラインに電気的に接続することを特徴とするエレクトロルミネッセンス表示装置。
4. 請求項３に記載のエレクトロルミネッセンス表示装置において、
   前記電流スイッチトランジスタの制御端は前記容量電位制御トランジスタの制御端と同一の発光制御ラインに接続され、該発光制御ラインに供給される制御信号に応じてオンすると、該前記素子駆動トランジスタからの電流を前記エレクトロルミネッセンス素子に供給することを特徴とするエレクトロルミネッセンス表示装置。
5. 各画素のエレクトロルミネッセンス素子を制御するための画素回路が、
   制御端の電位に応じた駆動電流を駆動電源からエレクトロルミネッセンス素子に供給するための素子駆動トランジスタと、
   該素子駆動トランジスタと前記エレクトロルミネッセンス素子の間に設けられ、前記駆動電流をオンオフする電流スイッチトランジスタと、
   前記素子駆動トランジスタをダイオード接続するか否かを制御する短絡トランジスタと、
   データラインからのデータ信号を前記素子駆動トランジスタの制御端へ供給するか否かを制御する選択トランジスタと、
   該選択トランジスタと、前記素子駆動トランジスタの制御端との間に設けられた保持容量と、
   該保持容量の前記選択トランジスタ側電位を制御する容量電位制御トランジスタと、
   前記素子駆動トランジスタの前記電流スイッチトランジスタ側と、放電制御ラインとの間に接続された放電素子と、
   を有するエレクトロルミネッセンス表示装置の駆動方法であって、
   前記容量電位制御トランジスタをオフ制御し、前記選択トランジスタ及び前記短絡トランジスタをオン制御してから、前記放電素子をオン制御して前記素子駆動トランジスタの制御端に蓄積されている電荷を、前記放電素子を介して前記放電制御ラインに放出し、
   前記放電後、前記放電素子をオフ制御し、前記保持容量の該選択トランジスタ側の電位を前記データ信号の電位とした状態で、前記オン制御されている短絡トランジスタによって、前記素子駆動トランジスタの制御端電圧を前記駆動電源の電源電圧に対して該素子駆動トランジスタの閾値電圧分異なる電圧とし、
   前記選択トランジスタ及び前記短絡トランジスタをオフ制御し、かつ前記電流スイッチトランジスタをオン制御し、該電流スイッチトランジスタを介して前記エレクトロルミネッセンス素子に前記素子駆動トランジスタが流す電流を供給し、前記エレクトロルミネッセンス素子を動作させることを特徴とするエレクトロルミネッセンス表示装置の駆動方法。
6. 請求項５に記載のエレクトロルミネッセンス表示装置の駆動方法において、
   前記放電制御ラインには、前記電流スイッチトランジスタのオン期間中、前記駆動電源と同電位の基準電圧信号を出力することを特徴とするエレクトロルミネッセンス表示装置の駆動方法。
7. 請求項６に記載のエレクトロルミネッセンス表示装置の駆動方法において、
   前記容量電位制御トランジスタは、前記保持容量の前記選択トランジスタ側と前記放電制御ラインとの間に設けられ、その制御端に印加される制御信号に応じてオン動作する際、前記放電制御ラインに前記基準電圧信号を出力し、前記保持容量の前記選択トランジスタ側の電位を、前記基準電圧信号に応じた電位に固定することを特徴とするエレクトロルミネッセンス表示装置の駆動方法。

Images