JP2010008521A - 表示装置 - Google Patents

Abstract

【課題】有機ＥＬ表示装置において、閾値補正動作が正常に行なわれなくなる問題を緩和する。
【解決手段】１Ｈ単位分割閾値補正処理における少なくとも１回の閾値補正処理期間に、オフセット電位Ｖofs 期間でも閾値補正処理を複数回繰り返して行なう。１Ｈ内閾値補正分割処理の各閾値補正動作の間の間隔期間はサンプリングトランジスタ１２５がオフしているので、ゲート・ソース間電圧Ｖgsが一定のままソース電位Ｖｓ_121が上昇する。１Ｈ内閾値補正分割処理を適用したときの閾値補正動作間は、１Ｈ内閾値補正分割処理を適用しないときの同期間に閾値補正を行なっているときよりも、ゲート・ソース間電圧Ｖgs_121が大きく電流が多く流れるため、閾値補正動作自体の速度は、１Ｈ内閾値補正分割処理を適用したときの方が１Ｈ内閾値補正分割処理を適用しないときよりも早くなり、正常に閾値補正動作を行なうことが可能となる。
【選択図】図８

Description

本発明は、電気光学素子（表示素子や発光素子とも称される）を具備する画素回路（画素とも称される）を有する表示装置に関する。より詳細には、駆動信号の大小によって輝度が変化する電流駆動型の電気光学素子を表示素子として有し、画素回路ごとに能動素子を有して当該能動素子によって画素単位で表示駆動が行なわれる表示装置に関する。

画素の表示素子として、印加される電圧や流れる電流によって輝度が変化する電気光学素子を用いた表示装置がある。たとえば、印加される電圧によって輝度が変化する電気光学素子としては液晶表示素子が代表例であり、流れる電流によって輝度が変化する電気光学素子としては、有機エレクトロルミネッセンス（Organic Electro Luminescence, 有機ＥＬ, Organic Light Emitting Diode, OLED；以下、有機ＥＬと記す） 素子が代表例である。後者の有機ＥＬ素子を用いた有機ＥＬ表示装置は、画素の表示素子として、自発光素子である電気光学素子を用いたいわゆる自発光型の表示装置である。

有機ＥＬ素子は下部電極と上部電極との間に有機正孔輸送層や有機発光層を積層させてなる有機薄膜（有機層）を設けてなり、有機薄膜に電界をかけると発光する現象を利用した電気光学素子であり、有機ＥＬ素子を流れる電流値を制御することで発色の階調を得ている。

有機ＥＬ素子は比較的低い印加電圧（たとえば１０Ｖ以下）で駆動できるため低消費電力である。また有機ＥＬ素子は自ら光を発する自発光素子であるため、液晶表示装置では必要とされるバックライトなどの補助照明部材を必要とせず、軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度は非常に高速である（たとえば数μｓ程度）ので、動画表示時の残像が発生しない。これらの利点があることから、電気光学素子として有機ＥＬ素子を用いた平面自発光型の表示装置の開発が近年盛んになっている。

ところで、液晶表示素子を用いた液晶表示装置や有機ＥＬ素子を用いた有機ＥＬ表示装置を始めとする電気光学素子を用いた表示装置においては、その駆動方式として、単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が単純であるもの、大型でかつ高精細の表示装置の実現が難しいなどの問題がある。

このため、近年、画素内部の発光素子に供給する画素信号を、同様に画素内部に設けた能動素子、たとえば絶縁ゲート型電界効果トランジスタ（一般には、薄膜トランジスタ(Thin Film Transistor ;ＴＦＴ)をスイッチングトランジスタとして使用して制御するアクティブマトリクス方式の開発が盛んに行なわれている。

ここで、画素回路内の電気光学素子を発光させる際には、映像信号線を介して供給される入力画像信号をスイッチングトランジスタ（サンプリングトランジスタと称する）で駆動トランジスタのゲート端（制御入力端子）に設けられた保持容量（画素容量とも称する）に取り込み、取り込んだ入力画像信号に応じた駆動信号を電気光学素子に供給する。

電気光学素子として液晶表示素子を用いる液晶表示装置では、液晶表示素子が電圧駆動型の素子であることから、保持容量に取り込んだ入力画像信号に応じた電圧信号そのもので液晶表示素子を駆動する。これに対して、電気光学素子として有機ＥＬ素子などの電流駆動型の素子を用いる有機ＥＬ表示装置では、保持容量に取り込んだ入力画像信号に応じた駆動信号（電圧信号）を駆動トランジスタで電流信号に変換して、その駆動電流を有機ＥＬ素子などに供給する。

有機ＥＬ素子を代表例とする電流駆動型の電気光学素子では、駆動電流値が異なると発光輝度も異なる。よって、安定した輝度で発光させるためには、安定した駆動電流を電気光学素子に供給することが肝要となる。たとえば、有機ＥＬ素子に駆動電流を供給する駆動方式としては、定電流駆動方式と定電圧駆動方式とに大別できる（周知の技術であるので、ここでは公知文献の提示はしない）。

有機ＥＬ素子の電圧−電流特性は傾きの大きい特性を有するので、定電圧駆動を行なうと、僅かな電圧のばらつきや素子特性のばらつきが大きな電流のばらつきを生じ大きな輝度ばらつきをもたらす。よって、一般的には、駆動トランジスタを飽和領域で使用する定電流駆動が用いられる。もちろん、定電流駆動でも、電流変動があれば輝度ばらつきを招くが、小さな電流ばらつきであれば小さな輝度ばらつきしか生じない。

逆に言えば、定電流駆動方式であっても、電気光学素子の発光輝度が不変であるためには、入力画像信号に応じて保持容量に書き込まれ保持される駆動信号が一定であることが重要となる。たとえば、有機ＥＬ素子の発光輝度が不変であるためには、入力画像信号に応じた駆動電流が一定であることが重要となる。

ところが、プロセス変動により電気光学素子を駆動する能動素子（駆動トランジスタ）の閾値電圧や移動度がばらついてしまう。また、有機ＥＬ素子などの電気光学素子の特性が経時的に変動する。このような駆動用の能動素子の特性ばらつきや電気光学素子の特性変動があると、定電流駆動方式であっても、発光輝度に影響を与えてしまう。

このため、表示装置の画面全体に亘って発光輝度を均一に制御するため、各画素回路内で上述した駆動用の能動素子や電気光学素子の特性変動に起因する輝度変動を補正するための仕組みが種々検討されている。

特開２００６−２１５２１３号公報 特開２００５−２５８３２６号公報

たとえば、特許文献１に記載の仕組みでは、有機ＥＬ素子用の画素回路として、駆動トランジスタの閾値電圧にばらつきや経時変化があった場合でも駆動電流を一定にするための閾値補正機能や、駆動トランジスタの移動度にばらつきや経時変化があった場合でも駆動電流を一定にするための移動度補正機能や、有機ＥＬ素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にするためのブートストラップ機能が提案されている。

閾値補正動作時には、駆動トランジスタの電源供給端に所定の大きさの電源電圧を供給してドレイン・ソース間に電流が流れる状態にし、さらに、閾値補正用の所定の大きさの基準電位がサンプリングトランジスタの入力端に供給されるようにしてサンプリングトランジスタを導通させる。

ここで、駆動タイミングによっては、閾値補正動作時の期間が不足し、駆動トランジスタの閾値電圧に相当する電圧が保持容量に保持し切れないことが起こり得る。このような現象の対策のため、閾値補正動作を複数回に亘って繰り返し実行することで、確実に駆動トランジスタの閾値電圧に相当する電圧を保持容量に保持させる仕組みを採ることが考えられる（特許文献２を参照）。

しかしながら、駆動トランジスタに電流が流れる状態のままで閾値補正動作を複数回に亘って繰り返し実行する場合、各回の閾値補正動作の間の間隔期間ではサンプリングトランジスタが非導通状態となると、このときには、駆動トランジスタの閾値補正が完全に行なわれていないので、保持容量の両端電圧、つまり駆動トランジスタの制御入力端（ゲート）と電気光学素子側の端子との間の電圧は閾値電圧よりも大きい。

閾値補正時間が短かったり間隔期間の時間が長かったりすると、間隔期間に駆動トランジスタの電気光学素子側の端子電位上昇が大きくなる。その結果、次回の閾値補正動作時に保持容量の両端電圧がその閾値電圧未満となってしまい、それ以降は閾値補正動作が正常に行なわれず、表示画像にはムラやスジとなって現れるという問題が起こる。

また、特許文献１に記載の仕組みでは、補正用の電位を供給する配線と、補正用のスイッチングトランジスタと、それを駆動するスイッチング用のパルスが必要であり、駆動トランジスタおよびサンプリングトランジスタを含めると５つのトランジスタを使用する５ＴＲ駆動の構成を採っており、垂直走査線の数が多いなど、画素回路の構成が複雑である。画素回路の構成要素が多いことから、表示装置の高精細化の妨げとなる。その結果、５ＴＲ駆動の構成では、携帯機器（モバイル機器）などの小型の電子機器で用いられる表示装置への適用が困難になる。

このため、画素回路の簡素化を図りつつ、閾値補正動作が正常に行なわれなくなる問題を緩和する仕組みの開発要求がある。この際には、走査線の数を削減するとともに、画素回路の簡素化に伴って、５ＴＲ駆動の構成では生じていない問題が新たに発生することがないようにすることも考慮されるべきである。

本発明は、上記事情に鑑みてなされたもので、先ず、駆動トランジスタの特性ばらつきによる輝度変化を抑制する仕組みとして閾値補正動作を実行する仕組みを採る場合においても閾値補正動作が正常に行なわれなくなる問題を緩和することのできる仕組みを提供することを目的とする。さらに好ましくは、画素回路の簡素化により表示装置の高精細化を可能にする仕組みを提供することを目的とする。

本発明に係る表示装置の一形態は、駆動電流を生成する駆動トランジスタ、駆動トランジスタの出力端に接続された電気光学素子、映像信号の信号振幅に応じた情報を保持する保持容量、および信号振幅に応じた情報を保持容量に書き込むサンプリングトランジスタを具備する画素回路が行列状に配置されている画素アレイ部と、画素回路を垂直走査するための垂直走査パルスを生成する垂直走査部と、垂直走査部での垂直走査に合わせて映像信号を画素回路に供給する水平走査部と、駆動電流を一定に維持する駆動信号一定化回路とを備えるものとする。

ここで、駆動信号一定化回路は、垂直走査部および水平走査部の制御の元で、所定の大きさの電源電圧が駆動トランジスタの電源供給端に供給されかつ所定の大きさの基準電位がサンプリングトランジスタの入力端に供給される時間帯にサンプリングトランジスタを導通させることで駆動トランジスタの閾値電圧に対応する電圧を保持容量に保持させる閾値補正機能を実現するように構成する。

さらに、第１の仕組みとしては、駆動信号一定化回路は、１水平走査期間を１処理サイクルとして、駆動トランジスタに電流が流れる状態のままで閾値補正動作を複数回に亘って行なうとともに、閾値補正処理期間の少なくとも１回は、閾値補正用の基準電位がサンプリングトランジスタの入力端に供給されるようにしてサンプリングトランジスタの導通と非導通を複数回に亘って繰り返して閾値補正処理を実行する１水平期間内閾値補正分割処理を行なうようにする。

また、第２の仕組みとしては、駆動信号一定化回路は、最初の閾値補正処理に先立ち、保持容量の両端電圧が駆動トランジスタの閾値電圧を上回るように設定する準備処理をし、さらに、準備処理後で、かつ、最初の閾値補正処理開始前に、サンプリングトランジスタを非導通状態にして前記駆動トランジスタに電流を流し、さらに、一定期間経過後に、サンプリングトランジスタをオンして閾値補正動作を開始するようにする。つまり、最初の閾値補正処理開始時の駆動トランジスタの電気光学素子側の電圧が駆動トランジスタの制御入力端の電位に近くなるようにしておき、その後に閾値補正動作を開始する。

何れの仕組みも、閾値補正の破綻現象を生じさせない短い期間で、サンプリングトランジスタをオフさせることで、その時点の保持容量の両端電圧を維持した状態で駆動トランジスタの電気光学素子側の電位を上昇させ、その後にサンプリングトランジスタをオンさせて駆動トランジスタの制御入力端を閾値補正用の基準電位にして閾値補正動作に入る。このため、閾値補正の破綻現象が生じない範囲での駆動トランジスタの電気光学素子側の電圧上昇により閾値補正動作の速度を早くする効果が得られる。

本発明の一形態によれば、駆動トランジスタに電流が流れる状態でサンプリングトランジスタをごく短い期間オフさせることで、その直前の保持容量の両端電圧を維持した状態で駆動トランジスタの電気光学素子側の電位を上昇させることができる。このため、その後に閾値補正動作を開始するときには、本願の仕組みを採らない場合と比べて、保持容量の両端電圧が閾値電圧に近くなっているので閾値補正動作の速度を早くすることができ、正常に閾値補正動作を行なうことが可能となる。正常に閾値補正動作を行なうことができるため、閾値補正動作が正常に行なわれなくなることに起因する表示画像に現われるムラやスジなどの問題を緩和することができる。

また、閾値補正動作を複数回に亘って行ない、かつ各回の閾値補正動作の間の間隔期間に駆動トランジスタに電流を流す仕組みを採る場合に、間隔期間に電源から駆動トランジスタを通して流れる電流によって次回の閾値補正動作が正常に行なわれなくなる問題を緩和することもできる。

また、付加的な効果として、閾値補正動作の速度を早くすることができるので、全体としての閾値補正動作処理の高速化が実現できる。

以下、図面を参照して本発明の実施形態について詳細に説明する。

＜表示装置の全体概要＞
図１は、本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。本実施形態では、たとえば画素の表示素子（電気光学素子、発光素子）として有機ＥＬ素子を、能動素子としてポリシリコン薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）をそれぞれ用い、薄膜トランジスタを形成した半導体基板上に有機ＥＬ素子を形成してなるアクティブマトリクス型有機ＥＬディスプレイ（以下「有機ＥＬ表示装置」と称する）に適用した場合を例に説明する。このような有機ＥＬ表示装置は、半導体メモリやミニディスク（ＭＤ）やカセットテープなどの記録媒体を利用した携帯型の音楽プレイヤーやその他の電子機器の表示部に利用される。

なお、以下においては、画素の表示素子として有機ＥＬ素子を例に具体的に説明するが、これは一例であって、対象となる表示素子は有機ＥＬ素子に限らない。一般的に電流駆動で発光する表示素子の全てに、後述する全ての実施形態が同様に適用できる。

図１に示すように、有機ＥＬ表示装置１は、複数の表示素子としての有機ＥＬ素子（図示せず）を持った画素回路（画素とも称される）Ｐが表示アスペクト比である縦横比がＸ：Ｙ（たとえば９：１６）の有効映像領域を構成するように配置された表示パネル部１００と、この表示パネル部１００を駆動制御する種々のパルス信号を発するパネル制御部の一例である駆動信号生成部２００と、映像信号処理部３００を備えている。駆動信号生成部２００と映像信号処理部３００とは、１チップのＩＣ（Integrated Circuit；半導体集積回路）に内蔵されている。

たとえば、パネル型の表示装置では、ＴＦＴや電気光学素子などの画素回路を構成する素子を行列状に配置した画素アレイ部１０２と、画素アレイ部１０２の周辺に配置され、各画素回路Ｐを駆動するための走査線と接続された走査部（水平駆動部や垂直駆動部）を主要部とする制御部１０９と、制御部１０９を動作させるための各種の信号を生成する駆動信号生成部２００や映像信号処理部３００を備えて装置の全体が構成されるのが一般的である。

一方、製品形態としては、画素アレイ部１０２と制御部１０９を同一の基板１０１（ガラス基板）上に搭載した表示パネル部１００と駆動信号生成部２００や映像信号処理部３００を別体としつつ、図示のように、これら全てを備えたモジュール（複合部品）形態の有機ＥＬ表示装置１として提供されることに限らない。表示パネル部１００には画素アレイ部１０２を搭載し、この表示パネル部１００のみで有機ＥＬ表示装置１として提供することも可能である。この場合、表示パネル部１００のみで構成された有機ＥＬ表示装置１とは別基板（たとえばフレキシブル基板）上に制御部１０９や駆動信号生成部２００や映像信号処理部３００などの周辺回路を搭載する形態（周辺回路パネル外配置構成と称する）とする。

また、画素アレイ部１０２と制御部１０９とを同一の基板１０１上に搭載して表示パネル部１００を構成するパネル上配置構成の場合、画素アレイ部１０２のＴＦＴを生成する工程にて同時に制御部１０９（必要に応じて駆動信号生成部２００や映像信号処理部３００も）用の各ＴＦＴを生成する仕組み（ＴＦＴ一体構成と称する）と、ＣＯＧ（Chip On Glass ）実装技術により画素アレイ部１０２が搭載された基板１０１上に制御部１０９（必要に応じて駆動信号生成部２００や映像信号処理部３００も）用の半導体チップを直接実装する仕組み（ＣＯＧ搭載構成と称する）をとってもよい。

表示パネル部１００は、基板１０１の上に、画素回路Ｐがｎ行×ｍ列のマトリクス状に配列された画素アレイ部１０２と、画素回路Ｐを垂直方向に走査する垂直走査部の一例である垂直駆動部１０３と、画素回路Ｐを水平方向に走査する水平走査部の一例である水平駆動部（水平セレクタあるいはデータ線駆動部とも称される）１０６と、外部接続用の端子部（パッド部）１０８などが集積形成されている。すなわち、垂直駆動部１０３や水平駆動部１０６などの周辺駆動回路が、画素アレイ部１０２と同一の基板１０１上に形成された構成となっている。

垂直駆動部１０３としては、たとえば、書込走査部（ライトスキャナＷＳ；Write Scan）１０４や電源供給能力を有する電源スキャナとして機能する駆動走査部（ドライブスキャナＤＳ；Drive Scan）１０５を有する。垂直駆動部１０３と水平駆動部１０６とで、信号電位の保持容量への書込みや、閾値補正動作や、移動度補正動作や、ブートストラップ動作を制御する制御部１０９が構成される。

図示した垂直駆動部１０３および対応する走査線の構成は、画素回路Ｐが後述する本実施形態の２ＴＲ構成の場合に適合させて示したものであるが、画素回路Ｐの構成によっては、その他の走査部が設けられることもある。

画素アレイ部１０２は、一例として、図示する左右方向の一方側もしくは両側から書込走査部１０４および駆動走査部１０５で駆動され、かつ図示する上下方向の一方側もしくは両側から水平駆動部１０６で駆動されるようになっている。

端子部１０８には、有機ＥＬ表示装置１の外部に配された駆動信号生成部２００から、種々のパルス信号が供給されるようになっている。また同様に、映像信号処理部３００から映像信号Ｖsig が供給されるようになっている。カラー表示対応の場合には、色別（本例ではＲ（赤），Ｇ（緑），Ｂ（青）の３原色）の映像信号Ｖsig_Ｒ，Ｖsig_Ｇ，Ｖsig_Ｂが供給される。

一例としては、垂直駆動用のパルス信号として、垂直方向の書込み開始パルスの一例であるシフトスタートパルスSPDS，SPWSや垂直走査クロックCKDS，CKWSなど必要なパルス信号が供給される。また、水平駆動用のパルス信号として、水平方向の書込み開始パルスの一例である水平スタートパルスSPH や水平走査クロックCKH など必要なパルス信号が供給される。

端子部１０８の各端子は、配線１９９を介して、垂直駆動部１０３や水平駆動部１０６に接続されるようになっている。たとえば、端子部１０８に供給された各パルスは、必要に応じて図示を割愛したレベルシフタ部で電圧レベルを内部的に調整した後、バッファを介して垂直駆動部１０３の各部や水平駆動部１０６に供給される。

画素アレイ部１０２は、図示を割愛するが（詳細は後述する）、表示素子としての有機ＥＬ素子に対して画素トランジスタが設けられた画素回路Ｐが行列状に２次元配置され、この画素配列に対して行ごとに垂直走査線が配線されるとともに、列ごとに信号線（水平走査線の一例）が配線された構成となっている。

たとえば、画素アレイ部１０２には、垂直走査側の各走査線（垂直走査線：書込走査線１０４WSおよび電源供給線１０５DSL ）と水平走査側の走査線（水平走査線）である映像信号線（データ線）１０６HSが形成されている。垂直走査と水平走査の各走査線の交差部分には図示を割愛した有機ＥＬ素子とこれを駆動する薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）が形成される。有機ＥＬ素子と薄膜トランジスタの組み合わせで画素回路Ｐを構成する。

具体的には、マトリクス状に配列された各画素回路Ｐに対しては、書込走査部１０４によって書込駆動パルスWSで駆動されるｎ行分の書込走査線１０４WS_1〜１０４WS_nおよび駆動走査部１０５によって電源駆動パルスDSL で駆動されるｎ行分の電源供給線１０５DSL_1 〜１０５DSL_n が画素行ごとに配線される。

書込走査部１０４および駆動走査部１０５は、駆動信号生成部２００から供給される垂直駆動系のパルス信号に基づき、書込走査線１０４WSおよび電源供給線１０５DSL を介して各画素回路Ｐを順次選択する。水平駆動部１０６は、駆動信号生成部２００から供給される水平駆動系のパルス信号に基づき、選択された画素回路Ｐに対し映像信号線１０６HSを介して映像信号Ｖsig の内の所定電位をサンプリングして保持容量に書き込ませる。

本実施形態の有機ＥＬ表示装置１においては、線順次駆動や面順次駆動あるいはその他の方式での駆動が可能になっており、たとえば、垂直駆動部１０３の書込走査部１０４および駆動走査部１０５は行単位で画素アレイ部１０２を走査するとともに、これに同期して水平駆動部１０６が、画像信号を、１水平ライン分を同時に、画素アレイ部１０２に書き込む。

水平駆動部１０６は、たとえば、全列の映像信号線１０６HS上に設けられた図示を割愛したスイッチを一斉にオンさせるドライバ回路を備えて構成され、映像信号処理部３００から入力される画素信号を、垂直駆動部１０３によって選択された行の１ライン分の全ての画素回路Ｐに同時に書き込むべく、全列の映像信号線１０６HS上に設けられた図示を割愛したスイッチを一斉にオンさせ、ドライバ回路を経由して水平走査線（映像信号線１０６HS）に映像信号Ｖsig （水平走査信号の一例）が供給される。

垂直駆動部１０３の各部は、論理ゲートの組合せ（ラッチも含む）とドライバ回路によって構成され、論理ゲートにより画素アレイ部１０２の各画素回路Ｐを行単位で選択し、ドライバ回路を経由して垂直走査線に垂直走査信号が供給される。なお、図１では、画素アレイ部１０２の一方側にのみ垂直駆動部１０３を配置する構成を示しているが、画素アレイ部１０２を挟んで左右両側に垂直駆動部１０３を配置する構成を採ることも可能である。同様に、図１では、画素アレイ部１０２の一方側にのみ水平駆動部１０６を配置する構成を示しているが、画素アレイ部１０２を挟んで上下両側に水平駆動部１０６を配置する構成を採ることも可能である。

＜画素回路＞
図２は、図１に示した有機ＥＬ表示装置１を構成する本実施形態の画素回路Ｐに対する第１比較例を示す図である。なお、表示パネル部１００の基板１０１上において画素回路Ｐの周辺部に設けられた垂直駆動部１０３と水平駆動部１０６も合わせて示している。図３は、本実施形態の画素回路Ｐに対する第２比較例を示す図である。なお、表示パネル部１００の基板１０１上において画素回路Ｐの周辺部に設けられた垂直駆動部１０３と水平駆動部１０６も合わせて示している。図４は有機ＥＬ素子や駆動トランジスタの動作点を説明する図である。図４Ａは、有機ＥＬ素子や駆動トランジスタの特性ばらつきが駆動電流Ｉdsに与える影響を説明する図である。

図５は、本実施形態の画素回路Ｐに対する第３比較例を示す図である。なお、表示パネル部１００の基板１０１上において画素回路Ｐの周辺部に設けられた垂直駆動部１０３と水平駆動部１０６も合わせて示している。後述する本実施形態の画素回路ＰにおけるＥＬ駆動回路は、第３比較例の画素回路Ｐにおける少なくとも保持容量１２０と駆動トランジスタ１２１を具備したＥＬ駆動回路をベースとする。そういった意味では、第３比較例の画素回路Ｐは、事実上、本実施形態の画素回路ＰのＥＬ駆動回路と同様の回路構造を持つと言っても過言ではない。

＜比較例の画素回路：第１例＞
図２に示すように、第１比較例の画素回路Ｐは、基本的にｐ型の薄膜電界効果トランジスタ（ＴＦＴ）でドライブトランジスタが構成されている点に特徴を有する。また、ドライブトランジスタの他に走査用に２つのトランジスタを使用した３Ｔｒ駆動の構成を採っている。

具体的には、第１比較例の画素回路Ｐは、ｐ型の駆動トランジスタ１２１、アクティブＬの駆動パルスが供給されるｐ型の発光制御トランジスタ１２２、アクティブＨの駆動パルスが供給されるｎ型トランジスタ１２５、電流が流れることで発光する電気光学素子（発光素子）の一例である有機ＥＬ素子１２７、および保持容量（画素容量とも称される）１２０を有する。なお、最も単純な回路として、発光制御トランジスタ１２２を取り外した２Ｔｒ駆動の構成を採ることもできる。この場合、有機ＥＬ表示装置１としては駆動走査部１０５を取り外した構成を採る。

駆動トランジスタ１２１は、制御入力端子であるゲート端に供給される電位に応じた駆動電流を有機ＥＬ素子１２７に供給するようになっている。一般に、有機ＥＬ素子１２７は整流性があるためダイオードの記号で表わしている。なお、有機ＥＬ素子１２７には、寄生容量Ｃelが存在する。図では、寄生容量Ｃelを有機ＥＬ素子１２７と並列に示す。

サンプリングトランジスタ１２５は、駆動トランジスタ１２１のゲート端（制御入力端子）側に設けられたスイッチングトランジスタであり、また、発光制御トランジスタ１２２もスイッチングトランジスタである。なお、一般的には、サンプリングトランジスタ１２５はアクティブＬの駆動パルスが供給されるｐ型に置き換えることもできる。発光制御トランジスタ１２２はアクティブＨの駆動パルスが供給されるｎ型に置き換えることもできる。

画素回路Ｐは、垂直走査側の各走査線１０４WS，１０５DSと水平走査側の走査線である映像信号線１０６HSの交差部に配されている。書込走査部１０４からの書込走査線１０４WSは、サンプリングトランジスタ１２５のゲート端に接続され、駆動走査部１０５からの駆動走査線１０５DSは発光制御トランジスタ１２２のゲート端に接続されている。

サンプリングトランジスタ１２５は、ソース端Ｓを信号入力端として映像信号線１０６HSに接続され、ドレイン端Ｄを信号出力端として駆動トランジスタ１２１のゲート端Ｇに接続され、その接続点と第２電源電位Ｖc2（たとえば正電源電圧、第１電源電位Ｖc1と同じでもよい）との間に保持容量１２０が設けられている。括弧書きで示すように、サンプリングトランジスタ１２５は、ソース端Ｓとドレイン端Ｄとを逆転させ、ドレイン端Ｄを信号入力端として映像信号線１０６HSに接続し、ソース端Ｓを信号出力端として駆動トランジスタ１２１のゲート端Ｇに接続することもできる。

駆動トランジスタ１２１、発光制御トランジスタ１２２、および有機ＥＬ素子１２７は、第１電源電位Ｖc1（たとえば正電源電圧）と基準電位の一例である接地電位GND の間で、この順に直列に接続されている。具体的には、駆動トランジスタ１２１は、ソース端Ｓが第１電源電位Ｖc1に接続され、ドレイン端Ｄが発光制御トランジスタ１２２のソース端Ｓに接続されている。発光制御トランジスタ１２２のドレイン端Ｄが、有機ＥＬ素子１２７のアノード端Ａに接続され、有機ＥＬ素子１２７のカソード端Ｋが全画素共通のカソード共通配線１２７Ｋに接続されている。カソード共通配線１２７Ｋは、一例として接地電位GND とされ、この場合、カソード電位Ｖcathも接地電位GND となる。

なお、より簡易な構成としては、図２に示した画素回路Ｐの構成においては、最も単純な回路として、発光制御トランジスタ１２２を取り外した２Ｔｒ駆動の構成を採ることもできる。この場合、有機ＥＬ表示装置１としては駆動走査部１０５を取り外した構成を採ることになる。

図２に示した３Ｔｒ駆動や図示を割愛した２Ｔｒ駆動の何れにおいても、有機ＥＬ素子１２７は電流発光素子のため、有機ＥＬ素子１２７に流れる電流量をコントロールすることで発色の諧調を得る。このため、駆動トランジスタ１２１のゲート端への印加電圧を変化させ、保持容量１２０に保持されるゲート・ソース間電圧Ｖgsを変化させることで、有機ＥＬ素子１２７に流れる電流値をコントロールする。この際には、映像信号線１０６HSから供給される映像信号Ｖsig の電位（映像信号線電位）を信号電位とする。なお、階調を示す信号振幅はΔＶinとする。

書込走査部１０４からアクティブＨの書込駆動パルスWSを供給して書込走査線１０４WSを選択状態とし、水平駆動部１０６から映像信号線１０６HSに信号電位を印加すると、ｎ型トランジスタ１２５が導通して、信号電位が駆動トランジスタ１２１のゲート端の電位となり、信号振幅ΔＶinに対応する情報が保持容量１２０に書き込まれる。駆動トランジスタ１２１および有機ＥＬ素子１２７に流れる電流は、保持容量１２０に保持されている駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsに応じた値となり、有機ＥＬ素子１２７はその電流値に応じた輝度で発光し続ける。書込走査線１０４WSを選択して映像信号線１０６HSに与えられた映像信号Ｖsig を画素回路Ｐの内部に伝える動作を、「書込み」あるいは「サンプリング」と呼ぶ。一度信号の書込みを行なえば、次に書き換えられるまでの間、有機ＥＬ素子１２７は一定の輝度で発光を続ける。

第１比較例の画素回路Ｐでは、駆動トランジスタ１２１のゲート端に供給する印加電圧を信号振幅ΔＶinに応じて変化させることで、ＥＬ有機ＥＬ素子１２７に流れる電流値を制御している。このとき、ｐ型の駆動トランジスタ１２１のソース端は第１電源電位Ｖc1に接続されており、この駆動トランジスタ１２１は常に飽和領域で動作している。

＜比較例の画素回路：第２例＞
次に、本実施形態の画素回路Ｐの特徴を説明する上での比較例として、図３に示す第２比較例の画素回路Ｐについて説明する。第２比較例（後述する本実施形態も同様）の画素回路Ｐは、基本的にｎ型の薄膜電界効果トランジスタでドライブトランジスタが構成されている点に特徴を有する。ｐ型ではなく、ｎ型で各トランジスタを構成することができれば、トランジスタ作成において従来のアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることが可能になる。これにより、トランジスタ基板の低コスト化が可能となり、このような構成の画素回路Ｐの開発が期待される。

第２比較例の画素回路Ｐは、基本的にｎ型の薄膜電界効果トランジスタでドライブトランジスタが構成されている点で後述する本実施形態と同じであるが、有機ＥＬ素子１２７や駆動トランジスタ１２１の特性変動（ばらつきや経時変化）による駆動電流Ｉdsに与える影響を防ぐための駆動信号一定化回路が設けられていない。

具体的には、第２比較例の画素回路Ｐは、第１比較例の画素回路Ｐにおけるｐ型の駆動トランジスタ１２１を単純にｎ型の駆動トランジスタ１２１に置き換え、そのソース端側に発光制御トランジスタ１２２や有機ＥＬ素子１２７を配置したものである。なお、発光制御トランジスタ１２２もｎ型に置き換えている。もちろん、最も単純な回路として、発光制御トランジスタ１２２を取り外した２Ｔｒ駆動の構成を採ることもできる。

第２比較例の画素回路Ｐでは、発光制御トランジスタを設けるか否かに関わらず、有機ＥＬ素子１２７を駆動するときには、駆動トランジスタ１２１のドレイン端側が第１電源電位Ｖc1に接続され、ソース端が有機ＥＬ素子１２７のアノード端側に接続されることで、全体としてソースフォロワ回路を形成するようになっている。

＜電気光学素子のＩel−Ｖel特性との関係＞
一般的に、図４に示すように、駆動トランジスタ１２１はドレイン・ソース間電圧に関わらず駆動電流Ｉdsが一定となる飽和領域で駆動される。よって、飽和領域で動作するトランジスタのドレイン端−ソース間に流れる電流をＩds、移動度をμ、チャネル幅（ゲート幅）をＷ、チャネル長（ゲート長）をＬ、ゲート容量（単位面積当たりのゲート酸化膜容量）をＣox、トランジスタの閾値電圧をＶthとすると、駆動トランジスタ１２１は下記の式（１）に示した値を持つ定電流源となっている。なお、“＾”はべき乗を示す。式（１）から明らかなように、飽和領域ではトランジスタのドレイン電流Ｉdsはゲート・ソース間電圧Ｖgsによって制御され定電流源として動作する。

ところが、一般的に有機ＥＬ素子を始めとする電流駆動型の発光素子のＩ−Ｖ特性は、図４Ａ（１）に示すように時間が経過すると変化する。図４Ａ（１）に示す有機ＥＬ素子で代表される電流駆動型の発光素子の電流−電圧（Ｉel−Ｖel）特性において、実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時変化後の特性を示している。

たとえば、発光素子の一例である有機ＥＬ素子１２７に発光電流Ｉelが流れるとき、そのアノード・カソード間電圧Ｖelは一意的に決定される。ところが、図４Ａ（１）に示すように、発光期間中では、有機ＥＬ素子１２７のアノード端は駆動トランジスタ１２１のドレイン・ソース間電流Ｉds（＝駆動電流Ｉds）で決定される発光電流Ｉelが流れ、それによって有機ＥＬ素子１２７のアノード・カソード間電圧Ｖel分だけ上昇する。

図２に示した第１比較例の画素回路Ｐは、この有機ＥＬ素子１２７のアノード・カソード間電圧Ｖel分の上昇の影響は駆動トランジスタ１２１のドレイン端側に現れるが、駆動トランジスタ１２１が飽和領域で動作する定電流駆動であるため、有機ＥＬ素子１２７には定電流Ｉdsが流れ続け、有機ＥＬ素子１２７のＩel−Ｖel特性が変化してもその発光輝度が経時変化することはない。

駆動トランジスタ１２１と発光制御トランジスタ１２２と保持容量１２０とサンプリングトランジスタ１２５とを備え、図２に示した接続態様とされた画素回路Ｐの構成にて、電気光学素子の一例である有機ＥＬ素子１２７の電流−電圧特性の変化を補正して駆動電流を一定に維持する駆動信号一定化回路が構成されるようになっているのである。つまり、画素回路Ｐを映像信号Ｖsig で駆動するとき、ｐ型の駆動トランジスタ１２１のソース端は第１電源電位Ｖc1に接続されており、常に飽和領域で動作するように設計されているので、式（１）に示した値を持つ定電流源となる。

また、第１比較例の画素回路Ｐにおいては、有機ＥＬ素子１２７のＩel−Ｖel特性の経時変化（図４Ａ（１））とともに、駆動トランジスタ１２１のドレイン端の電圧が変化してゆくが、駆動トランジスタ１２１は、保持容量１２０のブートストラップ機能によってゲート・ソース間電圧Ｖgsが原理的には一定に保持されるため、駆動トランジスタ１２１は定電流源として動作し、その結果、有機ＥＬ素子１２７には一定量の電流が流れ、有機ＥＬ素子１２７を一定の輝度で発光させることができ、発光輝度は変化しない。

第２比較例の画素回路Ｐでも、駆動トランジスタ１２１のソース端の電位（ソース電位Ｖｓ）は、駆動トランジスタ１２１と有機ＥＬ素子１２７との動作点で決まるし、駆動トランジスタ１２１は飽和領域で駆動されるので、動作点のソース電圧に対応したゲート・ソース間電圧Ｖgsに関し、前述の式（１）に規定された電流値の駆動電流Ｉdsを流す。

ところが、第１比較例の画素回路Ｐのｐ型の駆動トランジスタ１２１をｎ型に変更した単純な回路（第２比較例の画素回路Ｐ）では、ソース端が有機ＥＬ素子１２７側に接続されてしまう。その結果、前述の図４Ａ（１）に示したように経時変化する有機ＥＬ素子１２７のＩel−Ｖel特性により、同じ発光電流Ｉelに対するアノード・カソード間電圧ＶelがＶel1 からＶel2 へと変化することで、駆動トランジスタ１２１の動作点が変化してしまい、同じゲート電位Ｖｇを印加しても駆動トランジスタ１２１のソース電位Ｖｓは変化してしまう。これにより、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは変化してしまう。特性式（１）から明らかなように、ゲート・ソース間電圧Ｖgsが変動すると、たとえゲート電位Ｖｇが一定であっても駆動電流Ｉdsが変動してしまう。この原因による駆動電流Ｉdsの変動は画素回路Ｐごとの発光輝度のばらつきや経時変動となって現れ、画質の劣化が起きる。

これに対して、詳細は後述するが、ｎ型の駆動トランジスタ１２１を使用する場合においても、駆動トランジスタ１２１のソース端の電位Ｖｓの変動にゲート端の電位Ｖｇが連動するようにするブートストラップ機能を実現する回路構成および駆動タイミングとすることで、有機ＥＬ素子１２７の特性の経時変動による有機ＥＬ素子１２７のアノード電位変動（つまり駆動トランジスタ１２１のソース電位変動）があっても、その変動を相殺するようにゲート電位Ｖｇを変動させることができる。これにより、画面輝度の均一性（ユニフォーミティ）を確保できる。ブートストラップ機能により、有機ＥＬ素子を代表とする電流駆動型の発光素子の経時変動補正能力を向上させることができる。もちろん、このブートストラップ機能は、発光開始時点で、有機ＥＬ素子１２７に発光電流Ｉelが流れ始め、それによってアノード・カソード間電圧Ｖelが安定となるまで上昇していく過程で、そのアノード・カソード間電圧Ｖelの変動に伴って駆動トランジスタ１２１のソース電位Ｖｓが変動する際にも機能する。

＜駆動トランジスタのＶgs−Ｉds特性との関係＞
また、第１および第２比較例では、駆動トランジスタ１２１の特性については特に問題視していなかったが、画素ごとに駆動トランジスタ１２１の特性が異なると、その影響が駆動トランジスタ１２１に流れる駆動電流Ｉdsに影響を及ぼす。一例としては、式（１）から分かるように、移動度μや閾値電圧Ｖthが画素によってばらついた場合や経時的に変化した場合、ゲート・ソース間電圧Ｖgsが同じであっても、駆動トランジスタ１２１に流れる駆動電流Ｉdsにばらつきや経時変化が生じ、有機ＥＬ素子１２７の発光輝度も画素ごとに変化してしまうことになる。

たとえば、駆動トランジスタ１２１の製造プロセスのばらつきにより、画素回路Ｐごとに閾値電圧Ｖthや移動度μなどの特性変動がある。駆動トランジスタ１２１を飽和領域で駆動する場合においても、この特性変動により、駆動トランジスタ１２１に同一のゲート電位を与えても、画素回路Ｐごとにドレイン電流（駆動電流Ｉds）が変動し、発光輝度のばらつきになって現れる。

前述のように、駆動トランジスタ１２１が飽和領域で動作しているときのドレイン電流Ｉdsは、特性式（１）で表される。駆動トランジスタ１２１の閾値電圧ばらつきに着目した場合、特性式（１）から明らかなように、閾値電圧Ｖthが変動すると、ゲート・ソース間電圧Ｖgsが一定であってもドレイン電流Ｉdsが変動する。また、駆動トランジスタ１２１の移動度ばらつきに着目した場合、特性式（１）から明らかなように、移動度μが変動すると、ゲート・ソース間電圧Ｖgsが一定であってもドレイン電流Ｉdsが変動する。

このように、閾値電圧Ｖthや移動度μの違いでＶgs−Ｉds特性に大きな違いが出てしまうと、同じ信号振幅ΔＶinを与えても、駆動電流Ｉdsが変動し、発光輝度が異なってしまい、画面輝度の均一性が得られない。これに対して、閾値補正機能および移動度補正機能を実現する駆動タイミング（詳細は後述する）とすることで、それらの変動の影響を抑制でき、画面輝度の均一性を確保できる。

本実施形態で採用する閾値補正動作および移動度補正動作では、書込みゲインが１（理想値）であると仮定した場合、発光時のゲート・ソース間電圧Ｖgsが“ΔＶin＋Ｖth−ΔＶ”で表されるようにすることで、ドレイン・ソース間電流Ｉdsが、閾値電圧Ｖthのばらつきや変動に依存しないようにするとともに、移動度μのばらつきや変動に依存しないようにする。結果として、閾値電圧Ｖthや移動度μが製造プロセスや経時により変動しても、駆動電流Ｉdsは変動せず、有機ＥＬ素子１２７の発光輝度も変動しない。移動度補正時には、大きな移動度μ１に対しては移動度補正パラメータΔＶ１が大きくなるようにする一方、小さい移動度μ２に対しては移動度補正パラメータΔＶ２も小さくなるように負帰還をかけることになる。こう言った意味で、移動度補正パラメータΔＶを負帰還量ΔＶとも称する。

＜比較例の画素回路：第３例＞
図３に示す第２比較例の画素回路Ｐにおける有機ＥＬ素子１２７の経時変化による駆動電流変動を防ぐ回路（ブートストラップ回路）を搭載し、また駆動トランジスタ１２１の特性変動（閾値電圧ばらつきや移動度ばらつき）による駆動電流変動を防ぐ駆動方式を採用したのが本実施形態の画素回路Ｐにてベースとする図５に示す第３比較例の画素回路Ｐである。

第３比較例の画素回路Ｐは、第２比較例の画素回路Ｐと同様に、ｎ型の駆動トランジスタ１２１を使用する。加えて、有機ＥＬ素子の経時変化による当該有機ＥＬ素子への駆動電流Ｉdsの変動を抑制するための回路、すなわち電気光学素子の一例である有機ＥＬ素子の電流−電圧特性の変化を補正して駆動電流Ｉdsを一定に維持する駆動信号一定化回路を備えた点に特徴を有する。さらに、有機ＥＬ素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にする機能を備えた点に特徴を有する。

すなわち、駆動トランジスタ１２１の他に走査用に１つのスイッチングトランジスタ（サンプリングトランジスタ１２５）を使用する２ＴＲ駆動の構成を採るとともに、各スイッチングトランジスタを制御する電源駆動パルスDSL および書込駆動パルスWSのオン／オフタイミング（スイッチングタイミング）の設定により、有機ＥＬ素子１２７の経時変化や駆動トランジスタ１２１の特性変動（たとえば閾値電圧や移動度などのばらつきや変動）による駆動電流Ｉdsに与える影響を防ぐ点に特徴を有する。２ＴＲ駆動の構成であり、素子数や配線数が少ないため、高精細化が可能である。

図３に示した第２比較例に対しての構成上の大きな違いは、保持容量１２０の接続態様を変形して、有機ＥＬ素子１２７の経時変化による駆動電流変動を防ぐ回路として、駆動信号一定化回路の一例であるブートストラップ回路を構成する点にある。駆動トランジスタ１２１の特性変動（たとえば閾値電圧や移動度などのばらつきや変動）による駆動電流Ｉdsに与える影響を抑制する方法としては、各トランジスタ１２１，１２５の駆動タイミングを工夫することで対処する。

具体的には、第３比較例の画素回路Ｐは、保持容量１２０、ｎ型の駆動トランジスタ１２１、およびアクティブＨ（ハイ）の書込駆動パルスWSが供給されるｎ型トランジスタ１２５、電流が流れることで発光する電気光学素子（発光素子）の一例である有機ＥＬ素子１２７を有する。

駆動トランジスタ１２１のゲート端（ノードＮＤ１２２）とソース端との間に保持容量１２０が接続され、駆動トランジスタ１２１のソース端が直接に有機ＥＬ素子１２７のアノード端に接続されている。保持容量１２０は、ブートストラップ容量としても機能するようになっている。有機ＥＬ素子１２７のカソード端は、第１比較例や第２比較例と同様に、全画素共通のカソード共通配線１２７Ｋに接続され、カソード電位Ｖcath（たとえば接地電位GND ）が与えられる。

駆動トランジスタ１２１のドレイン端は、電源スキャナとして機能する駆動走査部１０５からの電源供給線１０５DSL に接続されている。電源供給線１０５DSL は、この電源供給線１０５DSL そのものが、駆動トランジスタ１２１に対しての電源供給能力を備える点に特徴を有する。

具体的には、駆動走査部１０５は、駆動トランジスタ１２１のドレイン端に対して、それぞれ電源電圧に相当する高電圧側の第１電位Ｖccと低電圧側の第２電位Ｖssとを切り替えて供給する電源電圧切替回路を具備している。

第２電位Ｖssとしては、映像信号線１０６HSにおける映像信号Ｖsig のオフセット電位Ｖofs （基準電位とも称する）より十分低い電位とする。具体的には、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgs（ゲート電位Ｖｇとソース電位Ｖｓの差）が駆動トランジスタ１２１の閾値電圧Ｖthより大きくなるように、電源供給線１０５DSL の低電位側の第２電位Ｖssを設定する。なお、オフセット電位Ｖofs は、閾値補正動作に先立つ初期化動作に利用するとともに映像信号線１０６HSを予めプリチャージにしておくためにも利用する。

サンプリングトランジスタ１２５は、ゲート端が書込走査部１０４からの書込走査線１０４WSに接続され、ドレイン端が映像信号線１０６HSに接続され、ソース端が駆動トランジスタ１２１のゲート端（ノードＮＤ１２２）に接続されている。そのゲート端には、書込走査部１０４からアクティブＨの書込駆動パルスWSが供給される。

サンプリングトランジスタ１２５は、ソース端とドレイン端とを逆転させた接続態様とすることもできる。また、サンプリングトランジスタ１２５としては、ディプレション型およびエンハンスメント型の何れをも使用できる。

＜画素回路の動作：第３比較例＞
図６は、図５に示した第３比較例の画素回路Ｐに関する第３比較例の駆動タイミングの基本例を説明するタイミングチャートであり、線順次駆動の場合で示している。図６においては、時間軸を共通にして、書込走査線１０４WSの電位変化、電源供給線１０５DSL の電位変化、および映像信号線１０６HSの電位変化を表してある。また、これらの電位変化と並行に、１行分（図では１行目）について駆動トランジスタ１２１のゲート電位Ｖｇおよびソース電位Ｖｓの変化も表してある。

後述する本実施形態においても、電源駆動パルスDSL （ドレイン電圧Ｖｄ_121）の電圧設定を除いて、この図６に示す第３比較例の駆動タイミングの考え方を適用する。なお、図６では、第３比較例の画素回路Ｐにおいて、閾値補正機能、移動度補正機能、ブートストラップ機能を実現するための基本例を示すもので、閾値補正機能、移動度補正機能、ブートストラップ機能を実現するための駆動タイミングは、図６に示す態様に限らず、様々な変形が可能である。これら様々な変形の駆動タイミングであっても、後述する各実施形態の仕組みを適用できる。

図６に示す駆動タイミングは、線順次駆動の場合であり、書込駆動パルスWS、電源駆動パルスDSL 、および映像信号Ｖsig は、１行分を１組として、各信号のタイミング（特に位相関係）が行単位で独立に制御され、行が代わると１Ｈ（Ｈは水平走査期間）分シフトされる。

以下では、説明や理解を容易にするため、特段の断りのない限り、書込みゲインが１（理想値）であると仮定して、保持容量１２０に信号振幅ΔＶinの情報を、書き込む、保持する、あるいはサンプリングするなどと簡潔に記して説明する。書込みゲインが１未満の場合、保持容量１２０には信号振幅ΔＶinの大きさそのものではなく、信号振幅ΔＶinの大きさに対応するゲイン倍された情報が保持されることになる。

因みに、信号振幅ΔＶinに対応する保持容量１２０に書き込まれる情報の大きさの割合を、書込みゲインＧinput と称する。ここで、書込みゲインＧinput は、具体的には、電気回路的に保持容量１２０と並列に配置される寄生容量を含めた全容量Ｃ１と、電気回路的に保持容量１２０と直列に配置される全容量Ｃ２との容量直列回路において、信号振幅ΔＶinを容量直列回路に供給したときに容量Ｃ１に配分される電荷量に関係する。式で表せば、ｇ＝Ｃ１／（Ｃ１＋Ｃ２）とすると、書込みゲインＧinput ＝Ｃ２／（Ｃ１＋Ｃ２）＝１−Ｃ１／（Ｃ１＋Ｃ２）＝１−ｇとなる。以下の説明において、“ｇ”が登場する記載は書込みゲインを考慮したものである。

また、説明や理解を容易にするため、特段の断りのない限り、ブートストラップゲインが１（理想値）であると仮定して簡潔に記して説明する。因みに、駆動トランジスタ１２１のゲート・ソース間に保持容量１２０が設けられている場合に、ソース電位Ｖｓの上昇に対するゲート電位Ｖｇの上昇率をブートストラップゲイン（ブートストラップ動作能力）Ｇbst と称する。ここで、ブートストラップゲインＧbst は、具体的には、保持容量１２０の容量値Ｃｓ、駆動トランジスタ１２１のゲート・ソース間に形成される寄生容量Ｃ１２１gsの容量値Ｃgs、ゲート・ドレイン間に形成される寄生容量Ｃ１２１gdの容量値Ｃgd、およびサンプリングトランジスタ１２５のゲート・ソース間に形成される寄生容量Ｃ１２５gsの容量値Ｃwsに関係する。式で表せば、ブートストラップゲインＧbst ＝（Ｃｓ＋Ｃgs）／（Ｃｓ＋Ｃgs＋Ｃgd＋Ｃws）となる。

また、第３比較例の駆動タイミングでは、映像信号Ｖsig が非有効期間であるオフセット電位Ｖofs にある期間を１水平走査期間の前半部とし、有効期間である信号電位Ｖin（＝Ｖofs ＋ΔＶin）にある期間を１水平走査期間の後半部とする。また、映像信号Ｖsig の有効期間と非有効期間を合わせた１水平走査期間ごとに、閾値補正動作を複数回（図では３回）に亘って繰り返すようにする。その各回の映像信号Ｖsig の有効期間と非有効期間の切替タイミング（ｔ１３Ｖ，ｔ１５Ｖ）、および書込駆動パルスWSのアクティブとインアクティブの切替タイミング（ｔ１３Ｗ，ｔ１５Ｗ）については、そのタイミングに、各回を“_ ”なしの参照子で示すことで区別する。

まず、有機ＥＬ素子１２７の発光期間Ｂでは、電源供給線１０５DSL が第１電位Ｖccであり、サンプリングトランジスタ１２５がオフした状態である。このとき、駆動トランジスタ１２１は飽和領域で動作するように設定されているため、有機ＥＬ素子１２７に流れる駆動電流Ｉdsは駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsに応じて、式（１）に示される値をとる。

次に、非発光期間に入ると、先ず放電期間Ｃでは、電源供給線１０５DSL を第２電位Ｖssに切り替える。このとき、第２電位Ｖssが有機ＥＬ素子１２７の閾値電圧ＶthELとカソード電位Ｖcathの和よりも小さいとき、つまり“Ｖss＜ＶthEL＋Ｖcath”であれば、有機ＥＬ素子１２７は消光し、電源供給線１０５DSL が駆動トランジスタ１２１のソース側となる。このとき、有機ＥＬ素子１２７のアノードは第２電位Ｖssに充電される。

さらに、初期化期間Ｄでは、映像信号線１０６HSがオフセット電位Ｖofs となったときにサンプリングトランジスタ１２５をオンして駆動トランジスタ１２１のゲート電位をオフセット電位Ｖofs とする。このとき、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは“Ｖofs −Ｖss”という値をとる。この“Ｖofs −Ｖss”が駆動トランジスタ１２１の閾値電圧Ｖthよりも大きくないと閾値補正動作を行なうことができないために、“Ｖofs −Ｖss＞Ｖth”とする必要がある。

この後、第１閾値補正期間Ｅに入ると、電源供給線１０５DSL を再び第１電位Ｖccに切り替える。電源供給線１０５DSL （つまり駆動トランジスタ１２１への電源電圧）を第１電位Ｖccとすることで、有機ＥＬ素子１２７のアノードが駆動トランジスタ１２１のソースとなり駆動トランジスタ１２１から駆動電流Ｉdsが流れる。有機ＥＬ素子１２７の等価回路はダイオードと容量で表されるため、有機ＥＬ素子１２７のカソード電位Ｖcathに対するアノード電位をＶelとしたとき、“Ｖel≦Ｖcath＋ＶthEL”である限り、換言すれば、有機ＥＬ素子１２７のリーク電流が駆動トランジスタ１２１に流れる電流よりもかなり小さい限り、駆動トランジスタ１２１の駆動電流Ｉdsは保持容量１２０と有機ＥＬ素子１２７の寄生容量Ｃelを充電するために使われる。このとき、有機ＥＬ素子１２７のアノード電位Ｖelは時間とともに上昇してゆく。

一定時間経過後、サンプリングトランジスタ１２５をオフする。このとき、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsが閾値電圧Ｖthよりも大きいと（つまり閾値補正が完了していないと）、駆動トランジスタ１２１の駆動電流Ｉdsは保持容量１２０を受電するように流れ続け、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは上昇してゆく。このとき、有機ＥＬ素子１２７には逆バイアスがかかっているため、有機ＥＬ素子１２７が発光することはない。

さらに第２閾値補正期間Ｇに入ると、再び映像信号線１０６HSがオフセット電位Ｖofs となったときにサンプリングトランジスタ１２５をオンして駆動トランジスタ１２１のゲート電位をオフセット電位Ｖofs として、再度閾値補正動作を開始する。この動作を繰り返すことで、最終的に、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは閾値電圧Ｖthという値をとる。このとき“Ｖel＝Ｖofs −Ｖth≦Ｖcath＋ＶthEL”となっている。

なお、この第３比較例の動作例では、閾値補正動作を繰り返し実行することで確実に駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を保持容量１２０に保持させるために、１水平走査期間（１Ｈ期間）を処理サイクルとして、駆動トランジスタ１２１のドレイン電圧Ｖｄ_121を第１電位Ｖccにして電流が流れる状態のままで閾値補正動作を複数回に亘って繰り返すようにしているが、原理的には、この繰返し動作は必須ではなく、１回の閾値補正動作で十分であれば、１回のみの閾値補正動作とすることは可能である。ただし、図からも分るように、第３比較例の動作では、特開２００６−２１５２１３号公報に示されている５ＴＲ構成の場合と異なり、１回当たりの閾値補正期間が１Ｈではなくオフセット電位Ｖofs の期間に限定されるので、本例であれば概ね１／２Ｈとなり、５ＴＲ構成の場合よりも不足することが十分に考えられる。このような観点においては、第３比較例のような画素回路Ｐおよびその駆動方法を採用する場合、１水平走査期間を処理サイクルとして、閾値補正動作を複数回に亘って繰り返すことの要求度合いが高くなると考えられる。

ここで、１水平走査期間が閾値補正動作の処理サイクルとなるのは、行ごとに、サンプリングトランジスタ１２５が信号振幅ΔＶinの情報を保持容量１２０にサンプリングする前に、閾値補正動作に先立って、電源供給線１０５DSL の電位を第２電位Ｖssにセットし、また駆動トランジスタ１２１のゲートをオフセット電位Ｖofs にセットし、さらにソース電位を第２電位Ｖssにセットする初期化動作を経てから、電源供給線１０５DSL の電位が第１電位Ｖccにある状態でかつ映像信号線１０６HSがオフセット電位Ｖofs にある時間帯でサンプリングトランジスタ１２５を導通させて駆動トランジスタ１２１の閾値電圧Ｖthに対応する電圧を保持容量１２０に保持させようとする閾値補正動作を行なうからである。

必然的に、閾値補正期間は、１水平走査期間よりも短くなってしまう。したがって、保持容量１２０の容量Ｃｓや第２電位Ｖssの大きさ関係やその他の要因で、この短い１回分の閾値補正動作期間では、閾値電圧Ｖthに対応する正確な電圧を保持容量１２０に保持仕切れないケースも起こり得る。第３比較例において、閾値補正動作を複数回実行するのは、この対処のためである。すなわち、信号振幅ΔＶinの情報の保持容量１２０へのサンプリング（信号書込み）に先行する複数の水平周期で、閾値補正動作を繰り返し実行することで、確実に駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を保持容量１２０に保持させるのである。以下、１水平走査期間を閾値補正動作の１処理サイクルとして複数回実行する閾値補正処理を「１Ｈ単位分割閾値補正処理」あるいは「分割閾値補正処理」と称する。

閾値補正動作終了後（本例では第３閾値補正期間Ｉの後）は、サンプリングトランジスタ１２５をオフして書込み＆移動度補正準備期間Ｊに入る。映像信号線１０６HSが信号電位Ｖin（＝Ｖofs ＋ΔＶin）となったときに、サンプリングトランジスタ１２５を再度オンしてサンプリング期間＆移動度補正期間Ｋに入る。信号振幅ΔＶinは階調に応じた値である。サンプリングトランジスタ１２５のゲート電位はサンプリングトランジスタ１２５をオンしているために信号電位Ｖin（＝Ｖofs ＋ΔＶin）となるが、駆動トランジスタ１２１のドレイン端は第１電位Ｖccであり駆動電流Ｉdsが流れるためソース電位Ｖｓは時間とともに上昇してゆく。図では、この上昇分をΔＶで示している。

このとき、ソース電圧Ｖｓが有機ＥＬ素子１２７の閾値電圧ＶthELとカソード電位Ｖcathの和を越えなければ、換言すると、有機ＥＬ素子１２７のリーク電流が駆動トランジスタ１２１に流れる電流よりもかなり小さければ、駆動トランジスタ１２１の駆動電流Ｉdsは保持容量１２０と有機ＥＬ素子１２７の寄生容量とＣelを充電するのに使用される。

この時点では、駆動トランジスタ１２１の閾値補正動作は完了しているため、駆動トランジスタ１２１が流す電流は移動度μを反映したものとなる。具体的には、移動度μが大きいと、このときの電流量が大きく、ソースの上昇も早い。逆に移動度μが小さいと、電流量が小さく、ソースの上昇は遅くなる。これにより、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは移動度μを反映して小さくなり、一定時間経過後に完全に移動度μを補正するゲート・ソース間電圧Ｖgsとなる。

この後には、発光期間Ｌに入り、サンプリングトランジスタ１２５をオフして書込みを終了し、有機ＥＬ素子１２７を発光させる。保持容量１２０によるブートストラップ効果により、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは一定であるので、駆動トランジスタ１２１は一定電流（駆動電流Ｉds）を有機ＥＬ素子１２７に流し、有機ＥＬ素子１２７のアノード電位Ｖelは有機ＥＬ素子１２７に駆動電流Ｉdsという電流が流れる電圧Ｖｘまで上昇し、有機ＥＬ素子１２７は発光する。

第３比較例の画素回路Ｐにおいても、有機ＥＬ素子１２７は発光時間が長くなるとそのＩ−Ｖ特性は変化してしまう。そのため、ノードＮＤ１２１の電位（つまり駆動トランジスタ１２１のソース電位Ｖｓ）も変化する。しかしながら、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは保持容量１２０によるブートストラップ効果で一定値に保たれているので、有機ＥＬ素子１２７に流れる電流は変化しない。よって、有機ＥＬ素子１２７のＩ−Ｖ特性が劣化しても、有機ＥＬ素子１２７には一定電流（駆動電流Ｉds）が常に流れ続け、有機ＥＬ素子１２７の輝度が変化することはない。

駆動電流Ｉds対ゲート電圧Ｖgsの関係は、先のトランジスタ特性を表した式（１）のＶgsに“ΔＶin−ΔＶ＋Ｖth”を代入することで、式（２−１）のように表すことができる。因みに、書込みゲインを考慮したときには、式（１）のＶgsに“（１−ｇ）ΔＶin−ΔＶ＋Ｖth”を代入することで、式（２−２）のように表すことができる。式（２−１）や式（２−２）（纏めて式（２）と称する）において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃoxである。

この式（２）から、閾値電圧Ｖthの項がキャンセルされており、有機ＥＬ素子１２７に供給される駆動電流Ｉdsは駆動トランジスタ１２１の閾値電圧Ｖthに依存しないことが分かる。基本的に駆動電流Ｉdsは信号振幅ΔＶin（詳しくは信号振幅ΔＶinに対応して保持容量１２０に保持されるサンプリング電圧＝Ｖgs）によって決まる。換言すると、有機ＥＬ素子１２７は信号振幅ΔＶinに応じた輝度で発光することになる。

その際、保持容量１２０に保持される情報はソース電位Ｖｓの上昇分ΔＶで補正されている。上昇分ΔＶはちょうど式（２）の係数部に位置する移動度μの効果を打ち消すように働く。駆動トランジスタ１２１の移動度μに対する補正分ΔＶを保持容量１２０に書き込まれる信号に加えるのであるが、その方向は実際には負の方向であり、こう言った意味で、上昇分ΔＶは、移動度補正パラメータΔＶや負帰還量ΔＶとも称する。

有機ＥＬ素子１２７に流れる駆動電流Ｉdsは、駆動トランジスタ１２１の閾値電圧Ｖthや移動度μの変動が相殺され、実質的に信号振幅ΔＶinのみに依存することになる。駆動電流Ｉdsは閾値電圧Ｖthや移動度μに依存しないので、閾値電圧Ｖthや移動度μが製造プロセスによりばらついていたり経時変化があったりしても、ドレイン・ソース間の駆動電流Ｉdsは変動せず、有機ＥＬ素子１２７の発光輝度も変動しない。

また、駆動トランジスタ１２１のゲート・ソース間に保持容量１２０を接続することで、ｎ型の駆動トランジスタ１２１を使用する場合においても、駆動トランジスタ１２１のソース端の電位Ｖｓの変動にゲート端の電位Ｖｇが連動するようにするブートストラップ機能を実現する回路構成および駆動タイミングとしており、有機ＥＬ素子１２７の特性の経時変動による有機ＥＬ素子１２７のアノード電位変動（つまり駆動トランジスタ１２１のソース電位変動）があっても、その変動を相殺するようにゲート電位Ｖｇを変動させることができる。

これにより、有機ＥＬ素子１２７の特性の経時変化の影響が緩和され、画面輝度の均一性を確保できる。駆動トランジスタ１２１のゲート・ソース間の保持容量１２０によるブートストラップ機能により、有機ＥＬ素子を代表とする電流駆動型の発光素子の経時変動補正能力を向上させることができる。もちろん、ブートストラップ機能は、発光開始時点で、有機ＥＬ素子１２７に発光電流Ｉelが流れ始め、それによってアノード・カソード間電圧Ｖelが安定となるまで上昇していく過程で、そのアノード・カソード間電圧Ｖelの変動に伴って駆動トランジスタ１２１のソース電位Ｖｓが変動する際にも機能する。

このように、第３比較例の画素回路Ｐ（事実上、後述する本実施形態の画素回路Ｐも同様）およびそれを駆動する制御部１０９による駆動タイミングによれば、駆動トランジスタ１２１や有機ＥＬ素子１２７の特性変動（ばらつきや経時変動）があった場合でも、それらの変動分を補正することで、表示画面上にはその影響が現われず、輝度変化のない高品質な画像表示が可能になる。

＜１Ｈ単位分割閾値補正処理の問題点＞
図７は、１Ｈ単位分割閾値補正処理の問題点を説明する図である。図６に示したように、１水平走査期間を１つの処理サイクルとして、駆動トランジスタ１２１のドレイン電圧Ｖｄ_121を第１電位Ｖccにして電流が流れる状態のままで閾値補正動作を複数回に亘って実行する「１Ｈ単位分割閾値補正処理」の場合、各回の閾値補正処理期間の間の間隔期間（信号線電位が閾値補正用のオフセット電位Ｖofs の期間から次のオフセット電位Ｖofs に変わる間の信号電位Ｖinの期間：閾値補正動作間と称する）は前述通りサンプリングトランジスタ１２５をオフしており、駆動トランジスタ１２１の閾値補正が完全に行なわれていないので、そのゲート・ソース間電圧Ｖgs_121は閾値電圧Ｖthよりも大きい。

閾値補正動作間では、ゲート・ソース間電圧Ｖgs_121が閾値電圧Ｖthよりも大きい状態にあり、駆動トランジスタ１２１に電流が流れ、その時点のゲート・ソース間電圧Ｖgs_121を維持した状態でソース電位Ｖｓ_121とゲート電位Ｖｇ_121が上昇する。ここで、閾値補正時間が短かったり閾値補正動作間の時間が長かったりすると、図７に示すように、閾値補正動作間に駆動トランジスタ１２１のソース電位Ｖｓ_121の上昇が大きくなる。その結果、１Ｈ単位分割閾値補正処理において、再び次回の閾値補正処理期間にて閾値補正を行なうときには保持容量１２０の両端電圧、つまり駆動トランジスタ１２１のゲート・ソース間電圧Ｖgs_121が、その閾値電圧Ｖth_121未満となってしまい、それ以降は、駆動トランジスタ１２１に電流が流れることがなく、閾値補正動作が正常に行なわれず（「閾値補正の破綻現象」と称する）、表示画像にはムラやスジとなって現れるという問題が起こる。たとえば、高速駆動を行なう場合においては、１水平走査期間の時間が短くなり、閾値補正にかける時間も少なくなるために、この問題は顕著に現れる。

＜改善手法：基本原理＞
ここで、閾値補正の破綻現象が生じる原因に鑑みると、信号線電位が閾値補正用のオフセット電位Ｖofs と次のオフセット電位Ｖofs の間の信号電位Ｖinにある期間である閾値補正動作間の駆動トランジスタ１２１のソース電位Ｖｓ_121の上昇を如何に抑えるかや、各回の閾値補正処理期間における閾値補正動作時のソース電位Ｖｓ_121の上昇を如何に早くするか、などが肝要となる。何れも、ソース電位Ｖｓ_121の上昇速度に関係するものであるから、概ね同じような観点から対処が可能と考えられる。

ソース電位Ｖｓ_121の上昇は、駆動トランジスタ１２１に駆動電流Ｉds_121が流れることから生じるのであるから、閾値補正動作時のソース電位Ｖｓ_121の上昇を早くするには、閾値補正動作時の駆動電流Ｉds_121を大きくすることが対処方法として考えられる。１Ｈ単位分割閾値補正処理における閾値補正動作時や閾値補正動作間では、各時点のゲート電位Ｖｇやソース電位Ｖｓでゲート・ソース間電圧Ｖgs_121が決まるものであるから、駆動トランジスタ１２１の駆動電流Ｉds_121を従前と異なるものにして前述の問題を解消するには、ゲート電位Ｖｇ_121やソース電位Ｖｓ_121そのものに対して対策すること以外の手法を採る必要があると考えられる。換言すると、ゲート・ソース間電圧Ｖgs_121が同じであっても、駆動電流Ｉds_121に差を持たせることで、結果的にソース電位Ｖｓ_121が差を持つようになる仕組みとすることが最適な対策手法であると考えられる。

そこで、本実施形態の対策手法としては、１Ｈ単位分割閾値補正処理における少なくとも１回の閾値補正処理期間において、閾値補正動作時や閾値補正動作開始時の駆動トランジスタ１２１の有機ＥＬ素子１２７側のソース電位Ｖｓ_121の上昇を速くして実質的に閾値補正動作を高速化し、閾値補正動作後の信号線電位が信号電位Ｖinにある閾値補正動作間におけるソース電位Ｖｓ_121の上昇の影響が少なくなるようにする。

ここで、閾値補正動作時の駆動トランジスタ１２１の有機ＥＬ素子１２７側のソース電位Ｖｓ_121の上昇を速くする第１の対策手法としては、信号線電位（映像信号線１０６HSの電位）が発光輝度を反映する信号電位Ｖinから次の信号電位Ｖinに変わる間のオフセット電位Ｖofs （閾値補正用の基準電位）となっている閾値補正処理期間の少なくとも１回において、閾値補正動作を複数回に分けて繰り返す。

つまり、１水平走査期間を１処理サイクルとして複数回に亘って閾値補正処理を繰り返して行なう１Ｈ単位分割閾値補正処理において、さらに少なくとも１回の閾値補正処理期間には、１水平走査期間内のオフセット電位Ｖofs の期間でも閾値補正処理を分割して複数回繰り返して行なうのである。以下、１Ｈ単位分割閾値補正処理を基本として、少なくとも１回の閾値補正処理期間時に、１水平走査期間（１Ｈ）内のオフセット電位Ｖofs の期間でも閾値補正処理を複数回実行する閾値補正処理を「１Ｈ内閾値補正分割処理を適用した１Ｈ単位分割閾値補正処理」あるいは「１Ｈ内閾値補正分割処理を適用した分割閾値補正処理」と称する。

また、閾値補正動作直前の駆動トランジスタ１２１の有機ＥＬ素子１２７側のソース電位Ｖｓ_121の上昇を速くする第２の対策手法としては、１回目の閾値補正処理期間時閾値補正動作の開始時において（直前に）、ドレイン電圧Ｖｄ_121を第１電位Ｖccにする際に、サンプリングトランジスタ１２５をオフとし、その後一定期間経過後にサンプリングトランジスタ１２５をオンして閾値補正動作を開始する。予めソース電位Ｖｓ_121を高速に上昇させておいてから１回目の閾値補正動作を行なう仕組みである。なお、この第２の手法は、１Ｈ単位分割閾値補正処理における閾値補正動作間におけるソース電位Ｖｓ_121の上昇を起因とする問題を解決する仕組みであるが、基本的には、１Ｈ単位分割閾値補正処理との併用は必須ではない。

何れの対策手法も、閾値補正の破綻現象を生じさせない短い期間で、サンプリングトランジスタ１２５をオフさせることで、その時点のゲート・ソース間電圧Ｖgs_121を維持した状態でゲート電位Ｖｇ_121とソース電位Ｖｓ_121を上昇させ、その後にサンプリングトランジスタ１２５をオンさせてゲート電位Ｖｇ_121をオフセット電位Ｖofs にして閾値補正動作に入る。このため、閾値補正の破綻現象が生じない範囲でのソース電位Ｖｓ_121の上昇により、閾値補正処理期間での閾値補正動作の速度を早くする効果が得られる。このため、その後の閾値補正動作間に電源から駆動トランジスタ１２１を通して流れる電流によって閾値補正動作が正常に行なわれなくなるのを防ぐことができ、スジやムラのない均一な画質を得ることができるようになる。さらに、閾値補正処理期間での閾値補正動作の速度を早くすることができるため、閾値補正処理期間を短く設定することが可能となり、高速化が実現できる。

なお、１Ｈ単位分割閾値補正処理時に第２の対策手法を採るときは、２回目以降の閾値補正処理期間に、１水平走査期間内のオフセット電位Ｖofs 期間でも閾値補正処理を複数回実行する第１の対策手法（１Ｈ内閾値補正分割処理を適用した１Ｈ単位分割閾値補正処理）と組み合わせることも考えられる。以下、各対策手法について具体的に説明する。

＜改善手法：第１実施形態＞
図８は、閾値補正動作間におけるソース電位Ｖｓ_121の上昇を起因とする閾値補正の破綻現象を解消する手法の第１実施形態を説明する図である。ここで、図８は、図５に示した第３比較例の画素回路Ｐをそのまま使用し、線順次駆動の場合で示したタイミングチャートである。図８においては、時間軸を共通にして、書込走査線１０４WSの電位変化、電源供給線１０５DSL の電位変化、および映像信号線１０６HSの電位変化を表してある。また、これらの電位変化と並行に、１行分について駆動トランジスタ１２１のゲート電位Ｖｇおよびソース電位Ｖｓの変化も表してある。

第１実施形態は、１水平走査期間を１処理サイクルとして複数回に亘って閾値補正処理を繰り返して行なう１Ｈ単位分割閾値補正処理において、さらに少なくとも１回の閾値補正処理期間に、１水平走査期間内のオフセット電位Ｖofs 期間でも分割して閾値補正処理を複数回繰り返して行なう第１の対策手法を採ったものである。第１実施形態では、１Ｈ単位分割閾値補正処理において、信号線電位がオフセット電位Ｖofs となったときに閾値補正動作を実行するとき、その内の少なくとも１回の閾値補正処理期間時に、サンプリングトランジスタ１２５のオン（導通）／オフ（非導通）を繰り返すことで、サンプリングトランジスタ１２５のオンが２回以上繰り返されるようにする。

複数回の閾値補正処理期間における少なくとも１回について、１Ｈ内閾値補正分割処理を適用すればよく、全ての閾値補正処理期間に１Ｈ内閾値補正分割処理を適用してもよいし、１回についてのみとする場合には複数回の閾値補正処理期間の何回目に適用するかは基本的には自由である。ただし、効果的には、少なくとも１回目の閾値補正処理期間に１Ｈ内閾値補正分割処理を適用して、オフセット電位Ｖofs の期間をさらに複数回に分け閾値補正処理を実行するのがよい。

このように、１Ｈ単位分割閾値補正処理において、１水平期間内もサンプリングトランジスタ１２５を複数回に亘ってオン／オフして分割閾値補正動作を行なうと、１水平期間内のオフセット電位Ｖofs の期間においても、各閾値補正動作の間の間隔期間はサンプリングトランジスタ１２５はオフしているので、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは一定のままゲート電位Ｖｇ_121とソース電位Ｖｓ_121が上昇する。

１Ｈ内閾値補正分割処理が適用される閾値補正動作期間における閾値補正動作間Ｔａは、その直前の閾値補正動作によるゲート・ソース間電圧Ｖgs_121に応じた電流のままでソース電位Ｖｓ_121が上昇していく。これに対して、１Ｈ内閾値補正分割処理を適用しないときには、１Ｈ内閾値補正分割処理が適用される閾値補正動作期間における閾値補正動作間と同じ期間も含む全閾値補正動作期間には、ゲート電位Ｖｇ_121がオフセット電位Ｖofs に固定された状態でソース電位Ｖｓ_121が上昇するので、閾値補正処理が進行するのに連れてゲート・ソース間電圧Ｖgs_121が小さくなり駆動トランジスタ１２１に流れる電流が次第に少なくなるので、ソース電位Ｖｓ_121の上昇も閾値補正処理が進行するのに連れて緩やかになる。

このため、サンプリングトランジスタ１２５をオフさせた状態でソース電位Ｖｓ_121（ゲート電位Ｖｇ_121も）を上昇させることで、次の閾値補正開始時のゲート・ソース間電圧Ｖgs_121（保持容量１２０の両端電位）が、本実施形態の１Ｈ内閾値補正分割処理を適用しない場合よりも閾値電圧Ｖthに近づいているので、結果的に、閾値補正動作の速度は早くなる。換言すると、本実施形態の１Ｈ内閾値補正分割処理を適用したときの閾値補正動作間は、１Ｈ内閾値補正分割処理を適用しないときの同期間に閾値補正を行なっているときよりも、１Ｈ単位での閾値補正という観点から見るとゲート・ソース間電圧Ｖgs_121が小さくなっているため、その１Ｈ単位での閾値補正動作自体の速度は１Ｈ内閾値補正分割処理を適用したときの方が１Ｈ内閾値補正分割処理を適用しない時よりも早くなる。

また、信号線電位がオフセット電位Ｖofs となっている期間内にサンプリングトランジスタ１２５をオン／オフ／オンと切り替えるが、１Ｈ単位分割閾値補正処理における１水平期間ごとの閾値補正動作の間の間隔期間（信号線電位が信号電位Ｖinにある期間を跨ぐ閾値補正動作間）のオフ時間Ｔｂと比べると、１水平期間内における閾値補正動作の間の間隔期間（信号線電位がオフセット電位Ｖofs にあり信号電位Ｖinにある期間を跨がない閾値補正動作間）のオフの時間Ｔａの方が短いために、閾値補正動作間にソース電位Ｖｓ_121が上昇することで閾値補正の破綻現象が生じてしまうような問題は発生しない。

したがって、第１実施形態の仕組みによれば、信号線電位が信号電位Ｖin_1から次の信号電位Ｖin_2に変わる間のオフセット電位Ｖofs となったときの閾値補正動作の速度を第３比較例の駆動タイミング（つまり本実施形態を適用しない１Ｈ単位分割閾値補正処理）よりも早くすることができる。閾値補正動作の速度が早くなることで、その閾値補正処理期間直後のゲート・ソース間電圧Ｖgs_121は本対策手法を適用しない場合（従前と称する）に比べて小さくなっており（つまり、閾値電圧Ｖthにより近くなっており）、閾値補正処理期間後の閾値補正動作間では、ゲート・ソース間電圧Ｖgs_121が従前よりも小さい状態で駆動トランジスタ１２１に電流が流れ、その時点のゲート・ソース間電圧Ｖgs_121を維持した状態でソース電位Ｖｓ_121とゲート電位Ｖｇ_121が上昇する。したがって、閾値補正動作間における駆動トランジスタ１２１のソース電位Ｖｓ_121の上昇が従前よりも小さくなる。

その結果、各回の閾値補正処理期間つまり信号線電位が信号電位Ｖinの期間を跨ぐ閾値補正動作間（閾値補正処理期間の間の間隔期間）に電源から駆動トランジスタ１２１を通して流れる電流によってソース電位Ｖｓ_121が上昇することを起因とする閾値補正の破綻現象が緩和・防止される。正常に閾値補正動作を行なうことが可能となりムラやスジのない均一な画質を得ることができる。また、１Ｈ内閾値補正分割処理を適用した閾値補正処理期間では閾値補正動作の速度を早くすることができるため、閾値補正処理期間を短く設定することができ処理の高速化が可能となる。

なお、図８では、１水平走査期間を１処理サイクルとして３回に亘って閾値補正処理を繰り返して行なう１Ｈ単位分割閾値補正処理において、最初の２回の閾値補正処理期間時に１Ｈ内閾値補正分割処理を適用し、最後の閾値補正処理期間時には１Ｈ内閾値補正分割処理を適用していないが、最後の閾値補正処理期間時にも１Ｈ内閾値補正分割処理を適用してもよい。

＜改善手法：第２実施形態＞
図９は、閾値補正動作間におけるソース電位Ｖｓ_121の上昇を起因とする閾値補正の破綻現象を解消する手法の第２実施形態を説明する図である。ここで、図９も、図５に示した第３比較例の画素回路Ｐをそのまま使用し、線順次駆動の場合で示したタイミングチャートである。図９においても、時間軸を共通にして、書込走査線１０４WSの電位変化、電源供給線１０５DSL の電位変化、および映像信号線１０６HSの電位変化を表してある。また、これらの電位変化と並行に、１行分について駆動トランジスタ１２１のゲート電位Ｖｇおよびソース電位Ｖｓの変化も表してある。

第２実施形態は、１水平走査期間を１処理サイクルとして複数回に亘って閾値補正処理を繰り返して行なう１Ｈ単位分割閾値補正処理において、１回目の閾値補正処理期間における閾値補正動作の開始時に、ドレイン電圧Ｖｄ_121を第１電位Ｖccにする際に、サンプリングトランジスタ１２５をオフとし、その後一定期間経過後にサンプリングトランジスタ１２５をオンして閾値補正動作を開始する第２の対策手法を採ったものである。

つまり、閾値補正処理の準備処理後で、かつ、最初の閾値補正処理開始前に、信号線電位がオフセット電位Ｖofs にあり、サンプリングトランジスタ１２５がオフしているときに電源駆動パルスDSL を第２電位Ｖssから第１電位Ｖccへ上昇させ駆動トランジスタ１２１に電流を流してゲート・ソース間電圧Ｖgs_121を維持したままゲート電位Ｖｇ_121とソース電位Ｖｓ_121を上昇させ、一定時間（Ｔｃ）経過した後に、書込駆動パルスWSをアクティブＨにしてサンプリングトランジスタ１２５をオンさせてゲート電位Ｖｇ_121をオフセット電位Ｖofs にして閾値補正動作に入る方式となっている。要するに、最初の閾値補正処理開始前にサンプリングトランジスタ１２５をオフさせたままでソース電位Ｖｓ_121を上昇させることで、つまりソース電位Ｖｓ_121の予備上昇処理を行なうことで、最初の閾値補正処理開始時のソース電位Ｖｓ_121がゲート電位Ｖｇ_121（＝オフセット電位Ｖofs ）に近くなるようにしておく点に特徴がある。

このように、閾値補正動作に先立ってゲート電位Ｖｇ_121とソース電位Ｖｓ_121を初期化した後で、かつ、最初の閾値補正動作の前に、サンプリングトランジスタ１２５をオフした状態で電源駆動パルスDSL を第２電位Ｖssから第１電位Ｖccに切り替えた後にサンプリングトランジスタ１２５をオンしてオフセット電位Ｖofs を駆動トランジスタ１２１のゲートに供給して閾値補正動作を開始するようにすると、閾値補正動作の開始前の閾値補正の破綻現象を生じさせない短い期間Ｔｃで、予めソース電位Ｖｓ_121を高速に上昇させておくことができる。

信号線電位がオフセット電位Ｖofs となっている１回目の閾値補正処理期間の閾値値補正動作の前にサンプリングトランジスタ１２５をオン／オフ／オンと電源駆動パルスDSL の第２電位Ｖssから第１電位Ｖccへの切替えを行なうが、１Ｈ単位分割閾値補正処理における１水平期間ごとの閾値補正動作の間の間隔期間（信号線電位が信号電位Ｖinにある期間を跨ぐ閾値補正動作間）にゲート電位Ｖｇ_121とソース電位Ｖｓ_121が上昇する時間Ｔｂに比べると、電源駆動パルスDSL が第１電位Ｖccになりサンプリングトランジスタ１２５がオンするまでにゲート電位Ｖｇ_121とソース電位Ｖｓ_121が上昇する時間Ｔｃの方が短いために、ソース電位Ｖｓ_121が上昇することで閾値補正の破綻現象が生じてしまうような問題は発生しない。

換言すると、「時間Ｔｂよりも時間Ｔｃの方が短い」というだけでなく、「最初の閾値補正処理開始時のソース電位Ｖｓ_121がゲート電位Ｖｇ_121（＝オフセット電位Ｖofs ）に近くなるようにしておくに当たっては、最初の閾値補正処理開始時の駆動トランジスタ１２１のゲート・ソース間電圧Ｖgs_121（保持容量１２０の両端電圧）が閾値電圧Ｖthを下回ることがないように、駆動トランジスタ１２１の有機ＥＬ素子１２７側のソース電位Ｖｓ_121が“Ｖofs −Ｖth”まで上昇しない範囲で時間Ｔｃを設定することが肝要となる。

その結果、１回目の閾値補正処理期間における閾値補正動作の速度を早くすることができ、１回目と２回目の閾値補正処理期間の間の間隔期間で駆動トランジスタ１２１のソース電位Ｖｓ_121の上昇量を本実施形態を適用しない場合よりも小さくすることができる。よって、第１実施形態と同様に、信号線電位が信号電位Ｖinの期間を跨ぐ閾値補正動作間に電源から駆動トランジスタ１２１に流れる電流によって閾値補正動作が正常に行われなくなるのを防ぐことができる。正常に閾値補正動作を行なうことが可能となりムラやスジのない均一な画質を得ることができる。また、予めソース電位Ｖｓ_121を高速に上昇させておくことで１回目の閾値補正処理期間では閾値補正動作の速度を早くすることができるため、第１実施形態と同様に、閾値補正処理期間を短く設定することができ処理の高速化が可能となる。

なお、図９では、１水平走査期間を１処理サイクルとして３回に亘って閾値補正処理を繰り返して行なう１Ｈ単位分割閾値補正処理において、２回目の閾値補正処理期間時に１Ｈ内閾値補正分割処理を適用した第１実施形態の手法と組み合わせているが、第１実施形態との組合せは必須ではない。もちろん、第１実施形態と同様に、最後の閾値補正処理期間時にも１Ｈ内閾値補正分割処理を適用してもよい。

以上、本発明について実施形態を用いて説明したが、本発明の技術的範囲は前記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で前記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。

また、前記の実施形態は、クレーム（請求項）にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。

＜画素回路の変形例＞
たとえば、画素回路Ｐの側面からの変更が可能である。たとえば、回路理論上は「双対の理」が成立するので、画素回路Ｐに対しては、この観点からの変形を加えることができる。この場合、図示を割愛するが、先ず、前述の各実施形態に示した画回路Ｐがｎ型の駆動トランジスタ１２１を用いて構成しているのに対し、ｐ型の駆動トランジスタ１２１を用いて画素回路Ｐを構成する。これに合わせて映像信号Ｖsig のオフセット電位Ｖofs に対する信号振幅ΔＶinの極性や電源電圧の高低関係を逆転させるなど、双対の理に従った変更を加える。

たとえば「双対の理」に従った変形態様の画素回路Ｐでは、ｐ型の駆動トランジスタ（以下ｐ型駆動トランジスタ１２１ｐと称する）のゲート端とソース端と間に保持容量１２０を接続し、ｐ型駆動トランジスタ１２１ｐのソース端を直接に有機ＥＬ素子１２７のカソード端に接続する。有機ＥＬ素子１２７のアノード端は基準電位としてのアノード電位Ｖanode にする。このアノード電位Ｖanode は、基準電位を供給する全画素共通の基準電源（高電位側）に接続する。ｐ型駆動トランジスタ１２１ｐは、そのドレイン端が低電圧側の第１電位Ｖssに接続され、有機ＥＬ素子１２７を発光させる駆動電流Ｉdsを流す。

このような双対の理を適用して駆動トランジスタ１２１をｐ型にした変形例の有機ＥＬ表示装置においても、ｎ型の駆動トランジスタ１２１にした有機ＥＬ表示装置と同様に、閾値補正動作、移動度補正動作、およびブートストラップ動作を実行することができる。

このような画素回路Ｐを駆動する際に、少なくとも１回の閾値補正処理期間時に、１水平走査期間内のオフセット電位Ｖofs 期間でも分割して閾値補正処理を複数回繰り返して行なう第１実施形態と同様の態様を採ることができる。また、１回目の閾値補正処理期間における閾値補正動作の開始時に、ドレイン電圧Ｖｄ_121を第１電位Ｖssにする際に、サンプリングトランジスタ１２５をオフとし、その後一定期間経過後にサンプリングトランジスタ１２５をオンして閾値補正動作を開始する第２実施形態と同様の態様を採ることができる。もちろん、これらを組み合わせた態様を採ることもできる。閾値補正動作間でｐ型駆動トランジスタ１２１ｐに流れる駆動電流Ｉds_121p を小さくすることができ、正常に閾値補正動作を行なうことができる。これにより、正常に閾値補正動作を行なうことができるためムラやスジのない均一な画質を得ることが可能となる。

なお、ここで説明した画素回路Ｐの変形例は、前記第１・第２実施形態に示した構成に対して「双対の理」に従った変更を加えたものであるが、回路変更の手法はこれに限定されるものではない。閾値補正動作を実行するに当たり、書込走査部１０４での走査に合わせて各水平周期内でオフセット電位Ｖofs と信号電位Ｖin（＝Ｖofs ＋ΔＶin）で切り替わる映像信号Ｖsig が映像信号線１０６HSに伝達されるように駆動を行ない、閾値補正の初期化動作のために駆動トランジスタ１２１のドレイン側（電源供給側）を第１電位と第２電位とでスイッチング駆動を行なうものである限り、画素回路Ｐを構成するトランジスタ数は問わない。２ＴＲ構成であるか否かは不問でありトランジスタ数が３個以上であってもよく、それらの全てに、前述の本実施形態の各改善手法を適用して、閾値補正動作間におけるソース電位Ｖｓ_121の上昇を起因とする閾値補正の破綻現象の改善を図るという本実施形態の思想を適用することができる。

また、閾値補正動作を実行するに当たり、オフセット電位Ｖofs と信号電位Ｖinを駆動トランジスタ１２１のゲートに供給する仕組みとしては、前記実施形態の２ＴＲ構成のように映像信号Ｖsig で対処することに限らず、たとえば、特開２００６−２１５２１３号公報に記載のように、別のトランジスタを介して供給する仕組みを採ることもでき、それらの変形例においても、前述の本実施形態の各改善手法を適用して、閾値補正動作間におけるソース電位Ｖｓ_121の上昇を起因とする閾値補正の破綻現象の改善を図るという本実施形態の思想を適用することができる。

また、前記実施形態の考え方は、原理的には、特開２００６−２１５２１３号公報に記載の仕組みにも適用できる。ただし、特開２００６−２１５２１３号公報に記載の閾値補正処理では、１回当たりの閾値補正時間を十分にとることができるので、２ＴＲ構成や２ＴＲ構成をベースとした各種変形例と比べると、そのニーズは低いと言える。

本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。 本実施形態の画素回路に対する第１比較例を示す図である。 本実施形態の画素回路に対する第２比較例を示す図である。 有機ＥＬ素子や駆動トランジスタの動作点を説明する図である。 有機ＥＬ素子や駆動トランジスタの特性ばらつきが駆動電流に与える影響を説明する図である。 本実施形態の画素回路に対する第４比較例を示す図である。 図５に示した第３比較例の画素回路に関する第３比較例の駆動タイミングの基本例を説明するタイミングチャートである。 １Ｈ単位分割閾値補正処理の問題点を説明する図である。 閾値補正動作間における駆動トランジスタのソース電位の上昇を起因とする閾値補正の破綻現象を解消する手法の第１実施形態を説明する図である。 閾値補正動作間における駆動トランジスタのソース電位の上昇を起因とする閾値補正の破綻現象を解消する手法の第２実施形態を説明する図である。

符号の説明

１…有機ＥＬ表示装置、１００…表示パネル部、１０１…基板、１０２…画素アレイ部、１０３…垂直駆動部、１０４…書込走査部、１０５…駆動走査部、１０６…水平駆動部、１０９…制御部、１２０…保持容量、１２１…駆動トランジスタ、１２２…発光制御トランジスタ、１２５…サンプリングトランジスタ、１２７…有機ＥＬ素子（電気光学素子の一例）、２００…駆動信号生成部、３００…映像信号処理部、Ｃel…寄生容量、Ｐ…画素回路

Claims (8)

1. 駆動電流を生成する駆動トランジスタ、前記駆動トランジスタの出力端に接続された電気光学素子、映像信号の信号振幅に応じた情報を保持する保持容量、および前記信号振幅に応じた情報を前記保持容量に書き込むサンプリングトランジスタを具備する画素回路が行列状に配置されている画素アレイ部と、
   前記画素回路を垂直走査するための垂直走査パルスを生成する垂直走査部と、
   前記垂直走査部での前記垂直走査に合わせて映像信号を前記画素回路に供給する水平走査部と、
   前記駆動電流を一定に維持する駆動信号一定化回路と、
   を備え、
   前記駆動信号一定化回路は、前記垂直走査部および水平走査部の制御の元で、前記駆動トランジスタに電流が流れる状態でかつ閾値補正用の基準電位が前記サンプリングトランジスタの入力端に供給されるようにして前記サンプリングトランジスタを導通させることで前記駆動トランジスタの閾値電圧に対応する電圧を前記保持容量に保持させる閾値補正機能を実現するように構成されており、さらに、
   １水平走査期間を１処理サイクルとして、前記駆動トランジスタに電流が流れる状態のままで閾値補正動作を複数回に亘って行なうとともに、閾値補正処理期間の少なくとも１回は、前記閾値補正用の基準電位が前記サンプリングトランジスタの入力端に供給されるようにして前記サンプリングトランジスタの導通と非導通を複数回に亘って繰り返して閾値補正処理を実行する１水平期間内閾値補正分割処理を行なう
   ことを特徴とする表示装置。
2. 前記１水平期間内閾値補正分割処理が行なわれる閾値補正処理期間の各閾値補正処理の間の間隔期間は、１水平走査期間を１処理サイクルとする各閾値補正処理期間の間の間隔期間よりも短い
   ことを特徴とする請求項１に記載の表示装置。
3. １回目の閾値補正処理期間に、前記１水平期間内閾値補正分割処理を行なう
   ことを特徴とする請求項１に記載の表示装置。
4. 駆動電流を生成する駆動トランジスタ、前記駆動トランジスタの出力端に接続された電気光学素子、映像信号の信号振幅に応じた情報を保持する保持容量、および前記信号振幅に応じた情報を前記保持容量に書き込むサンプリングトランジスタを具備する画素回路が行列状に配置されている画素アレイ部と、
   前記画素回路を垂直走査するための垂直走査パルスを生成する垂直走査部と、
   前記垂直走査部での前記垂直走査に合わせて映像信号を前記画素回路に供給する水平走査部と、
   前記駆動電流を一定に維持する駆動信号一定化回路と、
   を備え、
   前記駆動信号一定化回路は、前記垂直走査部および水平走査部の制御の元で、前記駆動トランジスタに電流が流れる状態でかつ閾値補正用の基準電位が前記サンプリングトランジスタの入力端に供給されるようにして前記サンプリングトランジスタを導通させることで前記駆動トランジスタの閾値電圧に対応する電圧を前記保持容量に保持させる閾値補正機能を実現するように構成されており、さらに、
   最初の閾値補正処理に先立ち、前記保持容量の両端電圧が前記駆動トランジスタの閾値電圧を上回るように設定する準備処理をし、
   さらに、前記準備処理後で、かつ、最初の閾値補正処理開始前に、前記サンプリングトランジスタを非導通状態にして前記前記駆動トランジスタに電流を流し、
   さらに、一定期間経過後に、前記サンプリングトランジスタをオンして閾値補正動作を開始する
   ことを特徴とする表示装置。
5. １水平走査期間を１処理サイクルとして、前記駆動トランジスタに電流が流れる状態のままで閾値補正動作を複数回に亘って行なう
   ことを特徴とする請求項４に記載の表示装置。
6. 前記準備処理後で、かつ、最初の閾値補正処理開始前に、前記サンプリングトランジスタを非導通状態にして前記前記駆動トランジスタに電流を流す期間は、１水平走査期間を１処理サイクルとする各閾値補正処理期間の間の間隔期間よりも短い
   ことを特徴とする請求項４に記載の表示装置。
7. 最初の閾値補正処理開始時に前記保持容量が前記駆動トランジスタの閾値電圧を下回ることがない範囲で、前記準備処理後で、かつ、最初の閾値補正処理開始前に、前記サンプリングトランジスタを非導通状態にして前記前記駆動トランジスタに電流を流す期間を設定する
   ことを特徴とする請求項４に記載の表示装置。
8. 前記垂直走査部は、前記画素回路を垂直走査して前記保持容量に前記信号振幅に応じた情報を書き込むための書込走査パルスを前記サンプリングトランジスタの制御入力端に供給する書込走査部と、前記駆動電流を前記電気光学素子に流すために使用される第１電位および前記第１電位とは異なる第２電位を切り替えて前記駆動トランジスタの電源供給端に供給する駆動走査部とを有し、
   前記水平走査部は、基準電位と信号電位で切り替わる映像信号を前記サンプリングトランジスタの入力端に供給するものであり、
   前記駆動信号一定化回路は、前記書込走査部、前記水平駆動部、および前記駆動走査部の制御の元で、前記第１電位に対応する電圧が前記駆動トランジスタの前記電源供給端に供給されかつ映像信号における基準電位の時間帯に前記サンプリングトランジスタを導通させることにより、前記駆動トランジスタの閾値電圧に対応する電圧を前記保持容量に保持させる閾値補正機能を実現するように構成されている
   ことを特徴とする請求項１または４に記載の表示装置。

Images