[go: up one dir, main page]

JP2008072018A - 表示装置及びその製造方法 - Google Patents

表示装置及びその製造方法 Download PDF

Info

Publication number
JP2008072018A
JP2008072018A JP2006250778A JP2006250778A JP2008072018A JP 2008072018 A JP2008072018 A JP 2008072018A JP 2006250778 A JP2006250778 A JP 2006250778A JP 2006250778 A JP2006250778 A JP 2006250778A JP 2008072018 A JP2008072018 A JP 2008072018A
Authority
JP
Japan
Prior art keywords
film
polysilicon
signal line
polysilicon film
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006250778A
Other languages
English (en)
Other versions
JP5032077B2 (ja
Inventor
Tomoyuki Irizumi
智之 入住
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2006250778A priority Critical patent/JP5032077B2/ja
Priority to TW096129830A priority patent/TW200813580A/zh
Priority to US11/838,571 priority patent/US20080068698A1/en
Priority to KR1020070089299A priority patent/KR100879041B1/ko
Priority to CNA2007101536800A priority patent/CN101144948A/zh
Publication of JP2008072018A publication Critical patent/JP2008072018A/ja
Application granted granted Critical
Publication of JP5032077B2 publication Critical patent/JP5032077B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0227—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials using structural arrangements to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】生産性が高く、表示品位の優れた液晶表示装置及びその製造方法を提供すること
【解決手段】本発明にかかる表示装置は、基板１上に設けられた信号線９と、基板１上に信号線９と離間して設けられた導電性膜１２と、信号線９、及び導電性膜１２の上に設けられた下地絶縁膜と、下地絶縁膜の上に設けられたポリシリコン膜４と、ポリシリコン膜４の上に形成された層間絶縁膜７と、層間絶縁膜７の上に形成された画素電極１１と、層間絶縁膜７の上に画素電極１１と離間して形成され、ポリシリコン膜４と信号線９とを接続する接続パターン１５と、を備え、下部に導電性膜１２が形成されたポリシリコン膜４の結晶粒径が、下部に導電性膜１２が形成されていないポリシリコン膜４の結晶粒径よりも大きい。
【選択図】図４

Description

本発明は、表示装置及びその製造方法に関する。
近年、低温ポリシリコンＴＦＴ（Thin Film Transistor：薄膜トランジスタ）を備えたＴＦＴアレイ基板を搭載した液晶ディスプレイや有機ＥＬディスプレイなどの表示装置は、高精細、高移動度、高信頼性が得られることから注目されている。（非特許文献１、２、３）。従来の低温ポリシリコンＴＦＴを備えたＴＦＴアレイ基板の製造方法について図６を用いて説明する。図６は、従来の製造方法によるＴＦＴアレイ基板の模式断面図である。尚、以下に示す工程は、トップゲート型のＴＦＴアレイ基板の製造の工程である。まず、ガラス基板１上にプラズマＣＶＤ法により下地窒化膜２、下地酸化膜３、アモルファスシリコン膜を成膜する。次にアニール処理を行い、アモルファスシリコン中の水素濃度を低下させる。そして、レーザアニール法により、アモルファスシリコン膜を結晶化させポリシリコン膜にする。次に、ポリシリコン膜を写真製版により所望のパターンにパターニングしてポリシリコン膜４を形成する（マスク1）。
次に、ＣＶＤ法によりゲート絶縁膜５を形成する。次に保持容量を形成する場所のみを開口し、それ以外の領域はレジストで覆う（マスク２）。イオンドーピング法によりポリシリコンにP（リン）をドーピングする。そしてレジストを除去する。次にトランジスタの閾値電圧を制御するために、イオンドーピング法によりゲート絶縁膜５越しにポリシリコン膜４にB（ボロン）をドーピングする。
次にスパッタ法によりゲート電極６ａを形成するための金属薄膜を成膜する。当該金属薄膜はＡｌ、Ｃｒ、Ｍｏ、Ｔｉ、Ｗ等の金属材料又は合金材料である。次に写真製版によりレジストパターンを形成する（マスク３）。そして、エッチング液で金属薄膜を所望の形状にパターニングし、ゲート電極６ａを形成する。その後レジストを除去する。次に、イオンドーピング法によりゲート電極６ａをマスクとしてポリシリコン膜４にＢ（ボロン）をドーピングして、P型トランジスタを形成する。ここではP型トランジスタの形成について述べたが、N型トランジスタを形成する場合は、イオンドーピング法によりゲート電極６ａをマスクとしてポリシリコン膜４にP（リン）をドーピングする。
表示装置の仕様によって、N型又はP型の片チャネルのＴＦＴアレイ基板が造り分けられる。なお、ＣＭＯＳ構造のようにN型、P型の両チャネルの低温ポリシリコンを備えたＴＦＴアレイ基板を形成することもできる。N型、P型の両チャネルを形成する場合は、写真製版工程が1工程増えるため、マスクが1枚増えることとなる。
次にプラズマＣＶＤ法により層間絶縁膜７を形成する。層間絶縁膜７としては、ＳｉＨ４とＮ２Ｏ、又はＴＥＯＳ（TetraEthOxySilane、Ｓｉ（ＯＣ２Ｈ５）４）とＯ２を反応させた酸化シリコン膜を用いることができる。また、ＳｉＨ4とＮＨ3を反応させた窒化シリコン膜を用いることもできる。さらには、ＳｉＨ4とＮ２ＯとＮＨ３を反応させた酸窒化シリコン膜を用いることができる。また、これらの単層膜に限らず、積層膜であってもよい。次にイオンドーピング法によりドーピングしたP（リン）やB（ボロン）を拡散させるため、熱処理を行う。その後、写真製版によりレジストパターンを形成する（マスク4）。そして、ドライエッチング法で層間絶縁膜７にコンタクトホール８を形成した後、レジストを除去する。
次に、スパッタ法により信号線９を形成するための金属薄膜を成膜する。金属材料としてはＡｌ、Ｃｒ、Ｍｏ、Ｔｉ、Ｗ等の金属材料又は合金材料が用いられる。次に、写真製版によりレジストパターンを形成する（マスク5）。そして、ドライエッチング法で金属薄膜を所望の形状にパターニングし、信号線９を形成する。次にプラズマＣＶＤ法により保護膜１０を形成する。保護膜１０は、ＳｉＨ４とＮＨ3を反応させた窒化シリコン膜を用いることができる。次に、ダメージ回復のため、熱処理をおこなう。
次に、写真製版によりレジストパターンを形成する（マスク６）。ドライエッチング法で保護膜１０にコンタクトホール８を形成した後、レジストを除去する。次に、スパッタ法により画素電極１１を形成するための透明導電性膜を成膜する。そして、写真製版によりレジストパターンを形成する（マスク７）。ドライエッチング法で透明導電性膜を所望の形状にパターニングして、画素電極１１を形成する。上記製造方法により低温ポリシリコンＴＦＴを備えたＴＦＴアレイ基板が完成する。
Ｎ型又はＰ型の片チャネル構造のＴＦＴアレイ基板の場合、写真製版工程で用いるマスク枚数は上記のように７枚となる。なお、N型及びP型の両チャネル構造だと、写真製版工程で用いるマスク枚数は８枚となる。
また、特許文献１では、ガラス基板上に遮光層配線が形成され、その上部にポリシリコン膜が形成されている表示装置が開示されている。そして、レーザ照射時、この遮光層配線によりポリシリコンの結晶粒径を小さくすることが記載されている。これにより、遮光層配線の上のポリシリコンの粒径は、遮光層配線のない箇所のポリシリコンに比べると小さくなる。しかし、特許文献１においては、表示装置を形成するのに写真製版工程で用いるマスク枚数は７枚である。
また、特許文献２には、ガラス基板上に、レーザ照射時にポリシリコンの粒径を調整するための蓄熱遮光層を形成する製造方法が開示されている。この場合も表示装置を形成するための写真製版工程で用いるマスク枚数は７枚である。
特開２００３−２９７８５１号公報 特開２００４−２０７３３７号公報 東芝レビューＶｏｌ．５５ Ｎｏ．２（２０００）「低温Ｐ−Ｓｉ ＴＦＴ―ＬＣＤ」 西部 徹 著他（２０００年） 「低温ポリＳｉ ＴＦＴ−ＬＣＤ技術」 鵜飼 育弘 著 ＥＤリサーチ社発行（２００５年４月２０日発行） 「液晶ディスプレイ技術」 松本 正一 編著 産業図書発行（１９９６年１１月８日発行）
従来は、片チャネル構造の低温ポリシリコンのＴＦＴアレイ基板の製造工程において、使用するマスク枚数は７枚であった。従って、生産性が低いという問題点があった。
本発明は、このような問題を解決するためになされたものであり、生産性が高く、表示品位の優れた表示装置及びその製造方法を提供する。
本発明にかかる表示装置は、基板上に設けられた信号線と、前記基板上に前記信号線と離間して設けられた導電性膜と、前記信号線、及び前記導電性膜の上に設けられた下地絶縁膜と、前記下地絶縁膜の上に設けられたポリシリコン膜と、前記ポリシリコン膜の上に形成された層間絶縁膜と、前記層間絶縁膜の上に形成された画素電極と、前記層間絶縁膜の上に前記画素電極と離間して形成され、前記ポリシリコン膜と前記信号線とを接続する接続パターンとを備え、下部に前記導電性膜が形成された前記ポリシリコン膜の結晶粒径が、下部に前記導電性膜が形成されていないポリシリコン膜の結晶粒径よりも大きい。
本発明により、生産性が高く、表示品位の優れた表示装置及びその製造方法を提供することができる。
以下に、本発明を適用可能な実施の形態の説明をする。以下の説明は、本発明の実施の形態についてのものであり、本発明は以下の実施の形態に限定されるものではない。
図１は、本発明の実施の形態にかかる表示装置に用いられるＴＦＴアレイ基板の構成を示す模式平面図である。まず、図１を参照して以下の実施の形態について説明する。このＴＦＴアレイ基板を有する表示装置としては、液晶表示装置や有機ＥＬ表示装置等の平面型表示装置（フラットパネルディスプレイ）である。ここでは、表示装置の１例である液晶表示装置について説明する。
本発明の実施の形態にかかる表示装置は、基板１１０を有している。基板１１０は、例えば、ＴＦＴ１２０がアレイ状に配列されたＴＦＴアレイ基板である。基板１１０には、表示領域１１１と表示領域１１１を囲むように設けられた額縁領域１１２とが設けられている。この表示領域１１１には、複数のゲート配線（走査信号線）１１３と複数の信号線（表示信号線）１１４とが形成されている。複数のゲート配線１１３は平行に設けられている。同様に、複数の信号線１１４は平行に設けられている。ゲート配線１１３と、信号線１１４とは、互いに交差するように形成されている。ゲート配線１１３と信号線１１４とは直交している。そして、隣接するゲート配線１１３と信号線１１４とで囲まれた領域が画素１１７となる。従って、基板１１０では、画素１１７がマトリクス状に配列される。
さらに、基板１１０の額縁領域１１２には、走査信号駆動回路部１１５と表示信号駆動回路部１１６とが設けられている。ゲート配線１１３は、表示領域１１１から額縁領域１１２まで延設されている。そして、ゲート配線１１３は、基板１１０の端部で、走査信号駆動回路部１１５に接続される。信号線１１４も同様に表示領域１１１から額縁領域１１２まで延設されている。そして、信号線１１４は、基板１１０の端部で、表示信号駆動回路部１１６と接続される。走査信号駆動回路部１１５の近傍には、外部配線１１８が接続されている。また、表示信号駆動回路部１１６の近傍には、外部配線１１９が接続されている。外部配線１１８、１１９は、例えば、ＦＰＣ（Flexible Printed Circuit）などの配線基板である。
外部配線１１８、１１９を介して走査信号駆動回路部１１５、及び表示信号駆動回路部１１６に外部からの各種信号が供給される。走査信号駆動回路部１１５は外部からの制御信号に基づいて、ゲート信号（走査信号）をゲート配線（走査信号線）１１３に供給する。このゲート信号によって、ゲート配線１１３が順次選択されていく。表示信号駆動回路部１１６は外部からの制御信号や、表示データに基づいて表示信号を信号線１１４に供給する。これにより、表示データに応じた表示電圧を各画素１１７に供給することができる。
画素１１７内には、少なくとも１つのＴＦＴ１２０が形成されている。ＴＦＴ１２０は信号線１１４とゲート配線１１３の交差点近傍に配置される。例えば、このＴＦＴ１２０が画素電極に表示電圧を供給する。即ち、ゲート配線１１３からのゲート信号によって、スイッチング素子であるＴＦＴ１２０がオンする。これにより、信号線１１４から、ＴＦＴの信号線に接続された画素電極に表示電圧が印加される。そして、画素電極と対向電極との間に、表示電圧に応じた電界が生じる。なお、基板１１０の表面には、配向膜（図示せず）が形成されている。
さらに、ＴＦＴアレイ基板には、対向基板が対向して配置されている。対向基板は、例えば、カラーフィルタ基板であり、視認側に配置される。対向基板には、カラーフィルタ、ブラックマトリクス（ＢＭ）、及び配向膜等が形成されている。そして、基板１１０と対向基板との間に液晶層が挟持される。すなわち、基板１１０と対向基板との間には液晶が注入されている。さらに、基板１１０と対向基板との外側の面には、偏光板、及び位相差板等などが設けられる。また、液晶表示パネルの反視認側には、バックライトユニット等が配設される。
画素電極と共通電極との間の電界によって、液晶が駆動され、基板間の液晶の配向方向が変化する。これにより、液晶層を通過する光の偏光状態が変化する。すなわち、偏光板を通過して直線偏光となった光は、位相差板、及び液晶層とによって、偏光状態が変化する。具体的には、透過領域では、ＴＦＴアレイ基板側に設けられた偏光板によって、バックライトユニットからの光が直線偏光になる。そして、この直線偏光がＴＦＴアレイ基板側の位相差板、液晶層、及び対向基板側の位相差板を通過することによって、偏光状態が変化する。一方、反射領域では、液晶表示パネルの視認側から入射した外光が、対向基板側の偏光板によって直線偏光になる。そして、この光が、対向基板側の位相差板、及び液晶層を往復することによって、偏光状態が変化する。
そして、偏光状態によって、対向基板側の偏光板を通過する光量が変化する。すなわち、バックライトユニットから液晶表示パネルを透過する透過光、及び液晶表示パネルで反射される反射光のうち、視認側の偏光板を通過する光の光量が変化する。液晶の配向方向は、印加される表示電圧によって変化する。従って、表示電圧を制御することによって、視認側の偏光板を通過する光量を変化させることができる。すなわち、画素毎に表示電圧を変えることによって、所望の画像を表示することができる。
具体的には、黒表示をする場合、位相差板と液晶層とによって、光を視認側の偏光板の吸収軸と略同じ振動方向（偏光面）を有する直線偏光にする。これにより、ほとんどの光が視認側の偏光板で遮光され、黒表示を行なうことができる。一方、白表示をする場合は、位相差板と液晶層とによって、視認側の偏光板の吸収軸と略直交する方向の直線偏光、あるいは、円偏光等にする。これにより、光が視認側の偏光板を通過するため、白表示を行なうことができる。このように、ゲート信号、及びソース信号によって、画素毎に印加される表示電圧を制御する。これにより、液晶層の配向が変化して、偏光状態が表示電圧に応じてされる。よって、所望の画像を表示することができる。
ＴＦＴアレイ基板の構成及び製造方法について図２、図３及び図４を用いて説明する。ＴＦＴアレイ基板は、表示領域１１１の画素１１７に設けられたＴＦＴ１２０と、駆動回路部１１５及び１１６（以下、駆動部という）に設けられたＴＦＴ１３０を有している。図２はＴＦＴアレイ基板の画素１１７の構成を示す模式平面図である。図３はＴＦＴアレイ基板の駆動部のＴＦＴの構成を示す模式平面図である。図４はトップゲート型の低温ポリシリコンＴＦＴを有するＴＦＴアレイ基板の製造方法を示す断面図である。図４では、図２のＡ−Ａ断面を右側に示し、図３のＢ−Ｂ断面を左側に示す。
まず、画素１１７の構成について、図２と図４を用いて説明する。図２に示されるように、ガラス基板１上にゲート配線６と信号線９とが、互いに交差するように形成されている。ゲート配線６と信号線９とは直交している。そして、隣接するゲート配線６と信号線９とで囲まれた領域が図１に示される画素１１７となる。従って、ガラス基板１では画素１１７がマトリクス状に配列される。ゲート配線６からはゲート電極６ａが延在されている。ガラス基板１上には保持容量配線１４が形成されている。保持容量配線１４とゲート配線６とは略平行に設けられている。
信号線９の上には、下地窒化膜２及び下地酸化膜３が設けられている。従って、信号線９とゲート配線６とは、下地窒化膜２及び下地酸化膜３を介して交差する。画素１１７内の信号線９は図１の信号線１１４となり、ゲート配線６は、ゲート配線１１３となる。
ゲート配線６からゲート電極６ａが延設されている。ゲート電極６ａの下にはポリシリコン膜４が形成されている。ゲート電極６ａとポリシリコン膜４との間にはゲート絶縁膜５が配置されている。従って、ゲート電極６ａとポリシリコン膜４とはゲート絶縁膜５を介して対向配置されている。ポリシリコン膜４はゲート電極６ａの両側からはみ出して形成されている。ポリシリコン膜４のうち、ゲート電極６ａからはみ出した部分の一方がＴＦＴソース領域となり、他方がＴＦＴのドレイン領域となる。そして、ポリシリコン膜４のうち、ゲート電極６ａ直下の部分が、チャネル領域となる。従って、ソース領域とドレイン領域との間にチャネル領域が形成される。このチャネル領域は、ゲート絶縁膜５を介してゲート電極６ａと対向配置される。
ポリシリコン膜４のソース領域の上には接続パターン１５が形成されている。この接続パターン１５は、ゲート配線６及びゲート電極６ａの上に配置された層間絶縁膜７及び保護膜１０の上に形成される。ポリシリコン膜４のソース領域と接続パターン１５とが重複する箇所には、ゲート絶縁膜５、層間絶縁膜７及び保護膜１０を貫通するコンタクトホール２２が形成されている。そして、このコンタクトホール２２を介して、接続パターン１５とポリシリコン膜４のソース領域とが接続される。
接続パターン１５は信号線９の上まで延設されている。そして、信号線９と接続パターン１５とが重複する箇所には、下地窒化膜２、下地酸化膜３、ゲート絶縁膜５、層間絶縁膜７及び保護膜１０を貫通するコンタクトホール２１が形成されている。このコンタクトホール２１を介して、信号線９と接続パターン１５とが接続される。これにより、信号線９とポリシリコン膜４のソース領域が接続パターン１５を介して接続される。画素電極１１は、接続パターン１５と同じ導電層で形成される。そして、画素電極１１とポリシリコン膜４が重複する箇所にはゲート絶縁膜５、層間絶縁膜７及び保護膜１０を貫通するコンタクトホール２３が形成されている。コンタクトホール２３を介して画素電極１１とポリシリコン膜４のドレイン領域とが接続される。従って、ポリシリコン膜４を有するＴＦＴ１２０を介して、信号線９と画素電極１１が接続される。よって、信号線９に供給された表示信号に応じた表示電圧が、ゲート信号によってＯＮしたＴＦＴ１２０を介して画素電極１１に供給される。
この画素電極１１は、画素１１７のＴＦＴ１２０を除いたほぼ全体に配置される。従って、画素電極１１は、保持容量配線１４の上にも配置される。保持容量配線１４と画素電極１１との間には、層間絶縁膜７及び保護膜１０が配置されている。保持容量配線１４の下には、保持容量電極１３が形成される。この保持容量電極１３は、信号線９と同じ層で形成される。従って、保持容量電極１３は、下地窒化膜２、下地酸化膜３及びゲート絶縁膜５で覆われる。保持容量電極１３は、画素１１７内に島状に形成される。保持容量電極１３と保持容量配線１４との間には、下地窒化膜２、下地酸化膜３及びゲート絶縁膜５が配置されている。下地窒化膜２、下地酸化膜３及びゲート絶縁膜５を間に挟むように対向配置された保持容量電極１３及び保持容量配線１４によって保持容量が形成される。すなわち、保持容量電極１３が保持容量を形成するための下部電極となり、保持容量配線１４が上部電極となって、保持容量が形成される。
保持容量電極１３は保持容量配線１４からはみ出すように形成されている。このはみ出した部分には下地窒化膜２、下地酸化膜３、ゲート絶縁膜５、層間絶縁膜７、及び保護膜１０を貫通するコンタクトホール２４が形成される。ここでは、保持容量電極１３の上に４つのコンタクトホール２４が形成されている。このコンタクトホール２４を介して、画素電極１１と保持容量電極１３とが接続される。従って、画素電極１１と保持容量電極１３とが同じ電位になる。これにより、画素電極１１に供給された表示電圧を保持することができる。
次に、駆動部のＴＦＴ１３０の構成について、図３、及び図４（ｅ）を用いて説明する。駆動部のＴＦＴ１３０の基本的な構成は、画素１１７のＴＦＴ１２０と同様である。具体的には、ゲート配線６と信号線９とが交差するように形成されている。そして、ゲート配線６からはゲート電極６ａが延設されている。このゲート電極６ａの下にはポリシリコン膜４が形成されている。ゲート電極６ａとポリシリコン膜４との間にはゲート絶縁膜５が配置されている。従って、ゲート電極６ａとポリシリコン膜４とはゲート絶縁膜５を介して対向配置されている。ポリシリコン膜４はゲート電極６ａからはみ出して形成されている。ポリシリコン膜４のうち、ゲート電極６ａからはみ出した部分の一方がＴＦＴソース領域となり、他方がＴＦＴのドレイン領域となる。そして、ポリシリコン膜４のうち、ゲート電極６ａ直下の部分が、チャネル領域となる。従って、ソース領域とドレイン領域との間にチャネル領域が形成される。ポリシリコン膜４のソース領域の上には接続パターン１５が形成されている。この接続パターン１５は、ゲート配線６及びゲート電極６ａの上に配置された層間絶縁膜７及び保護膜１０の上に形成される。ポリシリコン膜４のソース領域と接続パターン１５とが重複する箇所には、ゲート絶縁膜５、層間絶縁膜７及び保護膜１０を貫通するコンタクトホール３２が形成されている。そして、このコンタクトホール３２を介して、接続パターン１５とポリシリコン膜４のソース領域とが接続される。さらに、接続パターン１５は信号線９の上まで延設されている。そして、信号線９と接続パターン１５とが重複する箇所には、下地窒化膜２、下地酸化膜３、ゲート絶縁膜５、層間絶縁膜７及び保護膜１０を貫通するコンタクトホール３１が形成されている。このコンタクトホール３１を介して、信号線９と接続パターン１５とが接続される。これにより、信号線９とポリシリコン膜４のソース領域が接続パターン１５を介して接続される。
駆動部のＴＦＴ１３０では、ポリシリコン膜４の下に、導電性膜１２が形成されている。導電性膜１２は、信号線９及び保持容量電極１３と同じ層で形成される。従って、導電性膜１２と信号線９、及び保持容量電極１３は同じ材料で形成される。導電性膜１２は、信号線９、及び保持容量電極１３から離間して配置される。導電性膜１２とポリシリコン膜４との間には、下地窒化膜２及び下地酸化膜３が配置される。すなわち、導電性膜１２とポリシリコン膜４とは、下地窒化膜２及び下地酸化膜３を介して対向配置されている。また、導電性膜１２は、ポリシリコン膜４のパターン形状に対応して島状に形成される。すなわち、導電性膜１２は信号線９、及び保持容量電極１３から離間して形成される。
このように駆動部のＴＦＴ１３０を構成するポリシリコン膜４の下層には、導電性膜１２が形成されている。一方、画素１１７のＴＦＴ１２０を構成するポリシリコン膜４の下層には導電性膜１２が形成されていない。すなわち、駆動部ではガラス基板１とポリシリコン膜４の間に、導電性膜１２、下地窒化膜２及び下地酸化膜３が形成され、画素１１７ではガラス基板１とポリシリコン膜４との間に、下地窒化膜２及び下地酸化膜３のみが形成されている。このように、導電性膜１２は額縁領域１１２にのみ形成され、表示領域１１１内には形成されない。
レーザアニールでポリシリコン膜４を結晶化する工程において、導電性膜１２によってその上層のポリシリコン膜４の結晶化が促進される。従って、ＴＦＴ１３０を構成するポリシリコン膜４は、ＴＦＴ１２０を構成するポリシリコン膜４の結晶粒径よりも大きくなる。駆動部のポリシリコン膜４の結晶粒径が大きいことにより良好なＴＦＴ特性を得ることができる。このとき画素１１７のポリシリコン膜４の粒径は、表示品位にばらつきが生じるため、駆動部よりも小さくてよい。以上の構成により生産性が高く、表示品位に優れたＴＦＴアレイ基板を得ることができる。
次に、図４を用いてＴＦＴアレイ基板の製造方法について説明する。まず、ガラス基板などのガラス基板１上にスパッタ法により信号線９、導電性膜１２、及び保持容量電極１３を形成するための金属薄膜を成膜する。当該金属薄膜としては、Ａｌ（アルミニウム）、Ｃｒ（クロム）、Ｍｏ（モリブデン）、Ｔｉ（チタン）、Ｗ（タングステン）等や、これらに他の物質を微量添加した合金などを用いることができる。ここではＡｌ合金／Ｍｏ合金の積層構造とし、膜厚をそれぞれ３００ｎｍ／１００ｎｍとする。信号線９、導電性膜１２、保持容量電極１３を形成するための金属薄膜を成膜後、写真製版によりレジストパターンを形成する（マスク１）。その後、ドライエッチング法で金属薄膜を所望の形状にパターニングして、信号線９、導電性膜１２、及び保持容量電極１３を形成する。そして、レジストを除去する。これにより図４（ａ）に示される構成となる。このように、同じ工程でガラス基板１上に信号線９、導電性膜１２、及び保持容量電極１３を形成することにより、工程数が減り、生産性が向上する。
次に、信号線９、導電性膜１２、及び保持容量電極１３上に、下地窒化膜２を形成する。下地窒化膜はプラズマＣＶＤ法により形成される。具体的には下地窒化膜２として厚さ５０ｎｍの窒化シリコン膜を用いることができる。この下地窒化膜２は、ガラス基板１からのＮａ（ナトリウム）汚染を防止するために形成される。次に下地酸化膜３を形成する。下地酸化膜３はプラズマＣＶＤ法で形成される。具体的には下地酸化膜３として厚さ２００ｎｍの酸化シリコン膜を用いることができる。この下地酸化膜３は、後ほど行われるアモルファスシリコンを結晶化させる際の補助的な役割をおこなう。例えば、下地酸化膜３の膜厚により結晶粒径を調整することもできる。ガラス基板１上には、下地窒化膜２及び下地酸化膜３の２層の絶縁膜が形成されているが、どちらか一方の下地絶縁膜のみをガラス基板１上に形成してもよい。次に、ポリシリコン膜４を形成するためのアモルファスシリコン膜を形成する。例えばプラズマＣＶＤ法によって、厚さ７０ｎｍのアモルファスシリコン膜が下地酸化膜３上に形成される。これら下地窒化膜２、下地酸化膜３、アモルファスシリコン膜の膜界面の不純物付着を抑制するため、プラズマＣＶＤ法により真空中で連続して成膜するほうが良い。次に熱処理をおこない、アモルファスシリコン中の水素濃度を低下させる。
次に、レーザアニール法によりアモルファスシリコンを結晶化させポリシリコン膜４にする。本発明の実施の形態で用いるレーザアニール法では、光の波長５３２ｎｍのＹＡＧレーザを用い、照射エネルギー密度３５０ｍＪ／ｃｍ２ 、パルス幅７０ｎｓｅｃでアニールを行なう。レーザアニール法はＹＡＧレーザの他、エキシマレーザを用いることができるが、これらに限定されるものではない。レーザはガラス基板１上に均一な照射エネルギー密度で照射される。レーザは、ガラス基板１の上部側から照射される。すなわち、アモルファスシリコン膜の下地酸化膜３側と反対側の面からアモルファスシリコン膜にレーザが照射される。すなわち、アモルファスシリコン膜が露出している側から、ガラス基板１に対してレーザ光が照射される。このように、アモルファスシリコン膜の上部からアモルファスシリコン膜に直接向けられるように行われる。次に、写真製版によりレジストパターンを形成して、ドライエッチングにて、ポリシリコン膜４を所望の形状にパターニングする（マスク２）。そして、レジストを除去する。これにより図４（ｂ）に示される構成となる。
画素１１７のポリシリコン膜４の結晶粒径は、０．２〜０．４μｍなのに対し、駆動部のポリシリコン膜４の結晶粒径は、０．５〜０．９μｍである。すなわち、駆動部のポリシリコン膜４の結晶粒径は、画素１１７のポリシリコン膜４の結晶粒径より大きい。これは、駆動部では、上部からポリシリコン膜４にレーザを照射すると、下部の導電性膜１２に熱が吸収され、熱が逃げづらくなるためと考えられる。この熱により結晶化が促進され、結晶粒径が大きなポリシリコンが形成される。但し、熱の吸収によって上昇する導電性膜１２の温度は、導電性膜１２の融点より低い必要がある。すなわち、導電性膜１２の融点を超えないアニール条件で、結晶化を行なう。
ポリシリコンの粒と粒の境界である粒界は、キャリア(電子や正孔)が通過するとき、キャリアを拡散させトラップとして作用する。従って、キャリアが粒界を通過する際、トラップされる頻度が多いほど移動度は小さくなる。粒径が小さいと、キャリアが粒界を頻繁に通過するためトラップされやすくなる。換言すると、ポリシリコンの結晶粒径が大きいほど、移動度が高く、ＴＦＴ特性が良好となる。このことから、駆動部のＴＦＴに用いられるポリシリコンは結晶粒径が大きいものがよい。一方、画素部のＴＦＴのポリシリコンは、駆動部のポリシリコンの結晶粒径よりも小さく設定する必要がある。これは、画素部においては、ポリシリコンの結晶粒径の粒界におけるバラツキに起因するＴＦＴ特性のバラツキが表示品位に大きく影響するためである。
次に、ポリシリコン膜４上に、ポリシリコン膜４を覆うようにゲート絶縁膜５を形成する。例えば、ゲート絶縁膜５はプラズマＣＶＤ法によって形成される。具体的にはゲート絶縁膜５として厚さ８０ｎｍの酸化シリコン膜を用いることができる。次にトランジスタの閾値電圧を制御するために、イオンドーピング法によりゲート絶縁膜５越しにポリシリコン膜４にＢ（ボロン）をドーピングする。次にスパッタ法によりゲート配線６、ゲート電極６ａ、及び保持容量配線１４を形成するための金属薄膜を形成する。当該金属薄膜としては、Ａｌ（アルミニウム）、Ｃｒ（クロム）、Ｍｏ（モリブデン）、Ｔｉ（チタン）、Ｗ（タングステン）等や、これらに他の物質を微量添加した合金などを用いることができる。ここでは、金属薄膜として膜厚３００ｎｍのＭｏ合金が用いられる。ゲート配線６、ゲート電極６ａ及び保持容量配線１４を形成するための金属薄膜を成膜後、写真製版によりレジストパターンを形成する（マスク３）。そして、エッチング液で金属薄膜を所望の形状にパターニングした後、レジストを除去する。これにより、図４（ｃ）に示されるゲート配線６、ゲート電極６ａ及び保持容量配線１４が形成される。次に、イオンドーピング法によりゲート電極６ａをマスクとしてゲート絶縁膜５越しにポリシリコン膜４にB（ボロン）をドーピングする。これによりP型トランジスタが形成される。
ここでは、P型トランジスタの形成を述べたが、ゲート電極６ａをマスクとしてゲート絶縁膜５越しにポリシリコン膜４にＰ（リン）をドーピングする場合は、N型トランジスタを形成することができる。
次に、ゲート配線６、ゲート電極６ａ、及び保持容量配線１４上に層間絶縁膜７を形成する。層間絶縁膜７は、ゲート配線６、ゲート電極６ａ、及び保持容量配線１４を覆うように形成される。例えば、プラズマＣＶＤ法により層間絶縁膜７となる酸化シリコン膜を形成する。層間絶縁膜７はＴＥＯＳ（TetraEthOxySilane、Ｓｉ（ＯＣ２Ｈ５）４）とＯ２を反応させた、厚さ５００ｎｍの酸化シリコン膜４により形成される。次に、イオンドーピング法によりドーピングしたB（ボロン）又はP（リン）を拡散させるため、熱処理を行なう。この場合、窒素雰囲気中で４００℃、1時間の熱処理が行なわれる。次に、プラズマＣＶＤ法により保護膜１０となる窒化シリコン膜を３００ｎｍ形成する。これにより図４（ｄ）に示される構成となる。ここでは、ゲート配線６、ゲート電極６ａ、及び保持容量配線１４の上に２層の絶縁膜を形成しているが、１層でもよい。また、層間絶縁膜７及び保護膜１０として無機絶縁膜の他、有機絶縁膜を用いることができる。
保護膜１０の形成後、コンタクトホール２１、２２、２３、２４、３１、３２、及び３３を形成する。コンタクトホール２１は保護膜１０、層間絶縁膜７、ゲート絶縁膜５、下地酸化膜３、及び下地窒化膜２を貫通して信号線９に到達する。コンタクトホール２２及びコンタクトホール２３は、各々、保護膜１０、層間絶縁膜７、及びゲート絶縁膜５を貫通してポリシリコン膜４に到達する。コンタクトホール２４は、保護膜１０、層間絶縁膜７、ゲート絶縁膜５、下地酸化膜３、及び下地窒化膜２を貫通して保持容量電極１３に到達する。また、コンタクトホール３１は、保護膜１０、層間絶縁膜７、ゲート絶縁膜５、下地酸化膜３、及び下地窒化膜２を貫通して信号線９に到達する。コンタクトホール３２及びコンタクトホール３３は、保護膜１０、層間絶縁膜７、及びゲート絶縁膜５を貫通してポリシリコン膜４に到達する。
具体的には、写真製版により保護膜１０上にレジストパターンを形成する（マスク４）。そして、保護膜１０、層間絶縁膜７、ゲート絶縁膜５、下地酸化膜３、下地窒化膜２を順番にドライエッチングする。これによりコンタクトホール２１、２２、２３、２４、３１、３２、及び３３が形成される。その後レジストを除去する。ここで、コンタクトホール２１、２２、２３及び２４は画素１１７内のＴＦＴ１２０に形成される。そして、コンタクトホール２１は信号線９上に形成される。コンタクトホール２２及びコンタクトホール２３はポリシリコン膜上に形成される。コンタクトホール２４は保持容量電極１３上に形成される。また、コンタクトホール３１、３２及び３３は駆動部のＴＦＴ１３０に形成される。そして、コンタクトホール３１は信号線９上に形成される。コンタクトホール３２及び３３はポリシリコン膜４上に形成される。
コンタクトホール２１、２２、２３、２４、３１、３２、及び３３形成後、保護膜１０上に画素電極１１及び接続パターン１５を形成するための透明導電性膜を成膜する。透明導電性膜はスパッタ法により形成される。また、透明導電性膜は、コンタクトホール２１、２２、２３、２４、３１、３２、及び３３上にも形成される。透明導電性膜としては、ＩＴＯ、ＩＴＺＯ、ＩＺＯなどを用いることができる。ここでは、透明導電性膜としてＩＴＯを用いている。そして、透明導電性膜の膜厚は８０ｎｍである。次に、写真製版によりレジストパターンを形成する（マスク５）。ドライエッチング法で透明導電性膜を所望の形状にパターニングして、画素電極１１及び接続パターン１５を形成する。このように、画素電極１１及び接続パターン１５は同じ工程で形成されるため、画素電極１１及び接続パターン１５は同じ材料によって構成される。次に、ダメージ回復のため、熱処理をおこなう。熱処理は、大気中で２５０℃、１時間とする。これにより、図４（ｅ）に示される構成となる。
ここで、コンタクトホール２１、２２、２３及び２４は画素１１７内のＴＦＴ１２０に形成される。そして、コンタクトホール２１は信号線９上に形成される。コンタクトホール２２及びコンタクトホール２３はポリシリコン膜上に形成される。コンタクトホール２４は保持容量電極１３上に形成される。また、コンタクトホール３１、３２及び３３は駆動部のＴＦＴ１３０に形成される。そして、コンタクトホール３１は信号線９上に形成される。コンタクトホール３２及び３３はポリシリコン膜４上に形成される。
この画素電極１１は、コンタクトホール２３及びコンタクトホール２４に埋設される。コンタクトホール２３及びコンタクトホール２４に埋設された画素電極１１を介してポリシリコン膜４と保持容量電極１３が電気的に接続されている。また、画素１１７内の接続パターン１５は、コンタクトホール２１及びコンタクトホール２２に埋設される。コンタクトホール２１及びコンタクトホール２２に埋設された接続パターン１５を介して信号線９とポリシリコン膜４が電気的に接続されている。さらに、駆動部の接続パターン１５はコンタクトホール３１及びコンタクトホール３２に埋設される。コンタクトホール３１及びコンタクトホール３２に埋設された接続パターン１５を介して信号線９とポリシリコン膜４とが電気的に接続されている。さらに、コンタクトホール３３を介してポリシリコン膜４と接続された接続パターン１５は、駆動部の他の配線や電極と接続される。
以上で本発明の実施の形態にかかる表示装置に用いられるＴＦＴアレイ基板が完成する。上記製造方法によってN型又はP型の片チャネル構造のＴＦＴアレイ基板を製作した場合、写真製版工程で用いるマスク枚数は５枚必要となる。従来の製造方法ではマスク枚数が７枚必要であるため、本発明によりマスク枚数を２枚削減することができる。ただし、N型とP型の両チャネル構造のＴＦＴアレイ基板を作製する場合、写真製版工程で用いるマスク枚数は６枚となる。例えば、駆動部にＰ型及びＮ型のチャネルを形成して、ＣＭＯＳ構造としてもよい。さらには、画素１１７内に２つ以上のＴＦＴを形成してもよい。
このように本発明の実施の形態にかかる表示装置に用いられるＴＦＴアレイ基板の製造方法によれば、写真製版工程で用いるマスク枚数を削減できる。このため、製造工程を削減でき、製造工期を短縮し、プロセスコストを下げることができて、生産性に優れたＴＦＴアレイ基板を得ることができる。また、ＴＦＴアレイ基板の製造工程を増やすことなく、同一のプロセスにより、ポリシリコンの結晶粒径を大きくすることができる。ポリシリコンの結晶粒径は、ＴＦＴの用途や必要な性能に応じて、決定される。もちろん、ＴＦＴ以外に用いられるポリシリコン膜４の結晶粒径の大きさを変えてもよい。ポリシリコンの結晶粒径が大きいと、ＴＦＴの特性が向上し、より高精細で高移動度の表示品位の優れたＴＦＴアレイ基板を得ることができる。特に、駆動部のＴＦＴ特性が向上すると、駆動部のＴＦＴ１３０を縮小することができるため、画素部周辺にある駆動部の面積が小さくなり、しいては額縁領域１１２の面積を小さくすることができる。よって、生産性を向上させることができる。
上述のように形成したＴＦＴアレイ基板は、対向電極を備えた対向基板と貼り合わせ、その間に液晶を注入する。バックライトユニットである面状光源装置を背面側に載置し、液晶表示装置を製造する。また、本実施形態においては液晶表示装置に限定されるものではなく、有機ＥＬディスプレイ等の表示装置や各種電子機器全般についても適用可能である。その他、本発明は上述した実施の形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
駆動部のポリシリコン膜４と導電性膜１２との好適な構成について説明する。図５は駆動部におけるポリシリコン膜４を形成する際の模式断面図である。図５のように駆動部のポリシリコン膜４が導電性膜１２からはみだすようにパターニングされると仮定する。この場合、ポリシリコン膜４の端部のはみ出した部分であるポリシリコン膜４ｂの結晶粒径は、導電性膜１２上に位置するポリシリコン膜４ａの結晶粒径よりも小さくなる。これは、導電性膜１２の膜厚（高さ）によるシャドウイングにより、上部から照射されるレーザがポリシリコン４ｂの下側まで十分に到達しないことに起因する。そのため、レーザアニール時の結晶化が阻害され、十分に結晶化されない状態となる。
図５に示す構成では、ポリシリコン膜４ｂの結晶粒径は、０．１μｍ以下となる場合も多い。このようにポリシリコン膜４をパターニングして、ＴＦＴを形成すると、粒径の大きいポリシリコン膜４ａと、粒径が非常に小さいポリシリコン膜４ｂが連なることになる。このように、粒径の異なるポリシリコン膜が混在する様態よりも、粒径を均一にした方がさらに特性を向上できる。
そのために、下部に導電性膜１２を有する駆動部のポリシリコン膜４は、導電性膜１２と略同幅にパターンを一致させる。すなわち、駆動部では導電性膜１２とポリシリコン膜４とが同じパターン形状に形成される。あるいは、ポリシリコン膜４が導電性膜１２よりはみ出さないように、ポリシリコン膜４をポリシリコン膜４ａとして導電性膜１２の内側に形成してもよい。すなわち、ポリシリコン膜４が導電性膜１２に内包されるように形成される。従って、ポリシリコン膜４は図５に示されるポリシリコン膜４ａとして、矢印↑と↑の間に配置される。これにより、さらに良好なＴＦＴ特性が得られる。
本発明の実施の形態にかかる表示装置に用いられるＴＦＴアレイ基板の構成を示す模式平面図である。 ＴＦＴアレイ基板の画素の構成を示す模式平面図である。 ＴＦＴアレイ基板の駆動部の構成を示す模式平面図である。 低温ポリシリコンＴＦＴアレイ基板の製造方法を示す模式断面図である。 駆動部におけるポリシリコン膜を形成する際の模式断面図である 従来のＴＦＴアレイ基板の模式断面図である。
符号の説明
１ ガラス基板、 ２ 下地窒化膜、 ３ 下地酸化膜、 ４ ポリシリコン膜、
４ａ ポリシリコン膜、 ４ｂ ポリシリコン膜、 ５ ゲート絶縁膜、
６ ゲート配線 、６ａ ゲート電極、 ７ 層間絶縁膜、 ８ コンタクトホール、
９ 信号線、 １０ 保護膜、 １１ 画素電極層、 １２ 導電性膜、
１３ 保持容量電極、 １４ 保持容量配線、 １５ 接続パターン、
２１、２２、２３、２４、３１、３２、３３ コンタクトホール、
１１０ 基板、 １１１ 表示領域、 １１２ 額縁領域、
１１３ ゲート配線（走査信号線）、 １１４ 信号線（表示信号線）、
１１５ 走査信号駆動回路部、 １１６ 表示信号駆動回路部、 １１７ 画素、
１１８ 外部配線、 １１９ 外部配線、 １２０ ＴＦＴ、 １３０ ＴＦＴ

Claims (9)

  1. 基板上に設けられた信号線と、
    前記基板上に前記信号線と離間して設けられた導電性膜と、
    前記信号線、及び前記導電性膜の上に設けられた下地絶縁膜と、
    前記下地絶縁膜の上に設けられたポリシリコン膜と、
    前記ポリシリコン膜の上に形成された層間絶縁膜と、
    前記層間絶縁膜の上に形成された画素電極と、
    前記層間絶縁膜の上に前記画素電極と離間して形成され、前記ポリシリコン膜と前記信号線とを接続する接続パターンと、を備え、
    下部に前記導電性膜が形成された前記ポリシリコン膜の結晶粒径が、下部に前記導電性膜が形成されていないポリシリコン膜の結晶粒径よりも大きい表示装置。
  2. 前記基板上に前記信号線、前記導電性膜、及び保持容量電極を備える請求項１に記載の表示装置。
  3. 下部に前記導電性膜を有する前記ポリシリコン膜が表示領域外の駆動回路部に設けられ、下部に前記導電性膜を有しない前記ポリシリコン膜が表示領域内の画素に設けられている請求項１又は２に記載の表示装置。
  4. 下部に前記導電性膜を有する前記ポリシリコン膜は、前記導電性膜と略同幅に設けられている請求項１乃至３のいずれかに記載の表示装置。
  5. 基板上に信号線、及び導電性膜を形成する工程と、
    前記信号線、及び導電性膜の上に下地絶縁膜を形成する工程と、
    前記下地絶縁膜の上にアモルファスシリコン膜を形成する工程と、
    前記アモルファスシリコン膜を加熱してポリシリコン膜を形成する工程と、
    前記ポリシリコン膜の上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜の上に、ポリシリコン膜のチャネル領域と対向配置されるゲート電極を形成する工程と、
    前記ゲート電極の上に、層間絶縁膜を形成する工程と、
    前記層間絶縁膜の上に画素電極と、前記信号線と前記ポリシリコン膜を電気的に接続する接続パターンと、を形成する工程と、を備え、
    下部に前記導電性膜が形成された前記ポリシリコン膜の結晶粒径が、下部に前記導電性膜が形成されていない前記ポリシリコン膜の結晶粒径よりも大きい表示装置の製造方法。
  6. 前記基板上に前記信号線、前記導電性膜、及び保持容量電極を形成する工程を備える請求項５に記載の表示装置の製造方法。
  7. 前記ポリシリコン膜を形成する際、光の波長が５３２ｎｍのＹＡＧレーザによるレーザアニール法を用いる請求項５又は６に記載の表示装置の製造方法。
  8. 下部に前記導電性膜を有する前記ポリシリコン膜が表示領域外の駆動回路部に設けられ、下部に前記導電性膜を有しない前記ポリシリコン膜が表示領域内の画素に設けられている請求項５乃至７のいずれかに記載の表示装置の製造方法。
  9. 前記基板上に前記信号線、及び前記導電性膜を同時に形成する請求項５乃至８のいずれかに記載の表示装置の製造方法。
JP2006250778A 2006-09-15 2006-09-15 表示装置及びその製造方法 Expired - Fee Related JP5032077B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006250778A JP5032077B2 (ja) 2006-09-15 2006-09-15 表示装置及びその製造方法
TW096129830A TW200813580A (en) 2006-09-15 2007-08-13 Display unit and manufacturing method thereof
US11/838,571 US20080068698A1 (en) 2006-09-15 2007-08-14 Display unit and manufacturing method thereof
KR1020070089299A KR100879041B1 (ko) 2006-09-15 2007-09-04 표시 장치 및 그 제조 방법
CNA2007101536800A CN101144948A (zh) 2006-09-15 2007-09-14 显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006250778A JP5032077B2 (ja) 2006-09-15 2006-09-15 表示装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008072018A true JP2008072018A (ja) 2008-03-27
JP5032077B2 JP5032077B2 (ja) 2012-09-26

Family

ID=39188286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006250778A Expired - Fee Related JP5032077B2 (ja) 2006-09-15 2006-09-15 表示装置及びその製造方法

Country Status (5)

Country Link
US (1) US20080068698A1 (ja)
JP (1) JP5032077B2 (ja)
KR (1) KR100879041B1 (ja)
CN (1) CN101144948A (ja)
TW (1) TW200813580A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2061029A2 (en) 2007-06-13 2009-05-20 Sharp Kabushiki Kaisha Hologram element deflecting optical beam, hologram element fabricating apparatus, hologram element fabricating method, deflection optical unit, and information recording apparatus and information reconstructing apparatus using deflection optical unit
JP2010147368A (ja) * 2008-12-22 2010-07-01 Seiko Epson Corp 表示装置、電子機器および表示装置の製造方法
WO2012140866A1 (ja) * 2011-04-14 2012-10-18 シャープ株式会社 半導体素子基板の製造方法及び半導体素子基板並びに表示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017145911A1 (ja) * 2016-02-23 2017-08-31 シャープ株式会社 液晶表示装置
CN108615680B (zh) * 2018-04-28 2020-03-10 京东方科技集团股份有限公司 多晶硅层及其制造方法、薄膜晶体管及阵列基板的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI244571B (en) * 2002-01-30 2005-12-01 Sanyo Electric Co Semiconductor display device
KR100864494B1 (ko) * 2002-06-17 2008-10-20 삼성전자주식회사 다결정 규소 박막 트랜지스터 어레이 기판 및 그의 제조방법
JP4245915B2 (ja) * 2002-12-24 2009-04-02 シャープ株式会社 薄膜トランジスタの製造方法及び表示デバイスの製造方法
US7184106B2 (en) * 2004-02-26 2007-02-27 Au Optronics Corporation Dielectric reflector for amorphous silicon crystallization

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2061029A2 (en) 2007-06-13 2009-05-20 Sharp Kabushiki Kaisha Hologram element deflecting optical beam, hologram element fabricating apparatus, hologram element fabricating method, deflection optical unit, and information recording apparatus and information reconstructing apparatus using deflection optical unit
JP2010147368A (ja) * 2008-12-22 2010-07-01 Seiko Epson Corp 表示装置、電子機器および表示装置の製造方法
WO2012140866A1 (ja) * 2011-04-14 2012-10-18 シャープ株式会社 半導体素子基板の製造方法及び半導体素子基板並びに表示装置

Also Published As

Publication number Publication date
US20080068698A1 (en) 2008-03-20
JP5032077B2 (ja) 2012-09-26
CN101144948A (zh) 2008-03-19
KR100879041B1 (ko) 2009-01-15
KR20080025306A (ko) 2008-03-20
TW200813580A (en) 2008-03-16

Similar Documents

Publication Publication Date Title
JP5128091B2 (ja) 表示装置及びその製造方法
US8309960B2 (en) Display device
JP5172178B2 (ja) 薄膜トランジスタ、それを用いた表示装置、及びそれらの製造方法
US20080083927A1 (en) Display device and method of manufacturing the same
JP5638833B2 (ja) 画像表示装置及びその製造方法
JP5615605B2 (ja) Ｆｆｓモード液晶装置
US20110210347A1 (en) Semiconductor device and method of manufacturing the same
CN101196668A (zh) 显示装置及其制造方法
WO2024139870A1 (zh) 阵列基板及其制备方法、显示面板
JP5324758B2 (ja) 薄膜トランジスタ、表示装置、およびその製造方法
KR100879041B1 (ko) 표시 장치 및 그 제조 방법
JP2010243741A (ja) 薄膜トランジスタアレイ基板、及びその製造方法、並びに液晶表示装置
JP5475250B2 (ja) 半導体装置の製造方法及び半導体装置
JP5221082B2 (ja) Ｔｆｔ基板
JP2009290168A (ja) 薄膜トランジスタ、薄膜トランジスタアレイ基板、及びそれらの製造方法、並びに表示装置
JP2010003874A (ja) 薄膜トランジスタの製造方法
JP2008218626A (ja) Ｔｆｔアレイ基板及びその製造方法
JP5342898B2 (ja) 逆スタガ構造の薄膜トランジスタ及びその製造方法
JP2018064020A (ja) 表示装置
JP2009210681A (ja) 表示装置及びその製造方法
JP2010245438A (ja) 薄膜トランジスタ、表示装置、及びそれらの製造方法
JP2009224396A (ja) 薄膜トランジスタ基板、およびその製造方法、並びに表示装置
JP5032160B2 (ja) 表示装置及びその製造方法
JP2008112807A (ja) Ｔｆｔ基板の製造方法、及びこれを用いた表示装置の製造方法
KR20060032396A (ko) 박막 트랜지스터 표시판 및 그것의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120628

R151 Written notification of patent or utility model registration

Ref document number: 5032077

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees