JP2018064020A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2018064020A JP2018064020A JP2016200992A JP2016200992A JP2018064020A JP 2018064020 A JP2018064020 A JP 2018064020A JP 2016200992 A JP2016200992 A JP 2016200992A JP 2016200992 A JP2016200992 A JP 2016200992A JP 2018064020 A JP2018064020 A JP 2018064020A
- Authority
- JP
- Japan
- Prior art keywords
- tft
- display device
- ltps
- poly
- shielding film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】同一基板内にPoly−SiTFTと酸化物半導体TFTを形成し、酸化物半導体に対する遮光膜をLTPSによって形成することを可能とする。
【解決手段】Poly−Si102を用いた第1のTFTと酸化物半導体106を用いた第2のTFTが形成された基板100を有する表示装置であって、前記第1のTFTは前記第2のTFTよりも前記基板100側に形成され、前記第1のTFTを構成するPoly−Si102と同層で、かつ、同じ材料で前記第2のTFTの遮光膜50を形成し、前記遮光膜50の厚さは60nm乃至80nmであることを特徴とする表示装置。
【選択図】図3
【解決手段】Poly−Si102を用いた第1のTFTと酸化物半導体106を用いた第2のTFTが形成された基板100を有する表示装置であって、前記第1のTFTは前記第2のTFTよりも前記基板100側に形成され、前記第1のTFTを構成するPoly−Si102と同層で、かつ、同じ材料で前記第2のTFTの遮光膜50を形成し、前記遮光膜50の厚さは60nm乃至80nmであることを特徴とする表示装置。
【選択図】図3
Description
本発明は表示装置に係り、シリコン(Si)を用いたTFTと酸化物半導体を用いたTFTの両者による、ハイブリッド構造を用いた表示装置に関する。
液晶表示装置では画素電極および薄膜トランジスタ(TFT)等を有する画素がマトリクス状に形成されたTFT基板と、TFT基板に対向して対向基板が配置され、TFT基板と対向基板の間に液晶が挟持されている構成となっている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。
LTPS(Low Tempearture Poly−Si)は移動度が高いので、駆動回路用TFTとして適している。一方、酸化物半導体はOFF抵抗が高く、これをTFTに用いるとOFF電流を小さくすることが出来る。
酸化物半導体を用いたTFTを記載したものとして、特許文献1および特許文献2が挙げられる。特許文献1には、チャネルを構成する酸化物半導体の上に金属酸化物を形成して、これをゲート絶縁膜として用いる構成が記載されている。特許文献2には、酸化物半導体を用いたボトム型TFTにおいて、チャネルエッチングの犠牲層として金属酸化物あるいは半導体層を用いることが記載されている。
画素のスイッチングとして用いられるTFTは、リーク電流が小さいことが必要である。酸化物半導体によるTFTは、リーク電流を小さくすることが出来る。酸化物半導体のうち光学的に透明でかつ結晶質でないものをTAOS(Transparent Amorphous Oxide Semiconductor)と呼ぶ。TAOSには、IGZO(Indium Gallium Zinc Oxide)、ITZO(Indium Tin Zinc Oxide)、ZnON(Zinc Oxide Nitride)、IGO(Indium Gallium Oxide)等がある。しかしTAOSはキャリアの移動度が小さいので、表示装置内に内蔵する駆動回路を、TAOSを用いたTFTで形成することは難しい場合がある。以後TAOSは、酸化物半導体の意味でも使用し、また、TAOSを用いたTFT、あるいは酸化物半導体を用いたTFTの意味でも使用する。
一方、LTPSで形成したTFTは移動度が大きいので、駆動回路を、LTPSを用いたTFTで形成することが出来る。以後LTPSは、LTPSを用いたTFTの意味でも使用する。しかし、LTPSを画素におけるスイッチングTFTとして使用する場合には、LTPSはリーク電流が大きいので、通常は、2個のLTPSを直列にして使用する。以後LTPSはPoly−Siの意味でも使用する。
なお、本発明は駆動回路用として移動度がLTPSほど必要とされない場合は非晶質Si(a−Si)を用いることもできる。
ところで、TAOSは、波長が380nm〜480nmの波長の光に晒されることによって特性が変化するという性質を持っている。一方、バックライトは、この範囲に強い発光スペクトルを有している。したがって、このバックライトからの光をTAOSに対して遮光する必要がある。
LTPSとTAOSを同一基板に形成する構成において、LTPSを先に形成する構成、すなわち、LTPSをTAOSよりも基板側に形成する構成においては、遮光膜を、LTPSTFTを形成するときのプロセスにおいて同時に形成するとコスト的にも信頼性的にも好ましい。このような構成において、LTPSTFTのゲート電極を形成する時にTAOSの遮光膜を形成することが考えられる。
しかし、ゲート電極は、後で形成されるTAOSTFT側の配線との間に寄生容量を発生しやすい。本発明の課題は、寄生容量の増加を抑制しつつ、TAOSの遮光を可能にする構成を実現することである。
本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。
(1)Siを用いた第1のTFTと酸化物半導体を用いた第2のTFTが形成された基板を有する表示装置であって、前記第1のTFTは前記第2のTFTよりも前記基板側に形成され、前記第1のTFTを構成するPoly−Siと同層で、かつ、同じ材料で前記第2のTFTの遮光膜を形成し、前記遮光膜の厚さは60nm乃至80nmであることを特徴とする表示装置。
(2)Poly−Siを用いた第1のTFTと酸化物半導体を用いた第2のTFTが形成された基板を有する表示装置であって、前記第1のTFTは前記第2のTFTよりも前記基板側に形成され、前記第1のTFTを構成するPoly−Siと同層で、a−Siによって前記第2のTFTの遮光膜を形成したことを特徴とする表示装置。
(3)第1のPoly−Siを用いた第1のTFTと酸化物半導体を用いた第2のTFTが形成された基板を有する表示装置であって、前記第1のTFTは前記第2のTFTよりも前記基板側に形成され、前記第1のTFTを構成する第1のPoly−Siと同層に形成された、第2のPoly−Siによって、前記第2のTFTの遮光膜を形成し、前記第2のPoly−Siのイオンドープ量は前記第1のPoly−Siのイオンドープ量よりも大きいことを特徴とする表示装置。
以下、実施例によって本発明の内容を詳細に説明する。
図1は、本発明が適用される液晶表示装置の平面図である。図2は、図1のA−A断面図である。図1および図2において、TFT基板100と対向基板200が対向して形成され、TFT基板100と対向基板200の間に液晶が挟持されている。TFT基板100の下には下偏光板130が貼り付けられ、対向基板200の上側には上偏光板230が貼り付けられている。
TFT基板100は対向基板200よりも大きく形成され、TFT基板100と対向電極が重なっていない部分が端子部150となっており、液晶表示装置に外部から信号や電力を供給するためのフレキシブル配線基板160が接続される。液晶表示パネルは自身では発光しないので、背面にバックライト400が配置している。
液晶表示装置は図1に示すように、表示領域10と周辺領域20に分けることが出来る。表示領域10には多数の画素がマトリクス状に形成され、各画素はスイッチングTFTを有している。周辺領域20には、走査線、映像信号線等を駆動するための、駆動回路が形成されている。画素に使用されるTFTは、リーク電流が小さいことが必要なので、TAOSを用い、周辺駆動回路に使用されるTFTは移動度が大きい必要があるので、LTPSを使用することが合理的である。
TAOSTFTを表示領域10に使用した場合、TAOSはバックライトからの光にさらされる。TAOSは、波長480nm以下の光に晒されると特性が変化するという性質がある。一方、バックライトからの光は380nm以上で、かつこのスペクトル領域にピークを有している。しがって、TAOSをバックライトから遮光する必要がある。
図3は本発明の実施例1の構成を示す断面図である。図3において、ガラス等で形成されたTFT基板100の上に下地膜101を形成し、その上にまず、LTPS102によるTFT(LTPSTFT)を形成し、その上に第1層間絶縁膜105を形成し、その上にTAOS106によるTFT(TAOSTFT)を形成する。本実施例の特徴は、LTPSをTAOS106の遮光膜として使用することである。つまり、LTPSTFTのLTPS102を形成すると同時に、LTPSによってTAOS106の遮光膜50も同時に形成する。
バックライトのスペクトルは図8に例示するようなものである。一方、TAOS106の性能劣化に影響するスペクトルは380nm〜480nmである。図8に示すように、バックライトのピークは、380nm〜480nmに存在している。一方、従来使用されていた厚さ50nm程度のLTPS102は、波長380nm〜480nmの範囲の透過率は高いので、十分な遮光効果を得ることが出来ない。
本実施例の特徴は、LTPS102の膜厚を大きくし、光の干渉効果を利用して、波長380nm〜480nmの範囲の透過率を低下させ、LTPS102による遮光を可能にするものである。LTPS102を遮光膜50として用いれば、LTPSTFTのゲート電極104を遮光膜として用いるよりもTAOS106との間の浮遊容量を低減できるという特徴を有する。すなわち、LTPSTFTの第1ゲート絶縁膜103の膜厚の分、遮光膜をTAOS106から遠ざけることが出来るからである。
図4乃至図7は図3の構成を実現するプロセスである。図4はTFT基板100の上に下地膜101を形成し、その上に非晶質シリコン(a−Si)1021を形成した状態を示す断面図である。TFT基板100は、一般にはガラスで形成するが、ポリイミド等の樹脂で形成する場合もある。下地膜101は、基板100からの不純物が半導体層102を汚染することを防止するためであり、シリコン酸化物SiOx及びシリコン窒化物SiNxの積層膜で形成する場合が多い。シリコン酸化物SiOx及びシリコン窒化物SiNxはCVDで形成される。
下地膜101の上にa−Si1021を形成する。a−Si1021は、シリコン酸化物SiOx及びシリコン窒化物SiNx等と連続してCVDで形成される。本発明の特徴は、a−Si1021の厚さを60nm以上とすることである。その後、図4の矢印で示すように、エキシマレーザを照射することによってa−Si1021をLTPS102に変換する。その後、LTPS102をパターニングしてTFTを形成するが、本発明は、同時に、後で形成されるTAOS106の遮光膜50もLTPSによって形成する。
LTPSは、従来使用されていた50nm程度の厚さでは、バックライトに対する十分な遮光効果を得ることが出来ないが、後で説明するように、厚さを60μm以上とすることによって、波長380nm〜480nmの光に対して遮光効果を発揮させることが出来る。
一方、エキシマレーザで形成したLTPS102は、膜厚を大きくすると、表面に凹凸が生ずる。したがって、LTPS102の厚さは80nm以下、より好ましくは70nm以下とするのが良い。なお、表面凹凸を抑えることが出来れば、LTPS102の厚さはこれ以上であってもよい。なお、LTPS102と遮光膜50はいずれも下地膜101の上に形成されたa−Si1021からパターニングされて形成される。従って初期に形成するa−Si1021の膜厚は遮光膜50に合わせる必要がある。
図5は、LTPS102をパターニングした後、第1ゲート絶縁膜103を形成し、その上に第1ゲート電極104を形成した状態を示す断面図である。第1ゲート絶縁膜103はTEOS(テトラエトキシシラン)を原料にしてCVDによって形成したSiOxである。第1ゲート電極104は、Al合金、Mo、Wあるいはこれらの積層膜等で形成される。
その後、図5に示すように、第1ゲート電極104をマスクとしてイオンインプランテーション(I/I)を行い、第1ゲート電極104で覆われている以外のLTPS102に導電性を付与する。イオンインプランテーション(I/I)に用いられるイオンは、TFTのタイプに応じてボロン(B)、リン(P)等が使用される。遮光膜50として使用するLTPSにはマスクとしての第1ゲート電極104は存在していないので、全面にイオンがドープされる。LTPSにイオンがドープされると、透過率が低下するので、遮光膜50としては好都合である。
図6は、図5のようにして形成された第1ゲート絶縁膜103及び第1ゲート電極104を覆って第1層間絶縁膜105を形成し、その上にTAOS106を形成し、TAOS106をパターニングした状態を示す断面図である。第1層間絶縁膜105は2層構造となる場合が多いが、2層構造とする場合は、下側にSiNx層を形成し、上側にSiOx層を形成することが望ましい。第1層間絶縁膜105はTAOS106に対する下地膜としての役割もあるからである。すなわち、SiNxは水素を放出するので、TAOS106と接触して形成すると、TAOS106のチャンネル部の特性を変化させる危険があるからである。
TAOS106には例えばIGZOを使用し、基板全面に厚さ10nm乃至100nmに形成した後、パターニングする。パターニングによって、TAOS106は遮光膜50と対応した部分に形成される。
その後、図7に示すように、TAOSTFTのチャンネル部に第2ゲート絶縁膜107を形成し、その上に第2ゲート電極108を形成する。第2ゲート絶縁膜107は、水素を放出しないSiOx等で形成され、TAOS106の性質を変化させないような材料で形成される。第2ゲート電極108も、Al合金、Mo、Wあるいはこれらの積層膜等で形成される。
TAOS106の第2ゲート絶縁膜108で覆われていない部分は、ソース部あるはドレイン部を形成するために、導電性を付与する必要がある。TAOS106に導電性を付与するために、TAOS106上に第2ゲート電極108を形成した後、水素を含むプラズマ処理または水素プラズマを含む還元雰囲気の処理を行う。これによって、ゲート電極108およびゲート絶縁膜107で覆われていない部分のTAOS106を還元することにより、TAOS106に導電性を付与する。
その後、第2ゲート電極108、TAOS106等を覆って第2層間絶縁膜109を形成する。第2層間絶縁膜109をSiNxで形成することによって、水素を含むプラズマ処理を省略することが出来る。すなわち、SiNxは水素を放出するので、第2ゲート絶縁膜107で覆われていない部分のTAOS106に導電性を付与することが出来るからである。なお、第2層間絶縁膜109もSiOx及びSiNxの積層膜で形成することも出来る。この場合、水素プラズマ処理を行わない場合は、SiOxが上層となる。水素プラズマ処理を行う場合はSiOxが下層であってもよい。
その後、図3に示すように、LTPSTFT側に第1スルーホール110を形成し、TAOSTFT側に第2スルーホール111を形成する。そして、LTPSTFT側に、第1ソース電極112と第1ドレイン電極112を形成する。また、TAOSTFT側に第2ソース電極113と第2ドレイン電極113を形成する。以後本明細書では、第1ソース電極と第1ドレイン電極を纏めて第1SD電極112といい、また、第2ソース電極と第2ドレイン電極を纏めて第2SD電極113という。
図8は、バックライトのスペクトルを示す図である。図8の横軸は波長nmで、縦軸はバックライトの光の強度である。図8に示すように、バックライトは波長380nm〜480nmの範囲にピークを有している。一方TAOS106は波長380nm〜480nmの光を照射されると特性が変化するので、TAOSに対してバックライトを遮光する必要がある。
図9は遮光膜50として用いるLTPSの波長と透過率を示すグラフである。図9の横軸は波長で、縦軸は透過率である。図9に示すように、LTPSの透過率は、LTPSの膜厚によって大きく変わる。すなわち、膜厚が10nm〜70nmの範囲では、材料による吸収効果に加えて、光の干渉による透過率への影響が大きいからである。
図9に示すように、従来用いられていた厚さ50nmのLTPSでは波長380nm〜480nm範囲内に透過率のピークが存在している。したがって、従来のLTPSは遮光膜としては適当ではない。図9において、LTPSの厚さが60nmになると、透過率のピークが500nmよりも長波長側に移動し、波長380nm〜480nmの範囲の透過率は非常に小さくなる。さらに、LTPSの厚さが70nmになると、透過率のピークはさらに長波長側に移動し、波長380nm〜480nmの透過率はさらに小さくなる。
図10は、LTPSの膜厚と、波長380nm〜480nmの範囲の光に対する透過率の関係を示すグラフである。図10の横軸はLTPSの膜厚で、縦軸は、波長380nm〜480nmの透過率の積分値である。図10は、LTPSの膜厚が50nmの場合における透過率を1として、膜厚による透過率の変化を示すものである。
図10に示すように、LTPSの膜厚が50nmの場合が最も透過率が高い。つまり、LTPSの膜厚が50nmの場合は、遮光膜として用いる場合は、最も効率が低い。これに対してLTPSの膜厚を60nmとすると、波長380nm〜480nmの光に対する積分透過率は膜厚が50nmのときに比べて半分程度になる。したがって、膜厚を60nmとすることによって、遮光効率を大幅に向上させることが出来る。
さらに、LTPSの膜厚を70nmにすると、波長380nm〜480nmの光に対する積分透過率はさらに低下して、膜厚が50nmの時に比べて1/3程度にまで低減することが出来る。このように、LTPSの膜厚を60nm以上とすることによって、LTPSを遮光膜として使用することが出来るようになる。一方、LTPSの膜厚が80nm以上となると、LTPSに生ずる凹凸がTFTの特性に影響するようになるので、LTPSの厚さは80nm以下とすることが望ましい。
LTPSのゲート電極を遮光膜として使用する場合に比べて、LTPSを遮光膜として使用することによって、TAOSTFTおよびその配線と遮光膜との距離が大きくなるので、浮遊容量を小さくできるという利点がある。
図11は本発明の実施例2を示す断面図である。図11が図3と異なる点は、遮光膜51として、LTPSではなく、a−Si1021を使用している点である。図11において、a−Si1021がLTPS102と同じ層に形成されている。そして、a−Si1021はTAOSの下側の層に形成され、TAOS106に対する遮光膜51となっている。後で、図16で説明するように、a−Si1021はLTPS102に比べてバックライトに対する透過率が小さいので、遮光膜としての効率をより向上させることが出来る。
図12乃至図15は、図11の構成を実現するプロセスである。図12は、実施例1における図4と同様な構成であるが、エキシマレーザを全面ではなく、LTPSTFTが形成される部分のみ、あるいは、TAOS106の遮光膜とする部分を避けて照射している点である。つまり、TAOS106の遮光膜51として用いる部分はa−Si1021のままにしておく。
線状エキシマレーザを走査することによって、a−Si1021をPoly−Si102に変換するような場合、a−Si1021として残したい部分には、メタルをパターニングしたものでマスクを形成して、エキシマレーザを全面照射することも可能である。
このようにして、LTPS102とa−Si1021の領域を分けて形成した後、フォトリソグラフィによってパターニングを行う。なお、LTPS102とa−Si1021が混在している場合にエッチング条件等が異なるために、フォトリソグラフィが難しい場合は、先にa−Si1021をパターニングし、その後、必要な部分にエキシマレーザを照射することも可能である。
その後、図13に示すように、第1ゲート絶縁膜104を形成し、第1ゲート電極104を形成した後、イオンインプランテーション(I/I)を行う。図13が実施例1の図5と異なる点は、遮光層としてLTPSではなく、a−Si1021を使用しているという点である。図13において、イオンインプランテーション(I/I)はa−Si1021に対しても行われるが、a−Si1021の遮光膜51としての特性には大きな影響を与えない。
その後、図14に示すように、第1ゲート電極104を覆って第1層間絶縁膜105を形成し、その上にTAOS106を形成する。このプロセスは、実施例1の図6で説明したのと同様である。その後、図15に示すように、TAOS106のチャンネル部の上に第2ゲート絶縁膜107を形成し、その上に第2ゲート電極108形成し、その上に第2層間絶縁膜109を形成する。このプロセスは実施例1の図7で説明したのと同様である。
その後、LTPSTFTに対して第1スルーホール110と第1SD電極112を形成し、TAOSTFTに対して第2スルーホール111と第2SD電極113を形成する。このプロセスは実施例1の図3で説明したのと同様である。図11が図3と異なる点は、図11では遮光膜51としてa−Si1021が使用されているという点である。
図16は、バックライトのスペクトルとa−SiとPoly−Siの場合の透過率を示すグラフである。図16の横軸は波長である。図16の左側の縦軸は透過率であり、右側の縦軸は、バックライトの光強度である。図16に示すバックライトのスペクトルは図8で説明したのと同じである。
図16において、a−SiもLTPSも膜厚は50nmである。図16において、TAOSの特性に影響の大きい波長380nm〜480nmに注目すると、a−Siの透過率はLTPSの透過率に比較して極めて小さい。つまり、遮光膜として用いる場合は、a−SiのほうがLTPSよりもはるかに効率が良い。図16では、a−Siは50nmであるが、実施例1の図9で、LTPSについて説明したように、膜厚を大きくすることによって、干渉効果を加えて、透過率をさらに低下させることが出来ることはa−Siについても同様である。
したがって、a−Siの膜厚を60nm乃至80nm、あるいは60nm乃至70nmとすることによって、遮光特性をさらに、大幅に向上させることが出来る。
図17は、本発明の実施例3を示す断面図である。図17が実施例1の図3と異なる点は、TAOS106の遮光膜として、大量にイオンドープされたLTPS(以後過ドープLTPSという)52を用いている点である。LTPSの透過率は、イオンをドープした量が大きいほど、小さくなる。さらに、イオンのドープ量を大きくすると、LTPSの結晶構造が破壊されるために、透過率がさらに低下する。
図17における遮光膜52は、過ドープLTPSを用いることによって、遮光膜52としての特性をさらに向上させたものである。一方、LTPSTFTにおけるドープは、TFTとしての性能上、適切なドープ量とする必要がある。LTPSTFTとしてのドープ量は通常はソースドレイン領域で、1019乃至1020/cm3である。
本実施例における遮光膜52としてのLTPSのドープ量はLTPSTFT102におけるドープ量よりも大きい。好ましくは、1021/cm3以上である。つまり、遮光膜52としてのLTPSのドープ量はTFTを構成するLTPS102のドープ量の10倍以上である。
図18は、TFT部分102と遮光膜部分52において、イオンドープの量を変えるためのイオンインプランテーション(I/I)のプロセスを示す断面図である。図18は、実施例1の図5で説明したような、通常のイオンインプランテーションを行ったあと、遮光膜以外の部分にマスク500を形成し、さらにイオンインプランテーション(I/I)を行っている状態を示す断面図である。
このマスク500は、第1ゲート絶縁膜103や第1ゲート電極104の上等に直接レジストを形成することでもよい。TFTのイオンインプランテーションに用いられるイオンは、ボロン(B)、リン(P)等であるが、遮光膜52に用いるイオンは、透過率を下げさえすればよいので、特に、制限はなく、例えばアルゴン(Ar)等でもよい。もちろん、ボロン(B)、リン(P)でもよいし、これらの元素とアルゴン(Ar)等を混合して使用してもよい。
また、実施例1で説明したように、過ドープしたLTPSによる遮光膜52の膜厚を60nm乃至80nmとすることによって、干渉効果も加えて、遮光効率をさらに向上させることが出来る。
図19は、実施例1乃至3で説明した、TAOS106によるTFTを表示領域に適用した場合を示す断面図である。図19において、TFT基板100の上にTFTアレイ層120が形成されている。TFTアレイ層120は図3等で示すTAOS TFTの層構造を有している。図19では、その上に有機パッシベーション膜117が形成されている。
図19はIPS方式の液晶表示装置の場合であり、有機パッシベーション膜117の上にコモン電極121が平面状に形成されている。コモン電極121を覆って容量絶縁膜122が形成され、その上に画素電極123が形成されている。画素電極123は、櫛歯状あるいはストライプ状である。画素電極123を覆って液晶分子301を初期配向させるための配向膜124が形成されている。
画素電極123とコモン電極121の間に映像信号が印加されると、矢印で示すように電気力線が発生し、液晶分子301を回転させて液晶層300の透過率を制御することによって、画像を形成する。
図19において液晶層300を挟んで対向基板200が配置されている。対向基板200にはカラーフィルタ201とブラックマトリクス202が形成されている。カラーフィルタ201とブラックマトリクス202を覆ってオーバーコート膜203が形成され、その上に液晶分子301を初期配向させるための配向膜204が形成されている。
液晶表示装置において、画素電極123に映像信号が書き込まれると、画素電極123とコモン電極121と容量絶縁膜122によって形成される保持容量によって、1フレームの間、電圧が保持される。この時TFTのリーク電流が大きいと、画素電極123の電圧が変化し、フリッカ等が発生して、良好な画像を形成できなくなる。本発明のTAOS TFTを用いることによって、リーク電流が小さい、良好な画像を有する液晶表示装置を実現することが出来る。
一方、周辺回路にはLTPSを用いることによって、高性能の駆動回路を形成することが出来る。本発明では、TAOSの遮光膜にLTPSと同時に形成した半導体を用いるので、TAOSの特性変動が小さく、浮遊容量が小さい液晶表示装置を実現することが出来る。
1…液晶表示装置、 10…表示領域、 20…周辺回路領域、 50…LTPS遮光膜、 51…a−Si遮光膜、 52…過ドープLTPS遮光膜、 100…TFT基板、 101…下地膜、 102…LTPS、 103…第1ゲート絶縁膜、 104…第1ゲート電極、 105…第1層間絶縁膜、 106…TAOS、 107…第2ゲート絶縁膜、 108…第2ゲート電極、 109…第2層間絶縁膜、 110…第1スルーホール、 111…第2スルーホール、 112…第1SD電極、 113…第2SD電極、 117…有機パッシベーション膜、 120…TFTアレイ層、 121…コモン電極、 122…容量絶縁膜、 123…画素電極、 124…配向膜、 130…下偏光板、 140…スルーホール、 150…端子部、 160…フレキシブル配線基板、 200…対向基板、 201…カラーフィルタ、 202…ブラックマトリクス、 203…オーバーコート膜、 230…上偏光板、 300…液晶層、 301…液晶分子、 400…バックライト、 500…バックライト 1021…a−Si、I/I…イオンインプランテーション
Claims (14)
- Siを用いた第1のTFTと酸化物半導体を用いた第2のTFTが形成された基板を有する表示装置であって、
前記第1のTFTは前記第2のTFTよりも前記基板側に形成され、
前記第1のTFTを構成するSiと同層で、かつ、同じ材料で前記第2のTFTの遮光膜を形成し、
前記遮光膜の厚さは60nm乃至80nmであることを特徴とする表示装置。 - 前記遮光膜の厚さは60nm乃至70nmであることを特徴とする請求項1に記載の表示装置。
- 前記表示装置は表示領域と周辺回路領域を有し、
前記第1のTFTは前記周辺回路領域に形成され、前記第2のTFTは表示領域に形成されていることを特徴とする請求項1に記載の表示装置。 - Poly−Siを用いた第1のTFTと酸化物半導体を用いた第2のTFTが形成された基板を有する表示装置であって、
前記第1のTFTは前記第2のTFTよりも前記基板側に形成され、
前記第1のTFTを構成するPoly−Siと同層で形成されたa−Siによって前記第2のTFTの遮光膜を形成したことを特徴とする表示装置。 - 前記遮光膜の波長380nm〜480nmに対する積分透過率は、前記第1のTFTを構成するPoly−Siの波長380nm〜480nmに対する積分透過率よりも小さいことを特徴とする請求項4に記載の表示装置。
- 前記遮光膜の厚さは60nm乃至80nmであることを特徴とする請求項4に記載の表示装置。
- 前記遮光膜の厚さは60nm乃至70nmであることを特徴とする請求項4に記載の表示装置。
- 第1のPoly−Siを用いた第1のTFTと酸化物半導体を用いた第2のTFTが形成された基板を有する表示装置であって、
前記第1のTFTは前記第2のTFTよりも前記基板側に形成され、
前記第1のTFTを構成する前記第1のPoly−Siと同層に形成された、第2のPoly−Siによって、前記第2のTFTの遮光膜を形成し、
前記第2のPoly−Siのイオンドープ量は前記第1のPoly−Siのイオンドープ量よりも大きいことを特徴とする表示装置。 - 前記第2のPoly−Siのイオンドープ量は、前記第1のPoly−Siのイオンドープ量の10倍以上であることを特徴とする請求項8に記載の表示装置。
- 前記第2のPoly−Siの波長380nm〜480nmに対する積分透過率は、前記第1のTFTを構成する前記第1のPoly−Siの波長380nm〜480nmに対する積分透過率よりも小さいことを特徴とする請求項8に記載の表示装置。
- 前記第2のPoly−Siの厚さは60nm乃至80nmであることを特徴とする請求項8に記載の表示装置。
- 前記第2のPoly−Siの厚さは60nm乃至70nmであることを特徴とする請求項8に記載の表示装置。
- 前記第2のTFTはトップゲートであることを特徴とする請求項1乃至12のいずれか1項に記載の表示装置。
- 前記表示装置は液晶表示装置であることを特徴とする請求項1乃至13のいずれか1項に記載の表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016200992A JP2018064020A (ja) | 2016-10-12 | 2016-10-12 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016200992A JP2018064020A (ja) | 2016-10-12 | 2016-10-12 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2018064020A true JP2018064020A (ja) | 2018-04-19 |
Family
ID=61966903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016200992A Pending JP2018064020A (ja) | 2016-10-12 | 2016-10-12 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2018064020A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021034577A (ja) * | 2019-08-26 | 2021-03-01 | 株式会社ジャパンディスプレイ | 半導体装置および半導体装置の製造方法 |
| JPWO2021186285A1 (ja) * | 2020-03-20 | 2021-09-23 |
-
2016
- 2016-10-12 JP JP2016200992A patent/JP2018064020A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021034577A (ja) * | 2019-08-26 | 2021-03-01 | 株式会社ジャパンディスプレイ | 半導体装置および半導体装置の製造方法 |
| JP7412924B2 (ja) | 2019-08-26 | 2024-01-15 | 株式会社ジャパンディスプレイ | 半導体装置および半導体装置の製造方法 |
| JPWO2021186285A1 (ja) * | 2020-03-20 | 2021-09-23 | ||
| WO2021186285A1 (ja) * | 2020-03-20 | 2021-09-23 | 株式会社半導体エネルギー研究所 | 半導体装置、および半導体装置の作製方法 |
| JP7656586B2 (ja) | 2020-03-20 | 2025-04-03 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US12501707B2 (en) | 2020-03-20 | 2025-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105470262B (zh) | 薄膜晶体管基板及使用薄膜晶体管基板的显示设备 | |
| JP7085352B2 (ja) | 表示装置 | |
| US9559125B2 (en) | Array substrate, display device, and method for manufacturing the array substrate | |
| JP5784732B2 (ja) | 液晶表示装置、および液晶表示装置の製造方法 | |
| US9640559B2 (en) | Low temperature poly-silicon array substrate and forming method thereof | |
| JP6832656B2 (ja) | 半導体装置の製造方法 | |
| JP5600255B2 (ja) | 表示装置、スイッチング回路および電界効果トランジスタ | |
| WO2020021938A1 (ja) | 表示装置 | |
| JP2018170324A (ja) | 表示装置 | |
| US10361229B2 (en) | Display device | |
| JP2018074076A (ja) | 表示装置 | |
| WO2015052991A1 (ja) | 半導体装置およびその製造方法 | |
| JP5384088B2 (ja) | 表示装置 | |
| KR20110069362A (ko) | 액정표시장치의 어레이 기판 | |
| JP2010177223A (ja) | 液晶表示装置及びその製造方法 | |
| JP2010165961A (ja) | 薄膜トランジスタ、表示装置及びこれらの製造方法 | |
| JP2011033703A (ja) | 表示装置及びその製造方法 | |
| JP2010147351A (ja) | 液晶表示装置及びその製造方法 | |
| KR101620527B1 (ko) | 박막트랜지스터 기판 및 그 제조 방법 | |
| JP2019046903A (ja) | 表示装置及びその製造方法 | |
| JP2018064020A (ja) | 表示装置 | |
| JP4481942B2 (ja) | 表示装置用薄膜トランジスタ、同トランジスタを用いた基板及び表示装置とその製造方法 | |
| JP2018185397A (ja) | 表示装置及びその製造方法 | |
| JP5032077B2 (ja) | 表示装置及びその製造方法 | |
| JP5405770B2 (ja) | 表示装置およびその製造方法 |