[go: up one dir, main page]

TW200813580A - Display unit and manufacturing method thereof - Google Patents

Display unit and manufacturing method thereof Download PDF

Info

Publication number
TW200813580A
TW200813580A TW096129830A TW96129830A TW200813580A TW 200813580 A TW200813580 A TW 200813580A TW 096129830 A TW096129830 A TW 096129830A TW 96129830 A TW96129830 A TW 96129830A TW 200813580 A TW200813580 A TW 200813580A
Authority
TW
Taiwan
Prior art keywords
film
polycrystalline
conductive film
signal line
electrode
Prior art date
Application number
TW096129830A
Other languages
English (en)
Inventor
Irizumi Tomoyuki
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of TW200813580A publication Critical patent/TW200813580A/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6757Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40Crystalline structures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01Manufacture or treatment
    • H10D86/021Manufacture or treatment of multiple TFTs
    • H10D86/0221Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0227Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials using structural arrangements to control crystal growth, e.g. placement of grain filters
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/80Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

200813580 九、發明說明: 【發明所屬之技術領域】 置及其製造方法。 本發明是有關於顯示裝 【先前技術】
I年來#載具有低温多晶矽τρτ(τ_ =S1StQr:薄膜電晶體)的奶陣列基板(町ay Substrate) =晶顯㈣有機EL顯示器等的顯示裝置,由於可以得到 ΓΠ :移動度與高可靠度而受到注目(非特許文獻 弟6圖說明習知的具有低温多晶石夕TFT的TFT陣 列基板的製造方法。第6圖為藉由習知製造方法而得的TFT陣 列基板模式剖面圖。並且,以下所示的步驟為頂閘型⑽gate 的m陣列基板的製造方法。首先,藉由《(P—D 玻璃基板1上形成基礎氮化膜2、基礎氧化層3與非晶矽 膜(贿phous silicon)成膜。接著,進行回火(咖eal)處理, 使得非晶砍中的氫it素濃度降低。並且,藉由雷射回火(laser :neal)法’使付非晶矽成為結晶化的矽膜。接著,根據照片 t版®木化Cpatterrung:)多晶石夕膜成為想要的圖案而形成多 晶石夕膜4(罩幕(贴以)〗)。 接著,利用CVD法形成閘極(gate)絕緣膜5。其次,只在 保持谷ϊ之處開口,在此之外的區域以光阻(『Mist)覆蓋(罩 幕2)。猎由離子植入(i〇n d〇ping)法,將磷⑻植入於多晶矽 中然後除去光阻。接著,為了控制電晶體的閥值電壓,利用 離子植入法,穿過閘極絕緣膜5,而將硼(6)植入於多晶矽膜4 2185-9071-pp 5 200813580 中。 其次,藉由濺鍍(sputter)法,成膜用來形成閘極電極 6a的金屬溥膜。§亥金屬薄膜為Ai、cr、||〇、Ti、w等的^ 屬材料或者合金材料。接著利用照片製版形成光阻圖案(罩 幕3)。然後,以蝕刻(etching)法圖案化金屬薄膜成為所 要的形狀,而形成閘極電極6a。然後去除光阻。其次,以 閘極電極6a作為罩幕且藉由離子植入法,將植入多 _晶矽膜4中’形成P型電晶體。在此,敍述關於p型電晶 體的形成,然而,形成N型電晶體的情況為,以開極電: 6a作為罩幕且藉由離子植入法,將p(碟)植入於多晶石夕膜
根據顯示裝置的仕樣,分別製造N型式p型的單一通 遏的TFT陣列基板。再者,可以形成具有N型、p 的⑽s 構造的兩個通道的低溫多晶石夕的m陣列基板。在形成N
型、P型的兩個通道的情況下,由於照片製版步驟增加一 個’所以罩幕會增加一片。 ’、人藉由電漿CVD法形成層間絕緣冑7。可以使用 使 SiH4 與 N2〇 或是 TE〇s(TetraEth〇xySii_, 與〇2反應的氧化石夕膜作為層間絕緣膜7。再者,也可以使 用使SiUH3反應的氮化石夕臈。並且可以使用^L與N2〇 NH3反應後氮氳化石々胺 、 段職化矽膜。並且,不限於這些的單層,也 可以為積層膜。其次,為了 、 J便利用離子植入法植入的p (鱗) 與B (硼)擴散’進行埶處 # ”、、爽理。然後,耩由照片製版形成光 阻圖案(罩幕4)。接菩,ϊν # a 乂乾蝕刻(dry etching)法於層間
2185-9071-PF 6 200813580 絕緣膜7形成接觸孔(c〇ntac1: hall)8後,除去光阻。 其次,藉由錢鍍法成膜用以形成信號線9的金屬薄 膜。使用Al、Cr、Mo、Ti、f等的金屬材料或者合金材料 作為金屬材料。其次,藉由照片製版形成光阻圖案(罩幕 5)。然後,利用乾蝕刻法圖案化金屬薄膜成為想要的形狀, 形成信號線9。其次藉由電漿CVD法形成保護膜i 〇。保護 膜1 ΰ可以使用使S i H4與NH3反應的氮化石夕膜。其次,為了 回復損傷’進行熱處理。 … 其次,藉由照片製版形成光阻圖案(罩幕6)。以乾钱 法於保護膜1 G形成接觸孔8之後,去除光阻。其次,藉由 錢艘法成膜用以形成晝素電極層丨丨的透明導電性膜。然 後藉由照片製版形成光阻圖案(罩幕7)。以乾蝕刻法圖 案化透明導電性膜成為想要的形狀,以形成晝素電極層 π °利用上述製造方法,完成具有低温多晶矽TFT的tFT 陣列基板。
N型或者p型的單一通道構造的TFT陣列的情況,.在 如、片製版步驟使用的罩幕片數是如上所述的7片。並且,N 型以及P型的兩個通道構造時,在照片製版步驟使用的罩 幕片數為8片。 在特許文獻1中,已揭示在玻璃基板1上形成遮光層 導線’並於此上部形成多晶矽膜的顯示裝置。並且,揭示 利用雷射照射,藉由使得於此遮光層導線上形成的多晶矽 的結晶粒徑比起與遮光層配線沒有對向的多晶矽的結晶粒 控還大,可提供顯示品質高的顯示裝置。 2185-9071-PF 7 200813580 5周整多晶石夕的結晶粒徑的其他方法,於特許文獻2中 揭不’在玻璃基板〗上,將用以調整多晶矽的粒徑的蓄熱 遮光層於多晶石夕層的下層形成的構造。再者,特許文獻3 之中已揭不在絕緣性基板上,與多晶矽層的ldd區域對向 的區域包括由不透明金屬構成的遮光膜的構造。再者,特 許文獻4已揭示在半導體薄膜的下層包括光吸收層的構 仏。並且,關於特許文獻5,如後所述。 【特許文獻丨】特開20 03-29 7851號公報 【特許文獻2】特開20 04-207337號公報 【特許文獻3】特開20 01-2845 94號公報 【特許文獻4】特開2〇〇5-1 361 38號公報 【特許文獻5】特開2002-76351號公報 【非特許文獻1】東芝ReviewV〇1.55No.2(2000)「低 溫P-Si TFT-LCD」西部徹著他(2〇〇〇年) 【非特許文獻2】「低溫多晶矽TFT-LCD技術」鵜飼 育弘著ED Research社發行(2005年4月20日發行) 【非特許文獻3】「液晶顯示器技術」松本正一編 著產業圖書發行(1996年11月8日發行) 【發明内容】 因此,在TFT陣列基板的製造步驟中,提高顯示品質, 同時減少製造步驟數目而提高生產性是極為重要的課題。 然而,上述第6圖所示的習知例的單一通道構造的低溫多 晶石夕的TFT陣列基板的製造步驟中,N型或P型的單一通 2185-9〇71~pp 8 200813580 道構造的TFT陣列基板的情況,在照片製版步驟使用的罩 幕片㈣上述的7片。Η以及p型的兩通道構造的情況, 在照片製版步驟使用的罩幕片數為上述的8片。因此,/ , 能稱為生產性高。 ’不 上述特許文獻1、2以及3之中,在TFT陣列基板 造步驟同㈣要7片的罩幕。再者,上述特許文心之中: 在TFT陣列基板的製造步驟需要8片的罩幕。 並且,上述特許文獻5之中,提出藉由一個罩幕㈣ 成N型以及P型兩種通道的構造的方法。藉由同文獻的^ 法,製造透過型的單一通道構造的m陣列基 6片的罩幕。 而要 有鐘於如上所述的背景,本發明提供一種顯示品質良 好,且生產性高的顯示裝置及其製造方法。 本I月的顯7F裝置包括··信號線,設於基板上;導電性 膜’離間而設於與上述信號線同—層;基礎絕緣膜,設於 上述信號線以及上述導電性膜的上方;多晶石夕膜,設於上 述基礎絕緣膜的上方;層間絕緣膜,形成於上述多晶石夕膜 的上方;晝素電極,形成於上述層間絕緣膜的上方;以及連接圖 案、’、在上述層間絕緣膜的上方與上述晝素電極離間而形成,且與 上述夕曰曰石夕膜與上述信號線連接,其中下部形成有上述導電性膜的 述^ a曰夕膜的、曰曰粒杻比起下部未形成有導電性膜的上述多晶 矽膜的結晶粒徑還大。 發明效果 藉由本1明,可提供一種顯示品質良好,且生產性高
2185-9071-PF 9 200813580 的顯示裝置及其製造方法。 【實施方式】 以下說明可能適用於本發明的實施形態。以下的說明是 關於本發明的實施形態,但是本發明不限於以下的實施形態。 第1圖為顯示本發明的實施形態使用於顯示裝置的 TFT陣列基板構成的模式上視圖。首先,參照第丨圖以說 ⑩曰月以下的實施形態。具有& TFT陣列基板的顯示裝置為液 晶顯示裝置、有機EL顯示裝置等的平面型顯示裝置(Flat
Panel Display)。在此,說明關於顯示裝置之中一個例子 的液晶顯示裝置。 本發明的實施形態的顯示裝置具有基板11〇。基板11〇, 例如為以陣列狀配置的TFT陣列基板的TFT12〇。於基板ιι〇 中,設置有顯示區域111以及圍繞此顯示區域lu的方式 而設置的外框區域112。在此顯示區域1U中,形成有複 _數個閘極導線(掃描信號線)113以及複數個信號線(顯示 仏號線)114。複數個閘極導線(掃描信號線)丨13平行地被 配置。同樣地,複數個信號線(顯示信號線)丨〗4平行地被 配置。閘極導線(掃描信號線)丨丨3與信號線(顯示信號 線)114是以互相交叉的方式形成著。閘極導線丨i 3與信號 線(顯示信號線)114互相垂直交叉。其次,鄰接的閘極導 線113與信號線114包圍的區域構成晝素丨丨7。因此,在 基板110中的畫素Η 7是排列成矩陣狀。 並且’在TFT基板11 〇的外框區域丨丨2中,設置掃描 2185-9071-PF 10 200813580 信號驅動電路115以及顯示信號驅動電路11 6。閘極導線 113疋由顯不區域ill延伸設置至外框區域ιΐ2〇並且, 在TFT基板11 〇的端部,閘極導線11 3連接於掃描信號驅 動電路11 5。信號線114也相同地,由顯示區域1丨丨延伸 設置至外框區域112。並且,在TFT基板110的端部中, 閘極導線114連接於掃描信號驅動電路116。在掃描信號 驅動電路115的附近,連接著外部導線18。再者,在顯 示信號驅動電路1丨6附近,連接著外部導線丨丨9。外部導 線 118、119,例如為 FPC(Flexible Printed Circuit)等 的導線基板。 經由外部導線11 8、11 9,供給來自外部的各種信號於 掃描信號驅動電路115以及顯示信號驅動電路〗丨6。根據 來自外部的控制信號,掃描信號驅動電路115會供給閘極 信號(掃描信號)於閘極導線(掃描信號線)113。根據此閘極 信號,閘極導線113被依序地選擇。根據來自夕卜部的控制 信號、顯#資料等、顯示信號驅動電路116會供給顯示信 號於信號線114。藉此,能夠供給對應顯示資料的顯示電 壓至各個晝素117。 在晝素117之中,形成有至少j個TFT12〇。TFn2〇 配置於閘極導線113與信號線114之交又點附近。例如, 此TFT12G供給顯示電壓於畫素電極。亦即,藉由來自閑極 導線113_極信號,開關元件的TFT12G為開啟⑽。藉 =’由於信號線114’顯示電壓可被施加於連接著m的 信號線的畫素電極。並呤 金| /、_人,畫素電極與對向電極之間,可 2185-9071-PF 11 200813580 根據顯不電壓而產4:雷、, 座生電%。亚且,TFT基板11〇的表面形 成有配向膜(圖未顯示)。 並且,TFT陣列基板配置有對向著的對向基板(益圖 示)。對向基板例如為彩色濾光片㈣Qrfuter)基板,其 配置於觀看側。在對向基板,形成有彩色遽光片、黑矩陣 (BM)以及配向膜等。並且,基板11〇與對向基板之間夾置 有液晶層。亦即,在基板11 〇與對向基板之間注入液晶。 _ 並且基板110與對向基板的外侧面設有偏光板以及相位 差板專再者,在液晶顯示面板的觀看側的相反側配設有 背光模組(backlight unit)等。 利用晝素電極與共通電極之間的電場,驅動液晶並且 改變基板間的液晶的配向方向。藉此,會改變通過液晶層 的光的偏光狀態。亦即,通過偏光板變成直線偏光的光, 藉由相位差板以及液晶層等,改變偏光狀態。·具體而言, 藉由透光區域,設置於TFT陣列基板側的偏光板,來自背 _ 光模組的光會變成直線偏光。其次,藉由此直線偏光通過 TFT陣列基板侧的相位差板、液晶層以及對向基板侧的相 位差板’偏光狀態會改變。另一方面,在反射區域中,來 自液晶顯示面板的觀看側入射的外來光,藉由對向基板側 的偏光板變成直線偏光。並且,此光線藉由往返於對向基 板側的相位差板以及液晶層,改變偏光狀態。 其次’利用偏光狀態,改變通過對向基板側的偏光板 的光量。亦即,來自背光模組而透過液晶顯示面板的透過 光以及由液晶顯示面板反射的反射光内,會改變通過觀看 2185-9071-PF 12 200813580 側的偏光板的光的光量。藉由施加的顯示電壓,液晶的配 向方向會變化。因此,藉由控制顯示電壓,能夠變化通過 觀看側的偏光板的光量。亦即,藉由改變每個晝素的顯= 電壓,可顯示想要的影像。 ' y' 具體而言’在黑顯示時,藉由相位差板與液晶層,成 為具有與光的觀看㈣的偏光板的吸收軸大約㈣㈣動方 向(偏光面)的直線偏光。.藉此,大部分的光因為觀看側的 _ 偏光板而被遮光,而能夠進行黑顯示。另一方面,在白顯 不時,精由相位差板舆液晶層,成為與觀看侧的偏光板的 吸收軸大約垂直相交方向的直線偏光或是圓偏光等。如上 所述,因為光通過觀看側的偏光板,能夠進行白顯示。藉 此,利用閘極信號以及源極(source)信號,控制施加於^ 個晝素的顯示電壓。藉此,改變液晶層的配向,並且改變 對應顯示電壓的偏光狀態。因而,能夠顯示想要的影像。 使用帛2圖、第3圖以及第4圖以說明TFT陣列基板 •的構造及其製造方法。TFT陣列基板具有設置有顯示區域 111的晝素117的TFT120,設置有掃描信號驅動電路部115 與顯不信號驅動電路部116(以下稱為驅動部)的TFT13〇。 第2圖為顯示TFT陣列基板的晝素117的構造的模式上視 圖。第3圖為顯示TFT陣列基板的驅動部的TFT的構造的 模式上視圖。第4圖為顯示具有頂閘型的低温多晶矽TFT 的TFT陣列基板的製造方法的剖面圖。在第4圖的右侧顯 不第2圖A-A剖面,左側顯示第3圖B-B剖面0 首先,以第2圖與第4圖說明關於晝素1丨7的構造。 2185-9071-PF 13 200813580 如第2圖所示,在破璃基板1上的閘極導線e與信號線9 以相互又叉的方式形成。閘極導線6與信號線9垂直相交。 其次,以隣接閘極導線6與信號線9所包圍的區域成為第 1圖所示的晝素117。因此,在玻璃基板!中,晝素 被配列成矩陣狀。閘極電極6a由閘極導線6延伸出來。在 玻璃基板1上形成有保持容量導線14。保持容量導線14 與閘極導線6略平行地被設置。 _ 在信號線9上,設有基礎氮化膜2以及基礎氧化膜3。 因此彳5唬線9與閘極導線6經由基礎氮化膜2與基礎氧 化膜3而交叉。晝素117内的信號線9為第1圖的信號線 114 ’而閘極導線6為閘極導線113。 閑極電極6a的下方形成有多晶石夕膜4(參照第2圖)。 閘極電極6a與多晶石夕膜4之間配置有間極絕緣膜5。因 此,閘極電極6a與多晶矽膜4是隔著閘極絕緣膜5而對向 配置著。比起閘極電極6a,多晶矽膜4在第4(e)圖的左右 籲方向變大而形成著。亦即,形成閘極電才虽&非對向區 域。在多晶梦膜4之中’與閘極電極6a的非對向區域部分 的一者為TFT源極區域,另一者為TFT的汲極區域。其次, 多晶石夕膜4之中,閘極電極6a的正下方的部分為通道區 域。因此,源極區域與没極區域之間形成有通道區域。此 通道區域為隔著閘極絕緣膜5與閘極電極對向配置著。 多晶矽膜4的源極區域的上方形成有連接圖案15(參 照第2圖、第4(e)圖)。此連接圖案15是形成於配置在閉 極導線6以及閘極電極6a的上方的層間絕緣膜7以及保護 2185-9071-pf 200813580 膜10的上方。在多晶碎膜4的源極區域與連接圖案15的 對向的位置,形成有貫通閘極絕緣膜5、層間絕緣膜7以 及保濩膜1 〇的接觸孔22。其次,經由此接觸孔22,連接 圖案15與多晶矽膜4的源極區域連接著。 連接圖案15是延伸而設置在信號線9的上方。(參照 第4(e)圖)。其次,在信號線9與連接圖案15對向的位置, 形成有從保護膜10的表面貫通基礎氮化膜2、基礎氧化膜 _ 3、閘極絕緣膜5、層間絕緣膜7以及保護膜10的接觸孔 21 &由接觸孔21,信號線9與連接圖案1 5可連接著。 〜七彳°號線9與多晶石夕膜4的源極區域可經由連接圖案 15連接著。晝素電極n是利用與連接圖案15同一導電層 連接。其次’在晝素電極11與多晶矽膜4對向的位置,形 成有彳文保護膜1 〇的表面貫通閘極絕緣膜5、層間絕緣膜7 x及保濩膜1 〇的接觸孔23。經由此接觸孔23,晝素電極 -、夕曰曰石夕膜4的汲極區域連接著。因此,經由具有多晶 •矽膜4的TFT120,信號線9與晝素電極11可連接著。因 根據i、給於信號線9的顯示信號的顯示電壓,會經由 利用閘極信號而0N(開啟)的TFT120而供給於晝素電極11。 “此晝素電極U是配置於除了晝素117的TFT120的幾 、’们區域。因此,晝素電極11是配置於保持容量導線 的上方在保持容量導線14與晝素電極11之間,配置 =層間、%緣膜7以及保護膜1 〇。保持容量導線14的下方 -置有保持谷量電極13。保持容量電極1 3是利用與信號 9 1〇1 _ Μϊ ^ 、 Π 一4形成。因此,保持容量電極13是被基礎氮化膜 2185-907l-pp 15 200813580 2、基礎氧化膜3以及閘極絕緣膜5舜" 13在畫素m内形成為島狀。保持::者。保持容量電極 量導線]4之間形成彳A ^ n'極與保持容 極絕緣膜5。藉由對向 ^聽膜3以及間 量導線】4,使得f保持各I電極〗3以及保持容 使传基礎虱化膜2 緣膜5央置於兩者之門^ 足虱化膜3以及閘極絕 量電極13“ 形成保持容量。亦即,伴持容 里電極13成為用來形成保持 丨保持备 導線〗4成為上部^椏^ 的下。P氣極’而保持容量 #電極,而形成保持容量。 保持容量電極13在第4(e)圖的左 蛤線14較長地形成著。亦即, (保持谷罝 的非對向區域。在此+ /有,、保持容量導線14 面貫通基礎氮化膜2=域’形成有從保護们〇的表 絕緣膜7以及㈣膜^膜3、閘極絕緣膜5、層間 極π的上方孔24。在此,保持容量電 方形成有4個接觸孔24(參照第2圖) 接觸孔2 4,書辛雷;!:$ 11 / 、、工由匕 佥辛…广 持容量電極13連接著。因此, 旦素電極11與保持容量電極13成為相同的電位。藉此,
可維持供給於晝素電極11的顯示電壓。 S ΤΡΤ1Γ的槿制第3圖以及第制圖以說明驅動部的 的構k。驅動部的TFT13Q的基本構造與 的TFT120相同。呈斯品丄 B 、 六 门八體而^疋以閘極導線6與信號線9 、方式开v成。其次’閘極電極6a是由閘極導線6延伸 而設置著。此閑極電極6a的下方,形成有多晶石夕膜4。閑 極電極6a與多晶矽膜4之間配置有閘極絕緣膜5。因此, 閑極電極6a與多晶石夕膜4是隔著閘極絕緣膜5而對向配置 2185-9071-pp 16 200813580 著。比起間極電極6a’多晶…在第4(e)圖的左右方向 變大而形成著。亦即,形成間極電極6a的非對向區域 =二4Γ,間極電極6a的非對向區域部分的-者為 TFT源極£域,另一去或 τι?τ上人、 $者為TFT ^«域。其次,多晶石夕 、之,閘極電極6a的正下方的部分為通道區域。因此, 源極區域與汲極區域之間形成有通道區域。多晶石夕膜4的 源極區域的上方形成有逹接圖案15。此連接圖案Η是形
成於配置在閘極導線6以及閘極電極^的上方的層間絕緣 膜7以及保護膜1G的上方。在多晶石夕心的源極區域與連 接圖案15的對向的位置,形成有貫通閘極絕緣膜5、層間 絕緣膜7以及保護膜1〇的接觸孔32。其次,經由此接觸 孔32,連接圖案15與多晶石夕膜4的源極區域連接著。其 次’在信號線9與連接圖案! 5對向的位置,形成有貫通基 礎氮化膜2、基礎氧化膜3、閘極絕緣膜5、層間絕緣膜7 以及保護膜10的接觸孔31。經由接觸孔31,信號線9與 連接圖案15可連接著。藉此,信號線9與多晶梦膜4的源 極區域可經由連接圖案15連接著。 驅動部的TFT130的多晶矽膜4的下方,形成有導電性 膜1 2。導電性膜12是利用與信號線9以及保持容量電極 13同一層形成。因此,導電性膜12與信號線9以及保持 容量電極13是以相同的材料形成。導電性膜12是從信號 線9以及保持容量電極13離間而設置著。導電性膜〗2與 多晶矽膜4之間配置有基礎氮化膜2以及基礎氧化膜3。 亦即,導電性膜12與多晶矽膜4隔著基礎氮化膜2以及基 2185-9071-pf 17 200813580 礎氧化膜3而對向配置著。再 ^ 丹者’導電性膜12吾斟廡莫容 晶矽膜4的圖㈣狀而形 疋對應者夕 .,. Ω 珉為島狀。亦即,導電性膜12 疋由“唬線g以及保持容量電 位1 d離間而形成著。 女上所述的在構成驅動部 芦,艰#女、#兩 M 1 d0的多晶矽膜4的下 層形成有導電性膜1 2。另一古;. TFT19n ^ 方面,在構成晝素117的 T120的多晶矽膜4的下層不 , 層不形成導電性膜12。亦即,在 驅動部的玻璃基板1盘多s
1? A/、夕日日矽膜4之間,形成導電性膜 U、基礎氮化膜2以及基礎氧化膜3, 癌疋乳化,而在畫素117的玻 璃基板1與多晶矽膜4之間σ ^ 形成基礎虱化膜2以及基礎 軋化膜3。如上所述,導電性膜12只形成於外框區域ιΐ2, 而不形成於顯示區域η〗内。 以雷射回火結晶化多晶矽膜4的步驟之中,藉由導電 丨膜12可促進其上層的多晶石夕膜4的結晶化。因此,構成 = Τ130的多晶矽膜4,比起構成TFT12〇的多晶矽膜4的結 晶粒控還大。藉由驅動部的多晶矽膜4的結晶粒徑變大, 可=良好的TFT特性。此時,晝素117的多晶石夕膜4的 粒徑最好比起驅動部還小,使得顯示品質不會產生變動。 藉由以上構造,可得到生產性高、且顯示品質良好的TP? 基板。 其次,使用第4圖以說明TFT陣列基板的製造方法。 百先’利用濺鍍法在玻璃基板等的玻璃基板1上沈積用以 形成信號線9、導電性膜12以及保持容量電極13的金屬 薄膜。該金屬薄膜例如可使用A1 (鋁)、Cr (鉻)、Mo(翻)、 Τι (欽)、W(鎢)等、或在這些金屬之中添加其他物質的合 2185-9071-pp 18 200813580 金。在此,採用A1合金/Mo合金的積層構造,厚度分別為 300nm/100nm。沈積用來形成信號線9、導電性膜12、保持 容$電極13之後,藉由照片製版法以形成光阻圖案(罩幕 1)。之後,利用乾蝕刻法將金屬薄膜圖案化成為想要的形 狀’以形成信號線9、導電性膜12以及保持容量電極1 3。 接著,去除光阻。藉此,成為第4(a)圖所示的構造。如上 所述,藉由以相同的步驟在玻璃基板丨上形成信號線g、 導電性膜12以及保持容量電極1 3,可減少步驟數目,提 昇生產性。 然後,在信號線9、導電性膜丨2以及保持容量電極j 3 上形成基礎氮化膜2。基礎氮化膜可利用電漿CVD法形成。 具體而言,可使用厚度50nm的氮化矽膜作為基礎氮化膜 2此基礎氮化膜2是用來防止來自玻璃基板1的Na(鈉) 污木而形成2。其次,形成基礎氧化膜3。基礎氧化膜3 賴電漿CVD法形成。具體而言,可使用厚度㈣⑽的 馨¥1化石夕膜作為基礎氧化膜3。此基礎氧化膜3可在後續進 订使非晶石夕結晶化時進行輔助的功能。例如,藉由基礎氧 化膜3的厚度也可以調整結晶粒徑。在玻璃基板!上可妒 成基礎^化膜2以及基礎氧化膜3的2層的絕緣膜,然而: 也可以/、形成任一種基礎絕緣膜於玻璃基板1上。其次,
形成用來形成多晶矽膜4的非晶矽膜。例如,藉由電漿CVD “在基礎氧化臈3上形成厚度7〇的非晶矽膜。為了抑制 基礎氮化膜2、基礎氧化膜3、非晶石夕膜的膜界面的 純物附著,最接. 取好猎由電漿CVD法在真空中連續地沈積形 2185-9071-pp 19 200813580 成八人進行熱處理,使非晶梦中的氫濃度降低。 其次,利用雷射回火使非晶矽結晶化成為多晶矽膜 4。本發明的實施形態使用的雷射回火法是使用光的波長 532nm的YAG雷射,照射能量密度35〇mj/⑽2脈波寬^ 70n^ec進行回火。除了 YAG雷射以外,雷射回火法可使^ 2分子雷射,然而不限定於此。雷射是以均一的照射能量 被度照射於玻璃基板!上。雷射可由玻璃基板i的上部進 行照射。亦即,從非晶石夕膜的基礎氧化膜3的相反側的那 面照射雷射於非晶石夕膜。亦即,從非晶石夕膜露出的那側對 於玻璃基板1照射雷射光。如上所述,從非晶石夕膜的上部 進订,使件直接朝著非晶石夕膜。其次,藉由照片製版形成 光阻圖案,接著以乾钱刻將多晶石夕膜4圖案化成為想要的 形狀(罩幕2)。接著’去除光阻。藉此,成為第*⑻圖所 不的構造。 相對於晝素117的多s石々腊y l 〖的夕日日矽膑4的結晶粒徑為 010.4^’驅動部的多晶石夕膜4的結晶粒徑為 0.5〜0.9^。亦即,驅動部的多晶矽膜4的結晶粒徑比晝 素1 1 7的多晶碎膜4的έ士 a物你、晉 的、、口日日粒徑逖大。此被認為是在驅動 部之中’從上部照射雷射於多晶石夕膜4時’下部的導電性 膜12可吸收熱,且埶不交異玉山 …、不谷易放出的原因。藉由此熱,可促 進結晶化’而形成結晶粒徑大的多晶石夕。但 吸收而上昇的導電性膜12 * n mu # 12 ^度’必須要比起導電性膜 12的:ί谷點遥低。亦即名 火…… 導電性膜12的溶點的回 火條件下,進仃結晶化。
2185-9071-PF 20 200813580 多晶石夕的晶粒斑曰φ 一 9粒的邊界的晶粒邊界,在通過載子 (電子或電洞)時,备祐番 、、、 曰吏载子擴散而產生捕陷作用。因此, 載子通過晶粒邊界時,姑 φ 捕的頻度愈多會使移動度愈小。 粒控小的話,由於載子 、 ^、I也通過晶粒邊界,所以容易被 捕陷。換言之,容曰a n , 曰曰的、、、口晶粒徑愈大會使移動度愈高。 TFT特性會變佳。因此 使用於驅動部的TFT的多晶矽的 結晶粒徑最好變大。另_ 乃一万面,晝素部的TFT的多晶矽, 必須設定成比起驅動部的多晶石夕的結晶粒徑還小。此是由 於在書素部之中,; 一亨丨之中夕晶矽的結晶粒徑的結晶邊界的變動會 引起的爪特性的變動,而大幅地影響顯示品質。 -人在夕曰曰矽膜4上以覆蓋多晶矽膜4的方式形成 閘極絕緣膜5。例如,閑極絕緣膜5是以電黎㈣法形成。 具體而言’、可使用厚度8Gnm的氧切膜作為閘極絕緣膜 :$ 了幺制閥值電壓,藉由離子植入法穿過閘極絕 參 成用*將、B(侧)植入多晶石夕膜4中。其次,藉由濺鑛法形 “形成閘極導線6、閘極電極6a以及保 的金屬薄膜。該金屬薄膜例如可使用A1(幻、Crt) 4 M〇(銦)、Ti(鈦)、W(鹤)箄、〜此八屈 、裕) 所 Ul)4或在廷些金屬之中添加其他物
Hu Hb ’採用厚度3〇〇nm的M〇合金。 形成間極導線6、間極電#6a以及保持容量導線14之後, 藉由照片製版法以形成光阻圖案(罩$ 3)。接著,利用姓 刻液將金屬薄膜圖案化成為想要的形狀後,去除光阻。藉 此為第4(C)圖所示的閑極導線6、閘極電極6a以及保 持谷量導線14。其次,以閉極電極6a作為罩幕,並利用 2185-9071-pp 21 200813580 離子植入法穿過閘極絕緣膜5將B( ^ ^ 、朋)植入多晶矽膜4 中。藉此,可形成P型電晶體。 在此,敘述P型電晶體的形成 、阳以閘極電極6 a 作為罩幕,並穿過閘極絕緣膜5以植 P(磷)於多晶矽膜4 中的情況,可形成N型電晶體。 其次’在閘極導線6、間極雷搞β 閑柽電極6a以及保持容量導線 14上形成層間絕緣膜7。層間絕緣膜7是以覆蓋閘極導線 6、間極電極6a以及保持容量導線14的方式形成。例如夢 由電椠CVD法形成作為層間絕緣膜7的氧化矽膜。層間絕 緣膜7是藉由使™S(四乙氧基石夕烧,Si(0C2H5)4)L 〇2 反應之厚度500·的氧化石夕膜來形成。其次,為了使藉由 離子植入法植人的或者p⑷擴散1㈣H & 情況,在氮氣環境氣體中,進杆 订4 ϋ 0 C、1小日才的熱處理。 其次,藉由電漿CVD法形成作Α祖嗜赠t Λ 取作為保濩膑的300nm的氮化 石夕膜,藉此,可形成篦4 r Η、m ~ - (d)圖所示的構造。在此,在閘極 導線6、閘極電極6a以及俘拄交旦 保符谷里導線14上形成2層的 絕緣膜,然而,1層也γ 也」以。再者,層間絕緣膜7以及保 護膜η除了無機絕緣膜以外,可使用有機絕緣膜。 、4保遵膜10後’形成接觸孔21,22,23,24,31,32 以及3 3。接觸孔?】|香 疋貝通保護膜1 〇、層間絕緣膜7、閘 極絕緣膜5、基礎負介M Q、 乳化膜3以及基礎氮化膜2而到達信號 線9。接觸孔2 2以及接總a 0 0 及接觸孔分別貫通保護膜10、層間 絕緣膜7以及閘極絕緣膜 塚膜5而到達多晶矽膜4。接觸孔24 是貫通保護膜1 〇、声問π 層間、、、巴緣馭7、閘極絕緣膜5、基礎氧 2185-9071-pf 22 200813580 化膜3以及基礎氮化膜2而到達保持容量電極1 3。再者, 接觸孔31是貫通保護膜ι〇、層間絕緣膜7:閘極絕緣膜5、 基礎氧化膜3以及基礎氮化膜2而到達信號線9。接觸孔 32以及接觸孔33分別貫通保護膜1 〇、層間絕緣膜7以及 閘極絕緣膜5而到達多晶石夕膜4。 具體而言,藉由照片製版在保護膜1 0上形成光阻圖案 (罩幕4)。其次,依序乾蝕刻保護膜1 0、層間絕緣膜7、 φ 閘極絕緣膜5、基礎氧化膜3以及基礎氮化膜2。藉此可形 成接觸孔21,22, 23, 24, 31,32以及33。之後,去除光阻。 在此,接觸孔21,22, 23以及24是形成於晝素117内的 1 2 0中/、κ ’接觸孔21是形成於信號線9上。接觸 孔22以及接觸孔23是形成於多晶矽膜上。接觸孔24是形 成於保持容量電極13上。再者,接觸孔31,32以及33是 形成於驅動部的TFT130中。其次,接觸孔31是形成於信 號線9上。接觸孔32以及接觸孔33是形成於多晶矽膜* • ^ ° ^形成接觸孔21,22, 23, 24, 31,32以及33之後,在保護 膜1 0上形成用以形成晝素電極Π以及連接圖案15的透明 導包性膜。透明導電性膜可藉由濺艘法形成。再者,透明 導電性膜也形成於接觸孔21,22, 23, 24, 31,32以及33上。 透明導電性膜可使用™、Ι·、ΙΖ〇等。在此,使用IT0 乍為透月^電性膜。其次,透明導電性膜的厚度為80nm。 然後’精由照片製版形成光阻圖案(罩幕5)。利用乾蝕刻 法將透明導電性膜圖案化成為想要的形狀,以形成晝素電 2185-907l~pp 23 200813580 極11以及連接圖案i 5。如上所述,畫素電極工工以及連接 圖案15是以同-步驟形成,所以晝素電極11以及連接圖 木15疋利用相同的材料構成。其次,為了修復損傷,進行 熱處理。熱處理是在大氣中,進行25irc、i小時。藉此, 成為第4(e)圖所示的構造。 在此接觸孔21,22, 23以及24是形成於晝素117内 的TFT120中。其次,接觸孔21是形成於信號、線9上。接 觸孔22以及接觸孔23是形成於多晶石夕膜上。接觸孔 是形成於保持容量電極13上。再者,接觸孔31,32以及 33是形成於驅動部的TFm〇巾。其次,接觸孔31是形成 於七5虎線9上。接觸a q 9 1、/ ΊΖ 么w 按觸孔32以及接觸孔33是形成於多晶 膜4上。 此畫素電極11除了形成於保護膜10以外,也埋設於 接觸孔23以及接觸孔24'經由埋設於接觸孔23以及接觸 孔24的晝素電極U,多晶石夕膜4與保持容量電㈣可電 f連接著。再者,畫素117㈣連接圖案15除了形成於保 4膜10以外,也埋設於接觸孔21以及接觸孔μ。經由垣 叹於接觸孔21以及接觸孔22的連接圖案15,信號線9以 及多晶石夕膜4可電性連接著。並且,驅動部的連接圖案15 除了形成於保護膜10以外,也埋設於接觸孔31以及接觸 孔32。經由埋設於接觸孔31以及接觸孔^的連接圖案 15’信號線9與多晶石夕膜4可電性連接著。並且,經由接 觸孔I與多晶石夕膜4連接的連接圖案15可與驅動部以
外的其他導線或電極連接著。 2185-9071-PF 200813580 利用以上過程’完成接用# 士 & 战使用於本發明實施形態的顯示裝 置的基板。藉由上述的製造方法,㈣線9、導 電性膜12、保持容量電極13形成於同-層,所以可減少 罩幕步驟。藉由上述的製造方法,製作N型或p型的單一 通道構造的m陣列基板時,在照片製版步驟使用的罩幕 片數必須要5[由於習知的製造方法的罩幕片數必須要 7片’所以猎由本發明’可減少2片的罩幕片κ旦是, 製作N可與P型的兩種通道構造的m陣列基板時,在昭 片製版步驟使用的罩幕片數為^。例如也可以在驅_ 形成P型以及N型通道,而成為CMOS構造。再者,也可以 在晝素117内形成2個以上的TFT。 如上所述,根據使用於本發明實施形態的顯示裝置的 TFT陣列基板的製造方法,可減少在照片製版使用的罩幕 片數。因A ’可減少製造步驟、縮短製造工期,並且降低 製程成本。其結果’可得到生產性良好的m陣列基板。 再者’不增加TFT陣列基板的製造步驟而藉由在同—掣 程,可調整多晶石夕的結晶粒徑的大小。多晶石夕的結晶粒徑 可視TFT的用途或必要的性能來決定。當然,也可以改變 使用於TFT以外的多晶石夕膜4的結晶粒捏的大小。多晶石夕 的結晶粒徑變大時’ TFT的特性會提昇,並且可得到較高 精度且高移動度的顯示品質良㈣TFT陣列基板。特: 是’提昇驅動部的TFT特性的話,驅動部的TFT13〇可縮小, 所以晝素部周邊的驅動部的面積可變小。其結$,可縮小 外框區域112的面積。因此,可使生產性提昇。
2185-9071-PF 25 200813580 如上所述形成的TFT陣列基板,與包括 向基板貼合,再於1門 。 、σ電極的對 穿置載置於背面/厂”心曰 模組的面狀光源 衣置孰置於月面側,以製造液晶顯示裝置。再者, > 形’%之中不限於液晶顯示裝置,也可以適用於乩: 裝置等的顯示裝置或所有的各種電子機器。另外本不 不限於上述的實施形態,可在不脫離本發明的要 = 内,進行各種的變更。 祀固 說明驅動部的多晶石夕膜4與導電性膜12的適當的構 造。第5圖為形成在驅動部之中的多晶石夕膜4時的模式刊 面圖。如第5圖所示,在第5圖中的左右方向,驅動部^ 多晶石夕膜4可圖案化成較導電性膜12還長。亦即,多晶石夕 膜4的端部’具有與導電性膜12不是對向的非對向區二。 此情況,比起與導電性膜12對向位置的多晶矽膜乜的結 晶粒徑,多晶矽膜4的端部的非對向區域部分的多晶矽膜 4b的結晶粒徑變得較小。此是由於導電性膜12的厚度(高 度)的遮蔽(shadowing) ’由上部照射的雷射無法充分地到 達多晶石夕膜4b的下侧而引起。因此,此雷射回火時的結晶 化會被阻礙,而無法成為充分地結晶化的狀態。 第5圖所示的構造中,多晶石夕膜4b㈣晶粒徑大多為 0.1/z ni以下。如上所述,圖案化多晶矽膜4,而形成τρτ 時,粒徑大的多晶矽膜4a與粒徑非常小的多晶矽膜41)會 並列。如上所述,比起混合有粒徑不同的多晶矽膜的樣態, 粒徑均一者,可更提昇特性。 因此,在下部具有導電性膜12 .的驅動部的多晶矽膜 2185-9071-PF 26 200813580 4 ’最好形成與導電性 中电性膜12略為相同寬度 在驅動部中,導電性膜 口案。亦即, 、12與多晶矽膜4最好形# 4 案形狀。或者,也可 v成相同的圖 JM使多晶矽膜設定為落在笛ς 夕晶石夕膜4a的區域而形成,使得相對 圖中的 相對區域無法形成。亦即,也可㈣成/ ^;2的非 域是相對於導電性膜丨? # 、的所有區 M 12 °猎由如上所述的構造,可^ _ 良好的TFT特性。 了传到更 ,【圖式簡單說明】 為顯示本發明的實施形態使用於顯示襄置的 TFT陣列基板構造的模式上視圖。 第2圖為㉝示tft陣列基板的畫素的構造的模式上視 視圖 第3圖為顯示TFT陣列基板的驅動部的構造的模式上 第4(a)〜(e)圖為低溫多晶矽TFT陣列基板之製造方法 的模式剖面圖。 第5圖為形成驅動部之中的多晶矽膜4時的模式剖面 圖。 第6圖為習知的TFT陣列基板的模式剖面圖。 主要元件符號說明】 1 玻璃基板、 2 基礎氮化膜、 2185-9071-PF 27 200813580
3 基礎氧化膜、 4 多晶矽膜、 4a 多晶碎膜、 4b 多晶矽膜、 5 閘極絕緣膜、 6 閘極導線、 6a 閘極電極、 7 層間絕緣膜、 8 接觸孔、 9 信號線、 10 保護膜、 11 晝素電極層、 12 導電性膜、 13 保持容量電極、 14 保持容量導線、 15 連接圖案、 21,22, 23, 24, 31,32, 33 接觸孔 110 基板、 111 顯示區域、 112 外框區域、 113 閘極導線(掃描信號線)、 114 信號線(顯示信號線)、 115 掃描信號驅動電路部、 116 顯示信號驅動電路部、 2185-9071-PF 28 200813580 m 117 晝素、 11 8外部導線、 11 9外部導線、 120 TFT、130 TFT。
2185-9071-PF 29

Claims (1)

  1. 200813580 十、申請專利範圍: 1· 一種顯示裝置,包括·· is號線’設於基板上; 導電性膜,離間而設於舆上述信號線同一層; 基礎絕緣膜,設於上述信號線以及上述導電性膜的上 多晶矽膜,設於上述基礎絕緣膜的上方,· 層間絕緣膜,形成於上述多晶矽膜的上方; 晝素電極,形成於上述層間絕緣膜的上方,·以及 …連接圖案,在上述層間絕緣膜的上方與上述晝素電極離間而 形成’且與上述多晶频與上述信號線連接,其中下部形成有上 述‘電性膜的上述多晶梦膜的結晶粒徑比起下部未形成有導電性 膜的上述多晶矽膜的結晶粒徑還大。 电 2. 如申請專利範圍第i項所述的顯示裝置,包括上 信號線、上述導電性膜以及保持容量電極於同—層。" 3. 如申請專利範圍第!或2項所述的顯示^, 下部具有上述導電性膜的上述多晶石夕膜是設於顯示區域外 的驅動電路部’下部沒有上述導電性膜的上述多晶石夕膜是 设於顯示區域内的晝素中。 4.如申請專利範圍第1或2項所述的顯示裝置,且中 下部具有上述導電性膜的上述多晶石夕膜與上述導電性膜設 置成略為相同的寬度。 5·如申請專利範圍第3 具有上述導電性膜的上述多 項所述的顯示裝置,其中下部 晶石夕膜與上述導電性膜設置成 2185-9071-PF 30 200813580 略為相同的寬度。 種”、、員示衣置的製造方法,包括下列步驟: 在基板上同時形成信號線以及導電性膜; 在上述信號線以及導電性膜的上方形成基礎絕緣膜; 在上述基礎絕緣膜的上方形成非晶矽膜; 加熱上述非晶矽膜以形成多晶矽膜; 在上述多晶矽膜上形成閘極絕緣膜; 在上述閘極絕緣膜上形成與多晶石夕膜的通道區域對向 配置的閘極電極; 在上述閘極電極的上方形成層間絕緣膜;以及 在上述層間絕緣膜的上方形成晝素電極以及電性連接 上述信號線與上述多晶梦膜的連接圖案,其中下部形成有上 述導電性膜的上述多晶賴的結晶粒徑比起下部未形成有上述導 電性膜的上述多晶石夕膜的結晶粒徑還大。 7. 如申睛專利範圍第6項所述之顯示裝置的製造方 法’其中在上述基板上同時形成上述信 及保持容量電極。 8. 如申請專利範圍第6或7項所述之顯示裝置的製造 方法,其中形成述多晶石夕膜時,是使用光的波長為532μ 的YAG雷射的雷射回火法。 9. 如申請專利範圍第6《7項所述之顯示裝置的製造 方法,其中下部具有上述導電性膜的上述多晶石夕膜是設於 顯示區域外的驅動電路部,下部沒有上述導電性膜的上述 夕日日梦膜疋δ又於顯不區域内的書素中。 2185-9071-PF 200813580
    馨 10·如申請專利範園第8項所逃之顯示裝置的製造方 法.,其中下部具有上述導電性膜的上述多晶矽膜是設於顯 示區域外的驅動電路部,下部沒有上述導電性膜的上述多 晶石夕膜是設於顯示區域内的晝素中。 2185-9071-PF
TW096129830A 2006-09-15 2007-08-13 Display unit and manufacturing method thereof TW200813580A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006250778A JP5032077B2 (ja) 2006-09-15 2006-09-15 表示装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW200813580A true TW200813580A (en) 2008-03-16

Family

ID=39188286

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096129830A TW200813580A (en) 2006-09-15 2007-08-13 Display unit and manufacturing method thereof

Country Status (5)

Country Link
US (1) US20080068698A1 (zh)
JP (1) JP5032077B2 (zh)
KR (1) KR100879041B1 (zh)
CN (1) CN101144948A (zh)
TW (1) TW200813580A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009020483A (ja) 2007-06-13 2009-01-29 Sharp Corp ホログラム素子、ホログラム素子作製装置、ホログラム素子作製方法、偏向光学ユニット、情報記録装置および情報再生装置
JP5515287B2 (ja) * 2008-12-22 2014-06-11 セイコーエプソン株式会社 表示装置、電子機器および表示装置の製造方法
WO2012140866A1 (ja) * 2011-04-14 2012-10-18 シャープ株式会社 半導体素子基板の製造方法及び半導体素子基板並びに表示装置
WO2017145911A1 (ja) * 2016-02-23 2017-08-31 シャープ株式会社 液晶表示装置
CN108615680B (zh) * 2018-04-28 2020-03-10 京东方科技集团股份有限公司 多晶硅层及其制造方法、薄膜晶体管及阵列基板的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI244571B (en) * 2002-01-30 2005-12-01 Sanyo Electric Co Semiconductor display device
KR100864494B1 (ko) * 2002-06-17 2008-10-20 삼성전자주식회사 다결정 규소 박막 트랜지스터 어레이 기판 및 그의 제조방법
JP4245915B2 (ja) * 2002-12-24 2009-04-02 シャープ株式会社 薄膜トランジスタの製造方法及び表示デバイスの製造方法
US7184106B2 (en) * 2004-02-26 2007-02-27 Au Optronics Corporation Dielectric reflector for amorphous silicon crystallization

Also Published As

Publication number Publication date
US20080068698A1 (en) 2008-03-20
JP2008072018A (ja) 2008-03-27
JP5032077B2 (ja) 2012-09-26
CN101144948A (zh) 2008-03-19
KR100879041B1 (ko) 2009-01-15
KR20080025306A (ko) 2008-03-20

Similar Documents

Publication Publication Date Title
KR100659921B1 (ko) 반도체 장치 및 그의 제조 방법
TWI376808B (en) Thin film transistor, display device using thereof and method of manufacturing the thin film transistor and the display device
US20090011261A1 (en) Method for manufacturing display apparatus
US7173281B2 (en) Semiconductor device and method of fabricating the same
EP1041641B1 (en) A method for manufacturing an electrooptical device
EP1052701A2 (en) Capacitor, semiconductor device, and manufacturing method thereof
US20100032186A1 (en) Transparent electrode for display device and manufacturing method thereof
WO2015052991A1 (ja) 半導体装置およびその製造方法
TWI279634B (en) Array substrate of liquid crystal display and fabrication method thereof
KR101287198B1 (ko) 폴리실리콘 tft 어레이 기판 및 그 제조방법
TW200818399A (en) Thin film transistor substrate, manufacturing method of thin film transistor, and display device
TW200813580A (en) Display unit and manufacturing method thereof
KR101046928B1 (ko) 박막 트랜지스터 표시판과 그 제조방법
JP2000081642A (ja) 液晶表示装置およびその製造方法
TW200421618A (en) Low temperature poly silicon thin film transistor and method of forming poly silicon layer of the same
JPH1079514A (ja) アクティブマトリクス基板の製造方法
JP2002122881A (ja) 液晶表示装置及びその製造方法
CN101145564B (zh) 有源矩阵显示基板制备方法
JPS6315468A (ja) 薄膜トランジスタの製造方法
KR101599280B1 (ko) 어레이 기판의 제조방법
TWI258861B (en) Thin film semiconductor device and manufacturing method thereof
US20250377568A1 (en) Active matrix substrate, liquid crystal display device, and method for manufacturing active matrix substrate
TW502450B (en) Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step
JP2006269665A (ja) 薄膜トランジスタ回路とその製造方法
WO2012086540A1 (ja) 薄膜トランジスタおよび薄膜トランジスタの製造方法