JP2007035688A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2007035688A JP2007035688A JP2005212456A JP2005212456A JP2007035688A JP 2007035688 A JP2007035688 A JP 2007035688A JP 2005212456 A JP2005212456 A JP 2005212456A JP 2005212456 A JP2005212456 A JP 2005212456A JP 2007035688 A JP2007035688 A JP 2007035688A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor element
- package substrate
- semiconductor device
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H10W40/22—
-
- H10W40/778—
-
- H10W74/117—
-
- H10W76/40—
-
- H10W72/877—
-
- H10W74/15—
-
- H10W90/724—
-
- H10W90/734—
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】製造時における熱ストレスの印加等によって基板の反りや物性の異なる部品間に歪みが生じるのを抑制でき、各部品の接合部への応力を分散し低減することができるとともに、半導体素子の高発熱化に対応できること。
【解決手段】LSI素子11と、当該素子11が実装されたパッケージ基板12と、当該素子11に接合されるとともに、当該素子11の周囲にパッケージ空間23を形成しつつ上記基板12にスティフナ15を介して接合され上記素子11を封止する放熱部材17とを備えた半導体装置10であって、放熱部材17の側面部には、上記空間23に連通し当該空間23に熱硬化性樹脂19を充填するための樹脂充填口20を備え、放熱部材17の接合後に当該樹脂19が当該空間23に隙間なく充填され硬化してなる。
【選択図】 図1
【解決手段】LSI素子11と、当該素子11が実装されたパッケージ基板12と、当該素子11に接合されるとともに、当該素子11の周囲にパッケージ空間23を形成しつつ上記基板12にスティフナ15を介して接合され上記素子11を封止する放熱部材17とを備えた半導体装置10であって、放熱部材17の側面部には、上記空間23に連通し当該空間23に熱硬化性樹脂19を充填するための樹脂充填口20を備え、放熱部材17の接合後に当該樹脂19が当該空間23に隙間なく充填され硬化してなる。
【選択図】 図1
Description
この発明は、LSIベアチップをフリップ実装したFC−BGA(Flip Chip Bump Grid Array package)、FC−LGA(Flip Chip Land Grid Array package)、FC−PGA(Flip Chip Pin Grid Array package)等の半導体装置およびその製造方法に関し、更に詳しくは、製造時における熱ストレスの印加等によって基板の反りや物性の異なる部品間に歪みが生じるのを抑制でき、各部品の接合部への応力を分散し低減することができるとともに、半導体素子の高発熱化に対応できる半導体装置およびその製造方法に関する。
近年、半導体素子は高密度化に伴って消費電力が増え、半導体素子が発生する発熱量も増大している。このため、半導体素子を搭載した半導体装置に放熱部材(たとえば、ヒートスプレッダ、リッド(LID)、ヒートシンク等)を設け、半導体素子で発生した熱をこの放熱部材を介して効率良く外部に放出することが行なわれている。
この放熱部材は、半導体素子背面に直接搭載されており、半導体装置の上面に露出させて構成されている。したがって、半導体素子で発生した熱は放熱部材に直接伝達され、この放熱部材から外気に放出される。これにより、半導体素子を効率良く冷却することができる。
このような高性能高発熱LSIパッケージの場合、LSI素子背面から放熱部材への熱伝達を上げるために、LSI素子と放熱部材が金属(半田)接合されている。この金属接合には、Sn−Pb系(Sn−Pb、Sn−Pb−Ag)等の鉛含有の半田や、Au−Sn、Au−Si、Au−Ga等の鉛未含有の半田が用いられている。
また、搭載用基板に半導体チップをフリップチップ接続した半導体装置であって、搭載用基板の反り量が低減され、かつ温度サイクル試験で半導体チップと搭載用基板とを接続する半田バンプ等の破壊や、搭載用基板のクラック等の発生を抑制する半導体装置が提案されている(たとえば、特許文献1参照)。
すなわち、この従来技術は、半導体チップと、このチップがフリップチップ接続された搭載用基板と、第1の樹脂で形成されたアンダーフィル部とフィレット部を有する第1充填部と、補強材と、第1の接着材と、蓋部と、熱膨張率が第1の樹脂よりも小さい第2の樹脂で形成された第2充填部を備えたものである。
また、フリップチップ素子をセラミックパッケージに、フェースダウンに実装封入した半導体装置であって、フリップチップ素子の放熱性が良好で、かつフリップチップ素子とセラミックパッケージのパッド間の接続の信頼度を上げた半導体装置が提案されている(たとえば、特許文献2参照)。
すなわち、この従来技術は、上方が開口した凹部を有するセラミックパッケージにフリップチップ素子をフェースダウンに実装し、凹部を金属蓋で封止した半導体装置であって、フリップチップ素子と凹部の底面との間に充填され、バンプを包囲するバッファ用樹脂と、フリップチップ素子の上面が露出するよう、凹部の下部に充填された耐熱性樹脂と、フリップチップ素子の上面と金属蓋の下面とに密着するよう凹部に充填され、フリップチップ素子と金属蓋との間に介在する半田とを備えたものである。
しかしながら、上記従来の構成において有機パッケージ基板等を使用する場合のように、熱膨張率が他の構成部品と著しく異なる場合には、各部接合後の残存応力により当該基板に反りが生じたり、物性の異なる部品間の接合部等に歪みやクラックが生じる虞があった。すなわち、安定した接合状態を長期にわたり確保することが困難であり、長期信頼性で不利となる等の課題があった。
また、特許文献1に係る従来技術にあっては、第2充填部と蓋部との間に空隙が存在するため、熱ストレス印加により当該空隙との境界部分等に歪みが生じやすく、またこの空隙によって半導体チップの放熱効率も低下してしまうという課題があった。
また、特許文献2に係る従来技術にあっては、フリップチップ素子と金属蓋との間に半田が介在しており、耐熱性樹脂が直接、金属蓋と密着していないので、熱ストレス印加による金属蓋の上下方向の歪みを抑制できないという課題があった。
この発明は、上記に鑑みてなされたものであって、製造時における熱ストレスの印加等によって基板の反りや物性の異なる部品間に歪みが生じるのを抑制でき、各部品の接合部への応力を分散し低減することができるとともに、半導体素子の高発熱化に対応できる半導体装置を提供することを目的とする。
また、この発明は、製造時における熱ストレスの印加等によって基板の反りや物性の異なる部品間に歪みが生じるのを抑制でき、各部品の接合部への応力を分散し低減することができるとともに、半導体素子の高発熱化に対応できる半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明(請求項1)は、半導体素子と、前記半導体素子が実装されたパッケージ基板と、前記パッケージ基板に実装された前記半導体素子に接合されるとともに、当該半導体素子の周囲に所定の空間を形成しつつ前記パッケージ基板に単独で若しくは補強部材を介して接合され前記半導体素子を封止する放熱部材と、を備えた半導体装置であって、前記放熱部材または前記補強部材の少なくとも一方には、前記空間に連通し当該空間に樹脂を充填するための樹脂充填用開口部を備え、前記樹脂が前記樹脂充填用開口部から前記空間に隙間なく充填され硬化してなることを特徴とするものである。
また、本発明(請求項2)は、前記樹脂は熱硬化性樹脂であり、前記パッケージ基板の熱膨張率に近い熱膨張率を有することを特徴とするものである。
また、本発明(請求項3)は、前記樹脂充填用開口部は、前記放熱部材の側面部または前記補強部材の側面部に設けたことを特徴とするものである。
また、本発明(請求項4)は、前記放熱部材は、リッド、ヒートスプレッダ、ヒートシンクのうちのいずれか一つであることを特徴とするものである。
また、本発明(請求項5)は、パッケージ基板に半導体素子と必要な電子部品を実装する半導体素子実装工程と、前記パッケージ基板と前記半導体素子のバンプ部との間にアンダーフィルを充填し硬化させるアンダーフィル充填硬化工程と、前記半導体素子および前記パッケージ基板に放熱部材を接合することにより当該半導体素子を封止する放熱部材接合工程と、前記パッケージ基板に実装された前記半導体素子の周囲に形成された所定の空間に、前記放熱部材に設けられた樹脂充填用開口部から熱硬化性樹脂を隙間なく充填する樹脂充填工程と、充填した前記熱硬化性樹脂を加熱し硬化させる樹脂硬化工程と、を含むことを特徴とするものである。
この発明(請求項1)によれば、半導体素子の周囲の空間には樹脂が隙間なく充填され、この樹脂によって当該部分が拘束されるので、応力低減が可能となり、2次接合等、複数回の熱ストレス印加が可能となる。したがって、パッケージ基板の反りや物性の異なる上記部品間の歪を矯正させ、各接合部への応力を分散、低減させることができる。また、樹脂が上記空間に隙間なく充填され、放熱部材の一部とも密着していて空隙がないので、従来よりも熱抵抗が格段に減少し、放熱効率を向上させることができる。これにより、半導体素子の高発熱化に対応できる。
また、この発明(請求項2)によれば、パッケージ基板との熱膨張差を低減することにより、パッケージ基板への熱ストレス印加時に、半導体素子の半田実装部分等への応力低減が可能となる。
また、この発明(請求項3)によれば、通常、樹脂充填用開口部が設けられた側面部には他の構成部材を設けることはないため、樹脂充填用開口部から多少はみ出した樹脂を除去しなくても装置製造上の障害にはならない。したがって、このような余剰樹脂の除去工程が不要となり、製造工程をより簡易化することができる。
また、この発明(請求項4)によれば、汎用的な放熱部材を用いた場合であっても、放熱効率を向上させることができ、半導体素子の高発熱化に対応できる。
また、この発明(請求項5)によれば、製造時における熱ストレスの印加等によって基板の反りや物性の異なる部品間に歪みが生じるのを抑制でき、各部品の接合部への応力を分散し低減することができるとともに、半導体素子の高発熱化に対応できる半導体装置の製造方法を提供することができる。
以下に、この発明に係る半導体装置およびその製造方法の実施例を図面に基づいて詳細に説明する。なお、この実施例によりこの発明が限定されるものではない。
図1は、この発明の実施例に係る半導体装置10を示す要部断面図、図2は、半導体装置10の要部断面を示す斜視図である。図1および図2に示すように、半導体装置10は、LSI素子(半導体素子)11と、LSI素子11が実装されたパッケージ基板12と、LSI素子11に金属接合されるとともに、LSI素子11の周囲にパッケージ空間(所定の空間)23を形成しつつ、パッケージ基板12に枠状の補強部材であるスティフナ(補強部材)15を介して接合され、LSI素子11を封止する放熱部材17と、を備えている。
そして、この放熱部材17の側面部には、パッケージ空間23に連通し、当該パッケージ空間23に熱硬化性樹脂(樹脂)19を充填するための樹脂充填口(樹脂充填用開口部)20を備えている。図1および図2では、この熱硬化性樹脂19が樹脂充填口20からパッケージ空間23に隙間なく充填され、硬化した状態を示してある。また、放熱部材17として、リッド(LID)を用いた場合を示してある。
上記FC−BGAのパッケージ基板12には、Al2O3、AlN、またはガラスを含有したセラミック素材のほか有機基板材料を用いることができる。たとえば、本実施例では、0.4〜0.7mm厚のガラスセラミック基板または有機基板を用いている。
また、アンダーフィル14の材料は、エポキシを主成分とする樹脂であり、熱膨張率は1500〜2000ppm程度で、通常150℃前後の温度でキュア(熱硬化)されるものを用いている。
また、スティフナ15の材料は、パッケージ基板12と熱膨張率の近いCuやステンレス材料を用いている。また、接着シート16は、エポキシ系の材料から構成したものを用いている。
また、放熱部材17の材料としては、熱伝導性の良いCu、Al、またはこれらをベースとした複合材料、カーボン複合材料等を用いることができる。本実施例では、熱伝導性の良い無酸素Cuを用いている。また、金属接合材料18の材料としては、In−Agを主成分とする半田を用いている。
また、熱硬化性樹脂19は、アンダーフィル14とは異なる熱膨張率(たとえば、20〜40ppm)を有している。
つぎに、半導体装置10の製造方法について図3〜図8に基づいて説明する。ここで、図3は、パッケージ基板12にスティフナ15を接着した状態を示す要部断面図、図4は、パッケージ基板12にLSI素子11および電子部品22を実装した状態を示す要部断面図、図5は、LSI素子11のバンプ13部(図1参照)にアンダーフィル14を充填し硬化させた状態を示す要部断面図である。
また、図6は、LSI素子11の背面に放熱部材17を半田接合した状態を示す要部断面図、図7は、パッケージ内部に熱硬化性樹脂19を充填した状態を示す要部断面図、図8は、パッケージ基板12にBGAボール21を搭載した半導体装置10を示す要部断面図である。
半導体装置10の組み立て手順は、一般的なFC−BGAパッケージの組み立て手順と同様である。すなわち、図3に示すように、先ず、必要に応じてパッケージ基板12にスティフナ15を接着する。これが、補強材接着工程である。
このスティフナ15のパッケージ基板12への接着は、接着シート16を用いることにより、たとえば2kg/cm2程度以下の圧力をかけて行う。なお、接着厚を均一化するため、接着材料には、ガラス繊維や無機フィラーが充填されている。
その後、図4に示すように、パッケージ基板12に、LSI素子11をフリップチップ実装する。このとき、LSI素子11を搭載する面に、キャパシタやチップ抵抗等の電子部品22を実装する必要があれば、同時にこれらを接合する。これが、半導体素子実装工程である。
このときの実装温度は、たとえば電極の半田材料がSn−Ag等であれば、ピーク温度で235〜245℃の温度プロファイルで実装する。現在、90%以上のPbを含むSn−Pb半田でLSI素子11の電極を形成し、パッケージ基板12に予め予備半田したSn−37Pb(共晶)半田で接合するパッケージが多いが、これらも通常230℃前後のピークを持つプロファイルで半田付けされる。
つぎに、図5に示すように、LSI素子11を実装後、フリップチップ実装した回路面のバンプ13部(図1参照)に、アンダーフィル14を充填し、硬化させる。これが、アンダーフィル充填硬化工程である。このアンダーフィル14は、通常150℃前後の温度でキュア(熱硬化)される。
つぎに、図6に示すように、アンダーフィル14の充填・硬化後、放熱部材17とLSI素子11を金属接合材料18で金属接合する。これが、放熱部材接合工程である。
上記金属接合するためには、放熱部材17の材料の表面に、半田付けに必要なメタライズを施す必要がある。たとえば、本実施例に係る無酸素Cu材料の表面には、濡れ性および酸化防止の目的から、NiおよびAuの電解メッキを施してある。また、そのメタル厚さは、それぞれNi3μm、Au0.3μmである。
また、放熱部材17を接合するFC−BGAパッケージのLSI素子11側の背面は、ウエハプロセス内で予め裏面に金属層(メタライズ)を形成しておく。この金属層はCu、Au等であり、本実施事例では、密着金属のTi5000Åを形成し、その上部にAu0.3μmを層形成してある。
つぎに、図7に示すように、放熱部材17により封止されたパッケージ空間23には、パッケージ基板12に近い熱膨張率を有した熱硬化性樹脂19を樹脂充填口20から充填し、パッケージ空間23に隙間が生じないように完全に充填する。これが、樹脂充填工程である。熱膨張差を低減することにより、熱ストレス印加時の応力低減が可能となる。
また、この熱硬化性樹脂19は、樹脂硬化工程において、通常150℃前後の温度でキュアされる。
つぎに、図8に示すように、充填した熱硬化性樹脂19のキュアが完了した後、必要に応じて、パッケージ基板12にBGAボール21を実装する。
たとえば、これらの部品の実装半田が一般的なSn−37Pb(共晶)半田等の低融点半田である場合、リフロー温度が230℃以下であるのに対し、Pbに対応してリフロー温度が250℃前後に高温化した場合でもパッケージの熱挙動を軽減できるため、リフロー温度制限を緩和できる。
以上のように、この実施例に係る半導体装置10によれば、パッケージ空間23には熱硬化性樹脂19が隙間なく充填され、これが硬化しているので、熱硬化性樹脂19が、放熱部材17の一部と金属接合材料18の一部と半導体素子11の側面とアンダーフィル14の端部とパッケージ基板12とスティフナ15の内側面と、強固に接着している。
すなわち、この熱硬化性樹脂19によって、当該部分が拘束されるので、応力低減が可能となり、2次接合(BGAボール21の実装)等、複数回の熱ストレス印加が可能となる。したがって、パッケージ基板12の反りや物性の異なる上記部品間の歪を矯正させ、各接合部への応力を分散、低減させることができる。
また、放熱部材17とLSI素子11間の熱膨張差のミスマッチによる信頼度低下を抑制することができるので、放熱部材17の材料に、熱伝導性の良いCuやAlを使用することができ、更なる放熱性の向上を実現できる。
また、パッケージ空間23には熱硬化性樹脂19が隙間なく充填され、金属接合材料18の一部とも密着していて空隙がないので、従来よりも熱抵抗が格段に減少し、放熱効率を向上させることができる。したがって、LSI素子11の高発熱化に対応した、高熱伝導の金属接合材料18の提供が可能となる。
また、放熱部材17の側面部に樹脂充填口20を設けたことにより、つぎのような効果を奏する。すなわち、通常、樹脂充填口20が設けられた放熱部材17の側面部には、他の構成部材を設けることはないため、樹脂充填口20から多少はみ出した熱硬化性樹脂19を除去しなくても装置製造上の障害にはならない。したがって、このような余剰樹脂の除去工程が不要となり、製造工程をより簡易化することができる。
なお、上記実施例においては、樹脂充填口20を放熱部材21の側面部に設けるものとして説明したが、これに限定されず、必要に応じてスティフナ15の側面部に設けてもよい。また、放熱部材21およびスティフナ15の双方の側面部に設けてもよい。これらの場合も上記と同様の効果を期待できる。
また、樹脂充填口20を図9に示すようなスリット20aとして設けることもでき、上記と同様の効果を期待できる。ここで、図9は、樹脂充填用のスリットを放熱部材17に備えた半導体装置10を示す要部断面図である。なお、ここでは放熱部材17として、ヒートスプレッダを用いている。
また、上記実施例においては、放熱部材17としてリッドを用いるものとして説明したが、これに限定されず、図10に示すように、その他の汎用的な放熱部材であるヒートシンクを用いてもよく、上記と同様の効果を期待できる。ここで、図10は、放熱部材17としてヒートシンクを備えた半導体装置10を示す要部断面図である。
また、上記実施例においては、スティフナ15を設けるものとして説明したが、スティフナ15は必要に応じて設ければよい。すなわち、スティフナ15を介さないで放熱部材17を直接、パッケージ基板12に接合してもよい。
また、スティフナ15等の接着に用いた接着シート16は、必要に応じて用いればよく、その他の接着手段を用いてもよい。
(付記1)半導体素子と、
前記半導体素子が実装されたパッケージ基板と、
前記パッケージ基板に実装された前記半導体素子に接合されるとともに、当該半導体素子の周囲に所定の空間を形成しつつ前記パッケージ基板に単独で若しくは補強部材を介して接合され前記半導体素子を封止する放熱部材と、
を備えた半導体装置であって、
前記放熱部材または前記補強部材の少なくとも一方には、前記空間に連通し当該空間に樹脂を充填するための樹脂充填用開口部を備え、
前記樹脂が前記樹脂充填用開口部から前記空間に隙間なく充填され硬化してなることを特徴とする半導体装置。
前記半導体素子が実装されたパッケージ基板と、
前記パッケージ基板に実装された前記半導体素子に接合されるとともに、当該半導体素子の周囲に所定の空間を形成しつつ前記パッケージ基板に単独で若しくは補強部材を介して接合され前記半導体素子を封止する放熱部材と、
を備えた半導体装置であって、
前記放熱部材または前記補強部材の少なくとも一方には、前記空間に連通し当該空間に樹脂を充填するための樹脂充填用開口部を備え、
前記樹脂が前記樹脂充填用開口部から前記空間に隙間なく充填され硬化してなることを特徴とする半導体装置。
(付記2)前記樹脂は熱硬化性樹脂であり、前記パッケージ基板の熱膨張率に近い熱膨張率を有することを特徴とする付記1に記載の半導体装置。
(付記3)前記樹脂充填用開口部は、前記放熱部材の側面部または前記補強部材の側面部に設けたことを特徴とする付記1または2に記載の半導体装置。
(付記4)前記放熱部材は、リッド、ヒートスプレッダ、ヒートシンクのうちのいずれか一つであることを特徴とする付記1〜3のいずれか一つに記載の半導体装置。
(付記5)パッケージ基板に半導体素子と必要な電子部品を実装する半導体素子実装工程と、
前記パッケージ基板と前記半導体素子のバンプ部との間にアンダーフィルを充填し硬化させるアンダーフィル充填硬化工程と、
前記半導体素子および前記パッケージ基板に放熱部材を接合することにより当該半導体素子を封止する放熱部材接合工程と、
前記パッケージ基板に実装された前記半導体素子の周囲に形成された所定の空間に、前記放熱部材に設けられた樹脂充填開口部から熱硬化性樹脂を隙間なく充填する樹脂充填工程と、
充填した前記熱硬化性樹脂を加熱し硬化させる樹脂硬化工程と、
を含むことを特徴とする半導体装置の製造方法。
前記パッケージ基板と前記半導体素子のバンプ部との間にアンダーフィルを充填し硬化させるアンダーフィル充填硬化工程と、
前記半導体素子および前記パッケージ基板に放熱部材を接合することにより当該半導体素子を封止する放熱部材接合工程と、
前記パッケージ基板に実装された前記半導体素子の周囲に形成された所定の空間に、前記放熱部材に設けられた樹脂充填開口部から熱硬化性樹脂を隙間なく充填する樹脂充填工程と、
充填した前記熱硬化性樹脂を加熱し硬化させる樹脂硬化工程と、
を含むことを特徴とする半導体装置の製造方法。
(付記6)前記半導体素子実装工程の前に前記パッケージ基板に補強材を接着する補強材接着工程を実施する一方、前記放熱部材接合工程では、当該補強材を介して前記放熱部材を前記パッケージ基板に接合することを特徴とする付記5に記載の半導体装置の製造方法。
以上のように、この発明に係る半導体装置およびその製造方法は、LSIベアチップをフリップ実装したFC−BGA等の半導体装置に有用であり、特に、製造時における熱ストレスの印加等によって基板の反りや物性の異なる部品間に歪みが生じるのを抑制でき、各部品の接合部への応力を分散し低減することができるとともに、半導体素子の高発熱化に対応できる半導体装置およびその製造方法に適している。
10 半導体装置
11 LSI素子(半導体素子)
12 パッケージ基板
13 バンプ
14 アンダーフィル
15 スティフナ(補強部材)
16 接着シート
17 放熱部材
18 金属接合材料
19 熱硬化性樹脂(樹脂)
20 樹脂充填口(樹脂充填用開口部)
20a スリット(樹脂充填用開口部)
21 BGAボール
22 電子部品
23 パッケージ空間(所定の空間)
11 LSI素子(半導体素子)
12 パッケージ基板
13 バンプ
14 アンダーフィル
15 スティフナ(補強部材)
16 接着シート
17 放熱部材
18 金属接合材料
19 熱硬化性樹脂(樹脂)
20 樹脂充填口(樹脂充填用開口部)
20a スリット(樹脂充填用開口部)
21 BGAボール
22 電子部品
23 パッケージ空間(所定の空間)
Claims (5)
- 半導体素子と、
前記半導体素子が実装されたパッケージ基板と、
前記パッケージ基板に実装された前記半導体素子に接合されるとともに、当該半導体素子の周囲に所定の空間を形成しつつ前記パッケージ基板に単独で若しくは補強部材を介して接合され前記半導体素子を封止する放熱部材と、
を備えた半導体装置であって、
前記放熱部材または前記補強部材の少なくとも一方には、前記空間に連通し当該空間に樹脂を充填するための樹脂充填用開口部を備え、
前記樹脂が前記樹脂充填用開口部から前記空間に隙間なく充填され硬化してなることを特徴とする半導体装置。 - 前記樹脂は熱硬化性樹脂であり、前記パッケージ基板の熱膨張率に近い熱膨張率を有することを特徴とする請求項1に記載の半導体装置。
- 前記樹脂充填用開口部は、前記放熱部材の側面部または前記補強部材の側面部に設けたことを特徴とする請求項1または2に記載の半導体装置。
- 前記放熱部材は、リッド、ヒートスプレッダ、ヒートシンクのうちのいずれか一つであることを特徴とする請求項1〜3のいずれか一つに記載の半導体装置。
- パッケージ基板に半導体素子と必要な電子部品を実装する半導体素子実装工程と、
前記パッケージ基板と前記半導体素子のバンプ部との間にアンダーフィルを充填し硬化させるアンダーフィル充填硬化工程と、
前記半導体素子および前記パッケージ基板に放熱部材を接合することにより当該半導体素子を封止する放熱部材接合工程と、
前記パッケージ基板に実装された前記半導体素子の周囲に形成された所定の空間に、前記放熱部材に設けられた樹脂充填用開口部から熱硬化性樹脂を隙間なく充填する樹脂充填工程と、
充填した前記熱硬化性樹脂を加熱し硬化させる樹脂硬化工程と、
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005212456A JP2007035688A (ja) | 2005-07-22 | 2005-07-22 | 半導体装置およびその製造方法 |
| US11/259,194 US20070018310A1 (en) | 2005-07-22 | 2005-10-27 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005212456A JP2007035688A (ja) | 2005-07-22 | 2005-07-22 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007035688A true JP2007035688A (ja) | 2007-02-08 |
Family
ID=37678320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005212456A Withdrawn JP2007035688A (ja) | 2005-07-22 | 2005-07-22 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20070018310A1 (ja) |
| JP (1) | JP2007035688A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1958777A2 (en) | 2007-02-16 | 2008-08-20 | Brother Kogyo Kabushiki Kaisha | Method of manufacturing piezoelectric actuator and method of manufacturing liquid transporting apparatus |
| JP2012009476A (ja) * | 2010-06-22 | 2012-01-12 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JP2012084761A (ja) * | 2010-10-14 | 2012-04-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| KR20160149984A (ko) * | 2015-06-18 | 2016-12-28 | 삼성전기주식회사 | 회로 기판 및 그 제조방법 |
| KR20180131320A (ko) * | 2017-05-31 | 2018-12-10 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 패키지들 내의 상이한 두께들을 갖는 열적 인터페이스 재료 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080160177A1 (en) * | 2006-12-29 | 2008-07-03 | Mataybas J C | Methods for electroless plating of metal traces on a substrate and devices and systems thereof |
| US8373266B2 (en) * | 2007-03-29 | 2013-02-12 | Continental Automotive Systems, Inc. | Heat sink mounted on a vehicle-transmission case |
| US8143721B2 (en) | 2007-06-29 | 2012-03-27 | Intel Corporation | Package substrate dynamic pressure structure |
| TWI451543B (zh) | 2011-03-07 | 2014-09-01 | 欣興電子股份有限公司 | 封裝結構及其製法暨封裝堆疊式裝置 |
| US8878350B1 (en) * | 2013-04-12 | 2014-11-04 | Maxim Integrated Products, Inc. | Semiconductor device having a buffer material and stiffener |
| US9787254B2 (en) * | 2015-09-23 | 2017-10-10 | Nxp Usa, Inc. | Encapsulated semiconductor device package with heatsink opening, and methods of manufacture thereof |
| US9812410B2 (en) | 2015-12-31 | 2017-11-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lid structure for a semiconductor device package and method for forming the same |
| CN108962772B (zh) * | 2018-07-19 | 2021-01-22 | 通富微电子股份有限公司 | 封装结构及其形成方法 |
| CN108962766B (zh) * | 2018-07-19 | 2021-01-22 | 通富微电子股份有限公司 | 封装结构及其形成方法 |
| JP7495902B2 (ja) * | 2021-04-01 | 2024-06-05 | 日本特殊陶業株式会社 | 半導体パッケージ |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997020347A1 (fr) * | 1995-11-28 | 1997-06-05 | Hitachi, Ltd. | Dispositif a semi-conducteur, procede de production de ce dispositif, et substrat encapsule |
| US6784541B2 (en) * | 2000-01-27 | 2004-08-31 | Hitachi, Ltd. | Semiconductor module and mounting method for same |
| US6949404B1 (en) * | 2002-11-25 | 2005-09-27 | Altera Corporation | Flip chip package with warpage control |
| JP4390541B2 (ja) * | 2003-02-03 | 2009-12-24 | Necエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| US7176563B2 (en) * | 2003-09-18 | 2007-02-13 | International Business Machine Corporation | Electronically grounded heat spreader |
| US6979600B2 (en) * | 2004-01-06 | 2005-12-27 | Intel Corporation | Apparatus and methods for an underfilled integrated circuit package |
| JP4528062B2 (ja) * | 2004-08-25 | 2010-08-18 | 富士通株式会社 | 半導体装置およびその製造方法 |
-
2005
- 2005-07-22 JP JP2005212456A patent/JP2007035688A/ja not_active Withdrawn
- 2005-10-27 US US11/259,194 patent/US20070018310A1/en not_active Abandoned
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1958777A2 (en) | 2007-02-16 | 2008-08-20 | Brother Kogyo Kabushiki Kaisha | Method of manufacturing piezoelectric actuator and method of manufacturing liquid transporting apparatus |
| JP2012009476A (ja) * | 2010-06-22 | 2012-01-12 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JP2012084761A (ja) * | 2010-10-14 | 2012-04-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| KR20160149984A (ko) * | 2015-06-18 | 2016-12-28 | 삼성전기주식회사 | 회로 기판 및 그 제조방법 |
| KR102642917B1 (ko) * | 2015-06-18 | 2024-03-05 | 삼성전기주식회사 | 회로 기판 및 그 제조방법 |
| KR20180131320A (ko) * | 2017-05-31 | 2018-12-10 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 패키지들 내의 상이한 두께들을 갖는 열적 인터페이스 재료 |
| KR102068224B1 (ko) * | 2017-05-31 | 2020-01-21 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 패키지들 내의 상이한 두께들을 갖는 열적 인터페이스 재료 |
| US10707177B2 (en) | 2017-05-31 | 2020-07-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thermal interface material having different thicknesses in packages |
| US10770405B2 (en) | 2017-05-31 | 2020-09-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thermal interface material having different thicknesses in packages |
| US11916023B2 (en) | 2017-05-31 | 2024-02-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thermal interface material having different thicknesses in packages |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070018310A1 (en) | 2007-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6949404B1 (en) | Flip chip package with warpage control | |
| CN101996902B (zh) | 半导体器件的制造方法 | |
| JP5250524B2 (ja) | 半導体装置及びその製造方法 | |
| JP5799541B2 (ja) | 半導体装置及びその製造方法 | |
| US6166434A (en) | Die clip assembly for semiconductor package | |
| US6724080B1 (en) | Heat sink with elevated heat spreader lid | |
| US7834442B2 (en) | Electronic package method and structure with cure-melt hierarchy | |
| US5909057A (en) | Integrated heat spreader/stiffener with apertures for semiconductor package | |
| KR100442695B1 (ko) | 열 방출판이 부착된 플립칩 패키지 제조 방법 | |
| KR100443399B1 (ko) | 보이드가 형성된 열 매개 물질을 갖는 반도체 패키지 | |
| US20050040518A1 (en) | Process and electronic assembly for removing heat from a circuit device | |
| JP2007035688A (ja) | 半導体装置およびその製造方法 | |
| WO1997020347A1 (fr) | Dispositif a semi-conducteur, procede de production de ce dispositif, et substrat encapsule | |
| JP2007042719A (ja) | 半導体装置 | |
| JPWO2006064534A1 (ja) | 半導体装置 | |
| US20070145571A1 (en) | Semiconductor package structure with constraint stiffener for cleaning and underfilling efficiency | |
| TW200836307A (en) | Thermally enhanced quad flat no leads (QFN) IC package and method | |
| US6998293B2 (en) | Flip-chip bonding method | |
| JP4208863B2 (ja) | 半導体装置およびその製造方法 | |
| CN112271170A (zh) | 封装基板、倒装芯片封装结构及其制作方法 | |
| JP5576528B2 (ja) | 半導体装置 | |
| JPH11168116A (ja) | 半導体チップ用電極バンプ | |
| JP2007243106A (ja) | 半導体パッケージ構造 | |
| CN206116378U (zh) | 半导体封装构造 | |
| JP2013012570A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081007 |