[go: up one dir, main page]

JP2007042761A - 半導体装置用基板、半導体装置の製造方法、及び封止金型 - Google Patents

半導体装置用基板、半導体装置の製造方法、及び封止金型 Download PDF

Info

Publication number
JP2007042761A
JP2007042761A JP2005223534A JP2005223534A JP2007042761A JP 2007042761 A JP2007042761 A JP 2007042761A JP 2005223534 A JP2005223534 A JP 2005223534A JP 2005223534 A JP2005223534 A JP 2005223534A JP 2007042761 A JP2007042761 A JP 2007042761A
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
sealing
region
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005223534A
Other languages
English (en)
Inventor
Shigeru Nonoyama
茂 野々山
Takao Ochi
岳雄 越智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005223534A priority Critical patent/JP2007042761A/ja
Publication of JP2007042761A publication Critical patent/JP2007042761A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H10W72/0198
    • H10W72/884
    • H10W90/734
    • H10W90/754

Landscapes

  • Injection Moulding Of Plastics Or The Like (AREA)
  • Structure Of Printed Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】 半導体装置用基板に対する個片基板の取れ率を向上することができて、個片基板のコスト並びに生産効率向上による生産コストの低減化を図ることが可能となり、ひいては半導体装置のコスト低減を図ることができる半導体装置用基板、および半導体装置の製造方法を提供する。
【解決手段】 配線パターン及び半導体素子搭載部を設けた複数の個片基板2をマトリックス状に配置してなる回路基板領域部3を形成した半導体装置用基板1であって、回路基板領域部3が、半導体装置用基板1の外周まで形成され、回路基板領域2を外周から囲むとともに半導体素子搭載部を有しない外周フレーム部が形成されていないことを特徴とする。この構成により、半導体装置用基板1内に対する個片基板2として使用する有効領域が拡大し、個片基板2の取れ率が向上する。
【選択図】 図2

Description

本発明は、半導体装置用基板、及び、この半導体装置用基板を用いた半導体装置の製造方法、並びに、この製造方法で用いる樹脂封止用の封止金型に関するものである。
近年、配線パターンを形成した有機基板などの半導体装置用基板を用い、半導体素子を半導体装置用基板上に搭載し、ワイヤボンディングなどにより、半導体素子の電極パッドと半導体装置用基板上の配線パターンとを電気的に接続した後に封止樹脂により封止し、半導体装置用基板における封止面とは逆の面に、はんだボール等の外部用接続端子を形成したBGA(Ball Grid Array)といった半導体装置が各社より提案され、生産されている。
図5、図6は有機基板などから構成される従来の半導体装置用基板の平面図を示す。図5に示すように、半導体装置用基板50上には、配線パターン及び半導体素子搭載部を設けた複数の個片基板51をマトリックス状に配置してなる回路基板領域部52と、この回路基板領域部52を外周から囲むように配置された外周フレーム部53とが形成されている。なお、外周フレーム部53には半導体素子搭載部が設けられていない。
また、図6に示す半導体装置用基板50では、前記したと同様に配線パターン及び半導体素子搭載部を設けた複数の個片基板51をマトリックス状に配置した回路基板領域部52を、これらの回路基板領域部52間に設けた連結部54により複数連結し、さらにこれらの回路基板領域部52および連結部54の外周を外周フレーム部53で一体に支持して全体形状を短冊状に形成している(例えば、特許文献1等)。なお、図6における58は、連結部54に設けられているスリット(貫通長孔)である。
図5、図6および図7に示すように、従来の半導体装置用基板50では、外周フレーム部53が、回路基板領域部52を連結するための支持体であるだけでなく、後述するように、金型61、62から半導体装置用基板50に形成した封止領域57の封止樹脂が抜け易くするために、封止領域57の外周端57aを斜めに形成するための領域や、封止樹脂が半導体装置用基板の周辺に漏れ出ることを防止するための領域、封止樹脂を金型61、62内に導入するためのゲート口用の形成領域等としても利用されている。
図7は上記した半導体装置用基板50と、樹脂封止用の金型61、62を用いて半導体装置の製造工程の1つである封止工程を行った状態の断面構造を示している(半導体素子56が搭載される個片基板51の数は実際にはもっと多くあるが、図7においては簡略的に示している)。この図7における57は、上金型61の下面部に形成された凹部からなる封止領域で、この封止領域57は半導体装置用基板50上に形成される。また、下金型62には半導体装置用基板50が搭載される凹部が形成され、この凹部に半導体装置用基板50が搭載される。また、56は半導体素子である。
図7に示すように、半導体装置用基板50上に形成される封止領域57は、下金型62に載せられる半導体装置用基板50よりも小さく形成されている。また、従来の半導体装置用基板50には封止領域57のない外周フレーム部53が存在する。これにより、半導体装置用基板50の実際の厚みが設計上の厚みよりも薄くて封止領域57外に封止樹脂が漏れ出た場合でも、封止樹脂の漏れを外周フレーム部53上のみとすることができて、金型61、62内への封止樹脂の漏れを防止できるよう構成している。
また、簡略的に上記したが、図7に示すように、金型61、62から半導体装置用基板50に形成した封止領域57の封止樹脂が抜けやすくするために、封止領域57の外周端57aを斜めに形成する場合が存在する。すなわち、その場合に、外周フレーム部53が存在することで、封止領域57の外周端57aを斜めに形成するための領域を確保することが可能となる。
特開平9−129781号公報
しかしながら、上記従来の半導体装置用基板を用いた半導体装置の製造方法では、上記したように封止領域57の外周端57aを斜めに形成するための領域を確保するなどの理由により、外周フレーム部53の領域が増加しており、このように外周フレーム部53の領域が増加することで、半導体装置用基板50に対する個片基板51として使用する有効領域が小さくなり、半導体装置用基板50に対する個片基板51の取れ率が減少し、その結果、個片基板51に対するコストが上昇するという課題があった。また、半導体装置用基板50に対する個片基板51の取れ率が減少することで、半導体装置を生産するための効率が低下し、半導体装置の生産コストを上昇する原因となっていた。この傾向は、個片基板51のサイズが小さくなるに従い、特に顕著に発生する傾向にあり、半導体装置のコスト低減化の取り組みへの大きな障害になっている。
本発明は、上記従来の課題を解決するもので、半導体装置用基板に対する個片基板の取れ率を向上することができて、個片基板のコスト並びに生産効率向上による生産コストの低減化を図ることが可能となり、ひいては半導体装置のコスト低減を図ることができる半導体装置用基板、および半導体装置の製造方法、および封止金型を提供することを目的とする。
上記目的を達成するために、本発明の半導体装置用基板は、配線パターン及び半導体素子搭載部を設けた複数の個片基板をマトリックス状に配置してなる回路基板領域部を形成した半導体装置用基板であって、回路基板領域部が、半導体装置用基板の外周まで形成されており、半導体素子搭載部を有しない外周フレーム部が回路基板領域部の外周に形成されていないことを特徴とする。
この構成により、回路基板領域部を半導体装置用基板の外周まで形成し、半導体装置用基板に外周フレーム部が形成されていないので、半導体装置用基板内に対する個片基板として使用する有効領域が拡大し、個片基板の取れ率が向上する。
また、本発明の半導体装置の製造方法は、配線パターン及び半導体素子搭載部を設けた複数の個片基板をマトリックス状に配置してなる回路基板領域部を形成した半導体装置用基板として、前記回路基板領域部が、半導体装置用基板の外周まで形成されたものを採用し、前記半導体装置用基板上に半導体素子を搭載し、半導体素子上の電極パッドと個片基板上の配線パターンとを電気的に接続した後、封止樹脂にて封止する際に、封止領域が半導体装置用基板の外周四辺よりも大きくなるように形成することを特徴とする。
この方法により、前記半導体装置用基板を用いて、半導体装置用基板上に、良好かつ効率よく半導体装置を製造することができる。
なお、前記半導体装置の製造方法としては、半導体装置用基板の少なくとも一辺において、封止領域が回路基板領域部よりも大きくなるように形成したり、半導体装置用基板の回路基板領域部の外周四辺において、封止領域が回路基板領域部よりも大きくなるように形成したり、半導体装置用基板を、複数の回路基板領域部と、回路基板領域同士を連結する連結部とから構成し、半導体装置用基板の回路基板領域部の少なくとも一辺において、封止領域が回路基板領域よりも大きくなるように形成したりする。
また、封止樹脂にて封止する工程を、上金型と下金型とからなる封止金型を用いて行い、この際に、半導体装置用基板と下金型との間、および上金型と下金型との間に、封止樹脂の漏れを防止するシール材を介装することを特徴とする。
この方法により、封止樹脂工程においてシール材が上金型と下金型との接合面に密着し、封止樹脂が封止領域外に漏れ出ることを防止することができる。
また、半導体装置を製造する封止工程で用いる封止金型としては、封止樹脂を注入させる上金型の封止領域が、半導体装置用基板を搭載する下金型の半導体装置用基板搭載領域よりも大きいものを用いるとよい。また、この場合に、上金型に、封止樹脂を封止金型内の封止領域に導入するゲート口が垂直方向に貫通して形成することで、封止樹脂を封止領域に良好に導入することができる。
本発明の半導体装置用基板によれば、配線パターン及び半導体素子搭載部を設けた複数の個片基板をマトリックス状に配置してなる回路基板領域部を形成した半導体装置用基板において、回路基板領域部を、半導体装置用基板の外周まで形成し、半導体素子搭載部を有しない外周フレーム部が回路基板領域部の外周に形成されていない構成とすることにより、半導体装置用基板内に対する個片基板として使用する有効領域が拡大し、個片基板の取れ率の向上、並びに個片基板のコスト低減が可能となる。
また、この半導体装置用基板を用いて、封止樹脂にて封止する際に、封止領域が半導体装置用基板の外周四辺よりも大きくなるように形成することにより、前記半導体装置用基板から半導体装置を高い取れ率で良好に製造することができ、半導体装置の製造工程での生産効率が向上し、半導体装置の生産コストの低減が可能となる。
また、封止樹脂にて封止する工程時に、半導体装置用基板と下金型との間、および上金型と下金型との間に、封止樹脂の漏れを防止するシール材を介装することにより、外周フレーム部を有しない半導体装置用基板を用いた場合でも、封止樹脂が封止領域外に漏れ出ることを良好に防止することができる。
また、ゲート口が垂直方向に貫通して形成されている上金型を用いることで、外周フレーム部を有しない半導体装置用基板を用いた場合でも、封止樹脂を封止領域に良好に導入することができる。
以下、本発明の実施の形態に係る半導体装置用基板およびこの半導体装置用基板を用いた半導体装置の製造方法について、図面を参照しながら説明する。
図1、図2は、それぞれ本発明の実施の形態に係る半導体装置用基板の平面図である。
図1における1は半導体装置用基板で、配線パターン及び半導体素子搭載部を設けた複数の個片基板2をマトリックス状に配置した回路基板領域部3が形成されている。同図に示すように、この半導体装置用基板1においては、回路基板領域部3が、半導体装置用基板1の外周まで形成されている。すなわち、従来の半導体装置用基板50のように回路基板領域部52を外周から囲むとともに半導体素子搭載部を有しない外周フレーム部53(図5参照)が、この半導体装置用基板1には形成されていない。
また、図2における1は半導体装置用基板の他の例を示すもので、この半導体装置用基板1においては、配線パターン及び半導体素子搭載部を設けた複数の個片基板2をマトリックス状に配置した複数の回路基板領域部3と、これらの複数の回路基板領域部3を連結する連結部4とが設けられている。この半導体装置用基板1においても、半導体装置用基板の外周四辺の外周フレーム部53(図5参照)を削減し(設けられておらず)、回路基板領域部3を半導体装置用基板1の外周まで形成している。なお、図2における5は、連結部4に設けられているスリット(貫通長孔)である。
本発明の半導体装置用基板1によれば、図5、図6に示した従来の半導体装置用基板50と比較すると、回路基板領域部3を半導体装置用基板1の外周まで形成しているので、図1、図2に示すように、半導体装置用基板1に対する個片基板2の領域が拡大し、個片基板2の取れ率が向上していることがわかる。
次に、上記半導体装置用基板1を用いた半導体装置の製造方法について図面を参照しながら説明する。
図3(a)は上記の半導体装置用基板1に半導体素子を搭載する工程を説明する断面図、図3(b)は半導体素子上の電極パッドと個片基板上の配線パターンとを電気的に接続する工程を説明する断面図、図3(c)は上記半導体装置用基板において、搭載した複数の半導体素子及び、半導体素子と個片基板との接続部を、一括して封止樹脂にて封止した工程を説明する断面図、図3(d)は上記半導体装置用基板において、封止樹脂にて封止した領域を個片に分割する工程を説明する断面図、図3(e)は個片基板2を分割して最終的に半導体装置を形成した工程を説明する断面図である。なお、図3(a)〜(e)は図2に示した半導体装置用基板1を用いて半導体装置を製造する方法を、半導体装置用基板1の長手方向(長辺方向)に沿った線で切断した状態を概略的に示している。
図3(a)に示すように、まず、半導体装置用基板1の半導体素子搭載領域3に、導電性或いは非導電性のペーストやフィルム等を塗布或いは貼り付け、この上に半導体素子6を搭載する。なお、図3(a)における7は個片基板2に設けられた配線パターンである。
次に、図3(b)に示すように、ワイヤボンディング工法等を用い、金やアルミニウム等の接続配線8を使用して、半導体素子6上の電極パッドと半導体装置用基板1の個片基板2上に形成された配線パターン7とを電気的に接続する。
次に、図3(c)に示すように、エポキシ樹脂などの封止樹脂9を用いて、半導体装置用基板1に搭載した半導体素子6及び、半導体素子6と個片基板2上の配線パターン7との接続部を封止する。
この樹脂封止工程は、図4に示すような金型11、12(上金型11および下金型12)を用いて行い、これらの金型11、12によって形成される封止領域13の外周部分が半導体装置用基板1よりも大きい形状とされている。すなわち、封止樹脂9(図3(c)参照)を注入させる上金型11の封止領域13が、下金型12における半導体装置用基板1を搭載する領域よりも大きく形成されている。
そして、上金型11の封止領域13の外周端11aとなる箇所を、金型11、12から半導体装置用基板1に形成した封止樹脂9が抜け易くするために斜めに形成しているが、この封止領域13の外周端11aの斜めに形成した箇所が、平面視して、半導体装置用基板1(すなわち、回路基板領域部3)よりも、外側となる位置に形成されている。
また、図4に示すように、樹脂封止の際には、半導体装置用基板1の下にテープ状のシートなどの弾性を有するシール材14が載置され、樹脂が注入された際に、外部に樹脂が漏れ出ることを防止している。また、封止樹脂を注入するためのゲート口15が、上金型11において垂直方向に貫通するように加工されて形成されている。
これらの金型11、12を用いて、シール材14を介して、下金型12上に半導体装置用基板1を搭載させた状態で、上金型11の下面が、シール材14に密着するように、上金型11を下金型12に向けて下降させ、この後、ゲート口15を通して封止樹脂9を封止領域13に注入して封止する。
これにより、封止領域13に封止樹脂9が形成される。この場合に、半導体装置用基板1には従来設けられていたような外周フレーム部53が形成されていないが、平面視して、半導体装置用基板1、すなわち、回路基板領域部3よりも外側となる位置に封止領域13の外周端11aとなる斜めに形成した箇所が設けられているので、金型11、12から半導体装置用基板1に形成した封止樹脂9は容易に抜けることとなる。また、半導体装置用基板1の下に載置したシール材14により、樹脂封止の際には、シール材14が上金型11と下金型12との接合面に密着するので、従来の半導体装置用基板50に設けられていたような外周フレーム部53を有していないにもかかわらず、封止樹脂9が封止領域13から外側に漏れ出ることを良好に防止することができる。また、従来の樹脂封止用の金型では外周フレーム部53に水平方向につながるようにゲート口が形成されていたが、上記実施の形態では、上金型11から封止領域13に上方から直接繋がるようにゲート口15が形成されているので、従来の半導体装置用基板50に設けられていたような外周フレーム部53を有していないにもかかわらず、封止領域13に封止樹脂9を良好に導入できる。
その後、封止樹脂9が硬化してから、固定用テープを用いたり、真空吸着方法を用いたりして、固定テーブル上に、樹脂封止した半導体装置用基板1を固定し、ブレード等の切断刃16を用いて、半導体装置用基板1の外周部の封止樹脂部分及び、個片基板2の境界部を個片カットする。これにより、個片に分割された半導体装置20を形成する。
なお、必要に応じて、半導体装置20を個片に分割する前に、半導体装置用基板1の封止面とは逆の面に、はんだボール等の外部接続端子を形成する。
上記の構成によれば、半導体装置用基板1として、その回路基板領域部3を半導体装置用基板1の外周まで形成し、半導体装置用基板1に外周フレーム部を形成していないので、半導体装置用基板1内に対する個片基板2として使用する有効領域が拡大し、個片基板の取れ率が向上する。また、これにより、個片基板2のコスト低減が可能となる。
また、この半導体装置用基板1を用いて半導体装置を製造方法するに際して、半導体装置用基板1において、金型11、12を用いて、封止領域13が回路基板領域部3よりも大きくなるように形成することにより、金型11、12から封止樹脂9を容易に抜くことができて、支障無くかつ効率よく、個片に分割された半導体装置20を製造することができる。
なお、封止領域13が回路基板領域部3よりも大きくなるように形成する箇所は、半導体装置用基板1の回路基板領域部3の外周四辺において、封止領域13が回路基板領域部3よりも大きくなるように形成することで、最も、封止樹脂9を容易に抜くことができる利点がある。しかし、これに限るものではなく、半導体装置用基板1の回路基板領域部3の少なくとも一辺において、封止領域13が回路基板領域3よりも大きくなるように形成すれば、封止領域13と回路基板領域部3とが平面視して同じものと比較すると、封止樹脂9を容易に抜くことができる効果がある。また、図3(a)〜(e)においては、図2に示すような半導体装置用基板1に連結部4を有する場合を簡略的に図示したが、これに限るものではなく、図1に示すように、連結部4を有しない半導体装置用基板1にも同様の構成を適用できることはもちろんである。また、図3(c)〜(e)においては、連結部4に対応する箇所には封止樹脂9が導入されていない場合を示したが、これに限るものではない。
本発明の半導体装置用基板および半導体装置の製造方法は、配線パターン及び半導体素子搭載部を設けた複数の個片基板をマトリックス状に配置してなる回路基板領域部を形成した半導体装置用基板、ならびにこの半導体装置用基板を用いた半導体装置の製造方法として有用である。
本発明の実施の形態に係る半導体装置用基板の平面図 同実施の形態に係る他の半導体装置用基板の平面図 それぞれ同半導体装置用基板を用いた半導体装置の製造方法の各工程を示す断面図(半導体装置用基板の長手方向(長辺方向)に沿った線で切断した状態を概略的に示している)で、(a)は図2に示す半導体装置用基板に半導体素子を搭載する工程を説明する断面図、(b)は同半導体装置用基板に載せた半導体素子上の電極パッドと個片基板上の配線パターンとを電気的に接続する工程を説明する断面図、(c)は同半導体装置用基板において、搭載した複数の半導体素子及び、半導体素子と個片基板との接続部を、一括して封止樹脂にて封止した工程を説明する断面図、(d)は同半導体装置用基板において、封止樹脂にて封止した領域を個片に分割する工程を説明する断面図、(e)は個片基板を分割して最終的に半導体装置を形成した工程を説明する断面図 同半導体装置の製造方法における封止工程で用いる金型の断面図(半導体装置用基板の短辺方向に沿った線で切断した状態を概略的に示している) 従来の半導体装置用基板の平面図 従来の他の半導体装置用基板の平面図 従来の半導体装置の封止工程で用いる金型の断面図
符号の説明
1 半導体装置用基板
2 個片基板
3 回路基板領域部
4 連結部
6 半導体素子
7 配線パターン
8 接続配線
9 封止樹脂
11 金型(上金型)
12 金型(下金型)
13 封止領域
14 シール材
15 ゲート口
16 切断刃

Claims (8)

  1. 配線パターン及び半導体素子搭載部を設けた複数の個片基板をマトリックス状に配置してなる回路基板領域部を形成した半導体装置用基板であって、回路基板領域部が、半導体装置用基板の外周まで形成されており、半導体素子搭載部を有しない外周フレーム部が回路基板領域部の外周に形成されていないことを特徴とする半導体装置用基板。
  2. 配線パターン及び半導体素子搭載部を設けた複数の個片基板をマトリックス状に配置してなる回路基板領域部を形成した半導体装置用基板として、前記回路基板領域部が、半導体装置用基板の外周まで形成されたものを採用し、
    前記半導体装置用基板上に半導体素子を搭載し、
    半導体素子上の電極パッドと個片基板上の配線パターンとを電気的に接続した後、
    封止樹脂にて封止する際に、封止領域が半導体装置用基板の外周四辺よりも大きくなるように形成することを特徴とする半導体装置の製造方法。
  3. 半導体装置用基板の少なくとも一辺において、封止領域が回路基板領域部よりも大きいことを特徴とする請求項2に記載の半導体装置の製造方法。
  4. 半導体装置用基板の回路基板領域部の外周四辺において、封止領域が回路基板領域部よりも大きいことを特徴とする請求項2に記載の半導体装置の製造方法。
  5. 半導体装置用基板が、複数の回路基板領域部と、回路基板領域同士を連結する連結部とからなり、半導体装置用基板の回路基板領域部の少なくとも一辺において、封止領域が回路基板領域よりも大きいことを特徴とする請求項2に記載の半導体装置の製造方法。
  6. 封止樹脂にて封止する工程を、上金型と下金型とからなる封止金型を用いて行い、この際に、半導体装置用基板と下金型との間、および上金型と下金型との間に、封止樹脂の漏れを防止するシール材を介装することを特徴とする請求項2〜5の何れか1項に記載の半導体装置の製造方法。
  7. 半導体装置を製造する封止工程で用いる対となった封止金型であって、封止樹脂を注入させる一方の金型の封止領域が、半導体装置用基板を搭載する他方の金型の半導体装置用基板搭載領域よりも大きいことを特徴とする封止金型。
  8. 上金型と下金型とからなる封止金型における上金型に、封止樹脂を封止金型内の封止領域に導入するゲート口が垂直方向に貫通して形成されていることを特徴とする請求項7記載の封止金型。
JP2005223534A 2005-08-02 2005-08-02 半導体装置用基板、半導体装置の製造方法、及び封止金型 Withdrawn JP2007042761A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005223534A JP2007042761A (ja) 2005-08-02 2005-08-02 半導体装置用基板、半導体装置の製造方法、及び封止金型

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005223534A JP2007042761A (ja) 2005-08-02 2005-08-02 半導体装置用基板、半導体装置の製造方法、及び封止金型

Publications (1)

Publication Number Publication Date
JP2007042761A true JP2007042761A (ja) 2007-02-15

Family

ID=37800487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005223534A Withdrawn JP2007042761A (ja) 2005-08-02 2005-08-02 半導体装置用基板、半導体装置の製造方法、及び封止金型

Country Status (1)

Country Link
JP (1) JP2007042761A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283835A (ja) * 2008-05-26 2009-12-03 Elpida Memory Inc 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283835A (ja) * 2008-05-26 2009-12-03 Elpida Memory Inc 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
US6967125B2 (en) Quad flat no lead (QFN) grid array package, method of making and memory module and computer system including same
US6650012B1 (en) Semiconductor device
JP2012104790A (ja) 半導体装置
JP2002076228A (ja) 樹脂封止型半導体装置
EP1543556A2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
US20080099891A1 (en) Semiconductor device and method of manufacturing the same
US20070262462A1 (en) Manufacturing method of resin-molding type semiconductor device, and wiring board therefor
US11251110B2 (en) Semiconductor device and method of manufacturing the semiconductor device
JP2008218469A (ja) 半導体装置の製造方法
JP2005085089A (ja) Icカードおよびその製造方法
US6563209B1 (en) Lead frame for semiconductor device
KR20180003042U (ko) 리드 프레임 디바이스
JP2008252054A (ja) 半導体装置および半導体装置の製造方法
US6891254B2 (en) Semiconductor device with protrusions
JPH10256460A (ja) ターミナルランドフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
CN101174599A (zh) 半导体器件和半导体器件的制造方法
JP2007042761A (ja) 半導体装置用基板、半導体装置の製造方法、及び封止金型
JP2000082759A (ja) Bga型半導体装置の製造方法、bga型半導体装置用tabテ―プおよびbga型半導体装置
US6512287B1 (en) Board frame, method for fabricating thereof and method for fabricating semiconductor apparatus
JP2005191158A (ja) 半導体装置及びその製造方法
JP4252391B2 (ja) 集合半導体装置
JP4737995B2 (ja) 半導体装置
JP4207671B2 (ja) 半導体パッケージの製造方法
JP4840305B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080616

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090609