JP2006214005A - 化学気相蒸着法によるＧｅＳｂＴｅ薄膜の製造方法 - Google Patents

Abstract

【課題】化学気相蒸着法によるＧｅＳｂＴｅ薄膜の製造方法を提供する。
【解決手段】反応チャンバ内でＧｅを含む第１前駆体、Ｓｂを含む第２前駆体及びＴｅを含む第３前駆体間の化学反応により基板の表面にＧｅＳｂＴｅ薄膜を形成する第１ステップ及び前記ＧｅＳｂＴｅ薄膜の表面を水素プラズマで表面処理する第２ステップを含むＧｅＳｂＴｅ薄膜の製造方法である。
【選択図】図２Ｃ

Description

本発明は、化学気相蒸着法によるＧｅＳｂＴｅ薄膜の製造方法に係り、より詳細には、膜質が稠密で低い抵抗特性を有するＧｅＳｂＴｅ薄膜の製造方法に関する。

相変化物質（Ｐｈａｓｅ−Ｃｈａｎｇｅ Ｍａｔｅｒｉａｌ）は、温度によって結晶状態及び非晶質状態の相異なる状態を有する物質である。結晶状態は非晶質状態に比べて低い抵抗値を示し、秩序整然な規則的な原子配列を有している。結晶状態及び非晶質状態は、相互可逆的な変化が可能である。すなわち、結晶状態から非晶質状態に変化させ、非晶質状態から再び結晶状態に変化させうる。相互変化が可能な状態を有し、明確に区別しうる抵抗値を有する特性をメモリ素子に適用させたのがＰＲＡＭ（Ｐｈａｓｅ−Ｃｈａｎｇｅ Ｍｅｍｏｒｙ Ｄｅｖｉｃｅ：相変化メモリ素子）である。

ＰＲＡＭの一般的な形態は、トランジスタのソースまたはドレイン領域にコンタクトプラグを通じて電気的に連結した相変化膜を備える。メモリとしての動作は、相変化膜の結晶構造変化による抵抗差を用いて行う。

図１は、従来の技術による一般的な形態のＰＲＡＭを示すものである。以下、図１を参照して、一般的な構造のＰＲＡＭについて説明する。

図１を参照すれば、半導体基板１０には第１不純物領域１１ａ及び第２不純物領域１１ｂが形成されており、第１不純物領域１１ａ及び第２不純物領域１１ｂと接触し、ゲート絶縁層１２及びゲート電極層１３が形成されている。通常、第１不純物領域１１ａはソースと称し、第２不純物領域１１ｂはドレインと称する。

第１不純物領域１１ａ、ゲート電極層１３及び第２不純物領域１１ｂ上には絶縁層１５が形成されており、絶縁層１５を貫通して第２不純物領域１１ｂと接触するコンタクトプラグ１４が形成されている。コンタクトプラグ１４上には下部電極１６が形成されており、その上部に相変化膜１７及び上部電極１８が形成されている。

前述した構造のＰＲＡＭにデータを保存する方式について説明する。第２不純物領域１１ｂ及び下部電極１６を通じて印加された電流によって、下部電極１６と相変化膜１７の接触領域においてジュール熱（Ｊｏｕｌｅ Ｈｅａｔ）が発生し、これにより、相変化膜１７の結晶構造に変化を起こさせることによって、データを保存する。すなわち、印加電流を適切に変化させて相変化膜１７の結晶構造を意図的に結晶状態または非晶質状態に変化させる。結晶質状態と非晶質状態の変化による抵抗値が変わるので、保存された以前のデータ値が区別可能になる。

現在のメモリ素子に応用しうる多様な種類の相変化物質が知られているが、このうち、代表的なものがＧＳＴ（ＧｅＳｂＴｅ）系合金である。例えば、特許文献１には、カルコゲナイド（ｃｈａｌｃｏｇｅｎｉｄｅ）物質層を備えた半導体メモリ素子が開示されている。

メモリ装置の性能を向上させるためには、消費電流を減少させる必要がある。特に最も多く使われている相変化物質であるＧＳＴを採用したＰＲＡＭの場合、リセット電流値、すなわち、結晶状態から非晶質状態に遷移させるための電流値が大きい。

従来、このようなＧＳＴ薄膜の製造方法において、主にＰＶＤ法によるＧＳＴ（ＧｅＳｂＴｅ）薄膜の製造技術が開発されている。しかし、ＰＶＤ法により薄膜が蒸着する場合、薄膜成長の制御が難しくて薄膜の蒸着速度が遅く、また膜質が稠密でない。そして、限定された構造内での薄膜の形成が難しく、発熱体とＧＳＴとの接触面が大きくなって熱損失が増加し、結局、前記メモリ素子のリセット電流値を増加させるので、高集積メモリ素子の具現に障害となる。

これに比べて、ＣＶＤ（Ｃｈｅｍｉａｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によるＧＳＴ（ＧｅＳｂＴｅ）薄膜の製造技術は、その製造方法の困難さ及び技術構成の限界などの理由のため、まだ十分な研究開発が行われていないのが実情である。しかし、前記ＣＶＤ法による場合、優れた膜質の薄膜が得られ、その膜質の制御が容易であり、ＣＶＤの特性上、限定された部分に蒸着でき、局部的な発熱による相変化が可能なので、小さなリセット電流を使用できるという長所がある。
大韓民国特許公開第２００４−０１００４９９号公報

本発明の目的は、膜質が稠密で低抵抗特性を有するＧｅＳｂＴｅ薄膜の製造方法を提供することにある。

本発明の化学気相蒸着法によるＧｅＳｂＴｅ薄膜の製造方法は、反応チャンバ内でＧｅを含む第１前駆体、Ｓｂを含む第２前駆体及びＴｅを含む第３前駆体間の化学反応により基板の表面にＧｅＳｂＴｅ薄膜を形成する第１ステップと、前記ＧｅＳｂＴｅ薄膜の表面を水素プラズマで表面処理する第２ステップと、を含む。

前記第１前駆体は、Ｇｅ［Ｎ（ＣＨ_３）_２］_４を含み、前記第２前駆体は、Ｓｂ［Ｎ（ＣＨ_３）_２］_３を含みうる。そして、前記第３前駆体は、Ｔｅ［（ＣＨ_３）_２ＣＨ］_２を含みうる。望ましく、前記第１、第２及び第３前駆体の各々は、前記反応チャンバ内に注入される前に気化しうる。

前記第１ステップは、前記第１、第２及び第３前駆体を前記反応チャンバ内に注入して前記基板の表面に化学吸着させるステップと、前記反応チャンバを不活性ガスでパージして物理吸着した、または余分の第１、第２及び第３前駆体を除去するステップと、を含む。

ここで、前記第１及び第２前駆体が同時に前記反応チャンバ内に注入され、または前記第１、第２及び第３前駆体が同時に前記反応チャンバ内に注入しうる。また、前記第１、第２及び第３前駆体の各々が連続的に前記反応チャンバ内に注入しうる。

前記第２ステップは、前記反応チャンバ内に水素プラズマを発生させ、前記ＧｅＳｂＴｅ薄膜の表面に残留する不純物を水素イオンに吸着させて前記ＧｅＳｂＴｅ薄膜から分離するステップと、前記反応チャンバを不活性ガスでパージして前記分離した不純物を除去するステップと、を含む。

本発明によるＧｅＳｂＴｅ薄膜の製造方法によれば、ＣＶＤ法によりＧｅＳｂＴｅ薄膜が製造されるため、薄膜の蒸着速度が速く、その製造方法が簡単かつ容易である。特に、水素プラズマを用いてＧｅＳｂＴｅ薄膜の表面に残留する不純物を除去することによって、膜質が稠密で低い抵抗特性を有するＧｅＳｂＴｅ薄膜を容易に得られる。このように製造されたＧｅＳｂＴｅ薄膜は、相変化メモリ素子の記録層として適用される。前記ＧｅＳｂＴｅ薄膜は、減少したリセット電流を有するところ、これを備えたメモリ素子は集積化が可能となり、高容量及び高速作動が可能である。

以下、本発明のＧｅＳｂＴｅ薄膜の製造方法を添付図面を参照して詳細に説明する。

図２Ａないし図２Ｄは、本発明の望ましい実施形態によるＧｅＳｂＴｅ薄膜の製造方法を示す工程順序図である。

図２Ａに示されるように、まずゲルマニウム（Ｇｅ）を含む第１前駆体、アンチモン（Ｓｂ）を含む第２前駆体及びテルル（Ｔｅ）を含む第３前駆体を準備する。ここで、第１前駆体は、Ｇｅ［Ｎ（ＣＨ_３）_２］_４を含み、前記第２前駆体はＳｂ［Ｎ（ＣＨ_３）_２］_３を含みうる。そして、前記第３前駆体は、Ｔｅ［（ＣＨ_３）_２ＣＨ］_２を含みうる。次いで、前記第１、第２及び第３前駆体の各々を、基板２０を含む反応チャンバ内に注入して前記基板２０の表面に化学吸着させる。望ましく、前記それぞれの前駆体は、前記反応チャンバ内に注入される前に気化しうる。前記反応チャンバ内で、前記第１、第２及び第３前駆体間の化学反応により基板２０の表面にＧｅＳｂＴｅ薄膜２２が形成される。このようなＧｅＳｂＴｅ薄膜２２は、Ｇｅ、Ｓｂ及びＴｅ原子と共に、前記Ｇｅ、Ｓｂ及びＴｅ原子に吸着している不純物３１、例えば、炭素のような有機物を含む。

また、前記基板２０の表面に吸着していない過剰の第１、第２及び第３前駆体は、前記ＧｅＳｂＴｅ薄膜２２の上に物理吸着して存在するか、または前記反応チャンバ内に残留ガスとして存在する。したがって、図２Ｂに示されるように、このような過剰の第１、第２及び第３前駆体は、Ｎ_２のような不活性ガスでパージされて前記反応チャンバ内から除去される。

ここで、望ましく前記第１及び第２前駆体が同時に前記反応チャンバ内に注入され、または前記第１、第２及び第３前駆体が同時に前記反応チャンバ内に注入されうる。また、前記第１、第２及び第３前駆体の各々が連続的（ｓｅｑｕｅｎｔｉａｌ）に前記反応チャンバ内に注入されうる。

次いで、図２Ｃに示されるように、前記ＧｅＳｂＴｅ薄膜２２の表面を水素プラズマで表面処理し、前記ＧｅＳｂＴｅ薄膜２２の前記Ｇｅ、Ｓｂ及びＴｅ原子に吸着している不純物３１、例えば、炭素のような有機物を脱着させる。具体的には、前記反応チャンバ内に水素プラズマを発生させ、前記Ｇｅ、Ｓｂ及びＴｅ原子の表面に残留する不純物３１を水素イオン３５に吸着させて前記Ｇｅ、Ｓｂ及びＴｅ原子から分離する。次いで、前記反応チャンバをＮ_２のような不活性ガスでパージして前記分離した不純物を除去する。

このような方法により、図２Ｄに図示されるように、前記不純物３１が除去されることによって、膜質が稠密で低い抵抗特性を有するＧｅＳｂＴｅ薄膜２６が得られる。

このような本願発明の理解を助けるためにいくつかの模範的な実施形態が説明され、図示されるが、このような実施形態は単に広い発明を例示するだけで、これを制限するものではなく、本発明は図示及び説明された構造と配列に限定されないという点が理解されねばならない。これは、多様な他の修正が当業者によって行われるからである。

本発明は、不揮発性メモリ素子の製造方法に好適に適用されうる。

従来の技術による一般的な形態のＰＲＡＭの構造を示す概略的な断面図である。 本発明の望ましい実施形態によるＧｅＳｂＴｅ薄膜の製造方法を示す工程順序図である。 本発明の望ましい実施形態によるＧｅＳｂＴｅ薄膜の製造方法を示す工程順序図である。 本発明の望ましい実施形態によるＧｅＳｂＴｅ薄膜の製造方法を示す工程順序図である。 本発明の望ましい実施形態によるＧｅＳｂＴｅ薄膜の製造方法を示す工程順序図である。

符号の説明

１０ 半導体基板
１１ａ 第１不純物領域
１１ｂ 第２不純物領域
１２ ゲート絶縁層
１３ ゲート電極層
１４ コンタクトプラグ
１５ 絶縁層
１６ 下部電極
１７ 相変化膜
１８ 上部電極
２０ 基板
２２、２６ ＧｅＳｂＴｅ薄膜
３１ 不純物
３５ 水素イオン。

Claims (13)

1. 反応チャンバ内でＧｅを含む第１前駆体、Ｓｂを含む第２前駆体及びＴｅを含む第３前駆体間の化学反応により基板の表面にＧｅＳｂＴｅ薄膜を形成する第１ステップと、
   前記ＧｅＳｂＴｅ薄膜の表面を水素プラズマで表面処理する第２ステップと、を含むことを特徴とするＧｅＳｂＴｅ薄膜の製造方法。
2. 前記第１前駆体は、Ｇｅ［Ｎ（ＣＨ_３）_２］_４を含むことを特徴とする請求項１に記載のＧｅＳｂＴｅ薄膜の製造方法。
3. 前記第２前駆体は、Ｓｂ［Ｎ（ＣＨ_３）_２］_３を含むことを特徴とする請求項１に記載のＧｅＳｂＴｅ薄膜の製造方法。
4. 前記第３前駆体は、Ｔｅ［（ＣＨ_３）_２ＣＨ］_２を含むことを特徴とする請求項１に記載のＧｅＳｂＴｅ薄膜の製造方法。
5. 前記第１ステップは、前記第１、第２及び第３前駆体を前記反応チャンバ内に注入して前記基板の表面に化学吸着させるステップと、
   前記反応チャンバを不活性ガスでパージして物理吸着した、または余分の第１、第２及び第３前駆体を除去するステップと、を含むことを特徴とする請求項１に記載のＧｅＳｂＴｅ薄膜の製造方法。
6. 前記第１、第２及び第３前駆体の各々は、前記反応チャンバ内に注入される前に気化されることを特徴とする請求項５に記載のＧｅＳｂＴｅ薄膜の製造方法。
7. 前記第１及び第２前駆体は、同時に前記反応チャンバ内に注入されることを特徴とする請求項５に記載のＧｅＳｂＴｅ薄膜の製造方法。
8. 前記第１、第２及び第３前駆体は、同時に前記反応チャンバ内に注入されることを特徴とする請求項７に記載のＧｅＳｂＴｅ薄膜の製造方法。
9. 前記第１、第２及び第３前駆体は、各々連続的に前記反応チャンバ内に注入されることを特徴とする請求項５に記載のＧｅＳｂＴｅ薄膜の製造方法。
10. 前記第２ステップは、
    前記反応チャンバ内に水素プラズマを発生させて前記ＧｅＳｂＴｅ薄膜の表面に残留する不純物を水素イオンに吸着させて前記ＧｅＳｂＴｅ薄膜から分離するステップと、
    前記反応チャンバを不活性ガスでパージして前記分離した不純物を除去するステップと、を含むことを特徴とする請求項１に記載のＧｅＳｂＴｅ薄膜の製造方法。
11. 前記不活性ガスは、窒素を含むことを特徴とする請求項５に記載のＧｅＳｂＴｅ薄膜の製造方法。
12. 前記不活性ガスは、水素を含むことを特徴とする請求項１０に記載のＧｅＳｂＴｅ薄膜の製造方法。
13. 前記不純物は、カーボンを含むことを特徴とする請求項１０に記載のＧｅＳｂＴｅ薄膜の製造方法。