[go: up one dir, main page]

JP2008311664A - 相変化メモリ装置及びその形成方法 - Google Patents

相変化メモリ装置及びその形成方法 Download PDF

Info

Publication number
JP2008311664A
JP2008311664A JP2008155877A JP2008155877A JP2008311664A JP 2008311664 A JP2008311664 A JP 2008311664A JP 2008155877 A JP2008155877 A JP 2008155877A JP 2008155877 A JP2008155877 A JP 2008155877A JP 2008311664 A JP2008311664 A JP 2008311664A
Authority
JP
Japan
Prior art keywords
phase change
change material
precursor
forming
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008155877A
Other languages
English (en)
Other versions
JP2008311664A5 (ja
Inventor
Young-Lim Park
瑛 琳 朴
Sung-Lae Cho
性 來 趙
Byoung-Jae Bae
丙 才 ベ
Jin-Il Lee
ジン 一 李
Hye-Young Park
惠 英 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008311664A publication Critical patent/JP2008311664A/ja
Publication of JP2008311664A5 publication Critical patent/JP2008311664A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】相変化物質を含む相変化メモリ装置及びその形成方法を提供する。
【解決手段】本発明の相変化メモリ装置の形成方法は、基板に相変化物質用前駆体及び窒素を含む反応性ラジカルを提供して相変化物質膜を形成するステップを有する。本発明によれば、低温で相変化物質膜を形成することができるので、相変化物質膜が均一に形成され、相変化物質膜を構成するグレーンの大きさが減少し得る。従って、狭い幅を有する相変化物質膜を形成することができる。
【選択図】図１３

Description

本発明は、相変化メモリ装置及びその形成方法に関する。
相変化物質は、互いに区別可能な少なくとも二種類の状態、例えば結晶状態、非晶質状態、これらの間の少なくとも一つ以上の中間状態を表すことができるので、メモリ要素として使用され得る。非晶質状態は、結晶状態より相対的に高い比抵抗を示し、中間状態は、非晶質状態及び結晶状態の間の比抵抗を示す。
相変化物質の状態は、温度変化に対応して転換でき、温度変化は、例えば相変化物質に連結された導電体を使用した抵抗加熱によって誘導され得る。抵抗加熱は、相変化物質の両端に電気的な信号、例えば電流を通すことによって達成できる。抵抗値は、相変化物質とこの相変化物質に連結された導電体との間の接触面積と関連があり、接触面積が小さいほど抵抗値が増加する。抵抗値が増加するほど同一な電流でより効果的に相変化物質を加熱することができる。従って、低い電力で動作する相変化メモリ素子を具現するためには、相変化物質とこの相変化物質に連結された導電体との間の接触面積をなるべく減少させることが要求される。
本発明の目的は、相変化物質を含む相変化メモリ装置及びその形成方法を提供することにある。
上記目的を達成するためになされた本発明の一特徴による相変化メモリ装置の形成方法は、基板に相変化物質用前駆体及び窒素を含む反応性ラジカルを提供して相変化物質膜を形成するステップを有する。
上記目的を達成するためになされた本発明の他の特徴による相変化メモリ装置の形成方法は、基板上に第１開口部を有する第１絶縁膜を形成するステップと、前記基板に相変化物質用前駆体及び窒素を含む反応性ラジカルを提供して、前記第１開口部内に相変化物質膜を形成するステップと、前記相変化物質膜上に第２導電体を形成するステップと、を有する。
上記目的を達成するためになされた本発明の一特徴による相変化メモリ装置は、第１導電体を含む基板と、前記第１導電体を露出する開口部を有する第１絶縁膜と、前記開口部内に提供された相変化物質膜と、前記相変化物質膜上に提供された第２導電体と、を有し、前記相変化物質膜の幅は５０ｎｍ以下である。
本発明によれば、低温で相変化物質膜を形成することができるので、相変化物質膜が均一に形成され、相変化物質膜を構成するグレーンの大きさが減少し得る。従って、狭い幅を有する相変化物質膜を形成することができる。これによって、相変化メモリ装置の高集積化が可能になり、相変化物質膜とその上下部導電体との間の接触面積を減少させ得るので、相変化メモリ装置を低い電力で作動させることができる。これによって、相変化メモリ装置の動作特性が向上し得る。
以下、本発明の相変化メモリ装置及びその形成方法を実施するための最良の形態の具体例を、図面を参照しながら詳細に説明する。しかし、本発明はこの明細書で説明する実施の形態に限定されず、他の形態で具体化することもできる。この明細書で紹介する実施の形態は、開示された内容を徹底させ且つ完全になるように、そして当業者に本発明の思想が十分に伝達されるようにするために提供されるものである。
本明細書で第１、第２などの用語が多様な要素（ｅｌｅｍｅｎｔｓ）を記述するために使用されるが、この要素はこのような用語によって限定されるものではない。このような用語は、単に要素を互いに区別するために使用される。また、ある膜が他の膜又は基板上にあると言及する場合、これは他の膜又は基板上に直接形成されるか、又はこれらの間に第３の膜が介在することを意味する。図面で膜又は領域の厚さなどは、明確性のために誇張して示すこともある。図面で要素の大きさ又は各要素の相対的な大きさは、本発明に対するより明確な理解のために多少誇張して示すことがある。また、図面に示した要素の形状が製造工程上の変異などによって多少変更されることもある。従って、本明細書で開示された実施の形態は、特別な言及のない限り一つの図面に示した形状に限定されず、ある程度の変形を含むものと理解すべきである。例えば、本明細書である要素の形態を記述するのに使用された「実質的に」又は「約」のような用語は、ある要素が工程上で許容される変形を含む形態を表すと理解すべきである。
図１乃至図１４を参照して、本発明の一実施形態による相変化メモリ装置及びその形成方法を説明する。
図１及び図２を参照すると、基板１０上に第１開口部３０を限定する第１絶縁膜２０が形成される。第１絶縁膜２０は、例えば、シリコン酸化物、シリコン窒化物、シリコン酸化窒化物又はこれらの組み合わせで形成され得る。第１開口部３０は、例えば、第１絶縁膜２０の所定部分を除去するエッチング工程を行うことによって形成され得る。
第１開口部３０の底に導電パターン４０が形成される。導電パターン４０は、例えば、第１開口部３０を詰めるように第１絶縁膜２０上に導電膜を形成した後、化学的機械的研磨（ＣＭＰ）のような平坦化工程及び／又はエッチバック工程を行うことによって形成され得る。導電パターン４０は、例えばタングステンで形成され得る。
図３及び図４を参照すると、第１開口部３０の側壁及び底に沿って第１導電体のための導電膜５０が形成される。導電膜５０は、第１開口部３０の底に形成された第１部分５０ａ（図５に示す）と第１開口部３０の側壁に形成された第２部分５０ｂ（図５に示す）とを含むことができる。第１開口部３０を詰めるように導電膜５０上に絶縁膜６０が形成される。
第１導電体のための導電膜５０は、例えば、原子層蒸着工程又は化学気相蒸着工程を行うことによって窒化チタニウムで形成され得る。絶縁膜６０は、例えば、化学気相蒸着工程を行うことによってシリコン酸化物、シリコン窒化物、シリコン酸化窒化物、又はこれらの組み合わせで形成され得る。また、絶縁膜６０は、酸化チタニウム、酸化タンタル、酸化ジルコニウム、酸化マンガン、酸化ハフニウム、酸化マグネシウム、酸化インジウム、酸化ニオビウム、酸化ゲルマニウム、酸化アンチモン、酸化テルル、又はこれらの組み合わせで形成され得る。
図５及び図６を参照すると、化学的機械的研磨（ＣＭＰ）及び／又はエッチバック工程を行って第１開口部３０外の絶縁膜６０及び導電膜５０を除去する。これによって、第１開口部３０内に限定された導電膜５３及び第２絶縁膜６５が形成される。
図７及び図８を参照すると、導電膜５３の第２部分５０ｂの一部分、例えば、第１開口部３０の上部側壁上に形成された導電膜が除去され、第１導電体５５が形成される。第２部分５０ｂの一部分の除去はエッチング工程、例えば、エッチバック工程によって行うことができる。これによって、第２絶縁膜６５の上部面より低い上部面を有する第１導電体５５の第２部分５３ｂが形成され、第１絶縁膜２０と第２絶縁膜６５との間に相変化物質膜のための第２開口部７０が定義される。第２開口部７０の幅ｔ１は５０ｎｍ以下であり得る。例えば、第２開口部７０の幅ｔ１は５〜５０ｎｍであり得る。第２開口部７０はリング形態を有することができる。導電膜５３の除去量は、第１及び第２開口部３０、７０の幅、第１導電体５５の第２部分５３ｂの幅などを考慮して多様に調整され得る。
図９及び図１０を参照すると、第１及び第２絶縁膜２０、６５上に第２開口部７０を詰めるように相変化物質膜８０が形成される。相変化物質膜８０は、基板に相変化物質用前駆体及び窒素を含む反応性ラジカルを提供する、例えば、原子層蒸着又は化学気相蒸着工程を行うことによって形成され得る。相変化物質用前駆体は少なくとも一つのアミン基（ａｍｉｎｅ ｇｒｏｕｐ）を含むことができる。また、相変化物質用前駆体は、少なくとも一つの炭化水素基を含むことができ、炭化水素基は、アルキル基（ａｌｋｙｌ ｇｒｏｕｐ）、アルケニル基（ａｌｋｅｎｙｌ ｇｒｏｕｐ）、アルキニル基（ａｌｋｙｎｙｌ ｇｒｏｕｐ）、又はアレン基（ａｌｌｅｎｉｃ ｇｒｏｕｐ）であり得る。ここで使用された「アルキル（Ａｌｋｙｌ）」は、１乃至１０個の炭素原子を含む直鎖又は分岐鎖を表すことができる。例えば、アルキルは、メチル（ｍｅｔｈｙｌ）、エチル（ｅｔｈｙｌ）、ｎ−プロピル（ｎ−ｐｒｏｐｙｌ）、イソプロピル（ｉｓｏ−ｐｒｏｐｙｌ）、ｎ−ブチル（ｎ−ｂｕｔｙｌ）、２次ブチル（ｓｅｃ−ｂｕｔｙｌ）、イソブチル（ｉｓｏ−ｂｕｔｙｌ）、３次ブチル（ｔｅｒｔ−ｂｕｔｙｌ）、ｎ−ペンチル（ｎ−ｐｅｎｔｙｌ）、イソペンチル（ｉｓｏｐｅｎｔｙｌ）、ネオペンチル（ｎｅｏｐｅｎｔｙｌ）、ｎ−ヘキシル（ｎ−ｈｅｘｙｌ）、３−メチルヘキシル（３−ｍｅｔｈｙｌｈｅｘｙｌ）、２、２−ジメチルペンチル（２、２−ｄｉｍｅｔｈｙｌｐｅｎｔｙｌ）、２、３−ジメチルペンチル（２、３−ｄｉｍｅｔｈｙｌｐｅｎｔｙｌ）、ｎ−ヘプチル（ｎ−ｈｅｐｔｙｌ）、ｎ−オクチル（ｎ−ｏｃｔｙｌ）、ｎ−ノニル（ｎ−ｎｏｎｙｌ）、ｎ−デシル（ｎ−ｄｅｃｙｌ）及びこのような物質を含むことができるが、これに限定されるものではない。ここで使用された「アルケニル（Ａｌｋｅｎｙｌ）」は、チェイン内に１乃至４個の二重結合を含み、２乃至１２個の炭素原子を含む直鎖又は分岐鎖を表すことができる。例えば、アルケニルは、ビニル（ｖｉｎｙｌ）、２−プロペニル（２−ｐｒｏｐｅｎｙｌ）、３−ブテニル（３−ｂｕｔｅｎｙｌ）、２−ブテニル（２−ｂｕｔｅｎｙｌ）、４−ペンテニル（４−ｐｅｎｔｅｎｙｌ）、３−ペンテニル（３−ｐｅｎｔｅｎｙｌ）、２−へキセニル（２−ｈｅｘｅｎｙｌ）、３−へキセニル（３−ｈｅｘｅｎｙｌ）、２、４−ヘプタジエン（２、４−ｈｅｐｔａｄｉｅｎｅ）、及びこのような物質を含むことができるが、これに限定されるものではない。ここで使用された「アルキニル（Ａｌｋｙｎｙｌ）」は、チェイン内に一つの三重結合を含み、２乃至１３個の炭素原子を含む直鎖又は分岐鎖を表すことができる。例えば、アルキニルは、２−プロピニル（２−ｐｒｏｐｙｎｙｌ）、３−ブチニル（３−ｂｕｔｙｎｙｌ）、２−ブチニル（２−ｂｕｔｙｎｙｌ）、４−ペンチニル（４−ｐｅｎｔｙｎｙｌ）、３−ペンチニル（３−ｐｅｎｔｙｎｙｌ）、及びこのような物質を含むことができるが、これに限定されるものではない。ここで単独又は他のグループの部分として使用された「アレン（Ａｌｌｅｎｉｃ）」は、１乃至１０個の炭素原子を含む直鎖又は分岐鎖を表すことができる。この時、一つの炭素原子は他の二つの炭素原子と二重結合によって連結される。
相変化物質膜８０は、例えば、Ｇｅ−Ｓｂ−Ｔｅ（ＧＳＴ）、Ｇｅ−Ｂｉ−Ｔｅ（ＧＢＴ）、Ａｓ−Ｓｂ−Ｔｅ、Ａｓ−Ｇｅ−Ｓｂ−Ｔｅ、Ｓｎ−Ｓｂ−Ｔｅ、Ｉｎ−Ｓｎ−Ｓｂ−Ｔｅ、Ａｇ−Ｉｎ−Ｓｂ−Ｔｅ、周期律表の５Ａ族元素−Ｓｂ−Ｔｅ、周期律表の６Ａ族元素−Ｓｂ−Ｔｅ、周期律表の５Ａ族元素−Ｓｂ−Ｓｅ、周期律表の６Ａ族元素−Ｓｂ−Ｓｅなどのカルコゲン化合物、又はカルコゲン化合物に不純物がドーピングされたカルコゲン化合物で形成され得る。カルコゲン化合物にドーピングされる不純物は、例えば、窒素、酸素、シリコン、又はこれらの組み合わせを含むことができる。
以下では、相変化物質用前駆体としてゲルマニウム前駆体（Ｇｅ ｐｒｅｃｕｒｓｏｒ）、アンチモン前駆体（Ｓｂ ｐｒｅｃｕｒｓｏｒ）、テルル前駆体（Ｔｅ ｐｒｅｃｕｒｓｏｒ）を使用して相変化物質膜８０を形成する方法を説明する。
図１８を参照して、本発明の一実施形態による相変化物質膜の形成方法を説明する。
基板が配置された工程チャンバ（図示せず）に相変化物質用前駆体であるゲルマニウム前駆体、アンチモン前駆体、テルル前駆体が提供される。ゲルマニウム前駆体は化学式ＧｅＲ１ ｘ（ＮＲ２Ｒ３）４−ｘ（０≦ｘ≦３、ｘは整数）を有することができ、アンチモン前駆体は化学式ＳｂＲ１ ｙ（ＮＲ２Ｒ３）３−ｙ（０≦ｙ≦２、ｙは整数）を有することができ、テルル前駆体は化学式ＴｅＲ１ ｚ（ＮＲ２Ｒ３）２−ｚ（０≦ｚ≦２、ｚは整数）を有することができる。
Ｒ１、Ｒ２、Ｒ３は水素又は炭化水素基であり得る。炭化水素基は、アルキル基、アルケニル基、アルキニル基、又はアレン基であり得る。Ｒ１、Ｒ２、Ｒ３は互いに等しいこともあり、異なることもあり得る。また、Ｒ１（又はＲ２、Ｒ３）が各々複数個ある場合、複数個のＲ１（又はＲ２、Ｒ３）は互いに等しいこともあり、異なることもあり得る。即ち、Ｒの上添え字で表示された数字１、２、３は、Ｒの結合位置を表示するものであり、その種類を限定しない。例えば、ゲルマニウム前駆体の化学式でｘが２である場合ゲルマニウム前駆体は化学式ＧｅＲ１ ２（ＮＲ２Ｒ３）２を有し、ゲルマニウム原子と結合する二つのＲ１は互いに等しいこともあり、異なることもあり得る。また、二つの窒素原子と各々結合する二つのＲ２は互いに等しいこともあり、異なることもあり得る。即ち、上添え字１は、ゲルマニウム原子との結合を示し、その種類を限定しない。また、上添え字２及び３は、アミン基の窒素原子との結合を示し、その種類を限定しない。
相変化物質用前駆体は周期的及び交番的に提供され得る。即ち、相変化物質用前駆体は、互いに間隔をおいてゲルマニウム前駆体−テルル前駆体−アンチモン前駆体−テルル前駆体の順序で繰り返して提供され得る。
また、工程チャンバには窒素を含む反応性ラジカルが提供される。反応性ラジカルは、化学式ＮＲｎＨ３―ｎ又はＮ２ＲｎＨ４−ｎ（０≦ｎ≦２、ｎは整数）を有することができ、Ｒは炭化水素基であり得る。炭化水素基は、アルキル基、アルケニル基、アルキニル基、又はアレン基であり得る。アルキル基の炭素数は１以上１０以下であり、アルケニル基の炭素数は２以上１２以下であり、アルキニル基の炭素数は２以上１３以下であり得る。
反応性ラジカルは、工程チャンバ外部で形成された後、工程チャンバ内に提供されるようにすることもでき、工程チャンバ内で高周波又は低周波プラズマ処理によって形成されるようにすることもできる。
反応性ラジカルは、相変化物質用前駆体が提供されるオン−タイム区間の間に提供され得る。即ち、反応性ラジカルは、ゲルマニウム前駆体、アンチモン前駆体及びテルル前駆体のうち何れか一つの前駆体が提供された後、他の前駆体が提供さる前に提供され得る。例えば、反応性ラジカルは、ゲルマニウム前駆体が提供された後テルル前駆体が提供される前、テルル前駆体が提供された後アンチモン前駆体が提供される前、アンチモン前駆体が提供された後テルル前駆体が提供される前、テルル前駆体が提供された後ゲルマニウム前駆体が提供される前に各々提供され得る。
反応性ラジカルは、相変化物質用前駆体と反応することによって低温で相変化物質膜を形成する。反応は、例えば、アミノ基転移反応（ｔｒａｎｓａｍｉｎａｔｉｏｎ ｒｅａｃｔｉｏｎ）であり得る。説明を容易にするために、相変化物質用前駆体の化学式でｘとｙは０、ｚは２であり、Ｒ１、Ｒ２、Ｒ３が等しく、窒素を含む反応性ラジカルがＮＨ３ラジカルである場合を例に挙げて説明する。即ち、ゲルマニウム前駆体、アンチモン前駆体、テルル前駆体は各々Ｇｅ（ＮＲ２）４、Ｓｂ（ＮＲ２）４、ＴｅＲ２に表現され得る。
ゲルマニウム前駆体Ｇｅ（ＮＲ２）４とアンチモン前駆体Ｓｂ（ＮＲ２）４は、各々ＮＨ３ラジカルと反応して、例えば、下記反応式１及び２に示すように化学式Ｇｅ（ＮＨ２）４を有する化合物１と化学式Ｓｂ（ＮＨ２）４を有する化合物２が形成され得る。
〔反応式１〕
Ｇｅ（ＮＲ２）４＋４ＮＨ３→ Ｇｅ（ＮＨ２）４＋４ＮＲ２Ｈ
〔反応式２〕
Ｓｂ（ＮＲ２）４＋４ＮＨ３→ Ｓｂ（ＮＨ２）４＋４ＮＲ２Ｈ
化合物１及び２は、各々１５０〜２５０℃の工程温度でテルル前駆体ＴｅＲ２と反応して、相変化物質膜であるＧｅＳｂＴｅ膜の中間体であるＧｅＴｅ膜及びＳｂＴｅ膜を形成することができる。即ち、相変化物質膜が１５０〜２５０℃の低い温度で原子層蒸着工程又は化学気相蒸着工程を行うことによって形成され得る。
ゲルマニウム前駆体、アンチモン前駆体、テルル前駆体及び反応性ラジカルが提供されない区間では、工程チャンバ内にアルゴンのようなパージガスが提供され得る。
図１９を参照して、本発明の他の実施形態による相変化物質膜の形成方法を説明する。本実施形態では上述した実施形態と重複する構成部分の説明は省略する。
ゲルマニウム前駆体及びアンチモン前駆体は周期的及び交番的に提供され、テルル前駆体は、ゲルマニウム前駆体及びアンチモン前駆体と共に提供され得る。反応性ラジカルは、ゲルマニウム前駆体及びアンチモン前駆体のうち何れか一つの前駆体が提供された後、他の前駆体が提供される前に提供され得る。例えば、工程チャンバ内にゲルマニウム前駆体とテルル前駆体を提供した後、反応性ラジカルが提供される。次に、アンチモン前駆体とテルル前駆体を提供した後、反応性ラジカルが提供される。このように、工程チャンバ内に二種類の前駆体を同時に提供することによって工程時間を短縮することができる。
再び、図１１及び図１２を参照して本発明の一実施形態による相変化メモリ装置及びその形成方法を説明すると、化学的機械的研磨及び／又はエッチバック工程のような平坦化工程を行って、第２開口部７０外の相変化物質膜を除去して第２開口部７０内に限定された相変化物質膜８５を形成する。相変化物質膜８０の一部分を除去するためのエッチバック工程として、例えば、ヘリウム、ネオン、アルゴン、クリプトン、クセノンなどの不活性気体のプラズマ又はイオンビームを使用するドライエッチング工程が使用され得る。相変化物質膜８０に対するＣＭＰ工程は、例えば、第１絶縁膜２０及び第２絶縁膜６５に対して高い選択比を有するエッチング条件を使用して、第２開口部７０外の相変化物質膜８０を除去することができる。
上述の方法によると、第２絶縁膜６５が形成された後相変化物質膜８５が形成されるので、第２絶縁膜６５の形成工程が相変化物質膜８５形成に影響を与えることを防止できる。即ち、相変化物質膜８５を考慮する必要がないので、第２絶縁膜６５の形成工程の条件を多様に設定することができる。相変化物質膜８５に影響を与えない低温工程（例えば、３００℃未満）で第２絶縁膜６５を形成する必要がない。例えば、ギャップフィル特性（ｇａｐ ｆｉｌｌｉｎｇ）が優秀な高温工程下で第２絶縁膜６５を形成することができるので、第１開口部３０にボイドなどを発生させず第２絶縁膜６５が第１開口部３０を詰めるように形成され得る。例えば、優秀な段差塗布性（ｓｔｅｐ ｃｏｖｅｒａｇｅ）を有するように３００℃以上の高温蒸着工程を行うことによって第２絶縁膜６５を形成することができる。
図１３及び図１４を参照すると、相変化物質膜８５及び第２絶縁膜６５を含めて第１絶縁膜２０上に導電膜を形成し、パターニング工程を行って相変化物質膜８５に連結された第２導電体９０を形成する。第２導電体９０は、例えば、チタニウム及び窒化チタニウムが順次的に積層されて形成され得る。
本発明の一実施形態による相変化メモリ装置は、第１絶縁膜２０の第１開口部３０内に提供された相変化物質膜８５と相変化物質膜８５の抵抗状態を変更するための信号を供給する第１導電体５５とを含むことができる。また、相変化物質膜８５に連結されるように第２導電体９０が提供される。第２導電体９０は、第１導電体５５と同様に相変化物質膜８５の抵抗状態を変更するための信号を供給することができる。
相変化物質膜８５は、提供される熱に依存して互いに異なる抵抗状態を表す多数の結晶状態の間で可逆的に転換できる物質であり得る。相変化物質膜８５の結晶状態を変更するための信号として電流、電圧のような電気的信号、光学信号、又は放射線などが使用され得る。例えば、第１導電体５５及び第２導電体９０の間に電流が流れると、抵抗加熱によって相変化物質膜８５に熱（ｈｅａｔ）が提供され、提供される熱の温度によって相変化物質膜８５の結晶状態が変更され得る。
本実施形態で相変化物質膜８５と第１導電体５５が提供される第１開口部３０は、例えば、コンタクトホール形態又は溝形態を有することができ、他にも多様な形態を有することができる。この溝は、ワードラインあるいはビットラインと実質的に平行であり得る。第１開口部３０は底（ｂｏｔｔｏｍ）及び側壁（ｓｉｄｅｗａｌｌ）を含むことができる。本実施形態で第１開口部３０の底は、基板に隣接した部分を示すことができ、第１開口部３０の側壁は、第１開口部３０を限定する第１絶縁膜２０の側面を示すことができる。また、第１開口部３０の側壁は、相変化物質膜８５が提供された上部側壁と、第１導電体５５が提供された下部側壁に区分され得る。
本実施形態によると、相変化物質膜８５と第１導電体５５は第１絶縁膜２０の第１開口部３０内に限定され得る。従って、相変化物質膜８５と第１導電体５５及び／又は相変化物質膜８５と第２導電体９０との間の接触面積を減少させることができるので、低い電力で作動できるメモリ装置を具現することができる。また、第１開口部３０の中心部に第２絶縁膜６５を更に備えることができる。第２絶縁膜６５は、対向する第１面、第２面、これらを連結する第３面を備えて３次元構造を有することができる。即ち、第２絶縁膜６５は、第２導電体９０に隣接した上部面、第１開口部３０の側壁に隣接した側面及び開口部３０の底に隣接した底面を有することができる。
例えば、第１絶縁膜２０と離れて第１開口部３０の中心部に第２絶縁膜６５が備えられ、これによって定義される第１絶縁膜２０と第２絶縁膜６５との間の空間に相変化物質膜８５と第１導電体５５を備えることができる。即ち、第２絶縁膜６５の底面と底面に隣接した側面の一部分を囲むように第１導電体５５が提供され、第２絶縁膜６５の上部面に隣接した側面の一部分を囲むように相変化物質膜８５が提供され得る。即ち、第２絶縁膜６５の側面は、相変化物質膜８５が囲む上部側面と第１導電体５５が囲む下部側面に区分され得る。そして、第２導電体９０は、相変化物質膜８５、第１絶縁膜２０、第２絶縁膜６５上に提供され得る。
第１導電体５５は、第１開口部３０の底に提供された第１部分５０ａとこの第１部分５０ａに連続して第１開口部３０の下部側壁に提供された第２部分５３ｂとを含むことができる。即ち、第１導電体５５の第１部分５０ａは第２絶縁膜６５の下部面上に提供され、第２部分５３ｂは第２絶縁膜６５の下部側面上に提供される。そして、相変化物質膜８５は第２導電体９０に隣接した第１開口部３０の側壁上に提供される。即ち、相変化物質膜８５は第２絶縁膜６５上部側面上に提供される。
従って、本実施形態によると、相変化物質膜８５が第１絶縁膜２０と第２絶縁膜６５との間のとても狭い空間に限定されるので、相変化物質膜８５と第１及び第２導電体５５、９０との間の接触面積を更に減少させることができる。
また、図１３及び図１４を参照すると、第１絶縁膜２０の第１開口部３０はコンタクトホール形態を有し得る。コンタクトホール形態は、図示したような円形たけでなく製造工程によって多様な形態を有することができる。そして、第２絶縁膜６５は、コンタクトホール形態の第１開口部３０の中心部内に提供され、第２絶縁膜６５の幾何学的な形態は円柱であり得る。従って、相変化物質膜８５は、例えばリング形態を有し得る。相変化物質膜８５に隣接した第１導電体５５の第２部分５３ｂは、相変化物質膜８５と同様にリング形態を有し得る。第１導電体５５の第１部分５０ａは第１開口部３０の底に提供される。従って、第１導電体５５の幾何学的な形態はカップ形態であり得る。
相変化物質膜８５は、第２導電体９０に隣接した第１開口部３０の上部側壁に沿って提供される。例えば、相変化物質膜８５は、第１開口部３０の上部側壁（又は第２絶縁膜６５の上部側面）に沿って一定の幅ｔ２に形成され得る。同様に、第１導電体５５の第２部分５３ｂも第１開口部３０の下部側壁（又は第２絶縁膜６５の下部側面）に沿って一定の幅ｔ３に形成され得る。ここで相変化物質膜８５及び第１導電体５５の第２部分５３ｂと関連して言及した「幅」は、第１開口部３０の側壁から測定した寸法（又は第２絶縁膜６５の側面から測定した寸法）を意味する。本実施形態において、相変化物質膜８５の幅ｔ２と第１導電体５５の第２部分５３ｂの幅ｔ３は実質的に同一であり得る。本実施形態において、相変化物質膜８５の上部面は、実質的に第２絶縁膜６５の上部面及び／又は第１絶縁膜２０の上部面と同一な高さを有することができる。
本実施形態において、第２導電体９０に隣接した相変化物質膜８５部分と第１導電体５５に隣接した相変化物質膜８５部分は、実質的に同一な断面形態あるいは幾何学的な形態を有することができる。例えば、第１導電体５５と相変化物質膜８５との間の重畳面と、第２導電体９０と相変化物質膜８５との間の重畳面が実質的に同一な面積あるいは幾何学形態を有することができる。従って、本実施形態によると、第１導電体５５及び第２導電体９０のうち何れか一つ又は両方を相変化物質膜８５の結晶状態を変更するための加熱電極として使用することができる。即ち、第１導電体５５に隣接した相変化物質膜８５及び／また第２導電体９０に隣接した相変化物質膜８５で結晶状態が変化できる。例えば、本実施形態によると、相変化物質膜８５は二つの所で結晶状態が変化できるので、マルチレベルメモリ装置を具現することができる。
本実施形態によると、第１導電体５５と第１開口部３０の底との間に熱伝達効率が優秀な導電パターン４０が更に提供され得る。即ち、導電パターン４０と相変化物質膜８５との間に第１導電体５５が提供される。熱伝達効率が優秀な導電パターン４０が相変化物質膜８５と直接接触する構造に比べて、本実施形態によって導電パターン４０と相変化物質膜８５との間に第１導電体５５が提供された構造は動作電流を更に減少させることができる。
第１導電体５５は、例えば、チタニウム、ハフニウム、ジルコニウム、バナジウム、ニオビウム、タンタル、タングステン、アルミニウム、銅、タングステンチタニウム、モリブデンのような金属、窒化チタニウム、窒化ハフニウム、窒化ジルコニウム、窒化バナジウム、窒化ニオビウム、窒化タンタル、窒化タングステン、窒化モリブデンのような２元系金属窒化物、酸化イリジウム、酸化ルテニウムのような金属酸化物、窒化炭化チタニウム、窒化炭化タンタル、窒化シリコンチタニウム、窒化シリコンタンタル、窒化アルミニウムチタニウム、窒化アルミニウムタンタル、窒化ボロンチタニウム、窒化シリコンジルコニウム、窒化シリコンタングステン、窒化ボロンタングステン、窒化アルミニウムジルコニウム、窒化シリコンモリブデン、窒化アルミニウムモリブデン、窒化酸化タンタル、窒化酸化チタニウム、窒化酸化タングステン、窒化酸化タンタルのような３元系金属窒化物、シリコン、又はこれらの組み合わせであり得る。本実施形態において、第１導電体５５は窒化チタニウムで形成され得る。
第２導電体９０は、例えば、チタニウム、ハフニウム、ジルコニウム、バナジウム、ニオビウム、タンタル、タングステン、アルミニウム、銅、タングステンチタニウム、モリブデンのような金属、窒化チタニウム、窒化ハフニウム、窒化ジルコニウム、窒化バナジウム、窒化ニオビウム、窒化タンタル、窒化タングステン、窒化モリブデンのような２元系金属窒化物、酸化イリジウム、酸化ルテニウムのような金属酸化物、窒化炭化チタニウム、窒化炭化タンタル、窒化シリコンチタニウム、窒化シリコンタンタル、窒化アルミニウムチタニウム、窒化アルミニウムタンタル、窒化ボロンチタニウム、窒化シリコンジルコニウム、窒化シリコンタングステン、窒化ボロンタングステン、窒化アルミニウムジルコニウム、窒化シリコンモリブデン、窒化アルミニウムモリブデン、窒化酸化タンタル、窒化酸化チタニウム、窒化酸化タングステン、窒化酸化タンタルのような３元系金属窒化物、シリコン、又はこれらの組み合わせであり得る。本実施形態において、第２導電体９０は、チタニウム及び窒化チタニウムが順次的に積層されて形成され得る。
また、第２導電体９０は、アルミニウム（Ａｌ）、アルミニウム銅合金（Ａｌ−Ｃｕ）、アルミニウム−銅−シリコン合金（Ａｌ−Ｃｕ−Ｓｉ）、タングステンシリサイド（ＷＳｉ）、銅（Ｃｕ）、タングステンチタニウム（ＴｉＷ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、又はこれらの組み合わせで形成され得る。
導電パターン４０は、例えば、チタニウム、ハフニウム、ジルコニウム、バナジウム、ニオビウム、タンタル、タングステン、アルミニウム、銅、タングステンチタニウム、モリブデンのような金属、窒化チタニウム、窒化ハフニウム、窒化ジルコニウム、窒化バナジウム、窒化ニオビウム、窒化タンタル、窒化タングステン、窒化モリブデンのような２元系金属窒化物、酸化イリジウム、酸化ルテニウムのような金属酸化物、窒化炭化チタニウム、窒化炭化タンタル、窒化シリコンチタニウム、窒化シリコンタンタル、窒化アルミニウムチタニウム、窒化アルミニウムタンタル、窒化ボロンチタニウム、窒化シリコンジルコニウム、窒化シリコンタングステン、窒化ボロンタングステン、窒化アルミニウムジルコニウム、窒化シリコンモリブデン、窒化アルミニウムモリブデン、窒化酸化タンタル、窒化酸化チタニウム、窒化酸化タングステン、窒化酸化タンタルのような３元系金属窒化物、シリコン、又はこれらの組み合わせであり得る。本実施形態において、導電パターン４０はタングステンで形成され得る。
一方、第１絶縁膜２０及び第２絶縁膜６５は、各々シリコン窒化膜、シリコン酸化窒化膜又はこれらの組み合わせで形成され得る。本実施形態において、第１絶縁膜２０及び第２絶縁膜６５は同一な物質で形成され得る。
図１５乃至図１７を参照して、本発明の他の実施形態による相変化メモリ装置及びその形成方法を説明する。上述した実施形態と重複する構成部分の説明は省略する。
図１５を参照すると、基板１０上に開口部３０を限定する絶縁膜２０が形成される。絶縁膜２０は、例えば、シリコン酸化物、シリコン窒化物、シリコン酸化窒化物又はこれらの組み合わせで形成され得る。開口部３０は、例えば、コンタクトホール形態又は溝の形態を表すことができる。開口部３０は、例えば、絶縁膜２０の所定部分を除去するエッチング工程を行うことによって形成され得る。開口部３０の幅ｔ４は５０ｎｍ以下、例えば、５ｎｍ以上５０ｎｍ以下であり得る。
開口部３０の底に導電パターン４０及び第１導電体５５が形成される。導電パターン４０は、例えば、原子層蒸着工程又は化学気相蒸着工程を行うことによって開口部３０を詰めるように第１絶縁膜２０上に導電膜を形成した後、化学的機械的研磨及び／又はエッチバック工程を行うことによって形成され得る。導電パターン４０は、例えば、タングステンで形成され得る。第１導電体５５は、例えば、原子層蒸着工程又は化学気相蒸着工程を行うことによって開口部３０を詰めるように導電パターン４０上に導電膜を形成した後、化学的機械的研磨及び／又はエッチバック工程を行うことによって形成され得る。第１導電体５５は、例えば、窒化チタニウムで形成され得る。
図１６を参照すると、絶縁膜２０上に開口部３０を詰めるように相変化物質膜８０が形成される。相変化物質膜８０は、基板に相変化物質用前駆体及び窒素を含む反応性ラジカルを提供する、例えば、原子層蒸着工程又は化学気相蒸着工程を行うことによって形成され得る。相変化物質膜８０を形成する方法には、上述した実施形態による方法が同様に適用され得るので、ここではその説明を省略する。
図１７を参照すると、化学的機械的研磨（ＣＭＰ）又はエッチバック工程のような平坦化工程を行って、開口部３０外の相変化物質膜８０を除去して開口部３０内に限定された相変化物質膜８５を形成する。相変化物質膜８５の幅ｔ５は開口部３０の幅ｔ４より狭いか又は同一であり得る。即ち、相変化物質膜８５の幅ｔ５は５０ｎｍ以下、例えば、５ｎｍ以上５０ｎｍ以下であり得る。相変化物質膜８５の一部分を除去するためのエッチバック工程として、例えば、ヘリウム、ネオン、アルゴン、クリプトン、クセノンなどの不活性気体のプラズマ又はイオンビームを使用するドライエッチング工程が使用され得る。相変化物質膜８０に対するＣＭＰ工程は、例えば、第１絶縁膜２０に対して高い選択比を有するエッチング条件を使用して、開口部３０外の相変化物質膜８０を除去することができる。
相変化物質膜８５を含めて絶縁膜２０上に導電膜を形成し、パターニング工程を行って相変化物質膜８５に連結された第２導電体９０が形成される。第２導電体９０は、例えば、チタニウム及び窒化チタニウムが順次的に積層されて形成され得る。
図２０及び図２１は、従来の化学気相蒸着工程を利用して各々３５０℃及び３００℃で形成された相変化物質膜のＳＥＭイメージであり、図２２は、本発明の実施形態によるプラズマ原子層蒸着（ＰＥＡＬＤ）工程を利用して１７０℃で形成された相変化物質膜のＳＥＭイメージである。
図２０の相変化物質膜は比較的に均一であるが、グレーン（ｇｒａｉｎ）の大きさは２００ｎｍで大きく、図２１の相変化物質膜は不均一であり粗度（ｒｏｕｇｈｎｅｓｓ）が増加する。図２１の相変化物質膜でグレーンの大きさは６０〜６５ｎｍ程度であり、図２０に比べてグレーンの大きさが減少するが５０ｎｍ以下の開口部を詰めることはできない。しかし、図２２の相変化物質膜は均一であるだけでなく、グレーンの大きさも図２１に比べて大分減少することが分かる。図２２での相変化物質膜のグレーンの大きさは１０ｎｍ以下であり得る。また、従来３００℃以上の高温で相変化物質膜を形成するためには、酸化チタニウム、酸化タンタルなどのようなシード層（ｓｅｅｄ ｌａｙｅｒ）を形成する必要があるが、本発明の実施形態によって２５０℃以下の低温で相変化物質膜を形成する場合にはシード層を形成する必要がないので工程が単純になり得る。
即ち、本発明の実施形態によると、相変化物質膜が２５０℃以下の低温で形成されるので相変化物質膜が均一に形成され得る。また、相変化物質膜を構成するグレーンの大きさが大分減少して５０ｎｍ以下の幅を有する開口部にも相変化物質膜を詰めることができる。これによって、相変化物質膜とその上下部導電体との接触面積を減少させることができ、相変化メモリ装置の高集積化が可能になる。
図２３は、本発明の一実施形態による相変化メモリ装置を含むシステムを概略的に示す。システム１００は、無線通信装置、例えば、ＰＤＡ、ラップトップ（ｌａｐｔｏｐ）コンピュータ、ノート型パソコン、ウェブタブレット（ｗｅｂ ｔａｂｌｅｔ）、無線電話機、携帯電話、デジタルミュージックプレーヤー（ｄｉｇｉｔａｌ ｍｕｓｉｃ ｐｌａｙｅｒ）、又は情報を無線環境で送信及び／又は受信できる全ての装置に適用され得る。
システム１００は、バス１５０によって互いに結合した制御機１１０、キーパッド、キーボード、画面（ｄｉｓｐｌａｙ）のような入出力装置１２０、メモリ１３０、無線インタフェース１４０を含むことができる。制御機１１０は、例えば、一つ以上のマイクロプロセッサ、デジタル信号プロセッサ、マイクロコントローラ、又はこれと類似したものを含むことができる。メモリ１３０は、例えば、制御機１１０によって実行される命令語を格納するのに使用され得る。また、メモリ１３０は、使用者データを格納するのに使用され得る。メモリ１３０は、本発明の実施形態による相変化メモリを含む。メモリ１３０は、また他の種類のメモリ、任意の随時アクセスが可能な揮発性メモリ、その他多様な種類のメモリを更に含むことができる。
システム１００は、ＲＦ信号で通信する無線通信ネットワークにデータを伝送したりネットワークでデータを受信したりするために無線インタフェース１４０を使用することができる。例えば、無線インタフェース１４０は、アンテナ、無線トランシーバなどを含むことができる。
本実施形態によるシステム１００は、ＣＤＭＡ、ＧＳＭ、ＮＡＤＣ、Ｅ−ＴＤＭＡ、ＷＣＤＡＭ、ＣＤＭＡ２０００のような３世代通信システムのような通信インタフェースプロトコールで使用され得る。
本発明は、上述の実施形態に限られるものではなく、本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
本発明の一実施形態による相変化メモリ装置及びその形成方法を説明するための断面図である。 図１のＩ−Ｉ線に沿った断面図である。 本発明の一実施形態による相変化メモリ装置及びその形成方法を説明するための断面図である。 図３のＩ−Ｉ線に沿った断面図である。 本発明の一実施形態による相変化メモリ装置及びその形成方法を説明するための断面図である。 図５のＩ−Ｉ線に沿った断面図である。 本発明の一実施形態による相変化メモリ装置及びその形成方法を説明するための断面図である。 図７のＩ−Ｉ線に沿った断面図である。 本発明の一実施形態による相変化メモリ装置及びその形成方法を説明するための断面図である。 図９のＩ−Ｉ線に沿った断面図である。 本発明の一実施形態による相変化メモリ装置及びその形成方法を説明するための断面図である。 図１１のＩ−Ｉ線に沿った断面図である。 本発明の一実施形態による相変化メモリ装置及びその形成方法を説明するための断面図である。 図１３のＩ−Ｉ線に沿った断面図である。 本発明の他の実施形態による相変化メモリ装置及びその形成方法を説明するための断面図である。 本発明の他の実施形態による相変化メモリ装置及びその形成方法を説明するための断面図である。 本発明の他の実施形態による相変化メモリ装置及びその形成方法を説明するための断面図である。 本発明の一実施形態による相変化物質膜の形成方法を説明するための図である。 本発明の他の実施形態による相変化物質膜の形成方法を説明するための図である。 従来技術によって形成された相変化物質膜のＳＥＭイメージである。 従来技術によって形成された相変化物質膜のＳＥＭイメージである。 本発明の実施形態によって形成された相変化物質膜のＳＥＭイメージである。 本発明の一実施形態による相変化メモリ装置を含むシステムを概略的に示す図である。
符号の説明
１０ 基板
２０ 第１絶縁膜
３０ 第１開口部
４０ 導電パターン
５０、５３ 導電膜
５０ａ 第１部分
５０ｂ、５３ｂ 第２部分
５５ 第１導電体
６０ 絶縁膜
６５ 第２絶縁膜
７０ 第２開口部
８０、８５ 相変化物質膜
９０ 第２導電体
１００ システム
１１０ 制御機
１２０ 入出力装置
１３０ メモリ
１４０ 無線インタフェース
１５０ バス

Claims (20)

  1. 基板に相変化物質用前駆体及び窒素を含む反応性ラジカルを提供して相変化物質膜を形成するステップを有することを特徴とする相変化メモリ装置の形成方法。
  2. 前記反応性ラジカルは、化学式ＮＲｎＨ３―ｎ又はＮ２ＲｎＨ４−ｎ（０≦ｎ≦２、ｎは整数）を有し、前記Ｒは炭化水素基であることを特徴とする請求項１に記載の相変化メモリ装置の形成方法。
  3. 前記炭化水素基は、アルキル基（ａｌｋｙｌ ｇｒｏｕｐ）、アルケニル基（ａｌｋｅｎｙｌ ｇｒｏｕｐ）、アルキニル基（ａｌｋｙｎｙｌ ｇｒｏｕｐ）、アレン基（ａｌｌｅｎｉｃ ｇｒｏｕｐ）又はこれらの結合からなるグループから選択されることを特徴とする請求項２に記載の相変化メモリ装置の形成方法。
  4. 前記アルキル基の炭素数は１以上１０以下であり、前記アルケニル基の炭素数は２以上１２以下であり、前記アルキニル基の炭素数は２以上１３以下であることを特徴とする請求項３に記載の相変化メモリ装置の形成方法。
  5. 前記相変化物質用前駆体は、アミン基（ａｍｉｎｅ ｇｒｏｕｐ）を含むことを特徴とする請求項１に記載の相変化メモリ装置の形成方法。
  6. 前記相変化物質用前駆体は炭化水素基を含み、
    前記炭化水素基は、アルキル基（ａｌｋｙｌ ｇｒｏｕｐ）、アルケニル基（ａｌｋｅｎｙｌ ｇｒｏｕｐ）、アルキニル基（ａｌｋｙｎｙｌ ｇｒｏｕｐ）、又はアレン基（ａｌｌｅｎｉｃ ｇｒｏｕｐ）であり、
    前記アルキル基の炭素数は１以上１０以下であり、前記アルケニル基の炭素数は２以上１２以下であり、前記アルキニル基の炭素数は２以上１３以下であることを特徴とする請求項５に記載の相変化メモリ装置の形成方法。
  7. 前記相変化物質用前駆体は、ゲルマニウム前駆体、アンチモン前駆体、テルル前駆体を含み、
    前記ゲルマニウム前駆体は化学式ＧｅＲ１ ｘ（ＮＲ２Ｒ３）４−ｘ（０≦ｘ≦３、ｘは整数）を有し、前記Ｒ１、Ｒ２、Ｒ３は水素又は炭化水素基であり、
    前記アンチモン前駆体は化学式ＳｂＲ１ ｙ（ＮＲ２Ｒ３）３−ｙ（０≦ｙ≦２、ｙは整数）を有し、前記Ｒ１、Ｒ２、Ｒ３は水素又は炭化水素基であり、
    前記テルル前駆体は化学式ＴｅＲ１ ｚ（ＮＲ２Ｒ３）２−ｚ（０≦ｚ≦２、ｚは整数）を有し、前記Ｒ１、Ｒ２、Ｒ３は水素又は炭化水素基であることを特徴とする請求項１に記載の相変化メモリ装置の形成方法。
  8. 前記炭化水素基は、アルキル基（ａｌｋｙｌ ｇｒｏｕｐ）、アルケニル基（ａｌｋｅｎｙｌ ｇｒｏｕｐ）、アルキニル基（ａｌｋｙｎｙｌ ｇｒｏｕｐ）、アレン基（ａｌｌｅｎｉｃ ｇｒｏｕｐ）又はこれらの結合からなるグループから選択されることを特徴とする請求項７に記載の相変化メモリ装置の形成方法。
  9. 前記ゲルマニウム前駆体、前記アンチモン前駆体、及び前記テルル前駆体は周期的及び交番的に提供され、
    前記反応性ラジカルは、前記ゲルマニウム前駆体、前記アンチモン前駆体、及び前記テルル前駆体のうちの何れか一つの前駆体が提供された後、他の前駆体が提供される前に提供されることを特徴とする請求項７に記載の相変化メモリ装置の形成方法。
  10. 前記ゲルマニウム前駆体及び前記アンチモン前駆体は周期的及び交番的に提供され、
    前記テルル前駆体は、前記ゲルマニウム前駆体及び前記アンチモン前駆体と共に提供され、
    前記反応性ラジカルは、前記ゲルマニウム前駆体及び前記アンチモン前駆体のうちの何れか一つの前駆体が提供された後、他の前駆体が提供される前に提供されることを特徴とする請求項７に記載の相変化メモリ装置の形成方法。
  11. 前記相変化物質膜は、１５０〜２５０℃の工程温度で形成されることを特徴とする請求項１に記載の相変化メモリ装置の形成方法。
  12. 前記相変化物質膜は、原子層蒸着工程（ＡＬＤ）又は化学気相蒸着工程（ＣＶＤ）を行うことによって形成されることを特徴とする請求項１に記載の相変化メモリ装置の形成方法。
  13. 基板上に第１開口部を有する第１絶縁膜を形成するステップと、
    前記基板に相変化物質用前駆体及び窒素を含む反応性ラジカルを提供して、前記第１開口部内に相変化物質膜を形成するステップと、
    前記相変化物質膜上に第２導電体を形成するステップと、を有することを特徴とする相変化メモリ装置の形成方法。
  14. 前記相変化物質膜を形成するステップは、
    前記第１開口部の底及び側壁上に第１導電膜を形成するステップと、
    前記第１開口部内の前記第１導電膜上に第２絶縁膜を形成するステップと、
    前記第１開口部の側壁上に形成された第１導電膜の一部分を除去して第１導電体を形成し、前記第２絶縁膜と前記第１絶縁膜との間に第２開口部を形成するステップと、
    前記第２開口部内に相変化物質を蒸着するステップと、を含むことを特徴とする請求項１３に記載の相変化メモリ装置の形成方法。
  15. 前記第２開口部はリング形態を有することを特徴とする請求項１４に記載の相変化メモリ装置の形成方法。
  16. 第１導電体を含む基板と、
    前記第１導電体を露出する開口部を有する第１絶縁膜と、
    前記開口部内に提供された相変化物質膜と、
    前記相変化物質膜上に提供された第２導電体と、を有し、
    前記相変化物質膜の幅は５０ｎｍ以下であることを特徴とする相変化メモリ装置。
  17. 前記相変化物質膜を構成するグレーンは１０ｎｍ以下であることを特徴とする請求項１６に記載の相変化メモリ装置。
  18. 前記第１導電体は、前記開口部の底に提供された第１部分及び該第１部分から連続して前記開口部の側壁に沿って提供された第２部分を含み、
    前記相変化物質膜は、前記第１導電体の前記第２部分に連結され、前記開口部の側壁に沿って提供されることを特徴とする請求項１６に記載の相変化メモリ装置。
  19. 前記開口部内に提供された第２絶縁膜を更に有し、
    前記第１絶縁膜と前記第２絶縁膜との間に前記第１導電体の第２部分及び前記相変化物質膜が位置することを特徴とする請求項１８に記載の相変化メモリ装置。
  20. 前記相変化物質膜はリング形態を有することを特徴とする請求項１９に記載の相変化メモリ装置。
JP2008155877A 2007-06-15 2008-06-13 相変化メモリ装置及びその形成方法 Pending JP2008311664A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070059001A KR100888617B1 (ko) 2007-06-15 2007-06-15 상변화 메모리 장치 및 그 형성 방법

Publications (2)

Publication Number Publication Date
JP2008311664A true JP2008311664A (ja) 2008-12-25
JP2008311664A5 JP2008311664A5 (ja) 2011-08-11

Family

ID=40131450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008155877A Pending JP2008311664A (ja) 2007-06-15 2008-06-13 相変化メモリ装置及びその形成方法

Country Status (4)

Country Link
US (3) US7943502B2 (ja)
JP (1) JP2008311664A (ja)
KR (1) KR100888617B1 (ja)
TW (1) TW200908303A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012082453A (ja) * 2010-10-07 2012-04-26 Nec Corp 電極に接する絶縁膜の製造方法及びその絶縁膜を含む半導体装置
JP2012212902A (ja) * 2008-04-11 2012-11-01 Sandisk 3D Llc 側壁構造化スイッチャブル抵抗器セル
JP2013084959A (ja) * 2011-10-12 2013-05-09 Asm Internatl Nv 酸化アンチモン膜の原子層堆積
US8637843B2 (en) 2011-02-21 2014-01-28 Isamu Asano Semiconductor device including phase change material and method of manufacturing same
JP2015073117A (ja) * 2014-11-27 2015-04-16 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
JP2016040843A (ja) * 2015-11-06 2016-03-24 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置、及び半導体装置の製造方法
JP2016066816A (ja) * 2015-12-24 2016-04-28 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 記憶装置
JPWO2015145746A1 (ja) * 2014-03-28 2017-04-13 株式会社日立製作所 相変化薄膜気相成長方法及び相変化薄膜気相成長装置
US9825222B2 (en) 2014-02-28 2017-11-21 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device having reset gate and phase change layer
US9929341B2 (en) 2013-10-03 2018-03-27 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device and method for producing a semiconductor device

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4017650B2 (ja) * 2005-12-02 2007-12-05 シャープ株式会社 可変抵抗素子及びその製造方法
TWI284389B (en) * 2005-12-28 2007-07-21 Ind Tech Res Inst Phase change memory (PCM) device and fabricating method thereof
US8288198B2 (en) 2006-05-12 2012-10-16 Advanced Technology Materials, Inc. Low temperature deposition of phase change memory materials
WO2008057616A2 (en) 2006-11-02 2008-05-15 Advanced Technology Materials, Inc. Antimony and germanium complexes useful for cvd/ald of metal thin films
KR100888617B1 (ko) * 2007-06-15 2009-03-17 삼성전자주식회사 상변화 메모리 장치 및 그 형성 방법
KR20100084157A (ko) * 2007-09-17 2010-07-23 레르 리키드 쏘시에떼 아노님 뿌르 레드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 Ｇｓｔ 필름 증착용 텔루륨 전구체
KR20090029488A (ko) * 2007-09-18 2009-03-23 삼성전자주식회사 Ｔｅ 함유 칼코게나이드막 형성 방법 및 상변화 메모리소자 제조 방법
US20090215225A1 (en) * 2008-02-24 2009-08-27 Advanced Technology Materials, Inc. Tellurium compounds useful for deposition of tellurium containing materials
US8133793B2 (en) 2008-05-16 2012-03-13 Sandisk 3D Llc Carbon nano-film reversible resistance-switchable elements and methods of forming the same
US8636845B2 (en) 2008-06-25 2014-01-28 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Metal heterocyclic compounds for deposition of thin films
US8569730B2 (en) * 2008-07-08 2013-10-29 Sandisk 3D Llc Carbon-based interface layer for a memory device and methods of forming the same
US8557685B2 (en) * 2008-08-07 2013-10-15 Sandisk 3D Llc Memory cell that includes a carbon-based memory element and methods of forming the same
US8421050B2 (en) * 2008-10-30 2013-04-16 Sandisk 3D Llc Electronic devices including carbon nano-tube films having carbon-based liners, and methods of forming the same
US8835892B2 (en) * 2008-10-30 2014-09-16 Sandisk 3D Llc Electronic devices including carbon nano-tube films having boron nitride-based liners, and methods of forming the same
US20100108976A1 (en) * 2008-10-30 2010-05-06 Sandisk 3D Llc Electronic devices including carbon-based films, and methods of forming such devices
WO2010065874A2 (en) 2008-12-05 2010-06-10 Atmi High concentration nitrogen-containing germanium telluride based memory devices and processes of making
US8183121B2 (en) 2009-03-31 2012-05-22 Sandisk 3D Llc Carbon-based films, and methods of forming the same, having dielectric filler material and exhibiting reduced thermal resistance
RU2011140865A (ru) * 2009-04-09 2013-05-20 Панасоник Корпорейшн Носитель записи информации и способ для изготовления носителя записи информации
US8697486B2 (en) * 2009-04-15 2014-04-15 Micro Technology, Inc. Methods of forming phase change materials and methods of forming phase change memory circuitry
US8148580B2 (en) 2009-04-15 2012-04-03 Micron Technology, Inc. Methods of forming a tellurium alkoxide and methods of forming a mixed halide-alkoxide of tellurium
KR101329449B1 (ko) 2009-05-22 2013-11-14 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 저온 ｇｓｔ 방법
US9240319B2 (en) 2010-02-03 2016-01-19 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Chalcogenide-containing precursors, methods of making, and methods of using the same for thin film deposition
WO2011119175A1 (en) 2010-03-26 2011-09-29 Advanced Technology Materials, Inc. Germanium antimony telluride materials and devices incorporating same
US9190609B2 (en) 2010-05-21 2015-11-17 Entegris, Inc. Germanium antimony telluride materials and devices incorporating same
US8981330B2 (en) * 2012-07-16 2015-03-17 Macronix International Co., Ltd. Thermally-confined spacer PCM cells
WO2014070682A1 (en) 2012-10-30 2014-05-08 Advaned Technology Materials, Inc. Double self-aligned phase change memory device structure
US9012880B2 (en) * 2013-02-21 2015-04-21 Winbond Electronics Corp. Resistance memory device
US9627612B2 (en) 2014-02-27 2017-04-18 International Business Machines Corporation Metal nitride keyhole or spacer phase change memory cell structures
KR102673120B1 (ko) 2016-12-05 2024-06-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10580978B2 (en) * 2017-01-08 2020-03-03 Intermolecular, Inc. Current compliance layers and memory arrays comprising thereof
JP2020027818A (ja) 2018-08-09 2020-02-20 キオクシア株式会社 半導体記憶装置
CN109786550B (zh) * 2019-03-18 2024-04-05 北京时代全芯存储技术股份有限公司 相变化记忆体及其制造方法
JP2021048159A (ja) 2019-09-17 2021-03-25 キオクシア株式会社 半導体記憶装置
US11957069B2 (en) 2021-10-22 2024-04-09 International Business Machines Corporation Contact resistance of a metal liner in a phase change memory cell

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005537638A (ja) * 2002-08-28 2005-12-08 マイクロン テクノロジー，インコーポレイティド 金属有機アミンと金属有機酸化物を用いて金属酸化物を形成するシステムおよび方法
KR20060002692A (ko) * 2004-07-02 2006-01-09 삼성전자주식회사 단방향 투명 광학계
US20060011902A1 (en) * 2004-07-19 2006-01-19 Samsung Electronics Co., Ltd. Phase change memory device and method for forming the same
JP2006182781A (ja) * 2004-12-27 2006-07-13 Samsung Electronics Co Ltd ゲルマニウム前駆体、これを利用して形成されたｇｓｔ薄膜、前記薄膜の製造方法及び相変化メモリ素子
JP2006214005A (ja) * 2005-01-31 2006-08-17 Samsung Electronics Co Ltd 化学気相蒸着法によるＧｅＳｂＴｅ薄膜の製造方法
JP2006225390A (ja) * 2005-02-14 2006-08-31 Samsung Electronics Co Ltd テルル前駆体、これを用いて製造されたＴｅ含有カルコゲナイド薄膜およびその製造方法、ならびにテルル前駆体を含む相変化メモリ素子
WO2007002673A2 (en) * 2005-06-28 2007-01-04 Micron Technology, Inc. Beta-diketiminate ligand sources and metal-containing compounds thereof, and systems and methods including same
JP2007056369A (ja) * 2005-08-24 2007-03-08 Integrated Process Systems Ltd Ｇｅ−Ｓｂ−Ｔｅ薄膜蒸着方法
JP2007186784A (ja) * 2006-01-10 2007-07-26 Samsung Electronics Co Ltd 相変化物質薄膜の形成方法及びそれを利用した相変化メモリ素子の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050084319A (ko) * 2002-12-19 2005-08-26 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 전기 디바이스
US7425735B2 (en) * 2003-02-24 2008-09-16 Samsung Electronics Co., Ltd. Multi-layer phase-changeable memory devices
US6927410B2 (en) * 2003-09-04 2005-08-09 Silicon Storage Technology, Inc. Memory device with discrete layers of phase change memory material
DE102004014487A1 (de) * 2004-03-24 2005-11-17 Infineon Technologies Ag Speicherbauelement mit in isolierendes Material eingebettetem, aktiven Material
DE102004041905A1 (de) * 2004-08-30 2006-03-02 Infineon Technologies Ag Reaktiver Sputterprozess zur Optimierung der thermischen Stabilität dünner Chalkogenidschichten
KR100652378B1 (ko) * 2004-09-08 2006-12-01 삼성전자주식회사 안티몬 프리커서 및 이를 이용한 상변화 메모리 소자의 제조방법
KR100618879B1 (ko) 2004-12-27 2006-09-01 삼성전자주식회사 게르마늄 전구체, 이를 이용하여 형성된 ｇｓｔ 박막,상기 박막의 제조 방법 및 상변화 메모리 소자
KR100707182B1 (ko) * 2005-02-18 2007-04-13 삼성전자주식회사 상전이 메모리 소자 및 제조방법
US7229883B2 (en) * 2005-02-23 2007-06-12 Taiwan Semiconductor Manufacturing Company, Ltd. Phase change memory device and method of manufacture thereof
KR100704125B1 (ko) * 2005-08-24 2007-04-06 주식회사 아이피에스 Ｇｅ-Ｓｂ-Ｔｅ 박막증착방법
KR100666876B1 (ko) 2005-09-26 2007-01-10 주식회사 아이피에스 Ｇｅ-Ｓｂ-Ｔｅ 박막증착방법
US20070111429A1 (en) 2005-11-14 2007-05-17 Macronix International Co., Ltd. Method of manufacturing a pipe shaped phase change memory
US8288198B2 (en) * 2006-05-12 2012-10-16 Advanced Technology Materials, Inc. Low temperature deposition of phase change memory materials
KR101263822B1 (ko) * 2006-10-20 2013-05-13 삼성전자주식회사 상변화 메모리 소자의 제조 방법 및 이에 적용된상변화층의 형성방법
WO2008057616A2 (en) * 2006-11-02 2008-05-15 Advanced Technology Materials, Inc. Antimony and germanium complexes useful for cvd/ald of metal thin films
KR100871692B1 (ko) * 2006-11-07 2008-12-08 삼성전자주식회사 저온 증착용 금속 전구체, 그를 사용한 금속 박막 형성방법 및 상변화 메모리 소자 제조 방법
KR100791077B1 (ko) * 2006-12-13 2008-01-03 삼성전자주식회사 작은 전이영역을 갖는 상전이 메모리소자 및 그 제조방법
US7772120B2 (en) * 2007-01-09 2010-08-10 International Business Machines Corporation Chemical vapor deposition method for the incorporation of nitrogen into materials including germanium and antimony
TW200847398A (en) * 2007-05-16 2008-12-01 Ind Tech Res Inst Phase-change memory element
KR100888617B1 (ko) * 2007-06-15 2009-03-17 삼성전자주식회사 상변화 메모리 장치 및 그 형성 방법
US7893420B2 (en) * 2007-09-20 2011-02-22 Taiwan Seminconductor Manufacturing Company, Ltd. Phase change memory with various grain sizes

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005537638A (ja) * 2002-08-28 2005-12-08 マイクロン テクノロジー，インコーポレイティド 金属有機アミンと金属有機酸化物を用いて金属酸化物を形成するシステムおよび方法
KR20060002692A (ko) * 2004-07-02 2006-01-09 삼성전자주식회사 단방향 투명 광학계
US20060011902A1 (en) * 2004-07-19 2006-01-19 Samsung Electronics Co., Ltd. Phase change memory device and method for forming the same
JP2006182781A (ja) * 2004-12-27 2006-07-13 Samsung Electronics Co Ltd ゲルマニウム前駆体、これを利用して形成されたｇｓｔ薄膜、前記薄膜の製造方法及び相変化メモリ素子
JP2006214005A (ja) * 2005-01-31 2006-08-17 Samsung Electronics Co Ltd 化学気相蒸着法によるＧｅＳｂＴｅ薄膜の製造方法
JP2006225390A (ja) * 2005-02-14 2006-08-31 Samsung Electronics Co Ltd テルル前駆体、これを用いて製造されたＴｅ含有カルコゲナイド薄膜およびその製造方法、ならびにテルル前駆体を含む相変化メモリ素子
WO2007002673A2 (en) * 2005-06-28 2007-01-04 Micron Technology, Inc. Beta-diketiminate ligand sources and metal-containing compounds thereof, and systems and methods including same
JP2009503247A (ja) * 2005-06-28 2009-01-29 マイクロン テクノロジー， インク． β‐ジケチミナート配位子源およびその金属含有化合物、およびそれらを含むシステムと方法
JP2007056369A (ja) * 2005-08-24 2007-03-08 Integrated Process Systems Ltd Ｇｅ−Ｓｂ−Ｔｅ薄膜蒸着方法
JP2007186784A (ja) * 2006-01-10 2007-07-26 Samsung Electronics Co Ltd 相変化物質薄膜の形成方法及びそれを利用した相変化メモリ素子の製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012212902A (ja) * 2008-04-11 2012-11-01 Sandisk 3D Llc 側壁構造化スイッチャブル抵抗器セル
JP2012082453A (ja) * 2010-10-07 2012-04-26 Nec Corp 電極に接する絶縁膜の製造方法及びその絶縁膜を含む半導体装置
US8637843B2 (en) 2011-02-21 2014-01-28 Isamu Asano Semiconductor device including phase change material and method of manufacturing same
JP2013084959A (ja) * 2011-10-12 2013-05-09 Asm Internatl Nv 酸化アンチモン膜の原子層堆積
US10699899B2 (en) 2011-10-12 2020-06-30 Asm International N.V. Atomic layer deposition of antimony oxide films
US10056249B2 (en) 2011-10-12 2018-08-21 Asm International N.V. Atomic layer deposition of antimony oxide films
US9929341B2 (en) 2013-10-03 2018-03-27 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device and method for producing a semiconductor device
US10026893B2 (en) 2014-02-28 2018-07-17 Unisantis Electronics Singapore Pte. Ltd. Method for producing a memory device having a phase change film and reset gate
US9825222B2 (en) 2014-02-28 2017-11-21 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device having reset gate and phase change layer
US9911916B2 (en) 2014-03-28 2018-03-06 Hitach, Ltd. Method for vapor-phase growth of phase-change thin film, and device for vapor-phase growth of phase-change thin film
JPWO2015145746A1 (ja) * 2014-03-28 2017-04-13 株式会社日立製作所 相変化薄膜気相成長方法及び相変化薄膜気相成長装置
JP2015073117A (ja) * 2014-11-27 2015-04-16 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
JP2016040843A (ja) * 2015-11-06 2016-03-24 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置、及び半導体装置の製造方法
JP2016066816A (ja) * 2015-12-24 2016-04-28 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 記憶装置

Also Published As

Publication number Publication date
US7943502B2 (en) 2011-05-17
US20080308785A1 (en) 2008-12-18
US20110180774A1 (en) 2011-07-28
US8263963B2 (en) 2012-09-11
TW200908303A (en) 2009-02-16
KR100888617B1 (ko) 2009-03-17
KR20080110348A (ko) 2008-12-18
US20120319069A1 (en) 2012-12-20

Similar Documents

Publication Publication Date Title
JP2008311664A (ja) 相変化メモリ装置及びその形成方法
KR101622327B1 (ko) 상변화 메모리 소자들에서 전극들의 기상 제조 방법들
TWI879813B (zh) 氮化鈦矽阻障層
US7569417B2 (en) Method of forming a phase changeable material layer, a method of manufacturing a phase changeable memory unit, and a method of manufacturing a phase changeable semiconductor memory device
JP5373056B2 (ja) カルコゲナイド薄膜の形成方法
KR100757415B1 (ko) 게르마늄 화합물 및 그 제조 방법, 상기 게르마늄 화합물을이용한 상변화 메모리 장치 및 그 형성 방법
US7803654B2 (en) Variable resistance non-volatile memory cells and methods of fabricating same
KR100791477B1 (ko) 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
US20060049447A1 (en) Antimony precursor, phase-change memory device using the antimony precursor, and method of manufacturing the phase-change memory device
JP5461927B2 (ja) 相変化膜の形成方法及び装置、これを利用した相変化メモリ素子の製造方法
KR20090116500A (ko) 상변화 메모리 장치 및 그 형성 방법
JP2007186784A (ja) 相変化物質薄膜の形成方法及びそれを利用した相変化メモリ素子の製造方法
US10808316B2 (en) Composition control of chemical vapor deposition nitrogen doped germanium antimony tellurium
KR20200025947A (ko) 반도체 제조 장치
KR20120061490A (ko) 가변 저항 메모리 소자의 형성 방법
US8623734B2 (en) Method to selectively grow phase change material inside a via hole
US20110073832A1 (en) Phase-change memory device
US8872146B2 (en) Phase-change random access memory device and method of manufacturing the same
US9373788B2 (en) Method for fabricating semiconductor device
TW202409337A (zh) 製造電極結構的方法和製造電極結構的設備
TW202543398A (zh) 氮化鈦矽阻障層

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110613

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130813

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140408