JP2006038791A - プローバ針切り換え装置、プローバ装置および半導体素子測定方法 - Google Patents

Abstract

【課題】ディスクリートデバイスで特に裏面電極を有する素子は、各素子を１つずつプローブし測定を行うため、ウェハ上の全ての素子に対するテストを完了するために要するプローバ装置の移動時間およびプローバ針の接触にかかる時間が長くなり効率が悪いという問題があった。また、従来の技術で同測を行うためには、複数の測定素子に対応した複数のテスタが必要となり、多大なコストを要するという問題があった。
【解決手段】複数のプローバ針を複数の素子に接触させ、測定素子切り換え手段により測定素子を順次切り換えて測定を行う。これにより、プローバ装置の移動時間及びプローバ針の接触にかかる時間が短縮でき効率が上がる。また、複数の素子に対して１つのテスタで測定ができ、プローバ装置にかかるコストの低減化およびプローバ装置の省スペース化を図ることができる。
【選択図】 図３

Description

本発明は、プローバ針切り換え装置、プローバ装置および半導体素子測定方法にかかり、特に裏面電極を有するディスクリート素子を測定するプローバ針切り換え装置、プローバ装置および半導体素子測定方法に関する。

近年、ウェハのプロービング試験にかかる時間短縮を目的として、複数の素子を同時に測定するといった同測処理が行われている。図９に、従来のプロービング試験方法を示す。図９は、同測を行う半導体試験装置の基本的な概要図である。

図示の如く、半導体試験装置は、装置全体の制御を行うテストプロセッサ４０と、試験信号を生成する論理パターン発生部４１と、同測を行う個々の素子に対応した複数のテスタ部４４とから構成されている。

テストプロセッサ４０からのスタート信号を受信した論理パターン発生部４１は、テスト信号および期待値信号を生成し、テスタ部４４のパルスパターン発生部４５のレジスタ群にテスト信号を、論理比較部４８のレジスタ群に期待値信号をそれぞれ送信する。パルスパターン発生部４５から出力されるテスト信号はドライバ４６を介してＤＵＴ（Ｄｅｖｉｃｅ Ｕｎｄｅｒ Ｔｅｓｔ）６０に与えられる。ＤＵＴ６０から出力される応答信号はコンパレータ４７を介して論理比較部４８に与えられる。論理比較部４８はコンパレータ４７からの試験結果と、論理パターン発生部４１からの期待値信号とを論理比較して、一致・不一致を検出し、ＤＵＴ６０の良否判定を行う。上記半導体試験装置の動作を個々の素子に対応した複数のテスタ部４４に対して同時に行う。（例えば特許文献１参照）。
特開２００１−８４１５６号公報（第１２項、第８図）

しかしながら、複数の素子に対する同測を行うための従来の半導体試験装置は、個々の素子に対応した複数のテスタ部を備える必要があるため、半導体試験装置の大きさは大口径化が進むウェハの大きさに比例して大きくなり、かつ多大なコストを要するという問題があった。

また、従来の半導体試験装置を用いて測定を行うと、測定が進むに従い各素子の測定時間に差が生じ、テスト項目がずれてしまう可能性がある。ＬＳＩに代表される基板の電位が変動しない素子では、そのような場合でも複数の素子に対して同時にテストの信号を印加することが可能である。

一方、基板電位が変動する素子ではウェハの状態でテストを行うため、測定の際、裏面電極に共通の測定信号を送信する。そのため、各素子の測定時間に差が生じ、テスト項目がずれてしまうと、隣接する素子に異なる信号が印加され、互いの素子の電位に影響を及ぼし各素子の正確な測定を行うことができない。

そのため、ディスクリートデバイスで裏面電極を有する素子の同測を行うためには、各測定素子のテスト項目がずれて干渉しないようにテスト項目ごとに各測定素子に対応する複数のテスタ部の同期をとる必要がある。

しかし、上記複数のテスタ部で各テスト項目の同期がとれたとしても、測定素子の中に１つでもドレイン・ソース間ショートもしくはドレイン・ゲート間ショートによるショート不良があると、同測を行う際に全ての素子がショート不良になってしまう。

上記の理由により、ディスクリートデバイスで裏面電極を有する素子を正確に測定するためには、１つの素子のみにプローバ針を接触させ、測定が終わるとそのプローバ針を素子から離し、ステージを次の測定素子まで移動させて測定を行う必要があった。

そのため、ウェハ上に形成された多数個の素子に対するテストを完了するために要するステージの移動時間が長くなり効率が悪いという問題があった。

本発明はかかる課題に鑑みて成されたものであり、半導体ウェハ上の複数のディスクリート素子に一括して接触し該素子と個々に対応する複数のプローバ針と、
前記プローバ針に接続し、前記複数のプローバ針を順次切り換えて個別に前記素子の測定を行う測定素子切り換え手段とを具備することを特徴とするものである。

また、前記測定素子切り換え手段は、前記複数の素子に対応して用意され、外部からの切り換え信号を受信して前記複数のプローバ針を切り換えるリレー回路により構成されることを特徴とするものである。

また、前記リレー回路は水銀リレー回路であることを特徴とするものである。

また、半導体ウェハ上の複数のディスクリート素子に一括して接触し該素子と個々に対応する複数のプローバ針と、
前記プローバ針に測定信号を送信して前記素子の測定を行う１つのテスタと、
前記テスタに測定開始信号を送信するプローバ制御部と、
前記テスタおよび前記プローバ針に接続し、前記複数のプローバ針を順次切り換えて個別に前記素子の測定を行う測定素子切り換え手段とを具備することを特徴とするものである。

また、前記測定素子切り換え手段は、前記複数の素子に対応して用意され、外部からの切り換え信号を受信して前記複数のプローバ針を切り換えるリレー回路により構成されることを特徴とするものである。

また、半導体ウェハ上の複数のディスクリート素子と個々に対応する複数のプローバ針を一括して前記複数の素子に接触させ、前記複数のプローバ針のうち１組のプローバ針を選択して１つの前記素子の測定を行い、前記プローバ針を切り換えることにより前記複数の素子を順次測定することを特徴とするものである。

また、半導体ウェハ上の複数のディスクリート素子と個々に対応する複数のプローバ針を一括して前記複数の素子に接触させる工程と、
前記複数のプローバ針に接続する測定素子切り換え手段により１つの前記素子の測定を行う１組のプローバ針を選択する工程と、
テスタより測定信号を送信し、前記１つの素子の測定を行う工程と、
前記測定素子切り換え手段により前記プローバ針を切り換える工程と、
を具備することを特徴とするものである。

また、前記測定素子切り換え手段はリレー回路により構成され、プローバ制御部が送信する素子選択信号により前記リレー回路を順次切り換えることを特徴とするものである。

また、前記リレー回路により、前記素子の４端子測定を行うことを特徴とするものである。

また、前記測定素子切り換え手段の切り換え時間は、２０ｍｓ以下であることを特徴とするものである。

本発明によれば、第１に、従来の測定方法では１つの素子を測定する度にプローバ針を移動させて測定を行うため、素子から素子への移動時間が約２００ｍｓであるのに対し、本発明のプローバ針切り換え装置は、複数の素子に対応し一括して接触させる複数のプローバ針と、測定素子切り換え手段によって、プローバ針を切り換えて測定を行うため、測定素子から次の素子への切り換え時間が約５ｍｓとなり、従来の測定方法と比較して約４０分の１に短縮することができる。

第２に、測定素子切り換え手段はプローバ針切り換え装置上に脱着可能なリレー回路であるため、測定素子数の変更によって基板上の配線の複雑な変更を必要とせず、リレー回路を脱着することによって切り換えを行う素子数を容易に変更することが可能となる。

第３に、複数の素子に対応したリレー回路は水銀リレーであるため、リレーの切り換え時にチャタリングが起こらず、安定した測定を行うことが可能となる。

また、リレー接触部が完全封入接点であり、信頼性の高い測定を行うことが可能となる。

また、リレー接触時の摩耗が少なく、多数回の測定が可能となる。

第４に、プローバ装置はプローバ針切り換え装置を備え、プローバ針を切り換えて測定を行うことにより複数の測定素子に対して１台のテスタで測定を行うことができる。そのため、プローバ装置にかかるコストの低減化およびプローバ装置の省スペース化を図ることができる。

第５に、プローバ針は複数の素子に対し一括して接触するが、測定は１つの素子に対して１組のプローバ針を選択して行うため、ディスクリートデバイスで特に裏面電極を有する素子を、隣接する素子の電位の影響を受けることなく正確に測定することが可能となる。

第６に、各素子の測定は４端子測定により行われるため、配線抵抗およびプローバ針と測定素子の接触抵抗を含まず正確な測定を行うことができる。

図１から図８を参照して本発明の実施の形態について詳細に説明する。

図１は、プローバ装置のシステム構成を示すブロック図である。図示のごとく、本実施のプローバ装置１４は、プローバ針切り換え装置３と、テスタ２と、プローバ制御部１と、ＨＥＡＤＢＯＸ４と、により構成されている。

プローバ針切り換え装置３は、半導体ウェハ上の複数のディスクリート素子に一括して接触し該素子と個々に対応する複数のプローバ針を備え、複数のプローバ針を順次切り換えて個別に素子の測定を行う。なお、詳細については後述する。

テスタ２は測定を終了するためのＥＮＤ信号や測定結果などをプローバ制御部１へ出力する。

プローバ制御部１は、測定を開始するためのＳＴＡＲＴ信号をテスタ２へ出力する。また、プローバ制御部１は内部に測定するウェハ６を設置するステージ１９を有し、ステージ１９の移動を行う。

ＨＥＡＤＢＯＸ４は微小電流を検出し、測定を高精度に行うほか、測定の際に生じる発振を抑えるなどの機能を有する。

プローバ制御部１とテスタ２はＩ／Ｆケーブル５により接続されている。プローバ針切り換え装置３とプローバ制御部１はＩ／Ｆケーブル５により接続されている。なお、プローバ針切り換え装置３は測定素子切り換え手段３９を有しており（後述）、その駆動電源はプローバ制御部１もしくはテスタ２から供給される。

プローバ針切り換え装置３とＨＥＡＤＢＯＸ４、ＨＥＡＤＢＯＸ４とステージ１９、およびＨＥＡＤＢＯＸ４とテスタ２はそれぞれアナログケーブル７により接続されている。

図２に、プローバ針切り換え装置３の詳細を示す。図２（Ａ）はプローバ針切り換え装置３を示す平面図である。図示のごとく、プローバ針切り換え装置３は測定素子切り換え手段３９と、プローバ制御部接続部３６と、プロービングカード３５と、プロービングカード接続部３３と、ＨＥＡＤＢＯＸ接続部３２とから構成される。

測定素子切り換え手段３９は、複数の素子に対応して用意され、外部からの切り換え信号を取得して複数のプローバ針を切り換えるリレー回路であり、基板上に設置された複数のリレー部９から構成される。

リレー部９はリレー回路により切り換えを行う測定素子の数に対応して用意される。そのため測定素子数を変更すると、それに応じてリレー部９を用意する必要がある。しかし、リレー部９は取り外し可能であるため、測定素子数の変更に伴い配線３０の構成を複雑に変更しなくても、リレー部９を脱着するのみで容易に変更することができる。

プロービングカード３５は複数の測定素子の各電極パッドに接触するための複数のプローバ針を有するプローブ部３４を備えている。なお、詳細については後述する。また、プロービングカード３５は基板３１に脱着可能である。そのため、電極パッドの位置が異なる素子の測定や、測定素子数の異なる測定などはプロービングカード３５を交換するだけでよく、柔軟に対応することができる。

測定信号や測定値などは、配線３０を介して、測定素子やＨＥＡＤＢＯＸ接続部３２へと伝送される。例えば、測定素子選択信号はプローバ制御部接続部３６から配線３０を介してリレー部９へと伝送される。

図２（Ｂ）は、プロービングカード３５の裏面の一部を拡大した平面図である。図示のごとく、測定素子に接触するプローブ部３４は基板接続部３８に接続されている。

本実施形態では測定素子を、裏面電極を有するＭＯＳＦＥＴとして説明を行う。本実施形態では、測定方法として配線抵抗や接触抵抗の影響を受けない４端子測定を採用する。そのため、１個の素子に４本のプローバ針からなるプローブ部が対応している。具体的には、素子８ａに対応するプローブ部３４ａは４本のプローバ針１５、１６、１７、１８を有し、素子８ａのゲート電極パッド２６にプローバ針１５、１６が接触し、ソース電極パッド２７にプローバ針１７、１８が接触する。プローブ部３４は、測定する素子８に対応して複数設けられ、上記のごとく対応する素子８に一括して接触する。そして外部から入力される測定素子選択信号により測定を行う１組のプローブ部３４ａが選択され、対応する素子８ａが測定される。１つの素子８ａの測定が終了するとプローブ部３４ａが切り換えられてプローブ部３４ｂが選択され、対応する素子８ｂの測定を行う。このように本実施形態によれば複数のプローブ部３４を複数の素子８に一括して接触させ、プローブ部３４を順次切り換えて選択することにより、対応する素子を個別に測定することができる。

プローブ部３４のプローバ針同士の接触によるショートを防ぐため、また各プローバ針の測定位置のずれを防ぐため、プローバ針を絶縁体３７により固定している。

基板接続部３８は表側に図示しないプローバ針切り換え装置３への接続ピンを有し、その接続ピンをプロービングカード接続部３３の裏面に接続している。

図３は、測定素子切り換え手段３９を備えたプローバ針切り換え装置３の回路概要図である。

素子８ａのゲート電極パッド２６、ソース電極パッド２７に接触された各プローバ針はリレー部９ａへとつながる。そして、リレー部９ａのリレー１０、１１、１２、１３を接続させることによって、素子８ａに電圧を印加するほか、素子８ａの測定結果の取得などを行う。

リレー部９のリレー回路には、チャタリングが発生しないことを特徴とする水銀リレーを用いている。そのため、安定した測定を行うことが可能となる。なお、本実施形態では水銀リレーを使用したが、短時間で接続を行うことを特徴とするドライリレーを使用してもよい。

図４は、測定信号と電力の流れを示す図である。

まず、プローバ制御部１からテスタ２へＳＴＡＲＴ信号を送信する。テスタ２は１つの素子を測定し、測定素子の不良チェックを行う。そして測定結果と同時にＥＮＤ信号をプローバ制御部１へ送信する。

プローバ制御部１はそのＥＮＤ信号をトリガーとして素子選択信号をプローバ針切り換え装置３に送信する。素子選択信号を受信したプローバ切り換え装置３はリレー部９を次の測定素子へと切り換える。

上述したようなプローバ装置１４を使用することにより、複数の測定素子に対して１台のテスタで測定を行うことができるため、プローバ装置の省スペース化およびコスト低減化が可能となる。また、複数の素子に対応し一括して接触させる複数のプローバ針と測定素子切り換え手段によってプローバ針を切り換えて測定を行うため、ウェハの測定時間の短縮化が可能となる。

次に、本実施形態の半導体素子測定方法について図５から図８を参照して説明を行う。

本実施形態の半導体素子測定方法は、半導体ウェハ上の複数のディスクリート素子と個々に対応する複数のプローバ針を一括して前記複数の素子に接触させ、前記複数のプローバ針のうち１組のプローバ針を選択して１つの前記素子の測定を行い、前記プローバ針を切り換えることにより前記複数の素子を順次測定するものである。

図５は測定素子切り換え手段３９を用いた測定動作のフローチャート図である。また、図６は測定素子切り換え手段３９を用いた測定動作のタイミングチャート図である。

第１の工程は、半導体ウェハ上の複数のディスクリート素子と個々に対応する複数のプローバ針を一括して前記複数の素子に接触させる工程である（ステップＳ１）。なお、本実施形態では、プローバ針切り換え装置３により一度に測定できる素子を８個の素子からなる素子群とした。

プローバ制御部１内のステージ１９を上方に移動させ、素子８ａ、８ｂ、・・・、８ｈと個々の素子に対応したプローバ針切り換え装置３の複数のプローブ部３４ａ、３４ｂ、・・・、３４ｈを接触させ、各素子を測定可能な状態にしておく。このとき、ステージ１９に備わる２本の配線はウェハ６裏面のドレイン電極２５と接触し、すなわち全素子に接続されている状態となる（図３参照）。

第２の工程は、前記複数のプローバ針に接続する測定素子切り換え手段により１つの前記素子の測定を行う１組のプローバ針を選択する工程である（ステップＳ２）。

プローバ制御部１は、最初に素子の測定を行う１組のプローバ針を選択するために、素子選択信号１をＬＯとし、１組のプローバ針１５、１６、１７、１８が選択され、それに対応する素子８ａが測定可能となる（図６のａ参照）。

第３の工程は、テスタより測定信号を送信し、前記１つの素子の測定を行う工程である（ステップＳ３）。

素子８ａが測定可能となった後、テスタ２はプローバ制御部１からのＳＴＡＲＴ信号（図６のｂ参照）によりＨＥＡＤＢＯＸ４を介してプローバ針切り換え装置３に電力を送信し、素子８ａに対して複数の電気的特性の測定を行う。テスタ２は、測定値が設定した任意の値の範囲内である場合はＰＡＳＳ信号を生成し、範囲外である場合はＦＡＩＬ信号を生成する。

第４の工程は、前記測定素子切り換え手段により前記プローバ針を切り換える工程である（ステップＳ４のＹｅｓ）。

テスタ２はプローバ制御部１にＥＮＤ信号と測定結果であるＰＡＳＳ／ＦＡＩＬ信号を送信する（図６のｃとｄ参照）。そして、その測定結果はプローバ制御部１に内蔵されるメモリに格納される。

同時に、プローバ制御部１はそのＥＮＤ信号をトリガーとして素子選択信号をプローバ針切り換え装置３に送信する。素子選択信号を受信したプローバ切り換え装置３はその素子選択信号を受信することにより、前記素子の測定を行う１組のプローバ針を選択し、素子８ｂを測定可能状態にする。このとき素子選択信号１はＨＩ（非選択状態）となる（図６のｅ参照）。

このように、プローブ部９を切り換えることで、素子から素子への切り換え時間を３ｍｓ〜１０ｍｓにすることができる。なお、本実施形態では５ｍｓを採用した。つまり、１つの素子が測定を終了してから次の素子の測定を開始するまでの時間が５ｍｓとなる。

上記の動作を繰り返し、プローバ針切り換え装置３の複数のプローブ部に接触している全ての素子の測定が終了すると（ステップＳ４のＮｏ）、プローバ制御部１はステージ１９を下方に移動させ、素子８とプローブ部３４の接触部を離す（ステップＳ５）。そして、まだ未測定の素子がある場合は（ステップＳ６のＹｅｓ）、ステージ１９を移動させ（ステップＳ７）、プローブ部３４を次に測定対象となる素子群に接触させ測定を行う。

上記の動作を繰り返し、ウェハ６上の全ての素子を測定する（ステップＳ６のＮｏ）。また、不良素子のマーキング処理は、プローバ制御部１に格納された測定結果をもとにウェハ６上の全ての素子の測定が完了した後に一括して行う（アフターマーキング）。

なお、本実施形態ではプローバ針切り換え装置３により切り換えできる素子数を８個単位の素子群としたが、必要に応じて素子群を構成する素子数を変更してもよい。

本実施形態では図７、８を参照して具体的な測定の一例を説明する。本実施例では、テスタ２により複数の電気的特性を測定する。

図７は、ＶＤＳ（ＯＮ）の測定を行う回路図である。図示のごとく、テスタ２には定電流源２１と定電圧源２２を備え、定電流源２１をドレインに、定電圧源２２をゲートにそれぞれ接続している。プローバ針切り換え装置３は測定単位数の素子に対応した８個のリレー部９ａ、９ｂ、・・・、９ｈを備える。

まず、素子の測定を行う前に、ステージ１９（図１参照）を上方に移動させ、素子８ａ等と個々の素子に対応したプローバ針切り換え装置３の複数のプローブ部３４ａ等（図２（Ｂ）参照）を接触させ、各素子を測定可能な状態にしておく。

プローバ針切り換え装置３はプローバ制御部１による測定素子選択信号を受信し、リレー部９ａのリレー１０、１１を素子８ａのゲート電極パッド２６へと伝わる回路へ、リレー１２、１３をソース電極パッド２７へと伝わる回路へ接続させる。

プローバ制御部１からのＳＴＡＲＴ信号によりテスタ２はゲート電極に電圧を印加し、ドレイン電極から電流を流す。そして、ＨＥＡＤＢＯＸ４を介して素子８ａのドレイン・ソース間の電圧値を測定する。テスタ２は、測定した電圧値が設定した任意の電圧値の範囲内である場合はＰＡＳＳ信号を生成し、範囲外である場合はＦＡＩＬ信号を生成する。

引き続き同じ測定素子に対してＢＶＤＳＳの測定を行う。

図８は、ＢＶＤＳＳの測定を行う回路図である。図示のごとく、テスタ２は定電流源２１を備え、ドレインに接続している。

測定は、テスタ２内でゲート電極とソース電極をスイッチ２３により接続し、さらにそれらの電極をスイッチ２４によりＧＮＤに接続した状態で行う。

上記の電気的特性の他にも、ＶＧＳ（ＯＦＦ）、ＩＤＳＳなどの測定を行い、全ての電気的特性の測定が終了すると、テスタ２はＰＡＳＳ／ＦＡＩＬ信号をＥＮＤ信号と同時にプローバ制御部１へ送信する。プローバ制御部１はＰＡＳＳ／ＦＡＩＬ信号をプローバ制御部１に内蔵されるメモリに格納する。

プローバ制御部１による素子選択信号を受信したプローバ針切り換え装置３は、プローブ部３４ａに接続されているリレー部９ａを離し、次の測定素子である素子８ｂのプローブ部３４ｂにリレー部９ｂを接続する。

上記の動作を繰り返し、プローバ針切り換え装置３のプローブ部３４に接触している全ての素子の測定が終了すると、プローバ制御部１はステージ１９を下方に移動させ、次に測定対象となる素子群まで移動する。

そして、ステージ１９を再び上方に移動させ、プローブ部３４を測定素子に接触させ測定を行う。

上記の動作を繰り返し、ウェハ６上の全ての素子の測定が終了すると、プローバ制御部１に格納された各素子のＰＡＳＳ／ＦＡＩＬ信号をもとにアフターマーキングを行い、測定が完了する。

実際に、ウェハ１枚にかかる測定時間の算出を行った。

その結果、従来の測定方法では１つの素子を測定する度にステージを移動させて測定を行うため、素子から素子への移動時間が約２００ｍｓであるのに対し、本発明の測定方法ではプローバ針をあらかじめ素子群に接触させリレー部９で切り換えを行うため、素子から素子への切り換え時間が約５ｍｓとなり、従来の測定方法と比較して素子の測定が終了してから次の素子の測定を始めるまでの時間が約４０分の１に短縮されていることを確認した。

また、ウェハ１枚にかかる測定時間は、従来の測定方法では約１２０分であるのに対し、本発明の測定方法では約８０分となった。このことより、本発明の測定方法によれば、測定時間は従来の測定方法と比較して約３分の２に短縮することができる。

本発明のプローバ装置を説明する構成図である。 本発明のプローバ針切り換え装置を説明する平面図である。 本発明のプローバ針切り換え装置および半導体素子の測定方法を説明する回路概要図である。 本発明の半導体素子測定方法を説明する図である。 本発明の半導体素子測定方法を説明するフローチャート図である。 本発明の半導体素子測定方法を説明するタイミングチャート図である。 本発明のＶＤＳ（ＯＮ）の測定方法を説明する回路図である。 本発明のＢＶＤＳＳの測定方法を説明する回路図である。 従来のプローバ装置およびプロービング方法を説明する概要図である。

符号の説明

１ プローバ制御部
２ テスタ
３ プローバ針切り換え装置
４ ＨＥＡＤＢＯＸ
５ Ｉ／Ｆケーブル
６ ウェハ
７ アナログケーブル
８、８ａ、８ｂ、・・・ 素子
９、９ａ、９ｂ、・・・ リレー部
１０、１１、１２、１３ リレー
１４ プローバ装置
１５、１６、１７、１８ プローバ針
１９ ステージ
２１ 定電流源
２２ 定電圧源
２３、２４ スイッチ
２５ ドレイン電極
２６ ゲート電極パッド
２７ ソース電極パッド
３０ 配線
３１ 基板
３２ ＨＥＡＤＢＯＸ接続部
３３ プロービングカード接続部
３４、３４ａ、３４ｂ、・・・ プローブ部
３５ プロービングカード
３６ プローバ制御部接続部
３７ 絶縁体
３８ 基板接続部
３９ 測定素子切り換え手段
４０ テストプロセッサ
４１ 論理パターン発生部
４４ テスタ部
４５ パルスパターン発生部
４６ ドライバ
４７ コンパレータ
４８ 論理比較部
６０ ＤＵＴ（Ｄｅｖｉｃｅ Ｕｎｄｅｒ Ｔｅｓｔ）

Claims (12)

1. 半導体ウェハ上の複数のディスクリート素子に一括して接触し該素子と個々に対応する複数のプローバ針と、
   前記プローバ針に接続し、前記複数のプローバ針を順次切り換えて個別に前記素子の測定を行う測定素子切り換え手段とを具備することを特徴とするプローバ針切り換え装置。
2. 前記測定素子切り換え手段は、前記複数の素子に対応して用意され、外部からの切り換え信号を受信して前記複数のプローバ針を切り換えるリレー回路により構成されることを特徴とする請求項１に記載のプローバ針切り換え装置。
3. 前記リレー回路は水銀リレー回路であることを特徴とする請求項２に記載のプローバ針切り換え装置。
4. 半導体ウェハ上の複数のディスクリート素子に一括して接触し該素子と個々に対応する複数のプローバ針と、
   前記プローバ針に少なくとも測定信号を送信して前記素子の測定を行う１つのテスタと、
   前記テスタに少なくとも測定開始信号を送信するプローバ制御部と、
   前記テスタおよび前記プローバ針に接続し、前記複数のプローバ針を順次切り換えて個別に前記素子の測定を行う測定素子切り換え手段とを具備することを特徴とするプローバ装置。
5. 前記測定素子切り換え手段は、前記複数の素子に対応して用意され、外部からの切り換え信号を受信して前記複数のプローバ針を切り換えるリレー回路により構成されることを特徴とする請求項４に記載のプローバ装置。
6. 前記リレー回路は水銀リレー回路であることを特徴とする請求項５に記載のプローバ装置。
7. 半導体ウェハ上の複数のディスクリート素子と個々に対応する複数のプローバ針を一括して前記複数の素子に接触させ、前記複数のプローバ針のうち１組のプローバ針を選択して１つの前記素子の測定を行い、前記プローバ針を切り換えることにより前記複数の素子を順次測定することを特徴とする半導体素子測定方法。
8. 半導体ウェハ上の複数のディスクリート素子と個々に対応する複数のプローバ針を一括して前記複数の素子に接触させる工程と、
   前記複数のプローバ針に接続する測定素子切り換え手段により１つの前記素子の測定を行う１組のプローバ針を選択する工程と、
   テスタより測定信号を送信し、前記１つの素子の測定を行う工程と、
   前記測定素子切り換え手段により前記プローバ針を切り換える工程と、
   を具備することを特徴とする半導体素子測定方法。
9. 前記測定素子切り換え手段はリレー回路により構成され、プローバ制御部が送信する素子選択信号により前記リレー回路を順次切り換えることを特徴とする請求項８に記載の半導体素子測定方法。
10. 前記リレー回路は水銀リレー回路であることを特徴とする請求項９に記載の半導体素子測定方法。
11. 前記リレー回路により、前記素子の４端子測定を行うことを特徴とする請求項９に記載の半導体素子測定方法。
12. 前記測定素子切り換え手段の切り換え時間は、２０ｍｓ以下であることを特徴とする請求項９に記載の半導体素子測定方法。

Images